KR20100027781A - 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 - Google Patents

불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 Download PDF

Info

Publication number
KR20100027781A
KR20100027781A KR1020080086831A KR20080086831A KR20100027781A KR 20100027781 A KR20100027781 A KR 20100027781A KR 1020080086831 A KR1020080086831 A KR 1020080086831A KR 20080086831 A KR20080086831 A KR 20080086831A KR 20100027781 A KR20100027781 A KR 20100027781A
Authority
KR
South Korea
Prior art keywords
erase
start voltage
program
memory cell
voltage
Prior art date
Application number
KR1020080086831A
Other languages
English (en)
Inventor
정성재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080086831A priority Critical patent/KR20100027781A/ko
Publication of KR20100027781A publication Critical patent/KR20100027781A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

제1 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와,선정된 소거펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되, 상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와, 상기 저장된 소거 시작 전압에 따라 프로그램 시작 전압을 설정하는 단계를 포함하는 것을 특징으로 한다.
ISPE, 소거, 펄스 인가 횟수, 소거 시작 전압

Description

불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법{Erasing method of non volatile memory device and operationg method using thereof}
본원 발명은 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터 를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
통상적인 불휘발성 메모리 장치의 프로그램 동작에서는 ISPP(Incremental step pulse program) 프로그램 방법에 따라 프로그램 동작을 수행한다. 상기 방법에 따르면 프로그램 시작전압에 따른 펄스를 최초로 인가하고 스텝펄스만큼을 지속적으로 누적시켜 프로그램 동작을 반복하게 된다. 이때 프로그램 펄스의 인가횟수는 특정횟수로 제한하여 인가하게 된다. 다만 메모리 셀의 특성에 따라 프로그램 속도가 서로 상이한 셀들이 존재하게 되는데, 프로그램 속도가 느린 슬로우 셀(slow cell)을 검증전압이상으로 프로그램시키기 위하여 상기 프로그램 펄스 인가횟수만큼 반복적으로 프로그램 동작이 수행되면, 프로그램 동작이 이미 종료된 패스트 셀(fast cell)의 경우 상기 프로그램 펄스로 인한 디스터번스를 받게 되는 문제점이 있다. 또한 프로그램 동작 및 소거 동작을 수회 반복하게 되면, 메모리 셀들이 사이클링 스트레스(cycling stress)를 받아서 셀의 프로그램 속도가 증가하는 특성이 있는바, 이러한 상황에서도 프로그램 펄스 인가횟수 만큼의 펄스를 고정적으로 인가받게 되면 메모리 셀에 가해지는 스트레스는 더욱 증가하게 된다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 소거 동작에 근거하여 메모리 셀의 속도를 파악하고, 그에 따라 프로그램 시작 전압 또는 프로그램 펄스 인가횟수를 조정하게 하는 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 소거 방법은 제1 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와, 선정된 소거펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되, 상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와, 상기 저장된 소거 시작 전압에 따라 프로그램 시작 전압을 설정하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 소거 방법은 제1 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와, 선정된 소거펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되, 상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와, 상기 저장된 소거 시작 전압에 따라 프로그램 펄스 인가횟수를 설정하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와, 선정된 소거 펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되, 상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와, 상기 저장된 소거 시작 전압에 따라 프로그램 시작 전압을 설정하는 단계와, 상기 설정된 프로그램 시작 전압에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 매 소거 동작시에 메모리 셀의 프로그램 속도에 관한 정보를 얻을 수 있다. 즉 소거 시작 전압이 커질수록 프로그램 속도가 커진것으로 판단하게 된다. 이에 따라 프로그램 시작 전압을 낮추도록 하거나 프로그램 펄스 인가 횟수를 감소시켜 메모리 셀의 프로그램 속도 특성 변화를 반영하여 프로그램 동작을 수행토록 한다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도 이고, 도 2는 상기 소거 방법의 개념을 설명하기 위한 도면이다.
본원 발명에서는 ISPE(Incremental step pulse erase) 방법에 따라 소거 동작을 실시한다. 즉 한번의 소거 전압을 인가하는 방식이 아니라, ISPP 프로그램 방법과 같이 소거 전압 펄스를 반복적으로 인가하고, 소거 전압 펄스 인가시마다 소거 동작이 완료되었는지 여부를 확인하는 소거 검증동작을 실시한다.
먼저 제n 소거 명령어가 입력된다(단계 110).
상기 제n 소거 명령어의 입력에 따라 소거 시작 전압(Estart)을 설정한다(단계 120). 이후 설명할 소거 시작 전압 저장 단계(142)에서 저장된 소거 시작 전압을 이용하게 된다. 제1 소거 명령어가 입력된 경우, 즉 최초 동작시에는 초기값으로 설정된 소거 시작 전압이 설정된다.
다음으로, 상기 설정된 소거 시작 전압(Estart)에 따라 소거 동작을 수행한다(단계 130). 통상적인 ISPE 동작에 따라 메모리 셀 블록단위로 소거 전압이 일어난다. 상기 소거 동작의 상세 동작은 당업자에게 공지된 사항이므로 상세 설명은 생략하기로 한다.
다음으로, 상기 소거 동작에 따라 메모리 셀들의 소거 동작이 모두 완료되었는지 여부를 판단하는 소거 검증동작을 수행한다(단계 140). 메모리 셀의 문턱전압이 모두 0V 이하인지 여부를 확인한다. 따라서 각 메모리 셀의 워드라인으로 0V 가량의 소거 검증 전압을 인가하게 된다.
만약 각 메모리 셀의 문턱전압이 0V 보다 낮아 소거 동작이 완료된 것으로 판단되면, 해당 소거 동작에서 인가되던 소거 시작 전압을 별도의 저장소에 저장한다(단계 142). 본원 발명에서는 특정 소거 시작 전압을 기준으로 한정된 소거 펄스 인가횟수 만큼 소거 동작을 수행하고, 상기 횟수에도 불구하고 소거동작이 완료되지 않은 경우 상기 소거 시작 전압을 일정량 증가시켜 소거 동작을 재수행 한다. 이는 프로그램/소거 횟수에 따라 메모리 셀들의 프로그램 속도가 달라지는 특성을 반영하기 위함이다. 상기 저장소는 불휘발성 메모리 장치의 제어부에 포함된 레지스터등을 이용하여 구성한다.
상기 소거 시작 전압을 증가시키는 단계(152)의 상세 동작은 이후에서 설명한다. 프로그램/소거의 반복에 의하여 메모리 셀의 플로팅 게이트에 트랩되는 차지가 증가함에 따라 프로그램 속도가 빨라지므로, 상기 소거 시작 전압을 증가시켜 소거 동작을 재수행한다.
소거 시작 전압을 증가시켰다는 것은, 프로그램 속도가 빨라졌다는 것을 의미하게 된다. 따라서, 본 발명에서는 소거 시작 전압을 기준으로 프로그램 시작 전압을 설정하게 된다(단계 144). 즉, 소거 시작 전압이 증가한 경우에는 프로그램 속도가 빨라진 것으로 판단하여, 프로그램 시작 전압을 낮게 설정하여 메모리 셀의 프로그램 속도 특성의 변화를 반영하여 프로그램 동작을 수행토록 한다. 바람직하게는, 상기 프로그램 시작 전압은 상기 소거 시작 전압이 변경된 만큼 변경되도록 한다. 예를 들어 소거 시작 전압이 1V 만큼 증가하면 프로그램 시작 전압은 1V 만큼 감소시키도록 한다. 그러나 실시예에 따라 상기 변동량을 동일하게 일치시키지 않고, 소거 시작 전압의 변경량 보다는 크게 또는 작게 설정할 수 있다. 정리하면, 소거 시작 전압이 증가되어 설정되면, 프로그램 시작전압은 감소되어 설정한다.
상기 소거 동작이 완료되어, 소거 시작 전압이 저장되고, 프로그램 시작 전압을 설정한 뒤에는 통상적으로 외부에서 입력된 데이터를 메모리 셀에 저장하는 프로그램 동작이 수행된다(미도시 됨). 이러한 프로그램 동작이 수행되다가, 제n+1 소거 명령어가 입력되면, 소거 동작을 반복 수행하게 된다(단계 146). 이때, 제n+1 소거 동작의 수행시에는 이전 단계에서 소거 시작전압으로 저장된 값을 소거 시작 전압으로 설정하여 소거 동작을 수행하게 된다.
한편, 상기 검증 결과 소거 동작이 완료되지 않은 경우에는 소거 전압을 증가시켜 소거 동작을 반복 수행하게 되는데(단계 160, 130), 그 전에 소거 펄스 인가횟수가 임계값보다 큰지 여부를 확인한다(단계 150). 본원 발명에서는 한정된 소거 펄스 인가횟수를 정하여 그 횟수만큼 소거 펄스를 인가하였음에도 소거 동작이 완료되지 못한 경우에는 소거 동작이 페일된 것으로 본다. 그리고 상기 소거 동작이 페일된 경우에는 상기 소거 시작 전압을 증가시켜 소거 동작을 재수행한다(단계 152). 상기 소거 시작 전압의 증가량은 대략 0.5V~1.0V 이며, 이는 메모리 셀의 특성에 따라 실시자가 변경하여 적용할 수 있다. 상기 소거 시작 전압을 증가시킨 후에는 소거 펄스 인가횟수를 초기화 시켜, 새로 설정된 소거 시작 전압을 기준으로 하는 소거 동작이 소거 펄스 인가횟수 만큼 수행될 수 있도록 한다(단계 154).
상기 소거 펄스 인가횟수가 임계값보다 작은 경우에는 직전 소거 동작시 인가되던 소거 전압을 스텝전압 만큼 증가시키고(단계 160), 소거 동작을 반복수행한다(단계 130). 또한, 직전에 설정된 소거 시작 전압에 따른 소거 동작의 횟수를 1 만큼 증가시킨다.
도 2를 참조하면, 본원 발명의 내용을 보다 직관적으로 이해할 수 있다. 제1 소거 시작 전압(Estart1)에 따라 ISPE 동작을 수행하던 도중, 소거 펄스 인가횟수가 임계값을 초과하게 되면 소거 페일로 판정된다. 이후 소거 시작 전압을 증가시킨 제2 소거 시작 전압(Estart2)에 따라 ISPE 동작을 수행하게 된다. 상기 제2 소거 시작 전압(Estatrt2)에 의한 소거 동작 수행결과 소거가 완료되면, 완료 시점의 소거 시작 전압, 즉 제2 소거 시작 전압을 별도로 저장한다. 한편 소거 시작 전압이 증가하였으므로, 그에 따라 프로그램 시작전압을 감소시켜 설정한다. 이후 프로그램 동작에서는 상기 설정된 프로그램 시작전압을 기준으로 ISPP 프로그램 동작을 실시하게 된다.
한편, 상기 실시 예에서는 소거 시작 전압을 증가시키는 경우 프로그램 시작 전압을 감소시키는 것을 구성요소로 포함하고 있다. 추가 실시예로서 프로그램 펄스 인가 횟수를 변경시키는 구성을 설명하기로 한다.
도 3은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도 이고, 도 4는 상기 소거 방법의 개념을 설명하기 위한 도면이다.
전체 적인 구성은 도 1의 방법과 거의 같으므로, 상세 설명은 생략하기로 하며, 소거 시작 전압 저장 후(단계 342), 프로그램 펄스 인가횟수 설정단계(344)에 대해서만 설명하기로 한다.
각 메모리 셀의 문턱전압이 0V 보다 낮아 소거 동작이 완료된 것으로 판단되면, 해당 소거 동작에서 인가되던 소거 시작 전압을 별도의 저장소에 저장한다(단계 342).
그리고 상기 저장된 소거 시작 전압 값에 따라 프로그램 펄스 인가 횟수를 설정한다(단계 344). 프로그램 동작에서도 프로그램 시작 전압 인가 후 한정된 횟수 만큼 프로그램 펄스를 인가하게 된다. 그러나 프로그램/소거 횟수가 증가하여 프로그램 속도가 증가한 상황에서는 프로그램 펄스 인가 횟수를 감소시킬 필요가 있다. 즉, 소거 시작 전압이 증가한 경우에는 프로그램 속도가 빨라진 것으로 판단하여, 프로그램 펄스 인가 횟수를 감소시킨다. 상기 소거 시작 전압의 증가에 대한 프로그램 펄스 인가 횟수의 감소량은 메모리 셀의 상태 등에 따라 실시자가 선택하여 결정한다.
도 4를 참조하면, 상기 실시예의 내용을 보다 직관적으로 이해할 수 있다. 제1 소거 시작 전압(Estart1)에 따라 ISPE 동작을 수행하던 도중, 소거 펄스 인가횟수가 임계값을 초과하게 되면 소거 페일로 판정된다. 이후 소거 시작 전압을 증가시킨 제2 소거 시작 전압(Estart2)에 따라 ISPE 동작을 수행하게 된다. 상기 제2 소거 시작 전압(Estatrt2)에 의한 소거 동작 수행결과 소거가 완료되면, 완료 시점의 소거 시작 전압, 즉 제2 소거 시작 전압을 별도로 저장한다. 한편 소거 시작 전압이 증가하였으므로, 그에 따라 프로그램 펄스 인가 횟수를 감소시켜 설정한다. 이후 프로그램 동작에서는 상기 설정된 프로그램 펄스 인가 횟수를 기준으로 ISPP 프로그램 동작을 실시하게 된다.
도 1은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 소거 방법의 개념을 설명하기 위한 도면이다.
도 3은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도이다.
도 4는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 소거 방법의 개념을 설명하기 위한 도면이다.

Claims (9)

  1. 제1 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와,
    선정된 소거펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되,
    상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와,
    상기 저장된 소거 시작 전압에 따라 프로그램 시작 전압을 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  2. 제1항에 있어서, 상기 소거 동작 및 소거 검증 동작을 수행하는 단계는 소거 검증 결과 메모리 셀의 소거가 미완료된 경우 스텝전압만큼 소거 전압을 증가시켜 상기 소거 동작을 반복수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  3. 제1항에 있어서, 상기 프로그램 시작 전압을 설정하는 단계는 상기 저장된 소거 시작 전압과 상기 제1 소거 시작 전압의 차이에 따라 상기 프로그램 시작 전압을 감소시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소 거 방법.
  4. 제1항에 있어서, 상기 프로그램 시작 전압을 설정하는 단계는 상기 저장된 소거 시작 전압과 상기 제1 소거 시작 전압의 차이만큼 상기 프로그램 시작 전압을 감소시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  5. 제1 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와,
    선정된 소거펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되,
    상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와,
    상기 저장된 소거 시작 전압에 따라 프로그램 펄스 인가횟수를 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  6. 제5항에 있어서, 상기 소거 동작 및 소거 검증 동작을 수행하는 단계는 소거 검증 결과 메모리 셀의 소거가 미완료된 경우 스텝전압만큼 소거 전압을 증가시켜 상기 소거 동작을 반복수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메 모리 장치의 소거 방법.
  7. 제5항에 있어서, 상기 프로그램 펄스 인가 횟수를 설정하는 단계는 상기 저장된 소거 시작 전압과 상기 제1 소거 시작 전압의 차이에 따라 상기 프로그램 펄스 인가 횟수를 감소시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  8. 제1 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와,
    선정된 소거 펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되,
    상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와,
    상기 저장된 소거 시작 전압에 따라 프로그램 시작 전압을 설정하는 단계와,
    상기 설정된 프로그램 시작 전압에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  9. 제1 소거 시작 전압을 기준으로 ISPE(Incremental step pulse erase)에 따른 소거 동작 및 소거 검증 동작을 수행하는 단계와,
    선정된 소거 펄스 인가횟수만큼 상기 단계를 수행했음에도 불구하고 메모리 셀의 소거가 미완료된 경우 상기 제1 소거 시작 전압보다 큰 제2 소거 시작 전압에 따라 소거 동작 및 소거 검증 동작을 수행하는 단계를 포함하되,
    상기 메모리 셀의 소거가 완료되면 해당 시점에 인가되는 소거 시작 전압을 저장하는 단계와,
    상기 저장된 소거 시작 전압에 따라 프로그램 펄스 인가 횟수를 설정하는 단계와,
    상기 설정된 프로그램 펄스 인가 횟수에 따라 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
KR1020080086831A 2008-09-03 2008-09-03 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법 KR20100027781A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080086831A KR20100027781A (ko) 2008-09-03 2008-09-03 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086831A KR20100027781A (ko) 2008-09-03 2008-09-03 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법

Publications (1)

Publication Number Publication Date
KR20100027781A true KR20100027781A (ko) 2010-03-11

Family

ID=42178706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086831A KR20100027781A (ko) 2008-09-03 2008-09-03 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법

Country Status (1)

Country Link
KR (1) KR20100027781A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114296652A (zh) * 2021-12-29 2022-04-08 长江存储科技有限责任公司 数据擦除方法、存储器及存储器系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114296652A (zh) * 2021-12-29 2022-04-08 长江存储科技有限责任公司 数据擦除方法、存储器及存储器系统
CN114296652B (zh) * 2021-12-29 2024-04-16 长江存储科技有限责任公司 数据擦除方法、存储器及存储器系统

Similar Documents

Publication Publication Date Title
KR100976696B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100965071B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US9070460B2 (en) Non-volatile semiconductor memory
JP4902002B1 (ja) 不揮発性半導体記憶装置
JP5072723B2 (ja) 不揮発性半導体記憶装置
US7616496B2 (en) Charge trap type non-volatile memory device and program method thereof
KR100635203B1 (ko) 플래쉬 메모리 장치 및 그 구동 방법
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
KR101099982B1 (ko) 불휘발성 메모리 장치의 동작 방법
US20220328105A1 (en) Semiconductor device and erasing method
JP2013069367A (ja) 不揮発性半導体記憶装置
US20100046293A1 (en) Memory cell block of nonvolatile memory device and method of managing supplementary information
JP5280027B2 (ja) 半導体装置及びその制御方法
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR20100013962A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법
TWI530957B (zh) 快閃記憶體、壞區塊的管理方法及管理程式
JP5787921B2 (ja) 不揮発性半導体記憶装置
KR20100054468A (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
TWI829321B (zh) 半導體裝置及反及型快閃記憶體的抹除方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination