CN101640072A - 闪速存储设备的编程方法 - Google Patents

闪速存储设备的编程方法 Download PDF

Info

Publication number
CN101640072A
CN101640072A CN200910140313A CN200910140313A CN101640072A CN 101640072 A CN101640072 A CN 101640072A CN 200910140313 A CN200910140313 A CN 200910140313A CN 200910140313 A CN200910140313 A CN 200910140313A CN 101640072 A CN101640072 A CN 101640072A
Authority
CN
China
Prior art keywords
storage unit
programming
data
programmed
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910140313A
Other languages
English (en)
Inventor
金胄仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101640072A publication Critical patent/CN101640072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Abstract

一种闪速存储设备的编程方法，包括：把第一数据和第二数据输入到页缓冲器，所述页缓冲器被耦接到包括偶数页和奇数页的存储单元，使用第一数据对奇数页的第一存储单元进行预先编程，使用第二数据对偶数页的第二存储单元进行编程，并且使用第一数据对预先编程的第一存储单元进行编程。

Description

闪速存储设备的编程方法
相关申请的交叉引用
本申请要求了2008年8月1日提交的韩国专利申请序列号10-2008-0075721的优先权，在此通过将其全部内容引用加以结合。
技术领域
本发明涉及一种闪速存储设备的编程方法，并且尤其涉及一种能够减轻由于具有多级单元的闪速存储设备的干扰效应所导致的阈值电压的不统一的闪速存储设备的编程方法。
背景技术
近年来，越来越需要这样一种非易失性存储设备，其可以被电编程和擦除并且不要求以特定间隔重写数据的刷新功能。为了开发能够存储大量数据的大容量存储设备，在技术上正开展对于高集成度的存储设备的研究。相应地，对闪速存储器正进行积极的研究。
闪速存储器主要分为NAND闪速存储器和NOR闪速存储器。NOR闪速存储器由于其结构而具有极好的随机存取时间特性，在其结构中，存储单元被分别连接到位线和字线。NAND闪速存储器由于其结构而在高集成水平方面是极好的，在其结构中，存储单元是串联的，由此每个单元串只要求一个触点。据此，NAND结构多半用于高度集成的闪速存储器中。
近来，为了进一步增加闪速存储器的集成度，对于能够在一个存储单元中存储多个数据的多位单元正进行积极研究。此类存储单元通常被称为多级单元(MLC)。能够存储单个位的存储单元被称为单级单元(SLC)。
MLC通常被配置为具有两个或更多个阈值电压分布(distribution)并且能够存储对应于相应阈值电压分布的两个或更多个数据。据此，由于与具有两级的SLC相比较，MLC的一个单元可以被划分为四级或更多级，所以MLC的位数可以是SLC的位数的两倍或更多倍。
为了实现此MLC，重要的是减少单元阈值电压的偏移。改变单元阈值电压的一个因素是源于单元之间电容的干扰效应。
图1是示出用于图示闪速存储设备的已知编程方法的阈值电压分布的图。
闪速存储设备的存储单元阵列通常具有串结构，其中存储单元分别串联连接到偶数位线和奇数位线。偶数位线和奇数位线彼此毗连。
在闪速存储设备的编程操作期间，编程电压(例如，15V)首先被施加到耦接到偶数位线的第一存储单元的字线，因此利用由A所表示的阈值电压分布来编程第一存储单元。
接下来，编程电压(例如，15V)被施加到邻近于第一存储单元且被耦接到奇数位线的第二存储单元的字线，因此利用由A’所表示的阈值电压分布来编程第二存储单元。在这种情况下，第一存储单元的阈值电压分布可能由于在第二存储单元的编程操作期间的干扰效应而从A移动到B。
阈值电压的偏移使闪速存储设备的编程特性恶化。特别地是，在具有多级单元的闪速存储设备的情况下，可能由于阈值电压的偏移而减少感测余量(margin)。
发明内容
示例性实施例针对闪速存储设备的编程操作，其中通过对包括偶数页和奇数页的存储单元的奇数页进行预先编程来把阈值电压提高一定电平，并且随后执行偶数页编程操作和奇数页编程操作，使得可以防止由于单元间干扰效应所导致的不统一的阈值电压分布。
在一个示例性方面，闪速存储设备的编程方法包括：把第一数据和第二数据输入到页缓冲器，所述页缓冲器被耦接到包括偶数页和奇数页的存储单元，使用第一数据对奇数页的第一存储单元进行预先编程，使用第二数据对偶数页的第二存储单元进行编程，并且使用第一数据对预先编程的第一存储单元进行编程。
使用低于目标验证电压的第一验证电压来对预先编程执行验证。
在对第一存储单元和第二存储单元进行编程之后，使用目标验证电压来执行编程验证。
预先编程之后的第一存储单元的阈值电压已经响应于第二存储单元的编程操作的干扰效应而上升。
使用增量阶跃脉冲编程(incremental step pulse programming，ISPP)方法来执行第一存储单元的编程和第二存储单元的编程。
附图说明
图1是示出用于图示闪速存储设备的已知编程方法的阈值电压分布的图；
图2是用于图示依照实施例的闪速存储设备的编程方法的流程图；
图3是依照实施例的闪速存储设备的电路图；
图4是示出依照实施例的闪速存储设备的存储单元的阈值电压分布的图；和
图5是示出用于图示依照实施例的ISPP编程方法的编程电压的波形。
具体实施方式
以下，参考附图结合实施例来详细描述本公开内容。提供了附图以便允许那些本领域普通技术人员理解本发明实施例的范围。
图2到5是用于图示依照实施例的闪速存储设备的编程方法的图。下面参考图2到5来描述依照实施例的闪速存储设备的编程方法。
1)输入编程数据(11)
图2是用于图示依照实施例的闪速存储设备的编程方法的流程图，并且图3是依照实施例的闪速存储设备的电路图。
编程数据(即，要被存储到偶数页的存储单元MC1中的偶数页数据和要被存储到奇数页的存储单元MC2中的奇数页数据)被输入到页缓冲器200，所述页缓冲器200被耦接到包括偶数页和奇数页的存储单元100。页缓冲器200包括第一和第二锁存器210和220并且把偶数页数据和奇数页数据存储到所述第一和第二锁存器210和220中。
2)奇数页数据预先编程(12)
图4是示出依照实施例的闪速存储设备的存储单元的阈值电压分布的图。
被暂时存储到页缓冲器200中的奇数页数据通过奇数位线BLo转送，并且向被耦接到奇数页的存储单元MC2的字线Se1-WL施加预先编程电压，由此对奇数页的存储单元MC2进行预先编程。据此，奇数页的存储单元MC2具有由图4的①所表明的阈值电压Vt的分布。这里，可以使用第一验证电压Vverify1来执行预先编程，使得最低阈值电压大于第一验证电压Vverify1。
第一验证电压Vverify1可以低于目标验证电压(第二验证电压Vverify2)，所述目标验证电压用于实际的验证操作(稍后将要描述的验证操作17)中。更详细地，测量依照在偶数位线和奇数位线之间的干扰效应的阈值电压分布的偏移，并且在考虑了所测量的偏移的情况下，第一验证电压Vverify1被设置为低于第二验证电压Vverify2。
3)偶数页数据编程(13)
被暂时存储到页缓冲器200中的偶数页数据通过偶数位线BLe转送，并且向被耦接到偶数页的存储单元MC1的字线Se1-WL施加第一编程电压PV1，由此对偶数页的存储单元MC1进行编程。
4)验证操作(14)
通过向在其上已经完成了上述偶数页数据编程(13)的偶数页的存储单元MC1施加第二验证电压Vverify2来判定是否已经正常执行编程操作。换句话说，判定偶数页的存储单元MC1的阈值电压是大于还是小于第二验证电压Vverify2。作为判定的结果，如果判定偶数页的存储单元MC1的阈值电压大于第二验证电压Vverify2，那么判定已经完成了编程操作。然而，作为判定的结果，如果判定偶数页的存储单元MC1的阈值电压小于第二验证电压Vverify2，那么判定尚未完成编程操作。在这种情况下，第二验证电压Vverify2可以等于通常编程操作的目标阈值电压并且可以大于在奇数页数据预先编程操作(12)中所使用的第一验证电压Vverify1。
5)增加编程电压(15)
图5是示出用于图示依照实施例的ISPP编程方法的编程电压的波形。
作为验证操作(14)的判定结果，如果判定偶数页的存储单元MC1的阈值电压小于第二验证电压Vverify2，那么再次执行偶数页数据编程操作(13)，但是使用第二编程电压PV2，所述第二编程电压PV2等于第一编程电压PV1加上阶跃电压Vstep。即，使用增量阶跃脉冲编程(ISPP)方法来执行重新编程操作。
此时，邻近奇数页的存储单元MC2的阈值电压分布由于在编程操作期间出现的干扰效应而从①移动到②。
6)奇数页数据编程(16)
通过向被耦接到奇数页的存储单元MC2的字线Se1-WL施加第一编程电压PV1来对奇数页的存储单元MC2进行编程，在所述存储单元MC2上已经完成了以上奇数页数据预先编程操作(12)。
7)验证操作(17)
通过向奇数页的存储单元MC2施加第二验证电压Vverify2来判定是否已经正常执行编程操作。即，判定奇数页的存储单元MC2的阈值电压是大于还是小于第二验证电压Vverify2。作为判定的结果，如果奇数页的存储单元MC2的阈值电压大于第二验证电压Vverify2，那么判定已经完成了编程操作。作为判定的结果，如果奇数页的存储单元MC2的阈值电压小于第二验证电压Vverify2，那么判定尚未完成编程操作。
8)增加编程电压(18)
作为验证操作(17)的判定结果，如果奇数页的存储单元MC2的阈值电压小于第二验证电压Vverify2，那么再次执行奇数页数据编程操作(16)，但是使用第二编程电压PV2，在所述第二编程电压PV2中把第一编程电压PV1提高了阶跃电压Vstep。即，使用ISPP方法来执行重新编程操作。
据此，如图4所示，奇数页的存储单元MC2的阈值电压分布从②移动到③。
从而，偶数页的存储单元MC1和奇数页的存储单元MC2具有统一的阈值电压分布。
依照本公开的实施例，通过对包括偶数页和奇数页的存储单元的奇数页进行预先编程并且随后执行偶数页编程操作和奇数页编程操作来把阈值电压提高一定电平。据此，可以防止由于单元间干扰效应所导致的不统一的阈值电压分布。

Claims (18)

1.一种闪速存储设备的编程方法，包括：
把第一数据和第二数据输入到页缓冲器，所述页缓冲器被耦接到包括偶数页和奇数页的存储单元；
使用所述第一数据对奇数页的第一存储单元进行预先编程；
使用所述第二数据对所述偶数页的第二存储单元进行编程；并且
使用所述第一数据来对预先编程的第一存储单元进行编程。
2.如权利要求1所述的编程方法，其中使用低于目标验证电压的第一验证电压来执行对所述预先编程的验证。
3.如权利要求2所述的编程方法，其中所述第一验证电压和所述目标验证电压之间的差异是源于在所述偶数页和所述奇数页之间的干扰效应的阈值电压分布的偏移。
4.如权利要求1所述的编程方法，其中在编程第一存储单元和第二存储单元之后使用目标验证电压来执行编程验证。
5.如权利要求1所述的编程方法，其中预先编程之后的第一存储单元的阈值电压已经响应于第二存储单元的编程操作的干扰效应而上升。
6.如权利要求1所述的编程方法，其中使用增量阶跃脉冲编程方法来执行第一存储单元的编程和第二存储单元的编程。
7.如权利要求1所述的编程方法，其中预先编程的第一存储单元的阈值电压分布小于编程的第二存储单元的阈值电压分布。
8.一种闪速存储设备的编程方法，包括：
把第一数据和第二数据输入到页缓冲器，所述页缓冲器被耦接到包括偶数页和奇数页的存储单元；
使用所述第一数据对所述奇数页的第一存储单元进行预先编程；
使用所述第二数据对所述偶数页的第二存储单元进行编程；
使用编程电压对第二存储单元重复地执行编程操作，直到通过执行第一验证操作而判定第二存储单元的阈值电压高于目标阈值电压，其中所述编程电压在每次重复都被提高了阶跃电压；
使用所述第一数据来对预先编程的第一存储单元进行编程；并且
使用编程电压对第一存储单元重复地执行编程操作，直到通过执行第二验证操作而判定第一存储单元的阈值电压高于所述目标阈值电压，其中所述编程电压在每次重复都被提高了阶跃电压。
9.如权利要求8所述的编程方法，其中已经执行预先编程之后的第一阈值电压的最小值小于目标阈值电压。
10.如权利要求8所述的编程方法，其中使用低于目标验证电压的第一验证电压来执行对所述预先编程的验证。
11.如权利要求10所述的编程方法，其中所述第一验证电压和所述目标验证电压之间的差异是源于在所述偶数页和所述奇数页之间的干扰效应的阈值电压分布的偏移。
12.如权利要求8所述的编程方法，其中在编程第一存储单元和第二存储单元之后使用目标验证电压来执行编程验证。
13.如权利要求8所述的编程方法，其中预先编程之后的第一存储单元的阈值电压已经响应于第二存储单元的编程操作的干扰效应而上升。
14.如权利要求8所述的编程方法，其中使用增量阶跃脉冲编程方法来执行第一存储单元的编程和第二存储单元的编程。
15.如权利要求8所述的编程方法，其中预先编程的第一存储单元的阈值电压分布小于编程的第二存储单元的阈值电压分布。
16.一种闪速存储设备的编程方法，包括：
把第一数据和第二数据输入到页缓冲器，所述页缓冲器被耦接到包括偶数页和奇数页的存储单元；
通过向奇数页的第一存储单元施加第一数据和低于目标验证电压的第一验证电压来对第一存储单元进行预先编程；并且
在通过向第一存储单元施加第一数据和所述目标验证电压来对预先编程的第一存储单元进行编程之前，通过向偶数页的第二存储单元施加第二数据和所述目标验证电压来对第二存储单元进行编程。
17.如权利要求16所述的编程方法，其中第一验证电压低于所述目标验证电压，使得编程第二存储单元之后的第一存储单元的阈值电压分布高于编程第二存储单元之前的第一存储单元的阈值电压分布，但是低于编程第一存储单元之后的第一存储单元的阈值电压分布。
18.如权利要求16所述的编程方法，其中使用增量阶跃脉冲编程方法来执行第一存储单元的编程和第二存储单元的编程。
CN200910140313A 2008-08-01 2009-07-15 闪速存储设备的编程方法 Pending CN101640072A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080075721 2008-08-01
KR1020080075721A KR101069004B1 (ko) 2008-08-01 2008-08-01 플래시 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
CN101640072A true CN101640072A (zh) 2010-02-03

Family

ID=41608218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910140313A Pending CN101640072A (zh) 2008-08-01 2009-07-15 闪速存储设备的编程方法

Country Status (3)

Country Link
US (1) US8174894B2 (zh)
KR (1) KR101069004B1 (zh)
CN (1) CN101640072A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035292A (zh) * 2011-09-29 2013-04-10 爱思开海力士有限公司 半导体器件及其操作方法
CN103366825A (zh) * 2012-04-06 2013-10-23 北京兆易创新科技股份有限公司 一种nand闪存芯片及其棋盘格检查的芯片编程方法
CN103650057A (zh) * 2011-07-06 2014-03-19 美光科技公司 编程方法及存储器
CN105825892A (zh) * 2014-11-25 2016-08-03 旺宏电子股份有限公司 单胞多位式的存储器及其操作方法
CN109545260A (zh) * 2017-09-22 2019-03-29 三星电子株式会社 非易失性存储器装置和对非易失性存储器装置编程的方法
CN110609657A (zh) * 2018-06-14 2019-12-24 慧荣科技股份有限公司 内存控制器及方法
CN114743585A (zh) * 2022-06-10 2022-07-12 芯天下技术股份有限公司 用于测试闪速存储器的编程方法、装置及闪速存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001416B1 (ko) * 2009-02-10 2010-12-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 및 독출 방법
KR20120043521A (ko) * 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
TWI563511B (en) * 2015-01-12 2016-12-21 Macronix Int Co Ltd Memory device and method applied thereto
KR102498248B1 (ko) * 2016-02-04 2023-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1853240A (zh) * 2003-07-29 2006-10-25 桑迪士克股份有限公司 在编程相邻存储单元后对过度编程的存储单元的检测
CN101009137A (zh) * 2006-01-24 2007-08-01 三星电子株式会社 补偿存储单元编程状态之间的读余量减少的闪存系统
US20070189073A1 (en) * 2006-02-16 2007-08-16 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US20070280000A1 (en) * 2004-11-12 2007-12-06 Kabushiki Kaisha Toshiba Method of writing data to a semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
KR100769802B1 (ko) 2005-07-18 2007-10-23 주식회사 하이닉스반도체 플래쉬 메모리 소자의 페이지 버퍼 및 이를 이용한프로그램 방법
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
KR100822804B1 (ko) * 2006-10-20 2008-04-17 삼성전자주식회사 커플링 영향을 차단할 수 있는 플래시 메모리 장치 및 그프로그램 방법
KR100908560B1 (ko) * 2007-08-06 2009-07-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US7869273B2 (en) * 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1853240A (zh) * 2003-07-29 2006-10-25 桑迪士克股份有限公司 在编程相邻存储单元后对过度编程的存储单元的检测
US20070280000A1 (en) * 2004-11-12 2007-12-06 Kabushiki Kaisha Toshiba Method of writing data to a semiconductor memory device
CN101009137A (zh) * 2006-01-24 2007-08-01 三星电子株式会社 补偿存储单元编程状态之间的读余量减少的闪存系统
US20070189073A1 (en) * 2006-02-16 2007-08-16 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650057A (zh) * 2011-07-06 2014-03-19 美光科技公司 编程方法及存储器
CN103650057B (zh) * 2011-07-06 2016-06-29 美光科技公司 编程方法及存储器
CN103035292A (zh) * 2011-09-29 2013-04-10 爱思开海力士有限公司 半导体器件及其操作方法
CN103366825A (zh) * 2012-04-06 2013-10-23 北京兆易创新科技股份有限公司 一种nand闪存芯片及其棋盘格检查的芯片编程方法
CN103366825B (zh) * 2012-04-06 2015-08-19 北京兆易创新科技股份有限公司 一种nand闪存芯片及其棋盘格检查的芯片编程方法
CN105825892A (zh) * 2014-11-25 2016-08-03 旺宏电子股份有限公司 单胞多位式的存储器及其操作方法
CN105825892B (zh) * 2014-11-25 2019-09-24 旺宏电子股份有限公司 单胞多位式的存储器及其操作方法
CN109545260A (zh) * 2017-09-22 2019-03-29 三星电子株式会社 非易失性存储器装置和对非易失性存储器装置编程的方法
CN109545260B (zh) * 2017-09-22 2023-11-21 三星电子株式会社 非易失性存储器装置和对非易失性存储器装置编程的方法
CN110609657A (zh) * 2018-06-14 2019-12-24 慧荣科技股份有限公司 内存控制器及方法
CN110609657B (zh) * 2018-06-14 2022-10-21 慧荣科技股份有限公司 内存控制器及方法
CN114743585A (zh) * 2022-06-10 2022-07-12 芯天下技术股份有限公司 用于测试闪速存储器的编程方法、装置及闪速存储器

Also Published As

Publication number Publication date
KR101069004B1 (ko) 2011-09-29
US20100027348A1 (en) 2010-02-04
US8174894B2 (en) 2012-05-08
KR20100013957A (ko) 2010-02-10

Similar Documents

Publication Publication Date Title
CN101640072A (zh) 闪速存储设备的编程方法
US7558115B2 (en) Program method of flash memory device
US8050097B2 (en) Method of programming nonvolatile memory device
CN102549673B (zh) 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
US7969786B2 (en) Method of programming nonvolatile memory device
US8456912B2 (en) Nonvolatile memory device and method for operating the same
CN101188142B (zh) 使用编程数据高速缓存的闪存设备及其编程方法
CN102306501B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
US7525838B2 (en) Flash memory device and method for programming multi-level cells in the same
CN101199024B (zh) 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器
US20100290282A1 (en) Method and system for adaptively finding reference voltages for reading data from a mlc flash memory
US20060268620A1 (en) Program method of flash memory device
CN101584005A (zh) 非易失性存储器中的经分割擦除及擦除验证
CN101584006A (zh) 非易失性存储器中的经分割的软编程
CN101364442B (zh) 在闪存装置中编程的方法
CN101266839B (zh) 检测伪编程单元的方法和使用其对伪编程单元编程的方法
US20120155182A1 (en) Non-volatile memory device and cache program method of the same
CN109300498A (zh) 非易失性存储装置、其操作方法以及包括其的存储设备
CN103177765A (zh) 半导体存储器件及其操作方法
CN109726143A (zh) 存储器控制器的操作方法和储存设备的操作方法
CN113196401A (zh) 对由于块氧化物减薄引起的编程速度变化进行补偿的存储器设备
CN102089827A (zh) 非易失性存储器和关联多遍编程的方法
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
CN102543198B (zh) 一种mlc存储单元的编程方法和装置
KR20090000332A (ko) 불휘발성 메모리 장치의 데이터 판독 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100203