CN103035292A - 半导体器件及其操作方法 - Google Patents

半导体器件及其操作方法 Download PDF

Info

Publication number
CN103035292A
CN103035292A CN2012103757103A CN201210375710A CN103035292A CN 103035292 A CN103035292 A CN 103035292A CN 2012103757103 A CN2012103757103 A CN 2012103757103A CN 201210375710 A CN201210375710 A CN 201210375710A CN 103035292 A CN103035292 A CN 103035292A
Authority
CN
China
Prior art keywords
memory cell
page
word line
couple
numbered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103757103A
Other languages
English (en)
Inventor
李晋行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103035292A publication Critical patent/CN103035292A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种操作半导体器件的方法，包括：选择存储器单元阵列中所包括的多个存储器单元块中的一个；对与选中的存储器单元块的字线中的选中的字线耦接的偶数编号的存储器单元进行编程；对与选中的字线耦接的奇数编号的存储器单元进行编程；对与和选中的字线相邻的下一个字线耦接的奇数编号的存储器单元进行编程；以及，对与所述下一个字线耦接的偶数编号的存储器单元进行编程，其中，重复编程，直到完成对与选中的存储器单元块的所有字线耦接的选中的存储器单元的编程。

Description

半导体器件及其操作方法
相关申请的交叉引用
本申请要求于2011年9月29日提交的韩国专利申请No.10-2011-0099086的优先权，其全部内容通过引用合并于此。
技术领域
本发明的实施例总体而言涉及一种半导体器件及其操作方法，更具体而言涉及能够提高半导体器件的可靠性的编程方法。
背景技术
半导体器件包括用于储存数据的多个存储器单元阵列。为了制造小型且高密度的半导体器件，存储器单元阵列中的存储器单元的数目增大，并且相邻存储器单元之间的距离减小。这导致相邻存储器单元之间出现干扰，由此导致半导体器件的可靠性退化。
图1是说明在执行已知的编程操作时相邻存储器单元之间的干扰的图。
参照图1，存储器单元阵列10包括存储器单元块，每个存储器单元块包括多个单元串STe和STo。为了便于描述，图1示出存储器单元块的一部分。所述存储器单元块包括多个单元串STe和STo，并且单元串STe和STo每个都包括串联耦接的多个存储器单元。单元串STe和STo中的偶数编号的串被称为偶数串STe，而其中奇数编号的串被称为奇数串STo。此外，不同单元串STe和STo中所包括的并且耦接到相同字线的一组存储器单元被称为页。对页N-2、N-1、N、N+1、N+2...顺序地执行编程操作。
下面将描述编程操作。
在对第（N-2）页中的偶数编号的串STe执行编程操作之后，对第（N-2）页中的奇数编号的串STo执行编程操作。当对第（N-2）页中的偶数编号和奇数编号的串STe和STo的编程操作都完成时，对第（N-1）页即下一页中的偶数编号的串STe执行编程操作，接着对第（N-1）页中的奇数编号的串STo执行编程操作。当如上述执行编程操作时，所有第（N-2）至第（N+2）页中的偶数编号的串STe中所包括的存储器单元首先被编程，并且所有第（N-2）至第（N+2）页中的奇数编号的串STe中所包括的存储器单元接着被编程。因此，当对与偶数编号的串STe相邻的奇数编号的串STo中所包括的存储器单元执行编程操作时，偶数编号的串STe中所包括的存储器单元遭受X轴方向上的干扰，并且当对下一页中所包括的存储器单元执行编程操作时，偶数编号的串STe中所包括的存储器单元还遭受Y轴方向上的干扰。与此相反，当对下一页执行编程操作时，奇数编号的串STo中所包括的存储器单元遭受Y轴方向上的干扰，但是很少遭受X轴方向上的干扰。在图1中，“X+Y”和“Y”表示如上述相邻存储器单元之间的干扰。即，偶数编号的串STe中所包括的存储器单元遭受干扰“X+Y”，而奇数编号的串STo中所包括的存储器单元仅遭受干扰“Y”。
图2是说明根据已知编程操作的阈值电压的曲线图。
参照图2，如果已执行了编程操作的选中的存储器单元在相邻存储器单元被执行编程操作时未遭受干扰，则所述选中的存储器单元具有目标阈值电压分布Vt；但是，由于在相邻的存储器单元被执行编程操作时出现的干扰，所述选中的存储器单元具有被升高“Vy”或“Vx+y”的阈值电压分布。阈值电压分布增加“Vy”的情况对应于所述选中的存储器单元仅遭受干扰“Y”的情况，而阈值电压分布增加“Vx+y”的情况对应于所述选中的存储器单元遭受干扰“X+Y”的情况。
设定读取电压R1和R2，使得读取电压R1和R2相对于被编程的存储器单元的阈值电压分布具有特定电平的余量，因为如上所述，阈值电压分布由于在相邻存储器单元被执行编程操作时出现的干扰而发生变化。如果读取的是目标阈值电压分布Vt位于读取电压R1和R2之间的存储器单元，则尽管所述存储器单元的阈值电压分布由于干扰而增加了“Vy”，例如图1中的“Y”，但是可从存储器单元正确地读出数据，因为阈值电压分布“Vy”低于读取电压R2。然而，如果存储器单元遭受较大的干扰，例如图1中的“X+Y”，并因此其阈值电压分布增加“Vx+y”，则可能不能从存储器单元正确地读出数据，因为阈值电压分布“Vx+y”可能高于读取电压R2（参看图2中的20）。因此，半导体器件的可靠性退化。
发明内容
本发明的实施例涉及能够提高半导体器件的可靠性的编程方法以及根据相邻存储器单元是否已被编程来改变选中的存储器单元的读取电压的读取方法。
在本发明的实施例中，一种操作半导体器件的方法包括以下步骤：选择存储器单元阵列中所包括的多个存储器单元块中的一个；对与从选中的存储器单元块的字线中选中的字线耦接的偶数编号的存储器单元进行编程；对耦接到所述选中的字线的奇数编号的存储器单元进行编程；对耦接到与所述选中的字线相邻的下一个字线的奇数编号的存储器单元进行编程；以及对耦接到所述下一个字线的偶数编号的存储器单元进行编程，其中，重复编程，直到完成对与选中的存储器单元块的所有字线耦接的选中的存储器单元的编程。
在本发明的实施例中，一种操作半导体器件的方法包括以下步骤：对耦接到第一字线的偶数编号的存储器单元进行编程；对耦接到所述第一字线的奇数编号的存储器单元进行编程；对耦接到与所述第一字线相邻的第二字线的奇数编号的存储器单元进行编程；对耦接到所述第二字线的偶数编号的存储器单元进行编程；对耦接到与所述第二字线相邻的第三字线的偶数编号的存储器单元进行编程；以及对耦接到所述第三字线的奇数编号的存储器单元进行编程。
在本发明的实施例中，一种操作半导体器件的方法包括以下步骤：对选中的存储器单元块中所包括的多个页中的第N页中所包括的偶数编号的存储器单元进行编程；当完成对所述第N页中的偶数编号的存储器单元的编程时，对所述第N页中所包括的奇数编号的存储器单元进行编程；当完成对所述第N页中的奇数编号的存储器单元的编程时，对与所述第N页相邻的第（N+1）页中所包括的奇数编号的存储器单元进行编程；以及当完成对所述第（N+1）页中的奇数编号的存储器单元的编程时，对所述第（N+1）页中所包括的偶数编号的存储器单元进行编程。
在本发明的一个实施例中，一种操作半导体器件的方法包括以下步骤：对选中的页执行最低有效位（LSB）编程操作；在对选中的页中所包括的偶数编号的存储器单元执行最高有效位（MSB）编程操作之后，对选中的页中所包括的奇数编号的存储器单元执行MSB编程操作；对选中的页的下一页执行LSB编程操作；在对所述下一页中所包括的奇数编号的存储器单元执行MSB编程操作之后，对所述下一页中所包括的偶数编号的存储器单元执行MSB编程操作。
在本发明的一个实施例中，一种操作半导体器件的方法包括以下步骤：对选中的存储器单元块执行最低有效位（LSB）编程操作；对从选中的存储器单元块中所包括的多个页中选中的页中所包括的偶数编号的存储器单元执行最高有效位（MSB）编程操作；对选中的页中所包括的奇数编号的存储器单元执行MSB编程操作；对选中的页的下一页中所包括的奇数编号的存储器单元执行MSB编程操作；以及对所述下一页中所包括的偶数编号的存储器单元执行MSB编程操作。
在本发明的实施例中，一种半导体器件包括：存储器单元阵列，所述存储器单元阵列被配置成包括存储器单元块和标志单元块，所述存储器单元块和所述标志单元块包括多个页；行译码器，所述行译码器耦接到所述存储器单元阵列的字线；电压发生器，所述电压发生器被配置成产生驱动电压并且将所述驱动电压传送到所述行译码器；页缓冲器，所述页缓冲器耦接到所述存储器单元阵列的位线；以及控制器，所述控制器被配置成控制所述行译码器、所述电压发生器和所述页缓冲器，以采用顺序地对选中的存储器单元块中所包括的页中的选中的页中所包括的偶数编号存储器单元和奇数编号存储器单元进行编程，并且随后顺序地对所述选中的页的下一页中所包括的奇数编号存储器单元和偶数编号存储器单元进行编程的方式，对从所述存储器单元块中选中的存储器单元块中所包括的所有选中的存储器单元进行编程。
附图说明
图1是说明在执行已知编程操作时相邻存储器单元之间的干扰的图；
图2是说明根据已知编程操作的阈值电压的曲线图；
图3是根据本发明的一个实施例的半导体器件的框图；
图4是图3所示的存储器单元阵列的详细电路图；
图5是说明根据本发明的一个示例性实施例的编程方法的流程图；
图6是说明由图5的编程方法引起的存储器单元之间的干扰的图；
图7是说明由于编程操作引起的存储器单元的阈值电压的偏移的曲线图；
图8是说明根据本发明的一个示例性实施例的读取方法的示意流程图；
图9至12是说明根据本发明的一些示例性实施例的读取方法的详细流程图；以及
图13是说明根据本发明的一个实施例的读取操作中所使用的读取电压的曲线图。
具体实施方式
在下文中，将参照附图详细描述本发明的各个实施例。提供附图以帮助本领域技术人员通过本文描述和示出的各个实施例来理解本发明。
图3是根据本发明的一个实施例的半导体器件的框图。
参照图3，半导体器件包括：存储器单元阵列110；多个电路130、140、150、160、170和180，所述多个电路130、140、150、160、170和180被配置成对存储器单元阵列110中所包括的存储器单元执行编程、读取或擦除操作；以及控制器120，所述控制器120被配置成控制所述多个电路130、140、150、160、170和180以便基于输入数据设定选中的存储器单元的阈值电压。
在NAND快闪存储器件的情况下，上述电路包括电压发生器130、行译码器140、页缓冲器组150、通过/失败（P/F）检查电路160、列选择器170和输入/输出（I/O）电路180。
存储器单元阵列110包括多个存储器单元块。为简单起见，图3中仅示出所述存储器单元块中的一个。每个存储器单元块包括：存储器单元块111，所述存储器单元块111包括用于储存主数据的正常单元串；以及标志单元块112，所述标志单元块112包括用于储存各种操作所需的额外数据的标志单元串。正常单元串和标志单元串尽管功能彼此不同但是可以具有彼此相同的配置。例如，存储器单元块111和标志单元块112的单元串可以具有彼此相同的配置。
控制器120响应于命令信号CMD产生编程操作信号PGM、读取操作信号READ或擦除操作信号ERASE，并且还根据操作的类型产生用于控制页缓冲器组150的页缓冲器的页缓冲器信号PB SIGNAL。此外，控制器120响应于地址信号ADD产生行地址信号RADD和列地址信号CADD。控制器120在验证操作中检查从P/F检查电路160输出的P/F信号PFS，并且根据检查结果确定是否再次执行相关的操作、是否完成相关的操作或相关的操作是否失败。具体地，在读取操作中，根据与选中的存储器单元相邻的存储器单元是否已被编程，控制器120改变用于读取出所述选中的存储器单元的读取电压。
响应于操作信号PGM、READ和ERASE，即，控制器120的内部命令信号，电压发生器130向全局线产生用于编程、读取出或擦除存储器单元的操作电压（例如，Vpgm、Vread和Vpass）。
行译码器140响应于控制器120的行地址信号RADD，将电压发生器130的操作电压传送到选中的存储器单元块的线WL[n:0]、DSL和SSL。
页缓冲器组150检测存储器单元的编程或擦除状态。页缓冲器组150包括耦接到各个位线BL的页缓冲器，并且响应于控制器120的页缓冲器信号PB SIGNAL向各个位线BL提供在存储器单元中储存数据所需的电压。具体地，当对存储器单元执行编程操作、擦除操作或读取操作时，页缓冲器组150对位线BL进行预充电，或者锁存与根据位线BL的电压变化而检测到的存储器单元的阈值电压相对应的数据。即，在执行编程操作时，当储存在页缓冲器组150中所包括的每个页缓冲器的锁存器中的编程数据为0时，每个页缓冲器向相关的位线BL施加编程允许电压0V，而当储存在页缓冲器组150中所包括的每个页缓冲器的锁存器中的编程数据为1时，每个页缓冲器向相关的位线BL施加编程禁止电压Vcc。此外，当执行读取操作时，页缓冲器响应于储存在存储器单元中的数据来控制位线BL的电压，并基于受控制的电压来检测储存在存储器单元中的数据。此外，当执行验证或读取操作时，页缓冲器向P/F检查电路160发送从存储器单元检测到的数据VS。
P/F检查电路160当执行编程或擦除操作之后的验证操作时响应于从页缓冲器接收的数据VS产生相关操作的P/F信号PFS，或检查是否出现错误单元。此外，当出现错误单元时，P/F检查电路160对错误单元的数目进行计数，并且产生以计数信号CS形式的计数结果。
列选择器170响应于控制器120的列地址信号CADD来选择页缓冲器组150的页缓冲器。锁存在由列选择器170选中的页缓冲器中的数据被输出。此外，列选择器170经由列线CL从页缓冲器组150接收数据，并将数据传送到I/O电路180。
在执行编程操作时，I/O电路180响应于控制器120的输入/输出信号IN/OUT将外部数据DATA传送至列选择器170，使得将数据DATA输入至页缓冲器组150的页缓冲器。当列选择器170将外部数据DATA传送至页缓冲器组150的页缓冲器时，页缓冲器将接收到的数据储存在其锁存器内。此外，当执行读取操作时，I/O电路180响应于控制器120的I/O信号IN/OUT经由列选择器170输出从页缓冲器组150的页缓冲器接收的数据DATA。
图4是图3所示的存储器单元阵列110的详细电路图。
参照图4，存储器单元阵列110的存储器单元块111和标志单元块112中所包括的单元串ST具有相同的配置。下文以存储器单元块111中所包括的单元串STe中的一个为例来展开描述。单元串STe包括与公共源极线CSL耦接的源极选择晶体管SST、多个存储器单元F0至Fn、以及与位线BLe耦接的漏极选择晶体管DST。标志单元串中所包括的单元被称为标志单元，但是标志单元可以具有与正常存储器单元相同的配置。源极选择晶体管SST的栅极与源极选择线SSL耦接，存储器单元F0至Fn的栅极与各个字线WL0至WLn耦接，并且漏极选择晶体管DST的栅极与漏极选择线DSL耦接。单元串ST耦接在公共源极线CSL与对应于单元串ST的各个位线BLe和BLo之间。根据位线的排列顺序，偶数编号的位线被称为偶数位线BLe，而奇数编号的位线被称为奇数位线BLo。因此，与偶数位线BLe耦接的单元串被称为偶数串STe，而与奇数位线BLo耦接的单元串被称为奇数串STo。
图5是说明根据本发明的一个示例性实施例的编程方法的流程图。
下文将参照图5来描述对单电平单元（下文称为SLC）的编程操作或对多电平单元（下文称为MLC）的最高有效位（下文称为MSB）编程操作。在MLC的情况下，在完成对选中的存储器单元块的最低有效位（下文称为LSB）编程操作之后，可以执行MSB编程操作。在一些实施例中，当在选中的存储器单元块中选择页时，在对选中的页执行LSB编程操作之后，可以对选中的页执行MSB编程操作。
当编程例程开始时，响应于行地址选择一个存储器单元块，并且选择选中的存储器单元块中所包括的多个页中的一个。如果以N表示页的顺序，则在步骤501中，首先选中的页的顺序N为1（即，N=1）。
在步骤502中，对第N页中的偶数编号的存储器单元执行编程操作。根据逐渐地升高编程电压的递增步进脉冲编程（ISPP）方法来执行编程操作。具体地，为了对第N页的存储器单元之中的偶数串STe中所包括的选中的存储器单元执行编程操作，向与第N页耦接的选中的字线提供编程电压，使得选中的存储器单元的阈值电压增加。
接着，在步骤503中，对第N页中的偶数编号的存储器单元执行编程验证操作。执行编程验证操作，以便验证第N页中的偶数编号的存储器单元的所有阈值电压是否均已达到目标电平。如果编程验证操作的结果为失败，则在步骤504中升高提供给与第N页耦接的选中的字线的编程电压，并且在步骤502中再次对第N页中的偶数编号的存储器单元执行编程操作。重复步骤502至504，直到第N页中的偶数编号的存储器单元的所有阈值电压均达到目标电平。当第N页中的偶数编号的存储器单元的所有阈值电压均达到目标电平时，在步骤503中的编程验证操作的结果为通过。
如果在步骤503中对第N页中的偶数编号的存储器单元的编程验证操作的结果为通过，则在步骤505中对第N页中的奇数编号的存储器单元执行编程操作。根据逐渐地升高编程电压的递增步进脉冲编程（ISPP）方法来执行编程操作。具体地，为了对第N页的存储器单元之中的奇数串STo中所包括的选中的存储器单元执行编程操作，向与第N页耦接的选中的字线提供编程电压，使得选中的存储器单元的阈值电压增加。
在步骤506中，对第N页中的奇数编号的存储器单元执行编程验证操作。执行编程验证操作以验证第N页中的奇数编号的存储器单元的所有阈值电压是否均已达到目标电平。
如果编程验证操作的结果为失败，则在步骤507中升高提供给与第N页耦接的选中的字线的编程电压，并且在步骤505中再次对第N页中的奇数编号的存储器单元执行编程操作。重复步骤505至507，直到第N页中的奇数编号的存储器单元的所有阈值电压均达到目标电平。当第N页中的奇数编号的存储器单元的所有阈值电压均达到目标电平时，在步骤506中的编程验证操作的结果为通过。
当完成对第N页中所包括的选中的存储器单元的编程和编程验证操作时，在步骤508中，对第（N+1）页——即下一页——的奇数编号的存储器单元执行编程操作。具体地，为了对第（N+1）页的存储器单元之中的奇数串STo中所包括的选中的存储器单元执行编程操作，向与第（N+1）页耦接的选中的字线提供编程电压，使得选中的存储器单元的阈值电压增加。
接着，在步骤509中，对第（N+1）页中的奇数编号的存储器单元执行编程验证操作。执行编程验证操作，以便验证第（N+1）页中的奇数编号的存储器单元的所有阈值电压是否均已达到目标电平。如果编程验证操作的结果为失败，则在步骤510中升高提供给与第（N+1）页耦接的选中的字线的编程电压，并且在步骤508中再次对第（N+1）页中的奇数编号的存储器单元执行编程操作。重复步骤508至510，直到第（N+1）页中的奇数编号的存储器单元的所有阈值电压均达到目标电平。当第（N+1）页中的奇数编号的存储器单元的所有阈值电压均达到目标电平时，编程验证操作509的结果为通过。
当在步骤509中对第（N+1）页中的奇数编号的存储器单元的编程验证操作的结果为通过时，在步骤511中对第（N+1）页的偶数编号的存储器单元执行编程操作。具体地，为了对第（N+1）页的存储器单元之中的偶数串STe中所包括的选中的存储器单元执行编程操作，向与第（N+1）页耦接的选中的字线提供编程电压，使得选中的存储器单元的阈值电压增加。
接着，在步骤512中，对第（N+1）页中的偶数编号的存储器单元执行编程验证操作。执行编程验证操作，以便验证第（N+1）页中的偶数编号的存储器单元的所有阈值电压是否均已达到目标电平。如果编程验证操作的结果为失败，则在步骤513中升高向与第（N+1）页耦接的选中的字线提供的编程电压，并且在步骤511中再次对第（N+1）页中的偶数编号的存储器单元执行编程操作。重复步骤511至513，直到第（N+1）页中的偶数编号的存储器单元的所有阈值电压均达到目标电平。当第（N+1）页中的偶数编号的存储器单元的所有阈值电压均达到目标电平时，步骤512中的编程验证操作的结果为通过。
当完成对第（N+1）页中所包括的选中的存储器单元的编程和编程验证操作时，在步骤514中确定第（N+1）页是否为选中的存储器单元块的最后一页。如果，确定的结果为，确定出第（N+1）页不是选中的存储器单元块的最后一页，则在步骤515中，将页的地址例如增加1（即，N=N+1）以便选择下一页。接着，重复步骤502至514，直到完成对其余页的选中的存储器单元的编程和编程验证操作。如果，步骤514中的确定结果为，确定出编程的页为选中的存储器单元块的最后一页，则选中的存储器单元块的编程例程终止。
如果如上述执行编程操作，则相同页中所包括的每个存储器单元遭受不同的干扰，并且相同单元串中所包括的每个存储器单元也遭受不同的干扰。下文将描述由上述编程操作引起的存储器单元之间的干扰。
图6示出由图5的编程方法引起的存储器单元之间的干扰。
参照图6，如果如上述参照图5顺序地对第N页中所包括的偶数编号和奇数编号的存储器单元执行编程并且顺序地对第（N+1）页中所包括的奇数编号和偶数编号的存储器单元执行编程，则与第N页和第（N+1）页相邻的每个存储器单元遭受不同的干扰。例如，当对第（N-2）页的偶数串STe中所包括的偶数编号的存储器单元执行编程并且随后对第（N-2）页的奇数串STo中所包括的奇数编号的存储器单元执行编程时，第（N-2）页中所包括的偶数编号的存储器单元遭受X轴方向上的干扰。接着，当对第（N-1）页——即下一页——中所包括的奇数编号的存储器单元执行编程时，第N页中的奇数编号的存储器单元也遭受Y轴方向上的干扰。当对第（N-1）页中所包括的偶数编号的存储器单元进行编程时，第N页中的偶数编号存储器单元也将遭受Y轴方向上的干扰。如果如上述执行编程操作，则第（N-2）页中的偶数串STe中所包括的偶数编号的存储器单元将遭受干扰“X+Y”，而第（N-2）页中的奇数串STo中所包括的奇数编号的存储器单元将遭受干扰“Y”。此外，第（N-1）页中的偶数串STe中所包括的偶数编号的存储器单元将遭受干扰“Y”，而第（N-1）页中的奇数串STo中所包括的奇数编号的存储器单元将遭受干扰“X+Y”。即，相同页中所包括的偶数编号的存储器单元和奇数编号的存储器单元交替地遭受干扰“X+Y”和干扰“Y”。相同单元串内的不同页中所包括的存储器单元也交替地遭受干扰“X+Y”和干扰“Y”。与仅遭受干扰“Y”的存储器单元相比，遭受干扰“X+Y”的存储器单元的阈值电压具有相对较低的增量。
图7是说明由于编程操作引起的存储器单元的阈值电压的偏移的曲线图。
参照图7，被编程的存储器单元的目标阈值电压分布Vt处在第一读取电压R1与第二读取电压R2之间。然而，由于在对与被编程的存储器单元相邻的存储器单元执行编程操作时出现的干扰，目标阈值电压分布Vt增加了特定的水平。如上文参照图6所描述，通常，由于干扰“Y”而升高的阈值电压分布Vy不会高于第二读取电压R2。这是因为第二读取电压R2是考虑到由于干扰“Y”引起的阈值电压的改变而设定的。然而，如果被编程的存储器单元遭受大于干扰“Y”的干扰“X+Y”，则被编程的存储器单元的阈值电压将进一步增加到更高的水平（例如，Vx+y），并且一些被编程的存储器单元的阈值电压会变得高于第二读取电压R2。如果被编程的存储器单元的阈值电压如上述那样增加，则执行读取操作如下。
图8是说明根据本发明的一个示例性实施例的读取方法的示意流程图。
参照图8，在读取出选中的存储器单元之前，从与选中的存储器单元相邻的存储器单元读取出数据以获得与选中的存储器单元处的干扰相关的信息，并且使用根据所述信息而改变的读取电压从选中的存储器单元读取出数据。下面详细描述此过程。
在从选中的第N页中所包括的存储器单元读取出数据之前，在步骤801中，从第（N+1）页——即下一页——中所包括的存储器单元读取出数据。在步骤802中，确定读取的第（N+1）页的存储器单元是否为被编程的存储器单元。如果，确定结果为，确定出第（N+1）页的存储器单元不是被编程的存储器单元，则在步骤803中使用预设的读取电压从第（N+1）页的存储器单元中读取出数据。如果，步骤802中的确定结果为，确定出第（N+1）页的存储器单元是被编程的存储器单元，则在步骤804中将第N页的读取电压升高特定的电平。在步骤805中，使用升高后的读取电压从第N页的存储器单元读取出数据。如上所述，如果根据相邻存储器单元是否已被编程来改变用于读取出选中的存储器单元的读取电压，则可提高从选中的存储器单元读取的数据的可靠性。
如果如上述执行编程操作，则能够知道可在每个存储器单元中出现的最大干扰。因此，可根据对应于选中的存储器单元的算法来执行读取操作。例如，参照图6，由于第（N-2）页中的偶数串STe中所包括的存储器单元会遭受最大干扰“X+Y”，所以可执行相关的读取操作。此外，因为第（N-2）页中的奇数串STo中所包括的存储器单元会遭受最大干扰“Y”，所以可执行相关的读取操作。
下文将详细描述根据上述编程方法来读取出被编程的存储器单元的方法。
图9至12是说明根据本发明的一些示例性实施例的读取方法的详细流程图。在下文中，假设第N页为选中的页。
图9是说明可遭受干扰“X+Y”的存储器单元的LSB读取方法的流程图。
参照图9，在步骤901中，使用第一读取电压R1从第N页中所包括的存储器单元中读取数据。读取的数据被储存在页缓冲器的锁存器中。接着，在步骤902中，确定第N页是LSB编程页还是MSB编程页。为了确定第N页是LSB编程页还是MSB编程页，从第N页中的标志单元读取数据。即，在对每个页执行MSB编程操作之后，将数据“0”编程在每个页的标志单元中。因此，可通过读取标志单元的数据来确定该页是经历LSB编程还是MSB编程。例如，如果从标志单元读取的数据为“0”，则意味着相关的页是MSB编程页。例如，如果从标志单元读取的数据为“1”，则意味着相关的页是LSB编程页或处于擦除状态的页。如果，步骤902处的确定结果为，确定出第N页为LSB编程页，则输出在步骤901中读取的数据，并且读取操作终止。如果，步骤902处的确定结果为，确定出第N页为MSB编程页，则在步骤903中对第（N+1）页——即下一页——执行读取操作。使用第一读取电压R1、第二读取电压R2和第三读取电压R3对第（N+1）页执行读取操作。第二读取电压R2高于第一读取电压R1，而第三读取电压R3高于第二读取电压R2。接着，在步骤904中确定第（N+1）页是LSB编程页还是MSB编程页。为了确定第（N+1）页是LSB编程页还是MSB编程页，从第（N+1）页中的标志单元读取数据。例如，如果从标志单元读取的数据是“0”，则意味着第（N+1）页为MSB编程页。例如，如果从标志单元读取的数据是“1”，则意味着第（N+1）页为LSB编程页或处于擦除状态的页。如果，步骤904处的确定结果为，确定出第（N+1）页为仅被执行了LSB编程的页，则在步骤905中使用第二读取电压R2对第N页执行LSB读取操作。如果，步骤904处的确定结果为，确定出第（N+1）页是已被执行到了MSB编程的页，则在步骤906中使用第二读取电压R2对第N页执行LSB读取操作，因为第N页会遭受干扰。接着，在步骤907中，使用比第二读取电压R2高的第二可变电压R2’来对第N页执行LSB读取操作。此处，可省略步骤906中的使用第二读取电压R2对第N页执行的LSB读取操作，因为执行这种操作是为了从第N页所包括的存储器单元之中的较少遭受干扰的存储器单元读取数据。例如，当存在干扰“Y”时，可执行步骤906以从存储器单元读取数据。如果已对相邻存储器单元执行MSB编程，则如步骤907所示使用比第二读取电压R2高的第二可变电压R2’从选中的存储器单元读取数据，因为选中的存储器单元的阈值电压增加。如果，如上所述，根据相邻的存储器单元的状态，例如，相邻存储器单元的阈值电压，来确定用于读取出选中的存储器单元的读取电压，则即使选中的存储器单元的阈值电压偏移，也可正确地读取出选中的存储器单元中的数据。
图10是说明会遭受干扰“Y”的存储器单元的LSB读取方法。
参照图10，在步骤1001中，使用第一读取电压R1从第N页中所包括的存储器单元中读取数据。读取的数据被储存在各个页缓冲器的锁存器中。接着，在步骤1002中，确定第N页是LSB编程页还是MSB编程页。为了确定第N页是LSB编程页还是MSB编程页，从第N页的标志单元读取数据。例如，如果从标志单元读取的数据是“0”，则意味着第（N+1）页为MSB编程页。例如，如果读取的数据为“1”，则意味着第（N+1）页为LSB编程页或处于擦除状态的页。如果，步骤1002处的确定结果为，确定出第N页为LSB编程页，则输出在步骤1001中读取的数据，并且读取操作终止。如果，步骤1002处的确定结果为，确定出第N页为MSB编程页，则在步骤1003中使用第二读取电压R2对第N页执行LSB读取操作，并且读取操作终止。
图11是说明会遭受干扰“X+Y”的存储器单元的MSB读取方法的流程图。
参照图11，在步骤1101中，从第（N+1）页——即第N页的下一页——中所包括的存储器单元中读取数据。例如，可使用第一读取电压R1、第二读取电压R2和第三读取电压R3执行读取操作。当从存储器单元中读取出数据时，使用第一至第三读取电压R1至R3检查存储器单元的阈值电压。在步骤1102中，基于在步骤1101中的对第（N+1）页执行的读取操作的结果确定第（N+1）页的存储器单元是LSB编程的存储器单元还是MSB编程的存储器单元。为了确定第（N+1）页是LSB编程页还是MSB编程页，从第（N+1）页的标志单元中读取数据。例如，如果从标志单元读取的数据是“0”，则意味着第（N+1）页为MSB编程页。例如，如果从标志单元读取的数据是“1”，则意味着第（N+1）页为LSB编程页或处于擦除状态的页。如果，步骤1102处的确定结果为，确定出第（N+1）页为LSB编程页，则使用第一读取电压R1和第三读取电压R3从第N页的存储器单元读取出数据。如果，步骤1102中的确定结果为，确定出第（N+1）页为MSB编程页，则在步骤1104中使用第一读取电压R1从第N页的存储器单元读取出数据。执行使用第一读取电压R1的读取操作，以从阈值电压由于干扰而轻微偏移的第N页的存储器单元中读取出正确的数据。因此，可省略步骤1104。为了从阈值电压由于干扰而大大改变的第N页的存储器单元中读取出正确的数据，在步骤1105中，使用比第一读取电压R1高的第一可变电压R1’对第N页的存储器单元执行读取操作。接着，在步骤1106中，使用第三读取电压R3从第N页的存储器单元读取出数据。执行使用第三读取电压R3的读取操作，以从阈值电压由于干扰而轻微偏移的第N页的存储器单元中读取出正确的数据。因此，也可省略步骤1106。为了从阈值电压由于干扰而大大改变的第N页的存储器单元中读取出正确的数据，在步骤1107中，使用比第三读取电压R3高的第三可变电压R3’对第N页的存储器单元执行读取操作。在步骤1103和步骤1107之后，在步骤1108中确定第N页是LSB编程页还是MSB编程页。为了确定第N页是LSB编程页还是MSB编程页，从第N页中的标志单元读取数据。例如，如果从标志单元读取的数据是“0”，则意味着第N页为MSB编程页。例如，如果从标志单元读取的数据是“1”，则意味着第N页为LSB编程页或处于擦除状态的页。如果，步骤1108中的确定结果为，确定出第N页为MSB编程页，则输出先前读取的数据，并且随后读取操作终止。如果，步骤1108中的确定结果为，确定出第N页为LSB编程页，则在步骤1109中，设定相关的页缓冲器，以将数据“1”输入相关页缓冲器的锁存器。具体地，尽管示出选中的存储器单元经历MSB读取操作，但是将表示擦除状态的数据“1”输入所有页缓冲器的锁存器并且随后读取操作终止，因为如果选中的存储器单元为LSB编程的存储器单元，则选中的存储器单元就不是MSB编程的存储器单元。
图12是说明会遭受干扰“Y”的存储器单元的MSB读取方法的流程图。
参照图12，在步骤1201中，使用第一读取电压R1和第三读取电压R3从第N页中所包括的存储器单元读取数据。读取的数据被储存在相关页缓冲器的锁存器中。接着，在步骤1202中，确定第N页是LSB编程页还是MSB编程页。为了确定第N页是LSB编程页还是MSB编程页，从第N页中的标志单元读取数据。如果从标志单元读取的数据是“0”，则意味着第N页为MSB编程页。如果从标志单元读取的数据是“1”，则意味着第N页为LSB编程页或处于擦除状态的页。如果，步骤1202中的确定结果为，确定出第N页为LSB编程页，则输出在步骤1201中读取的数据，并且随后读取操作终止。如果，步骤1202中的确定结果为，确定出第N页为MSB编程页，则在步骤1203中，设定相关的页缓冲器，以将数据“1”输入相关页缓冲器的锁存器。具体地，尽管示出选中的存储器单元经历MSB读取操作，但是将表示擦除状态的数据“1”输入所有页缓冲器的锁存器并且随后终止读取操作，因为如果选中的存储器单元为LSB编程的存储器单元，则选中的存储器单元就不是MSB编程的存储器单元。
图13是说明根据本发明的一个实施例的读取操作中所使用的读取电压的曲线图。
参照图13，如上文参照图9至12所描述的，未遭受或轻微遭受来自相邻存储器单元的干扰的存储器单元的阈值电压分布1301不变化或仅轻微变化。因此，使用第一、第二和第三读取电压R1、R2和R3对存储器单元执行读取操作。与此相反，大大遭受来自相邻存储器单元的干扰的存储器单元的阈值电压分布1302大大地变化。因此，使用改变了的读取电压R1’、R2’和R3’对存储器单元执行读取操作。因此，可提高读取操作的可靠性。
根据本发明的实施例，可根据与选中的存储器单元相邻的存储器单元的状态（例如，阈值电压）来调整对存储器单元的编程操作的顺序，这可以提高读取操作的可靠性。

Claims (20)

1.一种操作半导体器件的方法，包括以下步骤：
选择存储器单元阵列中所包括的多个存储器单元块中的一个；
对与选中的存储器单元块的字线中的选中的字线耦接的偶数编号的存储器单元进行编程；
对耦接到所述选中的字线的奇数编号的存储器单元进行编程；
对耦接到与所述选中的字线相邻的下一个字线的奇数编号的存储器单元进行编程；以及
对耦接到所述下一个字线的偶数编号的存储器单元进行编程，
其中，重复编程，直到完成对与所述选中的存储器单元块的所有字线耦接的选中的存储器单元的编程。
2.如权利要求1所述的方法，其中，对耦接到所述选中的字线的偶数编号的存储器单元进行编程的步骤包括以下步骤：
向所述选中的字线提供编程电压，使得耦接到所述选中的字线的偶数编号的存储器单元的阈值电压增加；
确定耦接到所述选中的字线的偶数编号的存储器单元的所有阈值电压是否均已达到目标电平；以及
如果，确定的结果为，确定出并非所有的阈值电压均已达到所述目标电平，则在逐渐升高所述编程电压的同时，重复地对耦接到所述选中的字线的偶数编号的存储器单元进行编程。
3.如权利要求1所述的方法，其中，对耦接到所述选中的字线的奇数编号的存储器单元进行编程的步骤包括以下步骤：
向选中的字线提供编程电压，使得耦接到所述选中的字线的奇数编号的存储器单元的阈值电压增加；
确定耦接到所述选中的字线的奇数编号的存储器单元的所有阈值电压是否均已达到目标电平；以及
如果，确定的结果为，确定出并非所有的阈值电压均已达到所述目标电平，则在逐渐升高所述编程电压的同时，重复地对耦接到所述选中的字线的奇数编号的存储器单元进行编程。
4.如权利要求1所述的方法，还包括以下步骤：
读取耦接到所述下一个字线的存储器单元；以及
当耦接到所述下一个字线的存储器单元未被编程时，使用第一读取电压读取耦接到所述选中的字线的存储器单元，而当耦接到所述下一个字线的存储器单元被编程时，使用比所述第一读取电压高的第二读取电压来读取耦接到所述选中的字线的存储器单元。
5.如权利要求4所述的方法，其中，读取耦接到所述下一个字线的存储器单元的步骤包括以下步骤：
使用所述第一读取电压读取耦接到所述下一个字线的存储器单元；以及
确定对耦接到所述下一个字线的存储器单元是执行了最低有效位LSB编程操作还是最高有效位MSB编程操作。
6.如权利要求5所述的方法，其中，
如果，确定的结果为，确定出对耦接到所述下一个字线的存储器单元执行了LSB编程操作，则使用所述第二读取电压读取耦接到所述选中的字线的存储器单元；并且
如果，确定的结果为，确定出对耦接到所述下一个字线的存储器单元执行了MSB编程操作，则使用比所述第二读取电压高的第三读取电压来读取耦接到所述选中的字线的存储器单元。
7.一种操作半导体器件的方法，包括以下步骤：
对耦接到第一字线的偶数编号的存储器单元进行编程；
对耦接到所述第一字线的奇数编号的存储器单元进行编程；
对耦接到与所述第一字线相邻的第二字线的奇数编号的存储器单元进行编程；
对耦接到所述第二字线的偶数编号的存储器单元进行编程；
对耦接到与所述第二字线相邻的第三字线的偶数编号的存储器单元进行编程；以及
对耦接到所述第三字线的奇数编号的存储器单元进行编程。
8.如权利要求7所述的方法，还包括以下步骤：
读取耦接到所述第二字线的存储器单元；以及
当耦接到所述第二字线的存储器单元未被编程时，使用第一读取电压读取耦接到所述第一字线的存储器单元，而当耦接到所述第二字线的存储器单元被编程时，使用比所述第一读取电压高的第二读取电压来读取耦接到所述第一字线的存储器单元。
9.如权利要求7所述的方法，还包括以下步骤：
读取耦接到所述第三字线的存储器单元；以及
当耦接到所述第三字线的存储器单元未被编程时，使用第一读取电压读取耦接到所述第二字线的存储器单元，而当耦接到所述第三字线的存储器单元被编程时，使用比所述第一读取电压高的第二读取电压来读取耦接到所述第二字线的存储器单元。
10.一种操作半导体器件的方法，包括以下步骤：
对选中的存储器单元块中所包括的多个页中的第N页中所包括的偶数编号的存储器单元进行编程；
当完成对所述第N页中的偶数编号的存储器单元的编程时，对所述第N页中所包括的奇数编号的存储器单元进行编程；
当完成对所述第N页中的奇数编号的存储器单元的编程时，对与所述第N页相邻的第（N+1）页中所包括的奇数编号的存储器单元进行编程；以及
当完成对所述第（N+1）页中的奇数编号的存储器单元的编程时，对所述第（N+1）页中所包括的偶数编号的存储器单元进行编程。
11.如权利要求10所述的方法，其中，所述页是耦接到同一字线的一组存储器单元。
12.如权利要求10所述的方法，还包括以下步骤：
读取所述第（N+1）页中所包括的存储器单元；以及
当所述第（N+1）页中所包括的存储器单元未被编程时，使用第一读取电压读取所述第N页中所包括的存储器单元，而当所述第（N+1）页中所包括的存储器单元被编程时，使用比所述第一读取电压高的第二读取电压来读取所述第N页中所包括的存储器单元。
13.一种操作半导体器件的方法，包括：
对选中的页执行最低有效位LSB编程操作；
在对所述选中的页中所包括的偶数编号的存储器单元执行最高有效位MSB编程操作之后，对所述选中的页中所包括的奇数编号的存储器单元执行最高有效位MSB编程操作；
对所述选中的页的下一页执行LSB编程操作；
在对所述下一页中所包括的奇数编号的存储器单元执行MSB编程操作之后，对所述下一页中所包括的偶数编号的存储器单元执行MSB编程操作。
14.如权利要求13所述的方法，其中，所述页是耦接到同一字线的一组存储器单元。
15.一种操作半导体器件的方法，包括以下步骤：
对选中的存储器单元块执行最低有效位LSB编程操作；
对从所述选中的存储器单元块中所包括的多个页中选中的页中所包括的偶数编号的存储器单元执行最高有效位MSB编程操作；
对所述选中的页中所包括的奇数编号的存储器单元执行MSB编程操作；
对所述选中的页的下一页中所包括的奇数编号的存储器单元执行MSB编程操作；以及
对所述下一页中所包括的偶数编号的存储器单元执行MSB编程操作。
16.如权利要求15所述的方法，其中，所述页是耦接到同一字线的一组存储器单元。
17.一种半导体器件，包括：
存储器单元阵列，所述存储器单元阵列被配置成包括存储器单元块和标志单元块，所述存储器单元块和所述标志单元块包括多个页；
行译码器，所述行译码器与所述存储器单元阵列的字线耦接；
电压发生器，所述电压发生器被配置成产生驱动电压并且将所述驱动电压传送到所述行译码器；
页缓冲器，所述页缓冲器与所述存储器单元阵列的位线耦接；以及
控制器，所述控制器被配置成控制所述行译码器、所述电压发生器和所述页缓冲器，以便采用顺序地对所述选中的存储器单元块中所包括的页中的选中的页中所包括的偶数编号存储器单元和奇数编号存储器单元进行编程，并且随后顺序地对所述选中的页的下一页中所包括的奇数编号存储器单元和偶数编号存储器单元进行编程的方式，对从所述存储器单元块中选中的存储器单元块中所包括的所有选中的存储器单元进行编程。
18.如权利要求17所述的半导体器件，其中，所述控制器被配置成还控制所述行译码器、所述电压发生器和所述页缓冲器以读取耦接到下一个字线的存储器单元，并且当耦接到所述下一个字线的存储器单元未被编程时使用第一读取电压读取耦接到选中的字线的存储器单元，而当耦接到所述下一个字线的存储器单元被编程时使用比所述第一读取电压高的第二读取电压来读取耦接到所述选中的字线的存储器单元。
19.如权利要求18所述的半导体器件，其中，当读取耦接到所述下一个字线的存储器单元时，所述控制器被配置成控制所述行译码器、所述电压发生器和所述页缓冲器以使用所述第一读取电压读取耦接到所述下一个字线的存储器单元，并且确定对耦接到所述下一个字线的存储器单元是执行了最低有效位LSB编程操作还是最高有效位MSB编程操作。
20.如权利要求19所述的半导体器件，其中，所述控制器被配置成控制所述行译码器、所述电压发生器和所述页缓冲器，以便如果，所述确定的结果为，确定出对耦接到所述下一个字线的存储器单元执行了LSB编程操作，则使用所述第二读取电压读取耦接到所述选中的字线的存储器单元；而如果，所述确定的结果为，确定出对耦接到所述下一个字线的存储器单元执行了MSB编程操作，则使用比所述第二读取电压高的第三读取电压读取耦接到所述选中的字线的存储器单元。
CN2012103757103A 2011-09-29 2012-09-29 半导体器件及其操作方法 Pending CN103035292A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0099086 2011-09-29
KR1020110099086A KR20130034919A (ko) 2011-09-29 2011-09-29 반도체 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
CN103035292A true CN103035292A (zh) 2013-04-10

Family

ID=47878838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103757103A Pending CN103035292A (zh) 2011-09-29 2012-09-29 半导体器件及其操作方法

Country Status (5)

Country Link
US (1) US20130083600A1 (zh)
KR (1) KR20130034919A (zh)
CN (1) CN103035292A (zh)
DE (1) DE102012217730A1 (zh)
TW (1) TW201324514A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321550A (zh) * 2014-07-22 2016-02-10 爱思开海力士有限公司 存储器件
CN105513635A (zh) * 2014-09-23 2016-04-20 群联电子股份有限公司 编程方法、存储器存储装置及存储器控制电路单元
CN105719694A (zh) * 2016-01-22 2016-06-29 清华大学 Nand存储器的多比特编程方法及装置
CN106328200A (zh) * 2015-07-03 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
CN111599398A (zh) * 2019-02-21 2020-08-28 旺宏电子股份有限公司 存储器装置与其编程方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192910B1 (ko) * 2013-09-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치, 메모리 시스템 및 이의 동작 방법
JP6659494B2 (ja) * 2016-08-19 2020-03-04 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP7258697B2 (ja) * 2019-09-02 2023-04-17 キオクシア株式会社 半導体記憶装置
US11361825B2 (en) 2019-12-18 2022-06-14 Micron Technology, Inc. Dynamic program erase targeting with bit error rate
KR20220012435A (ko) 2020-07-22 2022-02-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703758A (zh) * 2002-09-24 2005-11-30 桑迪士克股份有限公司 用减少的相邻场误差编程非易失性存储器及方法
US7218552B1 (en) * 2005-09-09 2007-05-15 Sandisk Corporation Last-first mode and method for programming of non-volatile memory with reduced program disturb
US7548457B2 (en) * 2006-04-26 2009-06-16 Samsung Electronics Co., Ltd. Multi-bit nonvolatile memory device and related programming method
CN101640072A (zh) * 2008-08-01 2010-02-03 海力士半导体有限公司 闪速存储设备的编程方法
US7660158B2 (en) * 2006-02-16 2010-02-09 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
CN102187399A (zh) * 2008-10-16 2011-09-14 桑迪士克股份有限公司 使用字线耦合的用于存储器的多趟次编程

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703758A (zh) * 2002-09-24 2005-11-30 桑迪士克股份有限公司 用减少的相邻场误差编程非易失性存储器及方法
US7218552B1 (en) * 2005-09-09 2007-05-15 Sandisk Corporation Last-first mode and method for programming of non-volatile memory with reduced program disturb
US7660158B2 (en) * 2006-02-16 2010-02-09 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US7548457B2 (en) * 2006-04-26 2009-06-16 Samsung Electronics Co., Ltd. Multi-bit nonvolatile memory device and related programming method
CN101640072A (zh) * 2008-08-01 2010-02-03 海力士半导体有限公司 闪速存储设备的编程方法
CN102187399A (zh) * 2008-10-16 2011-09-14 桑迪士克股份有限公司 使用字线耦合的用于存储器的多趟次编程

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321550A (zh) * 2014-07-22 2016-02-10 爱思开海力士有限公司 存储器件
CN105321550B (zh) * 2014-07-22 2021-03-16 爱思开海力士有限公司 存储器件
CN105513635A (zh) * 2014-09-23 2016-04-20 群联电子股份有限公司 编程方法、存储器存储装置及存储器控制电路单元
CN105513635B (zh) * 2014-09-23 2019-08-06 群联电子股份有限公司 编程方法、存储器存储装置及存储器控制电路单元
CN106328200A (zh) * 2015-07-03 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
CN106328200B (zh) * 2015-07-03 2020-12-08 爱思开海力士有限公司 半导体器件及其操作方法
CN105719694A (zh) * 2016-01-22 2016-06-29 清华大学 Nand存储器的多比特编程方法及装置
CN105719694B (zh) * 2016-01-22 2019-12-03 清华大学 Nand存储器的多比特编程方法及装置
CN111599398A (zh) * 2019-02-21 2020-08-28 旺宏电子股份有限公司 存储器装置与其编程方法

Also Published As

Publication number Publication date
DE102012217730A1 (de) 2013-04-04
KR20130034919A (ko) 2013-04-08
US20130083600A1 (en) 2013-04-04
TW201324514A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
US9672926B2 (en) Apparatus and method of programming and verification for a nonvolatile semiconductor memory device
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
CN103035292A (zh) 半导体器件及其操作方法
KR102192910B1 (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
CN102099867B (zh) 非易失性存储器的擦除-验证处理
CN103177760B (zh) 半导体存储器件及其操作方法
US8520435B2 (en) Nonvolatile memory device and method of operating the same
CN107068191B (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
US9058878B2 (en) Read methods of semiconductor memory device
CN101789264B (zh) 操作非易失性存储器的方法
US20110292734A1 (en) Method of programming nonvolatile memory device
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20110116473A (ko) 반도체 메모리 장치의 동작 방법
KR20140021909A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
US9318198B2 (en) Memory system and method of operating the same
KR20120005841A (ko) 불휘발성 메모리 장치 및 그의 동작 방법
CN102820059A (zh) 半导体器件及其编程方法
KR20130008275A (ko) 반도체 메모리 장치 및 그 동작 방법
KR101124126B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20120046815A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR101753767B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20240265971A1 (en) Memory device controlling pass voltage and operating method thereof
US20240170080A1 (en) Semiconductor device performing data read operation and controller controlling the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410