KR102498248B1 - 반도체 메모리 장치 및 그것의 동작 방법 - Google Patents

반도체 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102498248B1
KR102498248B1 KR1020160014273A KR20160014273A KR102498248B1 KR 102498248 B1 KR102498248 B1 KR 102498248B1 KR 1020160014273 A KR1020160014273 A KR 1020160014273A KR 20160014273 A KR20160014273 A KR 20160014273A KR 102498248 B1 KR102498248 B1 KR 102498248B1
Authority
KR
South Korea
Prior art keywords
memory cells
program
program state
voltage
abandoned
Prior art date
Application number
KR1020160014273A
Other languages
English (en)
Other versions
KR20170092959A (ko
Inventor
박민상
김성호
이경택
이윤봉
최길복
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160014273A priority Critical patent/KR102498248B1/ko
Priority to US15/212,559 priority patent/US9859014B2/en
Publication of KR20170092959A publication Critical patent/KR20170092959A/ko
Application granted granted Critical
Publication of KR102498248B1 publication Critical patent/KR102498248B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Abstract

본 기술은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 반도체 메모리 장치는 다수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이에 대한 프로그램 동작을 수행하기 위한 주변 회로, 및 상기 프로그램 동작 시 상기 다수의 메모리 셀들 중 설정 프로그램 상태로 프로그램하려는 일부 메모리 셀들은 리프로그램 방식으로 프로그램하고, 나머지 메모리 셀들은 노멀 프로그램 방식으로 프로그램하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함한다.

Description

반도체 메모리 장치 및 그것의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로서, 좀 더 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 장치 중 특히 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리는 데이터의 프로그램과 소거가 자유로운 RAM의 장점과 전원 공급이 차단되어도 저장된 데이터를 보존할 수 있는 ROM의 장점을 가진다. 플래시 메모리는 디지털 카메라, PDA(Personal Digital Assistant) 및 MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
본 발명의 실시 예는 반도체 메모리 장치의 프로그램 동작 시 메모리 셀들의 문턱 전압 분포를 개선할 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 다수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이에 대한 프로그램 동작을 수행하기 위한 주변 회로, 및 상기 프로그램 동작 시 상기 다수의 메모리 셀들 중 설정 프로그램 상태로 프로그램하려는 일부 메모리 셀들은 리프로그램 방식으로 프로그램하고, 나머지 메모리 셀들은 노멀 프로그램 방식으로 프로그램되도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은 다수의 메모리 셀들을 포함하는 페이지가 제공되는 단계와, 상기 다수의 메모리 셀들 중 설정 프로그램 상태로 프로그램하려는 일부 메모리 셀들을 상기 설정 프로그램 상태보다 낮은 문턱 전압 값으로 프리 프로그램하는 단계와, 상기 다수의 메모리 셀들 중 상기 일부 메모리 셀들을 제외한 나머지 메모리 셀들을 상기 설정 프로그램 상태를 제외한 다른 프로그램 상태로 프로그램하는 단계, 및 상기 일부 메모리 셀들을 상기 설정 프로그램 상태로 프로그램하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은 다수의 메모리 셀들을 각각 포함하는 다수의 페이지들이 제공되는 단계와, 상기 다수의 페이지들 중 설정 페이지들의 프로그램 동작 시 상기 다수의 메모리 셀들 중 설정 프로그램 상태로 프로그램하려는 일부 메모리 셀들을 상기 설정 프로그램 상태보다 낮은 문턱 전압 값으로 프리 프로그램하는 단계, 상기 다수의 메모리 셀들 중 상기 일부 메모리 셀들을 제외한 나머지 메모리 셀들을 상기 설정 프로그램 상태를 제외한 다른 프로그램 상태로 프로그램하는 단계, 및 상기 일부 메모리 셀들을 상기 설정 프로그램 상태로 프로그램하는 단계를 포함한다.
본 기술에 따르면, 반도체 메모리 장치의 프로그램 동작 시 메모리 셀들의 문턱 전압 분포를 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 2는 도 1의 메모리 셀 어레이의 실시 예를 보여주는 블럭도이다.
도 3은 도 1의 메모리 블럭을 설명하기 위한 회로도이다.
도 4는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시 예에 따른 반도체메모리 장치의 동작 방법을 설명하기 위한 메모리 셀들의 문턱 전압 분포도이다.
도 6은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 다른 실시 예에 따른 반도체메모리 장치의 동작 방법을 설명하기 위한 메모리 셀들의 문턱 전압 분포도이다.
도 8은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 9는 도 8의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 10은 도 9를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 그리고 전압 생성부(150)를 포함한다. 어드레스 디코더(120), 읽기 및 쓰기 회로(130) 및 전압 생성부(150)는 메모리 셀 어레이(110)에 대한 프로그램 동작을 수행하는 주변 회로(160)로 정의될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블럭들(BLK1~BLKz)을 포함한다. 복수의 메모리 블럭들(BLK1~BLKz)은 워드 라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 복수의 메모리 블럭들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 복수의 메모리 블럭들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의할 수 있다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다.
메모리 셀 어레이(110)의 복수의 메모리 블럭들(BLK1~BLKz) 각각은 다수의 메모리 스트링을 포함한다. 다수의 메모리 스트링 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 다수의 메모리 셀들, 및 소스 선택 트랜지스터를 포함한다. 메모리 셀 어레이(110)의 상세한 설명은 후술하도록 한다.
어드레스 디코더(120)는 워드라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 반도체 메모리 장치(100) 내부의 입출력 버퍼(미도시)를 통해 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 프로그램 동작 중 전압 생성부(150)에서 생성된 프로그램 전압(Vpgm) 또는 검증 전압(Vverify) 및 패스 전압(Vpass)을 포함하는 다수의 동작 전압들을 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하고 디코딩된 행 어드레스에 따라 메모리 셀 어레이(110)의 다수의 메모리 셀들, 드레인 및 소스 선택 트랜지스터에 인가한다.
어드레스 디코더(120)는 프로그램 동작 시 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 열 어드레스(Yi)를 읽기 및 쓰기 회로(130)에 전송한다.
프로그램 동작 시 수신되는 어드레스(ADDR)는 블록 어드레스, 행 어드레스 및 열 어드레스를 포함한다. 어드레스 디코더(120)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블럭 및 하나의 워드 라인을 선택한다. 열 어드레스는 어드레스 디코더(120)에 의해 디코딩되어 읽기 및 쓰기 회로(130)에 제공된다.
어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 복수의 페이지 버퍼들(PB1~PBm)을 포함한다. 복수의 페이지 버퍼들(PB1~PBm)은 비트 라인들(BL1 내지 BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 동작 중 프로그램 전압 인가 동작 시 프로그램할 데이터(DATA)에 따라 대응하는 비트라인들(BL1 내지 BLm)의 전위를 제어한다. 또한 복수의 페이지 버퍼들(PB1~PBm)은 프로그램 검증 동작 시 대응하는 비트라인들(BL1 내지 BLm)의 전위 레벨 또는 전류량을 센싱하여 검증 동작을 수행한다.
읽기 및 쓰기 회로(130)는 제어 로직(140)의 제어에 응답하여 동작한다.
예시적인 실시 예로서, 읽기 및 쓰기 회로(130)는 페이지 버퍼들(또는 페이지 레지스터들), 열 선택 회로 등을 포함할 수 있다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)에 연결된다. 제어 로직(140)은 반도체 메모리 장치(100)의 입출력 버퍼(미도시)를 통해 커맨드(CMD)를 수신한다. 제어 로직(140)은 커맨드(CMD)에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다.
본 발명의 일 실시 예에 따른 제어 로직(140)은 메모리 셀들이 프로그램되는 다수의 프로그램 상태 중 설정 프로그램 상태로 프로그램하려는 메모리 셀들은 리프로그램(re-program) 방식으로 프로그램하도록 주변 회로(160)를 제어한다. 또한 다수의 프로그램 상태 중 설정 프로그램 상태를 제외한 나머지 프로그램 상태로 프로그램하려는 메모리 셀들은 노멀 프로그램 방식으로 프로그램하도록 주변 회로(160)를 제어한다.
리프로그램 방식은 다수의 메모리 셀들 중 선택된 메모리 셀들에 대해 목표 문턱 전압보다 낮은 문턱 전압을 갖도록 프리 프로그램 동작을 수행한 후, 다수의 메모리 셀들 중 선택된 메모리 셀들을 제외한 나머지 메모리 셀들의 프로그램 동작이 완료된 후 선택된 메모리 셀들이 목표 문턱 전압 이상의 문턱 전압을 갖도록 재프로그램 동작을 수행한다.
본 발명의 다른 실시 예에 따른 제어 로직(140)은 선택된 메모리 블럭에 포함된 다수의 페이지 중 설정 페이지들에 포함된 메모리 셀들 중 적어도 하나 이상의 설정 프로그램 상태들로 프로그램하려는 메모리 셀들을 리프로그램 방식으로 프로그램하도록 주변 회로(160)를 제어할 수 있다. 설정 페이지들은 문턱 전압 분포 특성이 취약한 적어도 하나 이상의 페이지이며, 일 예로 드레인 선택 트랜지스터와 인접한 메모리 셀들로 구성된 페이지이거나, 드레인 선택 트랜지스터와 인접한 메모리 셀들로 구성된 페이지 및 소스 선택 트랜지스터와 인접한 메모리 셀들로 구성된 페이지일 수 있다. 또한 설정 페이지는 드레인 선택 트랜지스터와 인접한 메모리 셀들로 구성된 복수의 페이지들 및 소스 선택 트랜지스터와 인접한 메모리 셀들로 구성된 복수의 페이지들일 수 있다.
전압 생성부(150)는 프로그램 동작 시 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm), 패스 전압(Vpass), 및 검증 전압(Vverify) 등의 동작 전압들을 생성하여 출력한다.
도 2는 도 1의 메모리 셀 어레이의 실시 예를 보여주는 블럭도이다.
도 2를 참조하면, 메모리 셀 어레이(110)는 다수의 메모리 블럭들(BLK1~BLKz)을 포함한다. 각 메모리 블럭은 3차원 구조를 갖는다. 각 메모리 블럭은 기판 위에 적층된 다수의 메모리 셀들을 포함한다. 이러한 다수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블럭의 구조는 도 3을 참조하여 더 상세히 설명된다.
도 3은 도 1의 메모리 블럭을 설명하기 위한 회로도이다.
도 3을 참조하면, 메모리 블럭(BLK1)은 복수의 셀 스트링들(ST1 내지 STm)을 포함한다. 복수의 셀 스트링들(ST1 내지 STm)은 각각 복수의 비트 라인들(BL1~BLm)에 연결된다.
복수의 메모리 스트링들(ST1 내지 STm) 각각은 소스 선택 트랜지스터(SST), 직렬 연결된 복수의 메모리 셀들(MC0~MCn) 및 드레인 선택 트랜지스터(DST)를 포함한다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL)에 연결된다. 복수의 메모리 셀들(MC0~MCn)은 각각 워드 라인들(WL0~WLn)에 연결된다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL)에 연결된다. 소스 라인(SL)은 소스 선택 트랜지스터(SST)의 소스 측에 연결된다. 비트 라인들(BL1~BLm) 각각은 해당 드레인 선택 트랜지스터(DST)의 드레인 측에 연결된다. 도 1을 참조하여 설명된 복수의 워드라인들(WL)은 소스 선택 라인(SSL), 워드 라인들(WL0~WLn) 및 드레인 선택 라인(DSL)을 포함한다. 소스 선택 라인(SSL), 워드 라인들(WL0~WLn) 및 드레인 선택 라인(DSL)은 어드레스 디코더(120)에 의해 구동된다.
본 발명의 일 실시 예에 따르면, 메모리 블럭(BLK1)의 프로그램 동작 시 복수의 메모리 스트링들(ST1 내지 STm) 각각에 포함된 복수의 메모리 셀들(MC0~MCn) 중 설정 프로그램 상태들로 프로그램하려는 메모리 셀들은 리프로그램 방식으로 프로그램한다.
또한 본 발명의 다른 실시 예에 따르면, 메모리 블럭(BLK1)의 프로그램 동작 시 드레인 선택 라인(DSL)과 인접한 적어도 하나 이상의 워드라인들(예를 들어 WL0)에 대응하는 페이지들에 포함된 메모리 셀들(MC0) 중 설정 프로그램 상태들로 프로그램하려는 메모리 셀들만을 리프로그램 방식으로 프로그램하거나, 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)과 각각 인접한 워드라인들(예를 들어 WL0 및 WLn)에 대응하는 페이지들에 포함된 메모리 셀들(MC0 및 MCn) 중 설정 프로그램 상태들로 프로그램하려는 셀들만을 리프로그램 방식으로 프로그램하고 나머지 메모리 셀들은 노멀 프로그램 방식으로 프로그램할 수 있다.
도 4는 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시 예에 따른 반도체메모리 장치의 동작 방법을 설명하기 위한 메모리 셀들의 문턱 전압 분포도이다.
도 1 내지 도 5를 참조하여, 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
본 발명의 일 실시 예에서는 메모리 셀들을 MLC(Multi Level Cell) 방식으로 프로그램하는 경우를 예로써 설명하나, 이에 한정하지 않고, TLC(Triple Level Cell) 및 QLC(Quad Level Cell)등 다른 다양한 레벨을 갖는 셀에도 적용될 수 있다.
외부로부터 프로그램 명령에 대한 커맨드(CMD)가 입력되면(S110), 제어 로직(140)은 반도체 메모리 장치의 프로그램 동작을 수행하기 위하여 주변 회로들을 제어한다. 읽기 및 쓰기 회로(130)는 외부로부터 입력되는 프로그램할 데이터(DATA)를 임시 저장한다.
제어 로직(140)은 메모리 셀들을 프로그램하려는 다수의 프로그램 상태들 중 적어도 하나의 설정 프로그램 상태에 대하여 리프로그램 동작을 수행하고 나머지 프로그램 상태들은 노멀 프로그램 동작을 수행하기 위하여 주변 회로들을 제어한다. 제어 로직(140)은 전압 생성부(150)를 제어하여 설정 프로그램 상태에 대한 프리 검증 전압을 설정한다(S120).
도 5를 참조하면, MLC(Multi Level Cell)는 프로그램 동작 시 다수의 문턱 전압 분포(PV0 내지 PV3) 중 하나의 문턱 전압 분포를 갖도록 프로그램될 수 있다. 문턱 전압 분포(PV0)는 소거 상태이며, 문턱 전압 분포(PV1 내지 PV3)는 프로그램 상태이다. 프로그램 상태(PV1 내지 PV3) 중 문턱 전압 분포가 가장 낮은 프로그램 상태(PV1)는 프로그램 동작 시 가장 먼저 프로그램 완료되어 다른 프로그램 상태(PV2, PV3)의 프로그램 동작 중 인터피어런스 효과에 의해 문턱 전압 분포가 상승할 수 있다. 따라서 본 발명의 일 실시 예에서는 프로그램 상태(PV1 내지 PV3) 중 문턱 전압 분포 특성이 취약한 프로그램 상태(PV1)를 설정 프로그램 상태로 설정하고, 프로그램 상태(PV1)로 프로그램하려는 메모리 셀들에 대하여 프리 검증 전압(Vver1')을 설정한다. 프리 검증 전압(Vver1')은 타겟 문턱 전압과 같은 레벨의 노멀 검증 전압(Vver1)보다 낮도록 설정하는 것이 바람직하다.
본 발명의 일 실시 예에서는 프로그램 상태(PV1)를 설정 프로그램 상태로 설정하였으나, 이에 한정되지 않고 프로그램 상태(PV1 내지 PV3) 중 문턱 전압 분포 특성이 취약하다고 판단되는 적어도 하나 이상의 프로그램 상태를 설정 프로그램 상태로 설정하고 설정 프로그램 상태에 대응하는 프리 검증 전압들을 설정할 수 있다.
전압 생성부(150)는 선택된 워드라인에 인가하기 위한 프로그램 전압(Vpgm), 선택된 워드라인을 제외한 나머지 비 선택된 워드라인들에 인가하기 위한 패스 전압(Vpass)을 생성한다. 워드라인 디코더(120)는 프로그램 전압(Vpgm)을 선택된 워드라인에 인가하고, 패스 전압(Vpass)을 비 선택된 워드라인들에 인가한다(S130).
읽기 및 쓰기 회로(130)의 복수의 페이지 버퍼들(PB1~PBm)은 프로그램 검증 동작을 수행하여(S140) 선택된 워드라인에 연결된 메모리 셀들 각각의 프로그램 패스 또는 프로그램 페일 상태를 검증한다. 이때, 선택된 워드라인에는 프리 검증 전압(Vver1'), 노멀 검증 전압(Vver2, Vver3)이 순차적으로 인가되고, 복수의 페이지 버퍼들(PB1~PBm)은 프리 검증 전압(Vver1'), 노멀 검증 전압(Vver2, Vver3)이 인가될 때 비트라인의 전위 레벨 또는 전류량을 센싱하여 각 메모리 셀들의 문턱 전압을 측정하여 검증 동작을 수행한다.
선택된 워드라인과 연결된 메모리 셀들 중 적어도 하나 이상의 메모리 셀들이 프로그램 페일로 판단될 경우, 프로그램 전압을 스텝 전압만큼 상승시킨 후(S150) 상술한 프로그램 전압 인가 동작(S130)부터 재수행한다.
이로 인하여 선택된 워드라인과 연결된 메모리 셀들 중 설정 프로그램 상태(PV1)로 프로그램되는 메모리 셀들은 A와 같은 문턱 전압 분포를 갖도록 프로그램된다.
선택된 워드라인과 연결된 메모리 셀들이 모두 프로그램 패스로 판단될 경우, 제어 로직(140)은 설정 프로그램 상태(PV1)에 대한 노멀 검증 전압(Vver1)을 설정한다(S160).
이 후, 설정 프로그램 상태(PV1)로 프로그램하려는 메모리 셀들 중 노멀 검증 전압(Vver1) 보다 낮은 문턱 전압 값을 갖는 메모리 셀들, 즉 언더 프로그램 셀들을 검출(S170)한다. 상술한 검출 동작은 노멀 검증 전압(Vver1)을 이용한 검증 동작으로 수행될 수 있다. 즉, 노멀 검증 전압(Vver1)이 선택된 페이지의 워드라인에 인가될 때 복수의 페이지 버퍼들(PB1~PBm)을 이용하여 메모리 셀들과 연결된 비트라인들(BL1 내지 BLm)의 전류 또는 전압 레벨을 센싱하여 노멀 검증 전압(Vver1) 보다 낮은 문턱 전압을 갖는 메모리 셀들을 검출하고, 검출된 메모리 셀들과 연결된 비트라인들에 프로그램 허용 전압을 인가한다. 이때 노멀 검증 전압(Vver1)과 같거나 높은 문턱 전압을 갖는 메모리 셀들과 연결된 비트라인들에는 프로그램 금지 전압을 인가한다.
전압 생성부(150)는 선택된 워드라인에 인가하기 위한 프로그램 전압(Vpgm), 선택된 워드라인을 제외한 나머지 비 선택된 워드라인들에 인가하기 위한 패스 전압(Vpass)을 생성한다. 워드라인 디코더(120)는 프로그램 전압(Vpgm)을 선택된 워드라인에 인가하고, 패스 전압(Vpass)을 비 선택된 워드라인들에 인가한다(S180).
이 후, 노멀 검증 전압(Vver1)을 이용하여 설정 프로그램 상태로 프로그램하려는 메모리 셀들에 대한 프로그램 검증 동작을 수행한다(S190). 프로그램 검증 결과 설정 프로그램 상태로 프로그램하려는 메모리 셀들 중 일부 메모리 셀들이 프로그램 페일로 판단될 경우 프로그램 전압을 스텝 전압만큼 상승시킨 후(S200) 상술한 프로그램 전압 인가 동작(S180)부터 재수행한다. 이로 인하여 설정 프로그램 상태로 프로그램하려는 메모리 셀들은 B와 같은 문턱 전압 분포를 갖도록 프로그램된다. 즉, 설정 프로그램 상태(PV1)로 프로그램하려는 메모리 셀들의 문턱 전압 분포가 A에서 B로 분포 폭이 좁아지게 된다.
상술한 바와 같이 본원 발명의 일 실시 예에서는 프로그램 동작 시 문턱 전압 분포 특성이 취약하다고 판단되는 프로그램 상태에 대하여 리프로그램 동작을 수행하여 메모리 셀들의 문턱 전압 분포를 개선할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 메모리 셀들의 문턱 전압 분포도이다.
도 1 내지 도 3, 도 6 및 도 7을 참조하여, 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
본 발명의 다른 실시 예에서는 메모리 셀들을 TLC(Triple Level Cell)인 경우를 예로써 설명하나, 이에 한정하지 않고, MLC(Multi Level Cell) 및 QLC(Quad Level Cell)등 다른 다양한 레벨을 갖는 셀에도 적용될 수 있다. 또한 본 발명의 실시 예에서는 드레인 선택 라인과 인접한 하나의 워드라인(WLn)에 연결된 메모리 셀들로 구성된 하나의 페이지를 설정 페이지로 설정하여 리프로그램 동작을 수행하는 것으로 설명하나, 이에 한정하지 않고 설정 페이지는 문턱 전압 분포 특성이 취약한 적어도 하나 이상의 페이지일 수 있으며, 드레인 선택 트랜지스터와 인접한 메모리 셀들로 구성된 페이지 및 소스 선택 트랜지스터와 인접한 메모리 셀들로 구성된 페이지일 수 있다. 또한 설정 페이지는 드레인 선택 트랜지스터와 인접한 메모리 셀들로 구성된 복수의 페이지들 및 소스 선택 트랜지스터와 인접한 메모리 셀들로 구성된 복수의 페이지들일 수 있다.
외부로부터 프로그램 명령에 대한 커맨드(CMD)가 입력되면(S210), 제어 로직(140)은 반도체 메모리 장치의 프로그램 동작을 수행하기 위하여 주변 회로들을 제어한다. 읽기 및 쓰기 회로(130)는 외부로부터 입력되는 프로그램할 데이터(DATA)를 임시 저장한다.
제어 로직(140)은 설정 페이지의 프로그램 동작 시 설정 페이지에 포함된 메모리 셀들을 프로그램하려는 다수의 프로그램 상태들 중 적어도 하나 이상의 설정 프로그램 상태에 대하여 리프로그램 동작을 수행하고 나머지 프로그램 상태들은 노멀 프로그램 동작을 수행하기 위하여 주변 회로들을 제어한다. 이때 설정 페이지는 드레인 선택 라인과 인접한 하나의 워드라인(WLn)에 연결된 메모리 셀들로 구성된 하나의 페이지일 수 있다. 제어 로직(140)은 설정 페이지의 프로그램 동작 시 전압 생성부(150)를 제어하여 설정 프로그램 상태에 대한 프리 검증 전압을 설정한다(S220).
도 7을 참조하면, TLC(Triple Level Cell)는 프로그램 동작 시 다수의 문턱 전압 분포(PV0 내지 PV7) 중 하나의 문턱 전압 분포를 갖도록 프로그램될 수 있다. 문턱 전압 분포(PV0)는 소거 상태이며, 문턱 전압 분포(PV1 내지 PV7)는 프로그램 상태이다. 프로그램 상태(PV1 내지 PV7) 중 문턱 전압 분포가 낮은 복수의 프로그램 상태들(예를 들어 PV1, PV2, PV3)은 프로그램 동작 시 다른 프로그램 상태들보다 먼저 프로그램 완료되어 다른 프로그램 상태(PV4 내지 PV7)의 프로그램 동작 중 인터피어런스 효과에 의해 문턱 전압 분포가 상승할 수 있다. 따라서 본 발명의 실시 예에서는 프로그램 상태(PV1 내지 PV7) 중 문턱 전압 분포 특성이 취약한 프로그램 상태(PV1, PV2, PV3)를 설정 프로그램 상태로 설정하고, 설정 프로그램 상태(PV1, PV2, PV3)로 프로그램하려는 메모리 셀들에 대하여 프리 검증 전압(Vver1', Vver2', 및 Vver3')을 설정한다. 프리 검증 전압(Vver1', Vver2', 및 Vver3')은 타겟 문턱 전압과 같은 레벨의 노멀 검증 전압(Vver1, Vver2 및 Vver3)보다 낮도록 설정하는 것이 바람직하다.
본 발명의 실시 예에서는 프로그램 상태(PV1, PV2, PV3)를 설정 프로그램 상태로 설정하였으나, 이에 한정되지 않고 프로그램 상태(PV1 내지 PV7) 중 문턱 전압 분포 특성이 취약하다고 판단되는 적어도 하나 이상의 프로그램 상태를 설정 프로그램 상태로 설정하고 설정 프로그램 상태에 대응하는 프리 검증 전압들을 설정할 수 있다.
전압 생성부(150)는 선택된 워드라인에 인가하기 위한 프로그램 전압(Vpgm), 선택된 워드라인을 제외한 나머지 비 선택된 워드라인들에 인가하기 위한 패스 전압(Vpass)을 생성한다. 워드라인 디코더(120)는 프로그램 전압(Vpgm)을 선택된 워드라인에 인가하고, 패스 전압(Vpass)을 비 선택된 워드라인들에 인가한다(S230).
읽기 및 쓰기 회로(130)의 복수의 페이지 버퍼들(PB1~PBm)은 프로그램 검증 동작을 수행하여(S240) 선택된 워드라인에 연결된 메모리 셀들 각각의 프로그램 패스 또는 프로그램 페일 상태를 검증한다. 이때, 선택된 워드라인에는 프리 검증 전압(Vver1', Vver2', Vver3'), 노멀 검증 전압(Vver4 내지 Vver7)이 순차적으로 인가되고, 복수의 페이지 버퍼들(PB1~PBm)은 프리 검증 전압(Vver1', Vver2', Vver3'), 노멀 검증 전압(Vver4 내지 Vver7)이 인가될 때 비트라인의 전위 레벨 또는 전류량을 센싱하여 각 메모리 셀들의 문턱 전압을 측정하여 검증 동작을 수행한다.
선택된 워드라인과 연결된 메모리 셀들 중 적어도 하나 이상의 메모리 셀들이 프로그램 페일로 판단될 경우, 프로그램 전압을 스텝 전압만큼 상승시킨 후(S250) 상술한 프로그램 전압 인가 동작(S230)부터 재수행한다.
이로 인하여 선택된 워드라인과 연결된 메모리 셀들 중 설정 프로그램 상태(PV1, PV2, PV3)로 프로그램되는 메모리 셀들은 A와 같은 문턱 전압 분포를 갖도록 프로그램된다.
선택된 워드라인과 연결된 메모리 셀들이 모두 프로그램 패스로 판단될 경우, 제어 로직(140)은 설정 프로그램 상태(PV1, PV2, PV3)에 대한 노멀 검증 전압(Vver1, Vver2, Vver3)을 설정한다(S260).
이 후, 설정 프로그램 상태(PV1, PV2, PV3)로 프로그램하려는 메모리 셀들 중 해당 프로그램 상태 각각의 노멀 검증 전압(Vver1, Vver2, Vver3) 보다 낮은 문턱 전압 값을 갖는 메모리 셀들, 즉 언더 프로그램 셀들을 검출(S270)한다. 상술한 검출 동작은 노멀 검증 전압(Vver1, Vver2, Vver3)을 각각 이용한 검증 동작들로 수행될 수 있다.
전압 생성부(150)는 선택된 워드라인에 인가하기 위한 프로그램 전압(Vpgm), 선택된 워드라인을 제외한 나머지 비 선택된 워드라인들에 인가하기 위한 패스 전압(Vpass)을 생성한다. 워드라인 디코더(120)는 프로그램 전압(Vpgm)을 선택된 워드라인에 인가하고, 패스 전압(Vpass)을 비 선택된 워드라인들에 인가한다(S280).
이 후, 노멀 검증 전압(Vver1, Vver2, Vver3)을 이용하여 설정 프로그램 상태로 프로그램하려는 메모리 셀들에 대한 프로그램 검증 동작을 수행한다(S290). 프로그램 검증 결과 설정 프로그램 상태로 프로그램하려는 메모리 셀들 중 일부 메모리 셀들이 프로그램 페일로 판단될 경우 프로그램 전압을 스텝 전압만큼 상승시킨 후(S300) 상술한 프로그램 전압 인가 동작(S280)부터 재수행한다. 이로 인하여 설정 프로그램 상태(PV1, PV2, PV3)들로 프로그램하려는 메모리 셀들은 B와 같은 문턱 전압 분포를 갖도록 프로그램된다. 즉, 설정 프로그램 상태(PV1, PV2, PV3)로 프로그램하려는 메모리 셀들의 문턱 전압 분포가 A에서 B로 분포 폭이 좁아지게 된다.
본 발명의 실시 예에서는 설정 페이지를 제외한 나머지 페이지에 대해서는 ISPP(Incremental Step Pulse Program) 방식을 이용한 노멀 프로그램 방법으로 프로그램하는 것이 바람직하다.
상술한 바와 같이 본원 발명의 일 실시 예에서는 메모리 셀 블럭에 포함된 다수의 페이지들 중 설정 페이지의 프로그램 동작 시 문턱 전압 분포 특성이 취약하다고 판단되는 프로그램 상태들에 대하여 리프로그램 동작을 수행하여 메모리 셀들의 문턱 전압 분포를 개선할 수 있다. 또한 다수의 페이지들 중 설정 페이지에 대해서만 상술한 리프로그램 방식의 프로그램 동작을 수행함으로써, 전체 페이지에 대한 리프로그램 방식의 프로그램 동작을 수행하는 것보다 전체 프로그램 시간을 단축 시킬 수 있다.
도 8은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 8을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(100) 및 컨트롤러(1100)를 포함한다.
반도체 메모리 장치(100)는 도 1을 참조하여 설명된 반도체 메모리 장치와 동일하며 이하, 중복되는 설명은 생략된다.
컨트롤러(1100)는 호스트(Host) 및 반도체 메모리 장치(100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1100)는 반도체 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 반도체 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1100)는 램(1110, Random Access Memory), 프로세싱 유닛(1120, processing unit), 호스트 인터페이스(1130, host interface), 메모리 인터페이스(1140, memory interface) 및 에러 정정 블록(1150)을 포함한다. 램(1110)은 프로세싱 유닛(1120)의 동작 메모리, 반도체 메모리 장치(100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛(1120)은 컨트롤러(1100)의 제반 동작을 제어한다. 또한 컨트롤러(1100)는 쓰기 동작 시 호스트(Host)로 부터 제공되는 프로그램 데이터를 임시 저장할 수 있다.
호스트 인터페이스(1130)는 호스트(Host) 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1100)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1140)는 반도체 메모리 장치(100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재 읽기를 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 예시적인 실시 예로서, 에러 정정 블록은 컨트롤러(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(2000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(100) 또는 메모리 시스템(2000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 9는 도 8의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 9를 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 98에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 1을 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 8을 참조하여 설명된 컨트롤러(1100)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 10은 도 9를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
도 10을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 10에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 10에서, 도 9를 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 8을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적인 실시 예로서, 컴퓨팅 시스템(3000)은 도 8 및 도 9를 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 반도체 메모리 장치
110: 메모리 셀 어레이
120: 어드레스 디코더
130: 읽기 및 쓰기 회로
140: 제어 로직
150 : 전압 생성부
160 : 주변 회로

Claims (20)

  1. 다수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 선택된 메모리 셀들에 대한 프로그램 동작을 수행하기 위한 주변 회로; 및
    상기 선택된 메모리 셀들에 대한 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 제어 로직을 포함하고, 상기 제어 로직은:
    복수의 프로그램 상태들 중 설정 프로그램 상태에 대한 제1 검증 전압을 설정하고,
    상기 선택된 메모리 셀들과 연결된 워드 라인에 프로그램 전압을 인가하며,
    상기 제1 검증 전압에 기초하여, 상기 선택된 메모리 셀들 중 상기 설정 프로그램 상태로 프로그램될 제1 메모리 셀들의 프로그램이 패스되었는지 여부를 판단하고,
    상기 제1 메모리 셀들의 프로그램이 패스된 후, 상기 제1 검증 전압보다 높은 제2 검증 전압을 설정하며,
    상기 제2 검증 전압에 기초하여, 상기 제1 메모리 셀들 중 언더 프로그램된 메모리 셀들을 검출하고,
    상기 선택된 셀들과 연결된 워드 라인에 프로그램 전압을 인가하여, 상기 언더 프로그램된 메모리 셀들의 문턱 전압을 높이도록, 상기 주변 회로를 제어하는, 반도체 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 설정 프로그램 상태는 상기 복수의 프로그램 상태들 중 문턱 전압 레벨이 가장 낮은 프로그램 상태인 반도체 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 설정 프로그램 상태는 제 1 내지 제 N 프로그램 상태들 중, 제 1 내지 제 K 프로그램 상태인 반도체 메모리 장치.
    (N은 2 이상의 자연수이고, K는 1보다 크거나 같고 N보다 작은 자연수)
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 설정 프로그램 상태는 상기 복수의 프로그램 상태들 중 문턱 전압 분포 특성이 취약한 적어도 하나 이상의 프로그램 상태인 반도체 메모리 장치.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 선택된 메모리 셀들은 상기 메모리 셀 어레이의 드레인 선택 트랜지스터들과 인접한 메모리 셀들인 반도체 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 선택된 메모리 셀들은 상기 메모리 셀 어레이의 소스 선택 트랜지스터들과 인접한 메모리 셀들인 반도체 메모리 장치.
  8. 삭제
  9. 다수의 메모리 셀들을 포함하는 페이지가 제공되는 단계;
    복수의 프로그램 상태들 중, 설정 프로그램 상태에 대응하는 제 1 검증 전압을 설정하는 단계;
    상기 페이지에 포함된 메모리 셀들 중, 상기 설정 프로그램 상태로 프로그램하려는 제 1 메모리 셀들을 프리 프로그램하는 단계;
    상기 제 1 검증 전압에 기초하여, 상기 제 1 메모리 셀들의 프로그램 패스 여부를 판단하는 단계;
    상기 다수의 메모리 셀들 중 상기 제 1 메모리 셀들을 제외한 나머지 메모리 셀들을 상기 설정 프로그램 상태를 제외한 다른 프로그램 상태로 프로그램하는 단계;
    상기 제1 검증 전압보다 높은 제2 검증 전압을 설정하는 단계;
    상기 제2 검증 전압에 기초하여, 상기 제1 메모리 셀들 중 언더 프로그램 된 제2 메모리 셀들을 검출하는 단계; 및
    상기 제2 메모리 셀들을 리프로그램하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 설정 프로그램 상태는 상기 다른 프로그램 상태보다 문턱 전압 레벨이 낮은 프로그램 상태인 반도체 메모리 장치의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 설정 프로그램 상태는 상기 다른 프로그램 상태보다 문턱 전압 레벨이 낮은 적어도 하나 이상의 프로그램 상태인 반도체 메모리 장치의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 설정 프로그램 상태는 다수의 프로그램 상태 중 문턱 전압 분포 특성이 취약한 적어도 하나 이상의 프로그램 상태인 반도체 메모리 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 프리 프로그램하는 단계는 상기 페이지와 연결된 워드 라인에 프로그램 전압을 인가하여 상기 제 1 메모리 셀들의 문턱 전압을 상승시키는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 제 2 메모리 셀들을 리프로그램하는 단계는 상기 페이지와 연결된 워드 라인에 프로그램 전압을 인가하여 상기 제 2 메모리 셀들의 문턱 전압을 상승시키는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  15. 다수의 메모리 셀들을 각각 포함하는 다수의 페이지들이 제공되는 단계;
    상기 다수의 페이지들 중 설정 페이지에 포함된 다수의 메모리 셀들 중 하나 이상의 설정 프로그램 상태로 프로그램 될 제 1 메모리 셀들을 프리 프로그램하는 단계;
    상기 하나의 이상의 설정 프로그램 상태에 대한 제 1 검증 전압들을 이용하여, 상기 제1 메모리 셀들의 프로그램 패스 여부를 판단하는 단계;
    상기 설정 페이지에 포함된 다수의 메모리 셀들 중 상기 제 1 메모리 셀들을 제외한 나머지 메모리 셀들을 상기 설정 프로그램 상태를 제외한 다른 프로그램 상태로 프로그램하는 단계;
    상기 제 1 검증 전압들보다 높은 제 2 검증 전압들을 설정하는 단계;
    상기 제 2 검증 전압들에 기초하여, 상기 제 1 메모리 셀들 중 언더 프로그램 된 제2 메모리 셀들을 검출하는 단계; 및
    상기 제 2 메모리 셀들을 리프로그램하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 다수의 페이지들 중 상기 설정 페이지들을 제외한 나머지 페이지들은 노멀 프로그램 방식으로 프로그램하는 반도체 메모리 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 설정 페이지들은 상기 다수의 페이지들 중 선택 트랜지스터들과 인접한 적어도 하나 이상의 페이지인 반도체 메모리 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 설정 페이지들은 상기 다수의 페이지들 중 드레인 선택 트랜지스터들과 인접한 적어도 하나 이상의 페이지 및 소스 선택 트랜지스터들과 인접한 적어도 하나 이상의 페이지인 반도체 메모리 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 설정 프로그램 상태는 상기 다른 프로그램 상태보다 문턱 전압 레벨이 낮은 적어도 하나 이상의 프로그램 상태인 반도체 메모리 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 프리 프로그램하는 단계는 상기 설정 페이지와 연결된 워드 라인에 프로그램 전압을 인가하여 상기 제 1 메모리 셀들의 문턱 전압을 상승시키는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
KR1020160014273A 2016-02-04 2016-02-04 반도체 메모리 장치 및 그것의 동작 방법 KR102498248B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160014273A KR102498248B1 (ko) 2016-02-04 2016-02-04 반도체 메모리 장치 및 그것의 동작 방법
US15/212,559 US9859014B2 (en) 2016-02-04 2016-07-18 Semiconductor memory device including multi-level cell and programming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014273A KR102498248B1 (ko) 2016-02-04 2016-02-04 반도체 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170092959A KR20170092959A (ko) 2017-08-14
KR102498248B1 true KR102498248B1 (ko) 2023-02-10

Family

ID=59498270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014273A KR102498248B1 (ko) 2016-02-04 2016-02-04 반도체 메모리 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9859014B2 (ko)
KR (1) KR102498248B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336662B1 (ko) * 2017-10-12 2021-12-07 삼성전자 주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법
US10811109B2 (en) * 2018-12-27 2020-10-20 Sandisk Technologies Llc Multi-pass programming process for memory device which omits verify test in first program pass
KR20210054376A (ko) * 2019-11-05 2021-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100027348A1 (en) 2008-08-01 2010-02-04 Kim Ju In Program method of flash memory device
US20100321998A1 (en) 2009-06-22 2010-12-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and related method of programming
US20120044769A1 (en) * 2008-11-21 2012-02-23 Micron Technology, Inc. Multi-pass programming in a memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1688959B1 (en) * 2005-02-04 2013-04-24 Micron Technology, Inc. Method for programming a memory device suitable to minimize the lateral coupling effects between memory cells
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
KR100850509B1 (ko) * 2007-01-10 2008-08-05 삼성전자주식회사 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
KR101322378B1 (ko) * 2007-07-09 2013-10-30 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR100953047B1 (ko) * 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101003878B1 (ko) * 2009-05-29 2010-12-30 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR20100138540A (ko) 2009-06-25 2010-12-31 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101596827B1 (ko) * 2009-10-14 2016-02-23 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101662273B1 (ko) * 2009-11-27 2016-10-05 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 마모도 관리 방법
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101635446B1 (ko) * 2010-05-25 2016-07-04 삼성전자주식회사 반도체 메모리 장치의 블록 병합 방법
KR20110131648A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 메모리 카드 및 그것의 프로그램 방법
KR101666406B1 (ko) * 2010-08-16 2016-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
KR20120030818A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법
US8891312B2 (en) * 2012-04-23 2014-11-18 Macronix International Co., Ltd. Method and apparatus for reducing erase time of memory by using partial pre-programming
KR101927212B1 (ko) * 2012-05-09 2019-03-07 삼성전자주식회사 비휘발성 메모리 장치의 프로그래밍 방법
KR102106866B1 (ko) * 2013-01-29 2020-05-06 삼성전자주식회사 멀티레벨 불휘발성 메모리 장치 및 프로그램 방법
KR102175039B1 (ko) 2013-06-25 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치의 데이터 기입 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100027348A1 (en) 2008-08-01 2010-02-04 Kim Ju In Program method of flash memory device
KR101069004B1 (ko) * 2008-08-01 2011-09-29 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US20120044769A1 (en) * 2008-11-21 2012-02-23 Micron Technology, Inc. Multi-pass programming in a memory device
US20100321998A1 (en) 2009-06-22 2010-12-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and related method of programming
KR101572830B1 (ko) 2009-06-22 2015-11-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템

Also Published As

Publication number Publication date
US9859014B2 (en) 2018-01-02
US20170229189A1 (en) 2017-08-10
KR20170092959A (ko) 2017-08-14

Similar Documents

Publication Publication Date Title
CN106057237B (zh) 半导体存储器件及其操作方法
TWI674581B (zh) 半導體記憶體裝置及其之操作方法
US9899093B2 (en) Semiconductor memory device having memory strings coupled to bit lines and operating method thereof
KR102137075B1 (ko) 반도체 메모리 장치 및 그 프로그램 방법
KR102611851B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102469684B1 (ko) 반도체 메모리 장치의 프로그램 방법
US9607698B2 (en) Semiconductor memory device and operating method thereof
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9607711B1 (en) Semiconductor memory device and operating method thereof
US10410726B2 (en) Semiconductor memory device and method of operating the same
KR20180054315A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20190020880A (ko) 메모리 장치 및 그 동작 방법
US10636492B2 (en) Memory device having plurality of memory cell strings, plurality of source select transistors and plurality of drain select transistors and method of operating a memory device having improved threshold voltage distributions of select transistors
US9396799B2 (en) Semiconductor memory device improving threshold voltage of unselected memory block and method of operating the same
US9466372B2 (en) Semiconductor memory device improving threshold voltage of unselected memory block and operating method thereof
KR20170111653A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170011324A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180019345A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180032916A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102340328B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20180032427A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20180052814A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20150007397A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102389433B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20170073980A (ko) 반도체 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant