KR100953047B1 - 불휘발성 메모리 소자의 동작 방법 - Google Patents

불휘발성 메모리 소자의 동작 방법 Download PDF

Info

Publication number
KR100953047B1
KR100953047B1 KR1020070140189A KR20070140189A KR100953047B1 KR 100953047 B1 KR100953047 B1 KR 100953047B1 KR 1020070140189 A KR1020070140189 A KR 1020070140189A KR 20070140189 A KR20070140189 A KR 20070140189A KR 100953047 B1 KR100953047 B1 KR 100953047B1
Authority
KR
South Korea
Prior art keywords
read
voltage
read voltage
threshold voltage
distribution
Prior art date
Application number
KR1020070140189A
Other languages
English (en)
Other versions
KR20090072165A (ko
Inventor
김유성
조광준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140189A priority Critical patent/KR100953047B1/ko
Priority to US12/119,408 priority patent/US7684255B2/en
Publication of KR20090072165A publication Critical patent/KR20090072165A/ko
Application granted granted Critical
Publication of KR100953047B1 publication Critical patent/KR100953047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 메모리 셀들의 하위 비트 프로그램을 수행하고, 제 1 에러율을 구하는 단계; 상기 메모리 셀들의 상위 비트를 프로그램하고, 제 2 에러율을 구하는 단계; 및 상기 제 1 및 제 2 에러율이 최소가 되는 값에 대응하는 전압을 독출전압으로 설정하는 단계를 포함한다.
독출전압, 에러 확률, 문턱전압 분포, 오버랩

Description

불휘발성 메모리 소자의 동작 방법{Method of operating a non volatile memory device}
본 발명은 불휘발성 메모리 소자에 관한 것으로, 셀의 특성이 변함에 따라 독출전압을 조절할 수 있도록 하는 불휘발성 메모리 소자의 동작 방법에 관한 것이다.
불휘발성 메모리인 플래시 메모리는 일반적으로 NAND 플래시 메모리와, NOR 플래시 메모리로 구분된다. NOR 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트 라인과 워드 라인에 연결되는 구조를 가지므로 랜덤 액세스 시간 특성이 우수한 반면에, NAND 플래시 메모리는 복수개의 메모리 셀들이 직렬로 연결되어 셀 스트링 당 한 개의 컨택만을 필요로 하므로 집적도면에서 우수한 특성을 갖는다. 따라서 고집적 플래시 메모리에는 주로 NAND 구조가 사용되고 있다.
잘 알려진 NAND 플래시 메모리 장치는 메모리 셀 어레이, 행 디코더, 페이지 버퍼를 포함한다. 상기 메모리 셀 어레이는 행들을 따라 신장된 복수개의 워드 라인들과 열들을 따라 신장된 복수개의 비트라인들과 상기 비트라인들에 각각 대응되는 복수개의 셀 스트링들로 이루어진다.
최근에는 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)라고 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
상기한 플래시 메모리는 장기간 동작을 함에 따라 특성이 변화하여 에러가 발생할 수 있다.
도 1은 플래시 메모리 소자의 문턱전압 분포를 나타낸 도면이다.
도 1을 참조하면, 프로그램 동작에 의해 플래시 메모리 소자의 메모리 셀들이 프로그램되면 문턱전압이 변경되어 제1 문턱전압 분포(110)를 나타낸다.
제 1 문턱전압 분포(110)를 갖도록 프로그램되는 메모리 셀들은 프로그램과 소거가 되풀이됨에 따라 프로그램되는 정도가 달라져서 제 2 문턱전압 분포(120)로 변경될 수 있다.
이때 상기 메모리 셀에 저장된 데이터를 읽기 위한 독출전압(VR)은 미리 설정되어 있으며, 변경되지 않는다. 독출전압(VR)을 이용해서 데이터를 독출할 때 제1 문턱전압 분포(110)로 프로그램된 경우에는 데이터 독출의 오류가 없다.
그러나 제 2 문턱전압 분포(120)로 메모리 셀들의 문턱전압 분포가 변경되면 독출전압(VR)에 대해 오류가 발생한다. 즉 제 2 문턱전압 분포(120)의 영역(Pe)에 있는 메모리 셀들은 실제로는 프로그램된 상태로 인식되어야 한다. 그러나 문턱전압 분포가 변경되었기 때문에 독출전압(VR)에 대해서 프로그램되지 않은 것으로 인 식되므로 독출된 데이터의 오류가 많아진다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 셀의 문턱전압이 변경되어 겹치는 정도를 판단하여 독출전압을 변경하도록 제어할 수 있는 불휘발성 메모리 소자의 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
메모리 셀들의 하위 비트 프로그램을 수행하고, 제 1 에러율을 구하는 단계; 상기 메모리 셀들의 상위 비트를 프로그램하고, 제 2 에러율을 구하는 단계; 및 상기 제 1 및 제 2 에러율이 최소가 되는 값에 대응하는 전압을 독출전압으로 설정하는 단계를 포함한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
메모리 셀들에 데이터 프로그램 이후에, 제 1 독출전압을 이용하여 상기 메모리 셀들에 저장된 데이터를 독출하는 단계; 상기 독출된 데이터의 문턱전압 분포들을 확인하고, 인접한 문턱전압 분포와 오버랩(overlap) 되는 면적을 각각의 문턱전압 분포에 대해 동일하게 하는 전압 레벨을 제 2 독출전압으로 설정하는 단계; 및 상기 메모리 셀들이 소거되지 전까지, 상기 설정된 제 2 독출전압을 이용하여 데이터 독출을 수행하는 단계를 포함한다.
상기 제 2 독출전압을 설정하는 것은, 상기 독출된 데이터의 문턱전압 분포들과, 상기 제 1 독출전압을 이용하여 전체 데이터의 에러 확률 함수를 계산하고, 상기 에러확률 함수가 최소가 되는 전압을 제 2 독출전압으로 설정하는 것을 특징으로 한다.
상기 제 2 독출전압을 설정하기 위한 상기 문턱전압 분포 정보와, 상기 제 2 독출전압 정보를 저장하는 것을 특징으로 한다.
상기 에러 확률 함수를 계산하는 것은, 상기 독출된 데이터의 문턱전압 분포들 각각의 중간 전압값과, 각각의 문턱전압 분포의 분포 확률을 결정하는 단계; 및 상기 결정된 중간 전압값과 상기 문턱전압 분포의 분포 확률 및 상기 제 1 독출전압을 이용하여 에러 확률 함수를 계산하는 단계를 포함한다.
상기 메모리 셀이 둘 이상의 논리 페이지를 갖는 경우, 각각의 논리 페이지에 대한 제 2 독출전압 설정을 수행하는 것을 특징으로 한다.
상기 에러확률 함수는, 상기 문턱전압 분포의 중간 전압값과, 제 1 독출전압에 의한 함수인 것을 특징으로 한다.
상기 제 2 독출전압을 미리 설정된 횟수의 프로그램-소거 사이클이 진행되면 다시 설정하는 것을 특징으로 한다.
상기 제 2 독출전압을 미리 설정된 개수 이상의 에러 비트가 발생되면, 다시 설정하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
메모리 셀들에 데이터 프로그램 이후에, 제 1 독출전압을 이용하여 상기 메모리 셀들에 저장된 데이터를 독출하는 단계; 상기 독출된 데이터의 문턱전압 분포들과, 상기 제 1 독출전압을 이용하여 전체 데이터의 에러 확률 함수를 계산하고, 상기 에러 확률 함수가 최소가 되는 제 2 독출전압을 계산하는 단계; 및 상기 계산된 독출전압 정보를 저장하는 단계를 포함한다.
상기 에러 확률 함수를 계산하는 것은, 상기 독출된 데이터의 문턱전압 분포들 각각의 중간 전압값과, 각각의 문턱전압 분포의 분포 확률을 결정하는 단계; 및 상기 결정된 중간 전압값과 상기 문턱전압 분포의 분포 확률 및 상기 제 1 독출전압을 이용하여 에러 확률 함수를 계산하는 단계를 포함한다.
상기 중간 전압값과 상기 문턱전압 분포의 분포 확률을 저장하는 것을 특징으로 한다.
상기 제 2 독출전압은, 상기 에러확률 함수에 의해 계산되는 에러 확률이 최소화 될 수 있는 독출전압 레벨인 것을 특징으로 한다.
상기 메모리 셀이 소거되기 전까지, 상기 저장된 제 2 독출전압을 이용하여 데이터 독출을 수행하는 단계를 포함한다.
상기 메모리 셀이 둘 이상의 논리 페이지를 갖는 경우, 각각의 논리 페이지에 대한 독출전압 설정을 수행하는 것을 특징으로 한다.
상기 에러확률 함수는, 상기 문턱전압 분포의 중간 전압값과, 제 1 독출전압에 의한 함수인 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 동작 방법은 메모리 셀들의 문턱전압 분포가 이동하여 겹치는 정도를 판단하여 독출전압을 변경함으로써 데이터의 에러율을 최소화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하 도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a는 플래시 메모리 소자의 메모리 셀들의 문턱전압 분포의 이동을 나타낸다.
특히 도 2a는 플래시 메모리 소자의 문턱전압 분포 중 제 1 및 제 2 문턱전압 분포(210, 220)만을 도시한 것으로 제 1 및 제 2 문턱전압 분포(210, 220)가 이동하여 겹쳐진(Overlap) 상태를 나타낸 것이다.
도 2a를 참조하면, 기본적으로 결정되어 있는 독출전압(VR)을 이용하여 데이터를 독출하면, 제1 문턱전압 분포(210)에 속하는 메모리 셀들 중에서 독출전압(VR)보다 높은 문턱전압을 갖도록 프로그램된 메모리 셀들과 제2 문턱전압 분포(220)에 속하는 메모리 셀들 중에서 독출전압(VR)보다 낮은 문턱전압을 갖도록 프로그램된 메모리 셀들이 각각 독출 에러가 되는 부분이다.
이때 제 1 및 제 2 문턱전압 분포(210, 220) 각각에서 에러가 발생하는 에러율(Pe)을 각각 제 1 에러율(Pe(10))과, 제 2 에러율(Pe(20))로 나타낸다. 그리고 전체적인 에러율(Pe)은 다음의 식에 따라 계산될 수 있다.
Figure 112007094463074-pat00001
상기 P(10)와 P(20)는 제 1 및 제 2 문턱전압 분포(210, 220)의 문턱전압 분포에 대한 함수이다. 그리고 플래시 메모리 소자의 메모리 셀이 저장할 수 있는 데이터는 '1' 또는 '0'의 이진 시스템에서의 에러율을 나타낸다.
이진 시스템에서 저장되는 데이터를 랜덤 데이터로 가정한다면, '0'과 '1'의 분포는 동일하게 0.5의 값을 가지게 된다. 즉 P(10)와 P(20)는 각각 0.5의 상수값으로 가정할 수 있다. 이는 독출전압(VR)을 기준으로 제 1 문턱전압 분포(210)가 프로그램되지 않은 '1' 데이터를 갖는 메모리 셀들을 포함하고 있고 제 2 문턱전압 분포(220)가 프로그램된 '0'데이터를 갖는 메모리 셀들을 포함한다고 생각할 수 있기 때문이다.
따라서 최종적으로 전체 에러율(Pe)은 다음의 식과 같이 나타난다.
Figure 112007094463074-pat00002
각각의 에러율 분포가
Figure 112007094463074-pat00003
의 가우시안이라 가정하면 분포확률은 다음과 같이 표현된다.
Figure 112007094463074-pat00004
따라서 각 분포의 가운데 값을 각각 'O'와 'A'라 하면, 다음과 같이 표현될 수 있다.
Figure 112007094463074-pat00005
Figure 112007094463074-pat00006
여기서 Q는 보완적인 에러 함수(Complementary error function)이고, 그 값이 수학식 4의 종단면이 된다.
상기 전체 에러율(Pe)의 값은
Figure 112007094463074-pat00007
을 만족시켜야 하고, 이것은 제 1 에러율(Pe(10)) = 제2 에러율(Pe(10))을 만족시키는 경우에 해당한다. 따라서 제 1 에러율(Pe(10)) = 제 2 에러율(Pe(20))이 만족되도록 두 종단면의 면적이 같아지도록 독출전압(VR)을 정하면 최소의 오류 확률을 얻을 수 있다.
도 2b는 도2a의 문턱전압 분포에서의 변경된 독출전압 레벨을 나타낸다.
도 2b를 참조하면, 독출전압(VR1)에 의해서 상기 도 2a의 설명에서 언급한 바와 같이 제 1 에러율(Pe(10))과 제 2 에러율(Pe(20))의 종단면이 같아지게 된다. 따라서 최소의 에러율을 얻을 수 있다.
상술한 방식을 3비트의 데이터를 저장하는 메모리 셀의 문턱전압 분포에서 표시하면 다음과 같다.
도 3a는 3비트의 데이터를 저장할 수 있는 메모리 셀의 제 1 페이지 프로그램에 따른 문턱전압 분포이다.
도 3a를 참조하면, 3 비트의 데이터를 저장할 수 있는 메모리 셀의 제 1 페이지를 프로그램하면, 메모리 셀들 중 일부는 제 1 문턱전압 분포(311)에 속하고, 나머지 메모리 셀들은 제 2 문턱전압 분포(312)에 속한다. 그리고 제 1 문턱전압 분포(311)의 가운데 값은 '0' 이고, 제 2 문턱전압 분포(312)의 가운데 값은 'B11' 이다.
제 1 페이지에서의 에러 확률(Pe(1))은 다음과 같다.
Figure 112007094463074-pat00008
이때,
Figure 112007094463074-pat00009
,
Figure 112007094463074-pat00010
는 제 1 및 제 2 문턱전압 분포(311, 312)의 공정 상수이므로, 변수는 독출전압(VR11) 뿐이다. 따라서 최소 오류 확률은
Figure 112007094463074-pat00011
일 때 얻어진다.
다음으로 제 2 페이지에 대한 프로그램을 수행하면 다음과 같이 문턱전압 분포가 이동된다.
도 3b는 도3a의 메모리 셀의 제 2 페이지 프로그램에 따른 문턱전압 분포이다.
도 3b를 참조하면, 3비트의 데이터를 저장할 수 있는 메모리 셀은 제 1 페이지에 이어 제 2 페이지 프로그램을 수행하면 제 1 내지 제 4 문턱전압 분포(321 내지 324)로 메모리 셀들의 문턱전압 분포가 이동한다.
제 2 페이지 프로그램 이후에 제 1 문턱전압 분포(321)의 가운데 값은 '0' 이고, 제 2 문턱전압 분포(322)의 가운데 값은 B21 이고, 제 3 문턱전압 분포(323)의 가운데 값은 B22이며, 제 4 문턱전압 분포(324)의 가운데 값은 B23이다. 상기 가운데 값(B21 내지 B23)은 각각의 문턱전압 분포의 중심 전압을 가리킨다.
그리고 원래 설정되어 있던 독출전압은 제 1 내지 제 3 독출전압(VR21 내지 VR23)이다.
상기의 제 1 및 제 2 독출전압(VR21 및 VR22)과 가운데 값(B21 내지 B23), 그리고 문턱전압 분포의 시그마 분포값 등을 이용한 제 2 페이지 프로그램 이후의 에러율은 다음과 같다.
Figure 112007094463074-pat00012
각각의 시그마 함수(
Figure 112007094463074-pat00013
)는 각각의 문턱전압 분포의 분포확률 함수이다. 상기 수학식 6에서 전체 에러율(Pe(2))을 최소화하기 위해서는,
Figure 112007094463074-pat00014
와
Figure 112007094463074-pat00015
의 조건이 필요하므로, 그에 맞게 독출전압들을 조절한다.
도 3c는 도 3b의 메모리 셀의 제 3 페이지 프로그램에 따른 문턱전압 분포이다.
도 3c를 참조하면, 제 1 과 제 2 페이지 프로그램 이후에 제 3 페이지 프로그램을 수행한 메모리 셀들은 제 1 내지 제 8 문턱전압 분포(331 내지 338)로 나뉜다.
그리고 제 2 내지 제 8 문턱전압 분포(332 내지 338)의 가운데 값은 B31 내지 B37이다.
또한 미리 설정되어 있던 제 1 내지 제 4 독출전압(VR31 내지 VR34)을 이용한 상기 제 3 페이지 프로그램 이후의 전체 에러율(Pe(3))은 다음과 같다.
Figure 112007094463074-pat00016
Figure 112007094463074-pat00017
상기 수학식 7의 에러율(Pe(3))을 최소화하기 위해서는,
Figure 112007094463074-pat00018
와,
Figure 112007094463074-pat00019
와
Figure 112007094463074-pat00020
및
Figure 112007094463074-pat00021
의 조건을 만들 수 있는 제 1 내지 제 4 독출전압(VR31 내지 VR34)을 찾아서 설정한다.
상기와 같은 본 발명의 실시 예에 따른 독출전압 설정 과정은 다음과 같이 수행된다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 동작 방법의 순서도이다.
도 4를 참조하면, 플래시 메모리 소자의 메모리 셀들은 소거와 프로그램이 반복되어 수행된다. 그리고 소거와 프로그램 사이클링이 진행될 때마다 문턱전압 분포가 이동한다.
따라서 소거를 수행하고, 페이지 프로그램이 진행되면(S401, S403), 현재 설정되어 있는 독출전압으로 프로그램된 데이터를 독출한다(S405). 이때 모든 독출전압을 이용해서 데이터를 독출한다. 최초로 데이터를 소거하고, 프로그램한 이후에는 기본적으로 설정되어 있는 독출전압을 이용한다. 이후에는 저장된 독출전압 정보를 이용한다.
단계 S405에서 독출된 데이터를 이용하여, 문턱전압 분포를 확인하고 각각의 문턱전압 분포의 가운데 값과, 문턱전압 분포의 시그마 분포를 결정한다(S407). 그리고 단계S407에서 결정된 가운데 값과 문턱전압 분포의 시그마 분포, 그리고 상기 단계 S405에서 데이터를 독출할 때 사용한 독출전압 값을 이용하여 전체 에러율을 계산한다(S409).
단계S409를 계산하는 과정에서 최소의 에러율이 나올 수 있게 하는 독출전압을 계산하여 설정하고(S411), 설정된 독출전압과, 단계S407에서 결정된 가운데 값 그리고 시그마 분포 등의 결과를 저장한다(S413). 이때 저장된 독출전압은 이후의 독출전압 변경과정에서 데이터를 독출하는데 사용되고, 또한 프로그램된 이후에 외부에서 입력되는 데이터 독출명령을 수행할 때도 독출전압으로서 사용된다.
상기 독출전압과, 가운데 값 그리고 시그마 분포 등은 플래시 메모리 소자의 제어를 위한 옵션 값이 저장되는 별도의 저장부에 저장될 수 있다. 그리고 상기의 단계S401 내지 S413의 동작 및 계산 등은 미리 저장된 알고리즘에 따라 제어부에서 수행한다.
도 5는 도 4와 같이 설정된 독출전압을 이용한 데이터 독출 방법을 나타낸다.
도 5를 참조하면, 상기 도 4와 같이 프로그램 이후에 독출전압이 설정되어 저장된 이후에, 데이터 독출 명령이 입력되면(S501), 저장되어 있는 독출전압 정보를 로딩한다(S503). 상기 저장되어 있는 독출전압 정보는 상기 도 4에 의해 저장되어 있는 독출전압 정보이다.
독출전압 정보를 로딩한 후에는 로딩된 독출전압을 데이터 독출 동작을 위해 설정하고(S505), 설정된 독출전압에 의해 데이터가 독출된다(S507).
상기 도 4 및 도 5와 같이 소거와 프로그램이 되풀이 될 때마다 에러율이 최소화되는 독출전압을 찾아서 저장한 후, 이후의 데이터 독출에 이용하면 메모리 셀의 데이터 신뢰성이 높아진다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 플래시 메모리 소자의 문턱전압 분포를 나타낸 도면이다.
도 2a는 플래시 메모리 소자의 메모리 셀들의 문턱전압 분포의 이동을 나타낸다.
도 2b는 도2a의 문턱전압 분포에서의 변경된 독출전압 레벨을 나타낸다.
도 3a는 3비트의 데이터를 저장할 수 있는 메모리 셀의 제 1 페이지 프로그램에 따른 문턱전압 분포이다.
도 3b는 도3a의 메모리 셀의 제 2 페이지 프로그램에 따른 문턱전압 분포이다.
도 3c는 도 3b의 메모리 셀의 제 3 페이지 프로그램에 따른 문턱전압 분포이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 동작 방법의 순서도이다.
도 5는 도 4와 같이 설정된 독출전압을 이용한 데이터 독출 방법을 나타낸다.

Claims (18)

  1. 메모리 셀들의 하위 비트 프로그램을 수행하고, 제 1 에러율을 구하는 단계;
    상기 메모리 셀들의 상위 비트를 프로그램하고, 제 2 에러율을 구하는 단계; 및
    상기 제 1 및 제 2 에러율이 최소가 되는 값에 대응하는 전압을 독출전압으로 설정하는 단계를 포함하는 불휘발성 메모리 소자의 동작 방법.
  2. 메모리 셀들에 데이터 프로그램 이후에, 제 1 독출전압을 이용하여 상기 메모리 셀들에 저장된 데이터를 독출하는 단계;
    상기 독출된 데이터의 문턱전압 분포들을 확인하고, 인접한 문턱전압 분포와 오버랩(overlap) 되는 면적을 각각의 문턱전압 분포에 대해 동일하게 하는 전압 레벨을 제 2 독출전압으로 설정하는 단계; 및
    상기 메모리 셀들이 소거되지 전까지, 상기 설정된 제 2 독출전압을 이용하여 데이터 독출을 수행하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  3. 제 2항에 있어서,
    상기 제 2 독출전압을 설정하는 것은,
    상기 독출된 데이터의 문턱전압 분포들과, 상기 제 1 독출전압을 이용하여 전체 데이터의 에러 확률 함수를 계산하고, 상기 에러확률 함수가 최소가 되는 전압을 제 2 독출전압으로 설정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  4. 제 2항에 있어서,
    상기 제 2 독출전압을 설정하기 위한 상기 문턱전압 분포 정보와, 상기 제 2 독출전압 정보를 저장하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  5. 제 3항에 있어서,
    상기 에러 확률 함수를 계산하는 것은,
    상기 독출된 데이터의 문턱전압 분포들 각각의 중간 전압값과, 각각의 문턱전압 분포의 분포 확률을 결정하는 단계; 및
    상기 결정된 중간 전압값과 상기 문턱전압 분포의 분포 확률 및 상기 제 1 독출전압을 이용하여 에러 확률 함수를 계산하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  6. 제 2항에 있어서,
    상기 메모리 셀이 둘 이상의 논리 페이지를 갖는 경우, 각각의 논리 페이지에 대한 제 2 독출전압 설정을 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 3항에 있어서,
    상기 에러확률 함수는,
    상기 문턱전압 분포의 중간 전압값과, 제 1 독출전압에 의한 함수인 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 2항에 있어서,
    상기 제 2 독출전압을 미리 설정된 횟수의 프로그램-소거 사이클이 진행되면 다시 설정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  9. 제 2항에 있어서,
    상기 제 2 독출전압을 미리 설정된 개수 이상의 에러 비트가 발생되면, 다시 설정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  10. 메모리 셀들에 데이터 프로그램 이후에, 제 1 독출전압을 이용하여 상기 메모리 셀들에 저장된 데이터를 독출하는 단계;
    상기 독출된 데이터의 문턱전압 분포들과, 상기 제 1 독출전압을 이용하여 전체 데이터의 에러 확률 함수를 계산하고, 상기 에러 확률 함수가 최소가 되는 제 2 독출전압을 계산하는 단계; 및
    상기 계산된 독출전압 정보를 저장하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  11. 제 10항에 있어서,
    상기 에러 확률 함수를 계산하는 것은,
    상기 독출된 데이터의 문턱전압 분포들 각각의 중간 전압값과, 각각의 문턱전압 분포의 분포 확률을 결정하는 단계; 및
    상기 결정된 중간 전압값과 상기 문턱전압 분포의 분포 확률 및 상기 제 1 독출전압을 이용하여 에러 확률 함수를 계산하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  12. 제 11항에 있어서,
    상기 중간 전압값과 상기 문턱전압 분포의 분포 확률을 저장하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  13. 제 10항에 있어서,
    상기 제 2 독출전압은,
    상기 에러확률 함수에 의해 계산되는 에러 확률이 최소화 될 수 있는 독출전압 레벨인 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  14. 제 10항에 있어서,
    상기 메모리 셀이 소거되기 전까지, 상기 저장된 제 2 독출전압을 이용하여 데이터 독출을 수행하는 단계를 포함하는 불휘발성 메모리 소자의 동작 방법.
  15. 제 10항에 있어서,
    상기 메모리 셀이 둘 이상의 논리 페이지를 갖는 경우, 각각의 논리 페이지에 대한 독출전압 설정을 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  16. 제 10항에 있어서,
    상기 에러확률 함수는,
    상기 문턱전압 분포의 중간 전압값과, 제 1 독출전압에 의한 함수인 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  17. 제 10항에 있어서,
    상기 제 2 독출전압을 미리 설정된 횟수의 프로그램-소거 사이클이 진행되면 다시 설정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  18. 제 10항에 있어서,
    상기 제 2 독출전압을 미리 설정된 개수 이상의 에러 비트가 발생되면, 다시 설정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR1020070140189A 2007-12-28 2007-12-28 불휘발성 메모리 소자의 동작 방법 KR100953047B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070140189A KR100953047B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 소자의 동작 방법
US12/119,408 US7684255B2 (en) 2007-12-28 2008-05-12 Method of operating a non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140189A KR100953047B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 소자의 동작 방법

Publications (2)

Publication Number Publication Date
KR20090072165A KR20090072165A (ko) 2009-07-02
KR100953047B1 true KR100953047B1 (ko) 2010-04-14

Family

ID=40798209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140189A KR100953047B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 소자의 동작 방법

Country Status (2)

Country Link
US (1) US7684255B2 (ko)
KR (1) KR100953047B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135616A (ko) 2017-06-13 2018-12-21 한화에어로스페이스 주식회사 딥 네트워크 구조 및 딥 러닝 기반 영상 인식 시스템

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
KR101486980B1 (ko) * 2008-10-27 2015-01-30 삼성전자주식회사 불휘발성 메모리의 문턱 전압 산포의 분석 방법
KR101516577B1 (ko) * 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR101578511B1 (ko) * 2009-05-20 2015-12-18 삼성전자주식회사 리드 전압 설정 방법
US8345477B1 (en) * 2009-07-29 2013-01-01 Marvell International Ltd. Non-volatile memory devices having uniform error distributions among pages
KR101139095B1 (ko) * 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 이의 프로그램 방법
CN102376366B (zh) * 2010-08-06 2014-08-27 慧荣科技股份有限公司 数据写入方法及数据储存装置
CN102270506B (zh) * 2011-06-28 2016-12-28 上海华虹宏力半导体制造有限公司 一种闪存的编程/擦除方法
US8681569B2 (en) * 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
US20130343131A1 (en) * 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US8839073B2 (en) 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller
US9239754B2 (en) 2012-08-04 2016-01-19 Seagate Technology Llc Single read based soft-decision decoding of non-volatile memory
KR102038408B1 (ko) * 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR102131802B1 (ko) 2013-03-15 2020-07-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법
US20140359202A1 (en) * 2013-05-31 2014-12-04 Western Digital Technologies, Inc. Reading voltage calculation in solid-state storage devices
TWI521513B (zh) * 2013-06-28 2016-02-11 群聯電子股份有限公司 讀取電壓設定方法、控制電路與記憶體儲存裝置
CN104282339B (zh) * 2013-07-08 2018-12-14 群联电子股份有限公司 读取电压设定方法、控制电路与存储器储存装置
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
CN104952486B (zh) * 2014-03-25 2019-10-25 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
CN105810246B (zh) * 2014-12-31 2020-08-11 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
KR102360211B1 (ko) * 2015-01-21 2022-02-08 삼성전자주식회사 메모리 시스템의 동작 방법
KR102498248B1 (ko) * 2016-02-04 2023-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064152A (ko) * 2004-12-08 2006-06-13 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20080004374A (ko) * 2006-07-04 2008-01-09 가부시끼가이샤 도시바 불휘발성 반도체 기억 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064152A (ko) * 2004-12-08 2006-06-13 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20080004374A (ko) * 2006-07-04 2008-01-09 가부시끼가이샤 도시바 불휘발성 반도체 기억 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135616A (ko) 2017-06-13 2018-12-21 한화에어로스페이스 주식회사 딥 네트워크 구조 및 딥 러닝 기반 영상 인식 시스템

Also Published As

Publication number Publication date
US20090168543A1 (en) 2009-07-02
KR20090072165A (ko) 2009-07-02
US7684255B2 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
KR100953047B1 (ko) 불휘발성 메모리 소자의 동작 방법
US10891188B2 (en) Memory devices having differently configured blocks of memory cells
KR101391881B1 (ko) 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
US11721399B2 (en) Memory system with dynamic calibration using a trim management mechanism
KR100753156B1 (ko) 플래시 메모리 장치 및 그것의 메모리 셀 어레이
KR102204106B1 (ko) 전하 트래핑 메모리에 대한 기입 스킴
US7983079B2 (en) Nonvolatile semiconductor memory device and programming method thereof
US9281068B2 (en) Nonvolatile memory and related reprogramming method
US10629266B2 (en) Memory cell programming with a programming pulse having plurality of different voltage levels
US8174894B2 (en) Program method of flash memory device
US9384839B2 (en) Write sequence providing write abort protection
KR20120005856A (ko) 메모리 시스템 및 그것의 리프레쉬 방법
KR100908560B1 (ko) 플래시 메모리 소자의 프로그램 방법
US7623375B2 (en) Method of operating a flash memory device
US8218371B2 (en) Multi-bit flash memory device and method of analyzing flag cells of the same
KR101518039B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20090068668A (ko) 불휘발성 메모리 장치의 플래그 상태 결정 방법.
KR101598379B1 (ko) 불휘발성 반도체 기억장치
JP2011198408A (ja) 不揮発性半導体記憶装置
KR101003212B1 (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
WO2008056351A1 (en) Programming a nand flash memory with reduced program disturb

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee