KR101139095B1 - 불휘발성 메모리 소자 및 이의 프로그램 방법 - Google Patents

불휘발성 메모리 소자 및 이의 프로그램 방법 Download PDF

Info

Publication number
KR101139095B1
KR101139095B1 KR1020100066487A KR20100066487A KR101139095B1 KR 101139095 B1 KR101139095 B1 KR 101139095B1 KR 1020100066487 A KR1020100066487 A KR 1020100066487A KR 20100066487 A KR20100066487 A KR 20100066487A KR 101139095 B1 KR101139095 B1 KR 101139095B1
Authority
KR
South Korea
Prior art keywords
bit data
latch
page
target page
page buffer
Prior art date
Application number
KR1020100066487A
Other languages
English (en)
Other versions
KR20120005816A (ko
Inventor
박진수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100066487A priority Critical patent/KR101139095B1/ko
Priority to JP2011151547A priority patent/JP5750324B2/ja
Priority to US13/178,985 priority patent/US8773901B2/en
Priority to CN201110190972.8A priority patent/CN102332304B/zh
Publication of KR20120005816A publication Critical patent/KR20120005816A/ko
Application granted granted Critical
Publication of KR101139095B1 publication Critical patent/KR101139095B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자 및 이의 프로그램 방법에 관한 것으로, 다수의 페이지를 포함하는 메모리 셀 어레이 중 타겟 페이지에 하위 비트 데이터를 프로그램하는 단계와, 프로그램된 상기 하위 비트 데이터를 센싱하여 상기 메모리 셀 어레이와 연결된 페이지 버퍼에 저장하는 단계와, 상기 타겟 페이지를 소거하는 단계와, 상기 페이지 버퍼에 상위 비트 데이터를 입력하고, 입력된 상기 상위 비트 데이터와 상기 페이지 버퍼에 저장된 상기 하위 비트 데이터를 조합하여 프로그램 데이터를 생성하는 단계, 및 상기 프로그램 데이터를 상기 타겟 페이지에 프로그램하는 단계를 포함한다.

Description

불휘발성 메모리 소자 및 이의 프로그램 방법{A non volatile memory device and program method thereof}
본 발명은 불휘발성 메모리 소자 및 이의 프로그램 방법에 관한 것으로, 특히 소거 셀의 문턱 전압 변화를 억제할 수 있는 불휘발성 메모리 소자 및 이의 프로그램 방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성 해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자는 집적도가 증가함에 따라 인접한 메모리 셀들 간의 간격이 점차 좁게 형성된다.
도 1a 및 도 1b는 프로그램 셀과 소거 셀들이 인접한 메모리 셀들에 의해 인터피어런스 영향을 받는 것을 나타내는 구성도이다.
도 1a 및 도 1b를 참조하면, 프로그램 셀은 프로그램 동작이 진행되는 인접한 메모리 셀들에 의해서만 커플링 효과가 존재하는데 반해, 소거 셀은 주변 모든 메모리 셀들과의 커플링 효과가 발생하게 되어 문턱 전압 분포가 프로그램 셀에 비해 많이 변화한다.
도 2는 소거 셀의 문턱 전압 분포가 변화하는 것을 나타내는 문턱 전압 분포도이다.
도 2와 같이 프로그램 동작시 인접한 메모리 셀의 프로그램 동작으로 인하여 소거 셀의 문턱 전압 분포가 변화하게 된다. 예를 들어 소거 셀 주변의 모든 메모리 셀들이 제3 문턱 전압 분포(C)를 갖는 프로그램 셀로 프로그램된 경우, 소거 셀은 가장 많은 문턱 전압 분포 변화가 발생하게 되어 독출 동작시 프로그램 셀, 예를 들어 제1 문턱 전압 분포(A)를 갖는 프로그램 셀로 잘못 독출될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 선택된 페이지의 하위 비트 프로그램 동작 이 후, 선택된 페이지의 하위 비트 데이터를 센싱하여 페이지 버퍼에 저장한 후 선택된 페이지의 소거 동작을 진행한다. 이 후, 페이지 버퍼에 상위 비트 데이터를 입력한 후 미리 저장된 하위 비트 데이터와 새로 입력된 상위 비트 데이터를 이용하여 선택된 페이지의 프로그램 동작을 진행함으로써, 선택된 페이지에 포함된 소거 셀들의 문턱 전압 분포 변화를 억제하여 독출 마진을 개선할 수 있는 불휘발성 메모리 소자의 프로그램 방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법은 다수의 페이지를 포함하는 메모리 셀 어레이 중 타겟 페이지에 하위 비트 데이터를 프로그램하는 단계와, 프로그램된 상기 하위 비트 데이터를 센싱하여 상기 메모리 셀 어레이와 연결된 페이지 버퍼에 저장하는 단계와, 상기 타겟 페이지를 소거하는 단계와, 상기 페이지 버퍼에 상위 비트 데이터를 입력하고, 입력된 상기 상위 비트 데이터와 상기 페이지 버퍼에 저장된 상기 하위 비트 데이터를 조합하여 프로그램 데이터를 생성하는 단계, 및 상기 프로그램 데이터를 상기 타겟 페이지에 프로그램하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법은 다수의 페이지를 포함하는 메모리 셀 어레이와 연결된 페이지 버퍼에 하위 비트 데이터를 입력하는 단계와, 상기 다수의 페이지 중 타겟 페이지를 소거하는 단계와, 상기 페이지 버퍼에 상위 비트 데이터를 입력하는 단계, 및 상기 하위 비트 데이터와 상기 상위 비트 데이터를 조합하여 이를 프로그램 데이터로 상기 타겟 페이지에 프로그램하는 단계를 포함한다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자는 다수의 페이지를 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이와 연결되며, 제1, 제2, 및 제3 래치를 포함하는 페이지 버퍼를 포함하며, 상기 페이지 버퍼는 프로그램 동작시 하위 비트 데이터를 상기 제1 래치로 입력받아 상기 메모리 셀 어레이의 타겟 페이지에 프로그램하는 단계와, 상기 타겟 페이지에 프로그램된 상기 하위 비트 데이터를 센싱하여 상기 제1 래치에 저장하는 단계와, 상기 타겟 페이지가 소거된 후, 상위 비트 데이터를 상기 제2 래치로 입력 받고 이를 상기 하위 비트 데이터와 조합하여 상기 제3 래치에 프로그램 데이터를 생성하는 단계, 및 상기 프로그램 데이터를 상기 타겟 페이지에 프로그램하는 단계를 포함한다.
본 발명의 일실시 예에 따르면, 선택된 페이지의 하위 비트 프로그램 동작 이 후, 선택된 페이지의 하위 비트 데이터를 센싱하여 페이지 버퍼에 저장한 후 선택된 페이지를 소거하고, 페이지 버퍼에 상위 비트 데이터를 입력하여 페이지 버퍼에 저장된 하위 비트 데이터와 새로 입력된 상위 비트 데이터를 이용하여 선택된 페이지의 프로그램 동작을 진행함으로써, 선택된 페이지에 포함된 소거 셀들의 문턱 전압 분포 변화를 억제하여 독출 마진을 개선할 수 있다.
도 1a 및 도 1b는 프로그램 셀과 소거 셀들이 인접한 메모리 셀들에 의해 인터피어런스 영향을 받는 것을 나타내는 구성도이다.
도 2는 소거 셀의 문턱 전압 분포가 변화하는 것을 나타내는 문턱 전압 분포도이다.
도 3은 불휘발성 메모리 소자의 메모리 셀 어레이와 페이지 버퍼를 나타내는 구성도이다.
도 4는 본 발명의 제1 실시 예에 따른 프로그램 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 제2 실시 예에 따른 프로그램 방법을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 불휘발성 메모리 소자의 메모리 셀 어레이와 페이지 버퍼를 나타내는 구성도이다.
도 3을 참조하면, 메모리 셀 어레이(100)는 다수의 스트링(String)을 포함한다. 스트링(String) 각각은 비트라인(예를 들어 BLe)과 공통 소스 라인(CSL) 사이에 직렬 연결된 드레인 선택 트랜지스터(DST), 다수의 메모리 셀(MCn 내지 MC0) 및 소스 선택 트랜지스터(SST)를 포함한다.
메모리 셀 어레이(100)의 다수의 메모리 셀들 중 동일한 워드라인에 접속된 메모리 셀들은 동일 페이지로 구분된다. 예를 들어 워드라인(WLn-1)에 접속된 메모리 셀들(MCn-1)은 하나의 페이지로 정의된다.
페이지 버퍼(200)는 메모리 셀 어레이(100)의 비트라인(BLe 및 BLo)에 연결된다.
페이지 버퍼(200)는 비트라인 선택부(210), 프리차지부(220), 제1 래치(230), 제2 래치(240) 및 제3 래치(250)를 포함한다. 비트라인 선택부(210)는 이븐 비트라인(BLe) 또는 오드 비트라인(BLo)을 페이지 버퍼(200) 내의 감지 노드(SO)에 선택적으로 연결한다. 프리차지부(220)는 감지 노드(SO)에 전원 전압을 인가하여 프리차지한다. 제1 래치(230)는 프로그램 데이터 입력 동작시 입출력 단자(YA)로 부터 전송받은 프로그램 데이터를 임시 저장한 후, 비트라인 선택부(210)에 의해 선택적으로 감지 노드(SO)에 연결된 비트라인을 통해 타겟 페이지의 메모리 셀에 프로그램 데이터를 전송한다. 또한, 제1 래치(230)는 센싱 동작시 비트라인 선택부(210)에 의해 선택적으로 감지 노드(SO)에 연결된 비트라인을 통해 타겟 페이지의 메모리 셀의 프로그램 상태를 센싱하여 센싱 데이터를 저장한다. 제2 래치(230)는 프로그램 데이터 입력 동작시 상위 비트 데이터를 입출력 단자(YA)로 부터 전송받아 임시 저장한다. 제3 래치는 하위 비트 데이터 및 상위 비트 데이터를 함께 프로그램하는 동작시 제1 및 제2 래치에 각각 저장된 하위 비트 데이터와 상위 비트 데이터를 조합하여 이를 메모리 셀에 프로그램 데이터로 전송한다.
도 4는 본 발명의 일 실시 예에 따른 프로그램 방법을 설명하기 위한 순서도이다.
도 3 및 도 4를 참조하여 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 프로그램 방법을 설명하면 다음과 같다.
1) 하위 비트(LSB) 데이터 입력(410)
메모리 셀 어레이(100) 중 타겟 페이지에 프로그램하기 위한 하위 비트 데이터를 페이지 버퍼(200)의 제1 래치(230)에 저장한다. 좀더 상세하게는 페이지 버퍼(200)와 연결된 입출력 단자(YA)를 통해 하위 비트 데이터가 제1 래치(230)로 전송되어 임시 저장된다.
2) 하위 비트 데이터 프로그램(420)
하위 비트 데이터 프로그램 동작을 실시하여 메모리 셀 어레이(100)의 타겟 페이지에 하위 비트 데이터를 프로그램한다. 좀더 상세하게는 페이지 버퍼(200)의 비트라인 선택부(210)는 이븐 및 오드 비트라인 중 하나의 비트라인(예를 들이 이븐 비트라인(BLe))을 선택하여 감지 노드(SO)와 연결한다. 감지 노드(SO)는 제1 래치(230)에 저장된 하위 비트 데이터에 응답하여 전위 레벨이 하이 레벨 또는 로우 레벨로 제어된다. 이 후, 타겟 페이지와 연결된 워드라인(WL<n-1>)에 프로그램 전압이 인가되어 타겟 페이지 중 선택된 메모리 셀(MCn-1)에 하위 비트 데이터가 프로그램된다.
3) 하위 비트 데이터 센싱(430)
메모리 셀 어레이(100)의 타겟 페이지 중 선택된 메모리 셀(MCn-1)에 프로그램된 데이터를 센싱하여 페이지 버퍼(200)에 저장한다. 좀더 상세하게는 타겟 페이지와 연결된 워드라인(WL<n-1>)에 독출 전압이 인가되고, 워드라인(WL<n-1>)을 제외한 나머지 워드라인(WL<0> 내지 WL<n-2>, 및 WL<n>)에는 패스 전압이 인가된다. 이 후, 페이지 버퍼(200)의 비트라인 선택부(210)는 이븐 비트라인(BLe)을 선택하여 감지 노드(SO)와 연결한다. 이에 따라 선택된 메모리 셀(MCn-1)의 프로그램 상태에 따라 이븐 비트라인(BLe) 및 감지 노드(SO)의 전위는 하이 레벨을 유지하거나 로우 레벨로 디스차지된다. 제1 래치(230)는 감지 노드(SO)의 전위를 센싱하여 이를 선택된 메모리 셀(MCn-1)의 하위 비트 데이터로서 저장한다.
4) 타겟 페이지 소거(440)
메모리 셀 어레이(100) 중 타겟 페이지에 포함된 메모리 셀들의 데이터를 소거한다. 이때 소거 동작은 선택된 타겟 페이지의 메모리 셀들만을 소거하는 페이지 단위의 소거 동작을 실시한다. 페이지 단위의 소거 동작을 예를 들어 설명하면 다음과 같다.
먼저 타겟 페이지와 연결된 워드라인(WL<n-1>)에는 0V의 동작 전압을 인가하고, 선택된 워드라인(WL<n-1>)을 제외한 나머지 워드라인(WL<0> 내지 WL<n-2>, 및 WL<n>)에는 소거 금지 전압(약 5V)이 인가된다. 이 후, 메모리 셀 어레이(100)가 배치된 반도체 기판의 P웰에 약 18V 내지 20V의 소거 전압이 인가된다. 이로 인해 선택된 워드라인(WL<n-1>)과 연결된 메모리 셀들은 소거 전압에 의해 플로팅 게이트에 저장된 전하들이 반도체 기판으로 터널링하여 소거된다. 그러나 나머지 워드라인(WL<0> 내지 WL<n-2>, 및 WL<n>)은 반도체 기판의 P웰에 소거 전압이 인가되어도 메모리 셀의 게이트에 인가되는 소거 금지 전압에 의해 플로팅 게이트에 저장된 전하들이 터널링하지 못하여 소거 동작이 이루어지지 않는다. 이와 같은 방식으로 타겟 페이지의 메모리 셀들만을 소거할 수 있다.
5) 상위 비트 데이터 입력(450)
메모리 셀 어레이(100) 중 타겟 페이지에 프로그램하기 위한 상위 비트 데이터를 페이지 버퍼(200)의 제2 래치(240)에 저장한다. 좀더 상세하게는 페이지 버퍼(200)와 연결된 입출력 단자(YA)를 통해 상위 비트 데이터가 제2 래치(240)로 전송되어 임시 저장된다.
6) 하위 비트 데이터 및 상위 비트 데이터 프로그램(460)
제1 래치(230) 및 제2 래치(240)에 저장된 센싱된 하위 비트 데이터와 입력된 상위 비트 데이터를 조합하여 제3 래치(250)에 저장한다. 이 후, 프로그램 동작을 실시하여 제3 래치(250)에 저장된 조합 데이터를 감지 노드(SO)를 통해 타겟 페이지의 선택된 메모리 셀(예를 들어 MCn-1)로 전송하여 프로그램한다.
상술한 바와 같이 본원 발명의 일 실시 예에 따르면, 프로그램된 하위 비트 데이터를 센싱한 후 타겟 페이지를 소거하고 하위 비트 데이터와 상위 비트 데이터를 조합하여 프로그램함으로써, 하위 비트 프로그램 동작시의 인터피어런스에 의한 문턱 전압 변화 요소를 제거할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 프로그램 방법을 설명하기 위한 순서도이다.
도 3 및 도 5를 참조하여 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 프로그램 방법을 설명하면 다음과 같다.
1) 하위 비트(LSB) 데이터 입력(510)
메모리 셀 어레이(100) 중 타겟 페이지에 프로그램하기 위한 하위 비트 데이터를 페이지 버퍼(200)의 제1 래치(230)에 저장한다. 좀더 상세하게는 페이지 버퍼(200)와 연결된 입출력 단자(YA)를 통해 하위 비트 데이터가 제1 래치(230)로 전송되어 임시 저장된다.
2) 타겟 페이지 소거(520)
메모리 셀 어레이(100) 중 타겟 페이지에 포함된 메모리 셀들의 데이터를 소거한다. 타겟 페이지는 프로그램 동작을 수행하지 않았으나, 이전 페이지의 프로그램 동작시 발생하는 인터피어런스에 의해 메모리 셀들의 문턱 전압 값이 상승할 수 있으므로 소거 동작을 실시한다. 이때 소거 동작은 선택된 타겟 페이지의 메모리 셀들만을 소거하는 페이지 단위의 소거 동작을 실시한다. 페이지 단위의 소거 동작을 예를 들어 설명하면 다음과 같다.
먼저 타겟 페이지와 연결된 워드라인(WL<n-1>)에는 0V의 동작 전압을 인가하고, 선택된 워드라인(WL<n-1>)을 제외한 나머지 워드라인(WL<0> 내지 WL<n-2>, 및 WL<n>)에는 소거 금지 전압(약 5V)이 인가된다. 이 후, 메모리 셀 어레이(100)가 배치된 반도체 기판의 P웰에 약 18V 내지 20V의 소거 전압이 인가된다. 이로 인해 선택된 워드라인(WL<n-1>)과 연결된 메모리 셀들은 소거 전압에 의해 플로팅 게이트에 저장된 전하들이 반도체 기판으로 터널링하여 소거된다. 그러나 나머지 워드라인(WL<0> 내지 WL<n-2>, 및 WL<n>)은 반도체 기판의 P웰에 소거 전압이 인가되어도 메모리 셀의 게이트에 인가되는 소거 금지 전압에 의해 플로팅 게이트에 저장된 전하들이 터널링하지 못하여 소거 동작이 이루어지지 않는다. 이와 같은 방식으로 타겟 페이지의 메모리 셀들만을 소거할 수 있다.
3) 상위 비트 데이터 입력(530)
메모리 셀 어레이(100) 중 타겟 페이지에 프로그램하기 위한 상위 비트 데이터를 페이지 버퍼(200)의 제2 래치(240)에 저장한다. 좀더 상세하게는 페이지 버퍼(200)와 연결된 입출력 단자(YA)를 통해 상위 비트 데이터가 제2 래치(240)로 전송되어 임시 저장된다.
4) 하위 비트 데이터 및 상위 비트 데이터 프로그램(540)
제1 래치(230) 및 제2 래치(240)에 저장된 센싱된 하위 비트 데이터와 입력된 상위 비트 데이터를 조합하여 제3 래치(250)에 저장한다. 이 후, 프로그램 동작을 실시하여 제3 래치(250)에 저장된 조합 데이터를 감지 노드(SO)를 통해 타겟 페이지의 선택된 메모리 셀(예를 들어 MCn-1)로 전송하여 프로그램한다.
상술한 바와 같이 본원 발명의 일 실시 예에 따르면, 하위 비트 데이터를 페이지 버퍼에 입력한 후 타겟 페이지를 소거하고, 하위 비트 데이터와 상위 비트 데이터를 조합하여 프로그램함으로써, 하위 비트 프로그램 동작시의 인터피어런스에 의한 문턱 전압 변화 요소를 제거할 수 있다.
100 : 메모리 셀 어레이
200 : 페이지 버퍼
210 : 비트 라인 선택부
220 : 프리차지부
230 : 제1 래치
240 : 제2 래치

Claims (12)

  1. 다수의 페이지를 포함하는 메모리 셀 어레이 중 타겟 페이지에 하위 비트 데이터를 프로그램하는 단계;
    프로그램된 상기 하위 비트 데이터를 센싱하여 상기 메모리 셀 어레이와 연결된 페이지 버퍼에 저장하는 단계;
    상기 타겟 페이지를 소거하는 단계;
    상기 페이지 버퍼에 상위 비트 데이터를 입력하고, 입력된 상기 상위 비트 데이터와 상기 페이지 버퍼에 저장된 상기 하위 비트 데이터를 조합하여 프로그램 데이터를 생성하는 단계; 및
    상기 프로그램 데이터를 상기 타겟 페이지에 프로그램하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 타겟 페이지를 소거하는 단계는
    상기 타겟 페이지와 연결된 워드라인에는 소거 전압을 인가하는 동시에 상기 타겟 페이지를 제외한 나머지 페이지에 연결된 워드라인에는 상기 소거 전압보다 높은 패스 전압을 인가하고, 상기 메모리 셀 어레이가 형성된 반도체 기판의 웰 영역에 고전위의 소거 전압을 인가하는 불휘발성 메모리 장치의 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 상위 비트 데이터와 상기 하위 비트 데이터를 조합하여 상기 프로그램 데이터를 생성하는 단계는
    상기 페이지 버퍼의 제1 래치에 저장된 하위 비트 데이터를 상기 페이지 버퍼의 제3 래치로 전송하는 단계;
    상기 페이지 버퍼의 제2 래치에 저장된 상위 비트 데이터를 상기 페이지 버퍼의 상기 제3 래치로 전송하는 단계; 및
    상기 제2 래치에 저장된 데이터를 상기 프로그램 데이터로 정의하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  4. 페이지 버퍼의 제1 래치에 하위 비트 데이터를 입력하는 단계;
    상기 하위 비트 데이터를 타겟 페이지에 프로그램하는 단계;
    프로그램된 상기 하위 비트 데이터를 센싱하여 상기 페이지 버퍼의 제1 래치에 저장하는 단계;
    상기 타겟 페이지를 소거하는 단계;
    상기 페이지 버퍼의 제2 래치에 상위 비트 데이터를 입력하는 단계; 및
    상기 페이지 버퍼에 저장된 상기 하위 비트 데이터와 상기 상위 비트 데이터를 조합하여 상기 타겟 페이지에 프로그램하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  5. 제 4 항에 있어서,
    상기 타겟 페이지를 소거하는 단계는
    상기 타겟 페이지와 연결된 워드라인에는 소거 전압을 인가하는 동시에 상기 타겟 페이지를 제외한 나머지 페이지에 연결된 워드라인에는 상기 소거 전압보다 높은 패스 전압을 인가하고, 상기 메모리 셀 어레이가 형성된 반도체 기판의 웰 영역에 고전위의 소거 전압을 인가하는 불휘발성 메모리 장치의 프로그램 방법.
  6. 다수의 페이지를 포함하는 메모리 셀 어레이와 연결된 페이지 버퍼에 상기 다수의 페이지 중 타겟 페이지에 프로그램하기 위한 하위 비트 데이터를 입력하는 단계;
    상기 타겟 페이지를 소거하는 단계;
    상기 페이지 버퍼에 상위 비트 데이터를 입력하는 단계; 및
    상기 하위 비트 데이터와 상기 상위 비트 데이터를 조합하여 이를 프로그램 데이터로 상기 타겟 페이지에 프로그램하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  7. 제 6 항에 있어서,
    상기 타겟 페이지를 소거하는 단계는
    상기 타겟 페이지와 연결된 워드라인에는 소거 전압을 인가하는 동시에 상기 타겟 페이지를 제외한 나머지 페이지에 연결된 워드라인에는 상기 소거 전압보다 높은 패스 전압을 인가하고, 상기 메모리 셀 어레이가 형성된 반도체 기판의 웰 영역에 고전위의 소거 전압을 인가하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 제 6 항에 있어서,
    상기 상위 비트 데이터와 상기 하위 비트 데이터를 조합하는 단계는
    상기 페이지 버퍼의 제1 래치에 저장된 하위 비트 데이터를 상기 페이지 버퍼의 제3 래치로 전송하는 단계;
    상기 페이지 버퍼의 제2 래치에 저장된 상위 비트 데이터를 상기 페이지 버퍼의 상기 제3 래치로 전송하는 단계; 및
    상기 제2 래치에 저장된 데이터를 상기 프로그램 데이터로 정의하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  9. 페이지 버퍼의 제1 래치에 하위 비트 데이터를 입력하는 단계;
    다수의 페이지를 포함하는 메모리 셀 어레이 중 타겟 페이지를 소거하는 단계;
    상기 페이지 버퍼의 제2 래치에 상위 비트 데이터를 입력하는 단계; 및
    상기 페이지 버퍼에 저장된 상기 하위 비트 데이터와 상기 상위 비트 데이터를 조합하여 상기 타겟 페이지에 프로그램하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  10. 제 9 항에 있어서,
    상기 타겟 페이지를 소거하는 단계는
    상기 타겟 페이지와 연결된 워드라인에는 소거 전압을 인가하는 동시에 상기 타겟 페이지를 제외한 나머지 페이지에 연결된 워드라인에는 상기 소거 전압 보다 높은 패스 전압을 인가하고, 상기 메모리 셀 어레이가 형성된 반도체 기판의 웰 영역에 고전위의 소거 전압을 인가하는 불휘발성 메모리 장치의 프로그램 방법.
  11. 다수의 페이지를 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀 어레이와 연결되며, 제1, 제2, 및 제3 래치를 포함하는 페이지 버퍼를 포함하며,
    상기 페이지 버퍼는 프로그램 동작시 하위 비트 데이터를 상기 제1 래치로 입력받아 상기 메모리 셀 어레이의 타겟 페이지에 프로그램하는 단계;
    상기 타겟 페이지에 프로그램된 상기 하위 비트 데이터를 센싱하여 상기 제1 래치에 저장하는 단계;
    상기 메모리 셀 어레이 중 상기 타겟 페이지의 데이터를 소거하는 단계;
    상위 비트 데이터를 상기 제2 래치로 입력받고 이를 상기 하위 비트 데이터와 조합하여 상기 제3 래치에 프로그램 데이터를 생성하는 단계; 및
    상기 프로그램 데이터를 상기 타겟 페이지에 프로그램하는 단계를 포함하는 불휘발성 메모리 장치.
  12. 다수의 페이지를 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀 어레이와 연결되며, 제1, 제2, 및 제3 래치를 포함하는 페이지 버퍼를 포함하며,
    상기 페이지 버퍼는 프로그램 동작시 하위 비트 데이터를 상기 제1 래치로 입력받아 저장하는 단계;
    상기 메모리 셀 어레이 중 타겟 페이지의 데이터를 소거하는 단계;
    상위 비트 데이터를 제2 래치로 입력 받고 이를 상기 하위 비트 데이터와 조합하여 제3 래치에 프로그램 데이터를 생성하는 단계; 및
    상기 프로그램 데이터를 상기 타겟 페이지에 프로그램하는 단계를 포함하는 불휘발성 메모리 장치.
KR1020100066487A 2010-07-09 2010-07-09 불휘발성 메모리 소자 및 이의 프로그램 방법 KR101139095B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100066487A KR101139095B1 (ko) 2010-07-09 2010-07-09 불휘발성 메모리 소자 및 이의 프로그램 방법
JP2011151547A JP5750324B2 (ja) 2010-07-09 2011-07-08 不揮発性メモリ素子およびそのプログラム方法
US13/178,985 US8773901B2 (en) 2010-07-09 2011-07-08 Nonvolatile memory device preventing shift in threshold voltage of erase cell and program method thereof
CN201110190972.8A CN102332304B (zh) 2010-07-09 2011-07-08 非易失性存储器件及其编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066487A KR101139095B1 (ko) 2010-07-09 2010-07-09 불휘발성 메모리 소자 및 이의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20120005816A KR20120005816A (ko) 2012-01-17
KR101139095B1 true KR101139095B1 (ko) 2012-04-30

Family

ID=45439405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066487A KR101139095B1 (ko) 2010-07-09 2010-07-09 불휘발성 메모리 소자 및 이의 프로그램 방법

Country Status (4)

Country Link
US (1) US8773901B2 (ko)
JP (1) JP5750324B2 (ko)
KR (1) KR101139095B1 (ko)
CN (1) CN102332304B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102006995B1 (ko) * 2012-11-22 2019-08-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
JP5804584B1 (ja) 2014-10-30 2015-11-04 ウィンボンド エレクトロニクス コーポレーション Ｎａｎｄ型フラッシュメモリのプログラム方法
US20230125070A1 (en) * 2021-10-25 2023-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multilevel memory device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004269A (ko) * 1999-06-28 2001-01-15 김영환 플래쉬 메모리 셀 어레이 구조 및 데이터 기록 방법
KR100630535B1 (ko) * 2004-03-23 2006-09-29 에스티마이크로일렉트로닉스 엔.브이. 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
KR100866954B1 (ko) * 2006-09-29 2008-11-05 삼성전자주식회사 멀티 레벨 셀의 프로그래밍 시간을 줄일 수 있는 플래쉬메모리 장치 및 그 프로그래밍 방법
KR20080114203A (ko) * 2007-06-27 2008-12-31 주식회사 하이닉스반도체 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447886B2 (ja) * 1996-03-18 2003-09-16 株式会社東芝 不揮発性半導体記憶装置
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
US6917542B2 (en) * 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
JP4427382B2 (ja) * 2004-04-28 2010-03-03 株式会社東芝 不揮発性半導体記憶装置
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
KR100953047B1 (ko) * 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101448851B1 (ko) * 2008-02-26 2014-10-13 삼성전자주식회사 비휘발성 메모리 장치에서의 프로그래밍 방법
US7855913B2 (en) * 2008-06-10 2010-12-21 Micron Technology, Inc. Dynamically configurable MLC state assignment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004269A (ko) * 1999-06-28 2001-01-15 김영환 플래쉬 메모리 셀 어레이 구조 및 데이터 기록 방법
KR100630535B1 (ko) * 2004-03-23 2006-09-29 에스티마이크로일렉트로닉스 엔.브이. 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
KR100866954B1 (ko) * 2006-09-29 2008-11-05 삼성전자주식회사 멀티 레벨 셀의 프로그래밍 시간을 줄일 수 있는 플래쉬메모리 장치 및 그 프로그래밍 방법
KR20080114203A (ko) * 2007-06-27 2008-12-31 주식회사 하이닉스반도체 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법

Also Published As

Publication number Publication date
US8773901B2 (en) 2014-07-08
JP2012018751A (ja) 2012-01-26
JP5750324B2 (ja) 2015-07-22
KR20120005816A (ko) 2012-01-17
CN102332304A (zh) 2012-01-25
CN102332304B (zh) 2015-12-09
US20120011306A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR100853481B1 (ko) 비휘발성 메모리 소자 및 그 독출방법
KR101384316B1 (ko) 반도체 기억장치
KR102012903B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
JP2010250891A (ja) 不揮発性半導体記憶装置
JP2019053805A (ja) メモリシステム
KR20130098643A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 임베디드 메모리 시스템
JP2011014227A (ja) 不揮発性メモリ装置及びこれを利用した読出し動作方法
JP2008090997A (ja) フラッシュメモリ素子とそのプログラム方法
JP4534211B2 (ja) 信頼性が改善された多値セルメモリデバイス
KR101185552B1 (ko) 비휘발성 메모리 및 그 검증 방법
KR20130115554A (ko) 반도체 메모리 장치의 동작 방법
KR100960466B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101056876B1 (ko) 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치
KR20090054125A (ko) 플래시 메모리 장치 및 그것의 읽기 방법
US10522219B2 (en) Semiconductor memory device and method of programming multi bit data of the same
KR101139095B1 (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
CN109524043B (zh) 半导体存储装置
US8787078B2 (en) Method and apparatus for reducing read disturb in memory
KR20090086819A (ko) 플래시 메모리 장치
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
CN106024058B (zh) 半导体存储装置以及数据处理方法
JP2013161512A (ja) 不揮発性半導体記憶装置
KR20110001102A (ko) 불휘발성 메모리 소자의 프로그램 동작 방법
JP2010108548A (ja) 不揮発性半導体記憶装置とその制御方法
KR101131559B1 (ko) 비휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 8