CN102376366B - 数据写入方法及数据储存装置 - Google Patents
数据写入方法及数据储存装置 Download PDFInfo
- Publication number
- CN102376366B CN102376366B CN201010247169.9A CN201010247169A CN102376366B CN 102376366 B CN102376366 B CN 102376366B CN 201010247169 A CN201010247169 A CN 201010247169A CN 102376366 B CN102376366 B CN 102376366B
- Authority
- CN
- China
- Prior art keywords
- data
- write
- voltage
- flash memory
- preset value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种数据写入方法及数据存储装置。本数据写入方法用于一数据储存装置,该数据储存装置包括一闪存,该闪存具有多个记忆单元,且每一该等记忆单元包括多个数据位。首先,调整供该闪存编程该等数据位中的一最高有效位的多个写入电压值;接着,自一主机接收一写入数据;接着,使该闪存依据该等调整后写入电压值编程该写入数据。本发明中,通过增加目标差异位对应的写入数据对的写入电压值的差距,降低了目标差异位的数据读取错误率,从而提升闪存的数据读取的正确率,并提高数据储存装置的效能。
Description
技术领域
本发明涉及数据存储领域,更具体地说,涉及一种数据写入方法及数据存储装置。
背景技术
闪存包括单层单元(single level cell,SLC)闪存,多层单元(multilevel cell,MLC)闪存,以及三层单元(triple level cell,TLC)闪存。单层单元闪存的一个记忆单元可储存一个数据位,因此单层单元闪存的记忆单元所储存的数据型式有两种,分别为位0以及位1。多层单元闪存的一个记忆单元可储存两个数据位,因此多层单元闪存的记忆单元所储存的数据型式(data pattern)有四种,分别为数据组合00、01、10以及11。三层单元闪存的一个记忆单元可储存三个数据位,因此三层单元闪存的记忆单元所储存的数据型式有八种,分别为数据组合000、001、010、011、100、101、110、以及111。
闪存的记忆单元的电压表示其储存的数据位或数据组合,该电压称为写入电压(programming voltage)。因此,单层单元闪存的记忆单元的写入电压值有两种状态,多层单元闪存的记忆单元的写入电压值有四种状态,而三层单元闪存的记忆单元的写入电压值有八种状态。当控制器欲将数据写入至闪存的一记忆单元时,闪存会依据欲写入的数据组合将记忆单元的电压设定为多个写入电压值其中之一。当控制器欲将数据由闪存的一记忆单元读出时,闪存会量测该记忆单元的电压,并将电压与多个写入电压值比对,以决定该记忆单元储存的数据组合。
以三层单元闪存为例。第1图为将数据写入一三层单元闪存的一记忆单元的过程的示意图。三层单元闪存的记忆单元可储存三个数据位,分别为最低有效位(LSB)、中间有效位(CSB)、以及最高有效位(MSB),因此闪存依序将最低有效位、中间有效位、以及最高有效位依序写入该记忆单元。首先,闪存依据LSB位为0或1,以决定将记忆单元的电压调整到第1图中121或122的层级。接着,闪存依据CSB位为0或1,以决定将记忆单元的电压继续调整到第1图中111、112、113、或114的层级,其中各电压层级111、112、113、114分别表示记忆单元储存了数据11、01、00、以及10。最后,闪存依据MSB位为0或1,以决定将记忆单元的电压继续调整到第1图中101、102、103、104、105、106、107、或108的层级,其中各电压层级101、102、103、104、105、106、107、108分别表示记忆单元储存了数据111、011、001、101、100、000、010、以及110。
一般而言,写入电压值差距愈大,闪存愈能够精确地辨别记忆单元的数据值,而使读取数据的错误率降低。由第1图中可见,写入电压层级101、102、103、104、105、106、107、108彼此间大致距离相等。这是为了在闪存的记忆单元有限的储存电压范围内,使闪存在辨别记忆单元中储存的数据时具有较低的错误率。然而,上述的数据写入过程却有缺点存在。由第1图中可见,写入电压值101与102所对应的数据组合间的差异位为MSB位,写入电压值102与103所对应的数据组合间的差异位为CSB位。同样的,写入电压值103与104所对应的数据组合间的差异位为MSB位,写入电压值104与105所对应的数据组合间的差异位为LSB位,写入电压值105与106所对应的数据组合间的差异位为MSB位,写入电压值106与107所对应的数据组合间的差异位为CSB位,写入电压值107与108所对应的数据组合间的差异位为MSB位。亦即,差异位为MSB位的情况有4次,差异位为CSB位的情况有2次,而差异位为LSB位的情况有1次。因此,MSB位有较高的读取错误率,CSB位有中等的读取错误率,而LSB位有最低的读取错误率。这样使得闪存读取数据时,MSB位、LSB位、及CSB位的数据错误率会不均等,而错误数据会集中在MSB位,导致MSB位易发生错误修正码(error correction code)无法修正的错误。因此,需要有一种数据写入方法,能够调整写入电压值以降低MSB位的数据读取错误率,以提升闪存的整体效能。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述闪存读取数据时,MSB位、LSB位、及CSB位的数据错误率不均等,错误数据集中在MSB位,导致MSB位易发生错误修正码无法修正的错误的缺陷,提供一种数据写入方法及数据存储装置。
本发明解决其技术问题所采用的技术方案之一是:构造一种数据写入方法,其中一数据储存装置包括一闪存,该闪存具有多个记忆单元(memorycell),且每一该等记忆单元包括多个数据位。首先,调整供该闪存编程该等数据位中的一最高有效位(Most significant bit,MSB)的多个写入电压值;接着,自一主机接收一写入数据;接着,使该闪存依据该等调整后写入电压值编程该写入数据。
上述本发明所述的数据写入方法,其中该等写入电压值分别对应于该等数据位的多个数据组合,且该等写入电压值的调整使得差异位为该最高有效位的该等数据组合所对应的该等调整后写入电压值间的差距较差异位为该最高有效位的该等数据组合所对应的该等写入电压值间的差距为大。
上述本发明所述的数据写入方法,其中该等写入电压值的调整包括:
自该闪存的一缓存器读取该等写入电压值;以及
传送该等调整后写入电压值至该闪存以储存至该缓存器。
上述本发明所述的数据写入方法,其中该等写入电压值的调整包括:
由该等写入电压值所对应的该等数据组合中决定多个写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻;
决定该等写入数据对的多个差异位;以及
调整该等写入电压预设值,以使该等差异位为该最高有效位的该等写入数据对所对应的该等调整后写入电压值的差距增加。
上述本发明所述的数据写入方法,其中该闪存为一三层单元(triplelevel cell,TLC)闪存,且该等数据位包括一最低有效位(LSB)、一中间有效位(CSB)、以及该最高有效位(MSB)。
本发明解决其技术问题所采用的技术方案之二是:构造一种数据储存装置,该数据储存装置耦接至一主机,包括一闪存以及一控制器。该闪存具有多个记忆单元(memory cell),且每一该等记忆单元包括多个数据位。该控制器调整供该闪存编程该等数据位中的一最高有效位(Most significant bit,MSB)的多个写入电压值,自该主机接收一写入数据,以及使该闪存依据该等调整后写入电压值编程该写入数据。
上述本发明所述的数据储存装置,其中该等写入电压值分别对应于该等数据位的多个数据组合,且差异位为该最高有效位的该等数据组合所对应的该等调整后写入电压值间的差距较差异位为该最高有效位的该等数据组合所对应的该等写入电压值间的差距为大。
上述本发明所述的数据储存装置,其中该控制器自该闪存的一缓存器读取该等写入电压值,以及于调整该等写入电压值后传送该等调整后写入电压值至该闪存以储存至该缓存器。
上述本发明所述的数据储存装置,其中当该控制器调整该等写入电压值时,该控制器由该等写入电压值所对应的该等数据组合中决定多个写入数据对,决定该等写入数据对的多个差异位,以及调整该等写入电压预设值以使该等差异位为该最高有效位的该等写入数据对所对应的该等调整后写入电压值的差距较该等调整前写入电压值的差距增加,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻。
上述本发明所述的数据储存装置,其中该闪存为一三层单元(triplelevel cell,TLC)闪存,且该等数据位包括一最低有效位(LSB)、一中间有效位(CSB)、以及该最高有效位(MSB)。
本发明解决其技术问题所采用的技术方案之三是:构造一种数据写入方法,其中一数据储存装置包括一闪存。首先,当该数据储存装置启动后,指示该闪存读取供编程数据的多个写入电压预设值;当自该闪存接收该等写入电压预设值后,依据该等写入电压预设值所对应的多个写入数据间的多个差异位调整该等写入电压预设值,以得到多个写入电压调整值;接着,向该闪存传送该等写入电压调整值;最后,使该闪存依据该等写入电压调整值进行数据写入;其中,相较于依据该等写入电压预设值所储存的数据,该闪存依据该等写入电压调整值所储存的数据具有较低的读取错误位率。
上述本发明所述的数据写入方法,其中该等写入电压预设值的调整步骤更包括:
由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻;
决定该等写入数据对的该等差异位;
累计该等差异位的频率,并自该等差异位中选取具有最高频率的一目标差异位;以及
调整该等写入电压预设值,以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加。
上述本发明所述的数据写入方法,其中该闪存为一三层单元(triplelevel cell,TLC)闪存,且该等差异位包括该闪存的一记忆单元(memory cell)所包含的一最低有效位(LSB)、一中间有效位(CSB)、以及一最高有效位(MSB)。
上述本发明所述的数据写入方法,其中该目标差异位为该最高有效位,且该等写入电压调整值为供编程该最高有效位的写入电压值。
上述本发明所述的数据写入方法,其中该等写入电压预设值的调整步骤更包括:
由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻;
决定该等写入数据对的该等差异位;
取得该等差异位的读取错误位率;
自该等差异位中选取具有最高读取错误位率的一目标差异位;以及
调整该等写入电压预设值,以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加。
上述本发明所述的数据写入方法,其中该闪存为一三层单元(triplelevel cell,TLC)闪存,且该等差异位包括该闪存的一记忆单元(memory cell)所包含的一最低有效位(LSB)、一中间有效位(CSB)、以及一最高有效位(MSB)。
上述本发明所述的数据写入方法,其中该目标差异位为该最高有效位,且该等写入电压调整值为供编程该最高有效位的写入电压值。
上述本发明所述的数据写入方法,其中该闪存为一多层单元(multilevel cell,MLC)闪存,且该等差异位包括该闪存的一记忆单元(memory cell)所包含的一最低有效位(LSB)以及一最高有效位(MSB)。
本发明解决其技术问题所采用的技术方案之四是:构造一种数据储存装置,该数据储存装置包括一控制器以及一闪存。当该数据储存装置启动后,该控制器指示一闪存读取供编程数据的多个写入电压预设值,依据该等写入电压预设值所对应的多个写入数据间的多个差异位调整该等写入电压预设值以得到多个写入电压调整值,以及向该闪存传送该等写入电压调整值;该闪存接着依据该等写入电压调整值进行数据写入;其中,相较于依据该等写入电压预设值所储存的数据,该闪存依据该等写入电压调整值所储存的数据具有较低的读取错误位率。
上述本发明所述的数据储存装置,其中当该控制器调整该等写入电压预设值时,该控制器由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,决定该等写入数据对的该等差异位,累计该等差异位的频率,自该等差异位中选取具有最高频率的一目标差异位,以及调整该等写入电压预设值以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻。
上述本发明所述的数据储存装置,其中其中该闪存为一三层单元(triple level cell,TLC)闪存,且该等差异位包括该闪存的一记忆单元(memory cell)所包含的一最低有效位(LSB)、一中间有效位(CSB)、以及一最高有效位(MSB)。
上述本发明所述的数据储存装置,其中当该控制器调整该等写入电压预设值时,该控制器由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,决定该等写入数据对的该等差异位,取得该等差异位的读取错误位率,自该等差异位中选取具有最高读取错误位率的一目标差异位,以及调整该等写入电压预设值以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻。
上述本发明所述的数据储存装置,其中该闪存为一三层单元(triplelevel cell,TLC)闪存,且该等差异位包括该闪存的一记忆单元(memory cell)所包含的一最低有效位(LSB)、一中间有效位(CSB)、以及一最高有效位(MSB)。
上述本发明所述的数据储存装置,其中该闪存为一多层单元(multilevel cell,MLC)闪存,且该等差异位包括该闪存的一记忆单元(memory cell)所包含的一最低有效位(LSB)以及一最高有效位(MSB)。
实施本发明的数据写入方法及数据存储装置,具有以下有益效果:通过增加目标差异位对应的写入数据对的写入电压值的差距,降低了目标差异位的数据读取错误率,从而提升闪存的数据读取的正确率,并提高数据储存装置的效能。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1为将数据写入一三层单元闪存的一记忆单元的过程的示意图;
图2为依据本发明的数据储存装置的区块图;
图3为依据本发明的将数据写入闪存的方法的流程图;
图4为依据本发明的写入电压预设值的调整方法的流程图;
图5为依据本发明所产生的写入电压调整值的示意图;
图6为图1与图5的写入电压值调整前后的比较示意图;
图7A显示依据图1中调整前的写入电压预设值所编程的数据的读取错误位数分布;
图7B显示依据图5中调整后的写入电压调整值所编程的数据的读取错误位数分布;
图8为依据本发明的写入电压预设值的调整方法的另一实施例的流程图;
图9A为闪存依据图1中调整前的写入电压预设值进行多次写入的每1KB数据的读取错误位数目的示意图;以及
图9B为闪存依据图5中调整后的写入电压调整值进行多次写入的每1KB数据的读取错误位数目的示意图。
【主要组件符号说明】
在图2中,202为主机;204为数据储存装置;212为控制器;214为闪存;221,222,...,22K为区块;230为写入电压值缓存器。
具体实施方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举数较佳实施例,并配合所附图示,作详细说明如下:
图2为依据本发明的数据储存装置204的区块图。数据储存装置204耦接至一主机202。于一实施例中,数据储存装置204包括一控制器212以及一闪存214。控制器212依据主机202发送的命令将数据写入闪存214,以及自闪存214读取数据。闪存214包括多个区块221-22K,以供储存数据。闪存214可为多层单元(multi level cell,MLC)闪存,或三层单元(triplelevel cell,TLC)闪存。闪存214更包括一写入电压值缓存器230,以供储存多个写入电压值。当控制器212向闪存214发送写入命令及写入数据后,闪存214便会依据写入数据的内容,将储存写入数据的区块的记忆单元的电压编程为写入电压值缓存器230中所储存的写入电压值。因此,控制器212可藉调整写入电压值缓存器230中所储存的写入电压值,以更改闪存214的所有区块的记忆单元的写入电压值。
图3为依据本发明的将数据写入闪存214的方法300的流程图。首先,数据储存装置204启动(步骤302)。接着,控制器212指示闪存214自写入电压值缓存器230读取供编程数据的多个写入电压预设值(步骤304)。接着,闪存214依据控制器212的指示自写入电压值缓存器230读取该等写入电压预设值,并向控制器212传送该等写入电压预设值(步骤306)。接着,控制器212调整该等写入电压预设值,以得到多个写入电压调整值(步骤308)。此时,控制器212依据该等写入电压预设值所对应的写入数据彼此间的差异位,以调整该等写入电压预设值。以图1的实施例为例,闪存214为三层单元闪存,写入电压预设值102、103、104、105、106、107、108分别对应至写入数据011、001、101、100、000、010、以及110,而控制器212分析写入数据011、001、101、100、000、010、以及110两两间的差异位为MSB位、CSB位、或LSB位,以进行该等写入电压预设值的调整。当闪存214为多层单元闪存时,控制器212分析写入数据01、00、10、11两两间的差异位为MSB位或LSB位,以进行该等写入电压预设值的调整。
写入电压预设值的调整的详细步骤,将分别以图4与图8进行说明。接着,控制器212向闪存214传送该等写入电压调整值(步骤310)。接着,闪存214将该等写入电压调整值储存至该写入电压值缓存器230(步骤312)。接着,闪存214依据写入电压值缓存器230中储存的该等写入电压调整值进行数据写入(步骤314)。亦即,当闪存214由控制器212收到写入数据,闪存214会依据写入数据的内容,将储存写入数据的区块的记忆单元的电压改变为该等写入电压调整值。
图4为依据本发明的写入电压预设值的调整方法400的流程图。首先,控制器212决定多个写入电压预设值所对应的多个写入数据中写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻(步骤402)。以图1的实施例为例,写入数据对包括(A)写入数据111及011,其对应的写入电压预设值101、102彼此相邻,(B)写入数据011及001,其对应的写入电压预设值102、103彼此相邻,(C)写入数据001及101,其对应的写入电压预设值103、104彼此相邻,(D)写入数据101及100,其对应的写入电压预设值104、105彼此相邻,(E)写入数据100及000,其对应的写入电压预设值105、106彼此相邻,(F)写入数据000及010,其对应的写入电压预设值106、107彼此相邻,以及(G)写入数据010及110,其对应的写入电压预设值107、108彼此相邻。
接着,控制器212决定该等相邻的写入数据对的差异位(步骤404)。例如,写入数据对(A)111及011的差异位为MSB位,写入数据对(B)011及001的差异位为CSB位,写入数据对(C)001及101的差异位为MSB位,写入数据对(D)101及100的差异位为LSB位,写入数据对(E)100及000的差异位为MSB位,写入数据对(F)000及010的差异位为CSB位,而写入数据对(G)010及110的差异位为MSB位。接着,控制器212决定该等差异位中频率最高的一目标差异位(步骤406)。由上述多个差异位中,出现频率由高而低分别为MSB位(4次)、CSB位(2次)、LSB位(1次),因此控制器212选取MSB位为目标差异位。接着,控制器212调整该等写入电压预设值,以使该目标差异位所对应的写入数据对所对应的写入电压调整值的差距增加(步骤408)。图5为依据本发明所产生的写入电压调整值的示意图。于图1中差异位为MSB位的写入数据对为(A)111及011、(C)001及101、(E)100及000、(G)010及110,因此,于图5中控制器212将增加写入数据对(A)对应的写入电压调整值501与502的差距、写入数据对(C)对应的写入电压调整值503与504的差距、写入数据对(A)对应的写入电压调整值505与506的差距、以及写入数据对(A)对应的写入电压调整值507与508的差距。最后,控制器212向闪存214传送该等写入电压调整值(步骤410)。
依据方法400,控制器212会增加出现频率最高的差异位所对应的写入数据对的写入电压值的差距。这是因为出现频率最高的目标差异位的数据读取错误率较高,而增加目标差异位对应的写入数据对的写入电压值的差距可降低目标差异位的数据读取错误率,从而提升闪存214的数据读取的正确率,并提高数据储存装置204的效能。图6为图1与图5的写入电压值调整前后的比较示意图。差异位为MSB位的写入数据对,于图1中对应的调整前写入电压值为(-1V,0.7V)、(1.5V,2.3V)、(2.9V,3.7V)、(4.4V,5.2V),因此调整前写入电压值差距分别为1.7V,0.8V、0.8V、0.7V。差异位为MSB位的写入数据对,于图5中对应的调整后写入电压值为(-1V,0.7V)、(1.2V,2.3V)、(2.7V,3.7V)、(4.1V,5.2V),因此调整后写入电压值差距分别为1.7V,1.1V、1.0V、1.1V。因此,大部份差异位为MSB位的写入数据对的调整后写入电压值差距都较调整前写入电压值差距为增加。
图7A显示依据图1中调整前的写入电压预设值所编程的数据的读取错误位数分布。一般而言,MSB位、CSB位、以及LSB位分别储存于三层单元闪存的最弱分页(very weak page)、弱分页(weak page)、以及强分页(strongpage)。由图7A中可见,当对闪存进行数据读取时,闪存的各页的错误位数并不均等,且具有高错误位数目的页集中于储存MSB位的最弱分页。此外,储存MSB位的最弱分页的错误位数目非常高,许多页的错误位数目均超过30位,可能导致错误更正码无法修正数据的后果。图7B显示依据图5中调整后的写入电压调整值所编程的数据的读取错误位数分布。由图7B中可见,当对闪存进行数据读取时,闪存的各页的错误位数较为平均,且具有高错误位数目的页分散于储存LSB位的强分页、储存CSB位的弱分页、以及储存MSB位的最弱分页。此外,几乎所有页的错误位数目均低于30位,而可被错误更正码修正,而产生正确的数据。因此,依据写入电压调整值编程写入数据的闪存214具有较习知技术为高的数据正确性及效能。
图8为依据本发明的写入电压预设值的调整方法800的另一实施例的流程图。除了步骤805、806外,方法800与图4的方法400大致相同,皆为供实施图3的步骤308的详细流程。首先,控制器212决定多个写入电压预设值所对应的多个写入数据中写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻(步骤802)。接着,控制器212决定该等相邻的写入数据对的差异位(步骤804)。接着,控制器212取得该等差异位的读取错误位率(步骤805)。例如,该等差异位可为MSB位、CSB位、以及LSB位,而依据图7A可知储存MSB位的页的读取错误位率较储存CSB位以及LSB位的页的读取错误位率为高。接着,控制器212决定该等差异位中读取错误位率最高的一目标差异位(步骤806)。因此,控制器212决定目标差异位为具有最高读取错误率的MSB位。接着,控制器212调整该等写入电压预设值,以使该目标差异位所对应的写入数据对所对应的写入电压调整值的差距增加(步骤808)。因此依据方法800所产生的写入电压调整值与依据方法400所产生的写入电压调整值相同。最后,控制器212向闪存214传送该等写入电压调整值(步骤810)。
图9A为闪存依据图1中调整前的写入电压预设值进行多次写入的每1KB数据的读取错误位数目的示意图。数据的读取错误位数目会随着数据写入闪存的次数增加而升高。假设错误更正码的更正能力为每1KB数据更正24位,则大约在数据写入次数达到4000次后,数据的读取错误位数目会无法被错误更正码更正。因此,依据调整前的写入电压预设值进行写入的闪存的寿命(block endurance)约为4000次。图9B为闪存依据图5中调整后的写入电压调整值进行多次写入的每1KB数据的读取错误位数目的示意图。假设错误更正码的更正能力同样为每1KB数据更正24位,则大约在数据写入次数达到8000次后,数据的读取错误位数目才会无法被错误更正码更正。因此,依据调整前的写入电压预设值进行写入的闪存的寿命(block endurance)约为8000次,较写入电压值调整前约提高了一倍。因此,依据写入电压调整值编程写入数据的闪存214具有较习知技术为长的内存寿命及效能。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此项技术者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
以上所述仅为本发明的实施例,并不用以限制本发明,凡在本发明的精神和原则内所作的任何修改、等同替换或改进等,均应包含在本发明的保护范围内。
Claims (13)
1.一种数据写入方法,用于一数据储存装置,该数据储存装置包括一闪存,该闪存具有多个记忆单元,且每一该等记忆单元包括多个数据位,其特征在于,该方法包括下列步骤:
调整供该闪存编程该等数据位中的一最高有效位的多个写入电压值;
自一主机接收一写入数据;以及
使该闪存依据该等调整后写入电压值编程该写入数据;
其中该等写入电压值分别对应于该等数据位的多个数据组合,且该等写入电压值的调整使得差异位为该最高有效位的该等数据组合所对应的该等调整后写入电压值间的差距较差异位为该最高有效位的该等数据组合所对应的该等写入电压值间的差距为大;
其中该等写入电压值的调整包括:
由该等写入电压值所对应的该等数据组合中决定多个写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻;
决定该等写入数据对的多个差异位;以及
调整该等写入电压预设值,以使该等差异位为该最高有效位的该等写入数据对所对应的该等调整后写入电压值的差距增加。
2.根据权利要求1所述的数据写入方法,其特征在于,其中该等写入电压值的调整包括:
自该闪存的一缓存器读取该等写入电压值;以及
传送该等调整后写入电压值至该闪存以储存至该缓存器。
3.根据权利要求1所述的数据写入方法,其特征在于,其中该闪存为一三层单元闪存,且该等数据位包括一最低有效位、一中间有效位、以及该最高有效位。
4.一种数据储存装置,耦接至一主机,其特征在于,包括:
一闪存,具有多个记忆单元,且每一该等记忆单元包括多个数据位以及
一控制器,调整供该闪存编程该等数据位中的一最高有效位的多个写入电 压值,自该主机接收一写入数据,以及使该闪存依据该等调整后写入电压值编程该写入数据;
其中该等写入电压值分别对应于该等数据位的多个数据组合,且差异位为该最高有效位的该等数据组合所对应的该等调整后写入电压值间的差距较差异位为该最高有效位的该等数据组合所对应的该等写入电压值间的差距为大;
其中当该控制器调整该等写入电压值时,该控制器由该等写入电压值所对应的该等数据组合中决定多个写入数据对,决定该等写入数据对的多个差异位,以及调整该等写入电压预设值以使该等差异位为该最高有效位的该等写入数据对所对应的该等调整后写入电压值的差距较该等调整前写入电压值的差距增加,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻。
5.根据权利要求4所述的数据储存装置,其特征在于,其中该控制器自该闪存的一缓存器读取该等写入电压值,以及于调整该等写入电压值后传送该等调整后写入电压值至该闪存以储存至该缓存器。
6.根据权利要求4所述的数据储存装置,其特征在于,其中该闪存为一三层单元闪存,且该等数据位包括一最低有效位、一中间有效位、以及该最高有效位。
7.一种数据写入方法,用于一数据储存装置,该数据储存装置包括一闪存,其特征在于,该方法包括下列步骤:
当该数据储存装置启动后,指示该闪存读取供编程数据的多个写入电压预设值;
当自该闪存接收该等写入电压预设值后,依据该等写入电压预设值所对应的多个写入数据间的多个差异位调整该等写入电压预设值,以得到多个写入电压调整值;
向该闪存传送该等写入电压调整值;以及
使该闪存依据该等写入电压调整值进行数据写入;
其中,相较于依据该等写入电压预设值所储存的数据,该闪存依据该等写入电压调整值所储存的数据具有较低的读取错误位率;
其中该等写入电压预设值的调整步骤包括:
由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻;
决定该等写入数据对的该等差异位;
累计该等差异位的频率,并自该等差异位中选取具有最高频率的一目标差异位;以及
调整该等写入电压预设值,以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加;
或者:
由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻;
决定该等写入数据对的该等差异位;
取得该等差异位的读取错误位率;
自该等差异位中选取具有最高读取错误位率的一目标差异位;以及
调整该等写入电压预设值,以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加。
8.根据权利要求7所述的数据写入方法,其特征在于,其中该闪存为一三层单元闪存,且该等差异位包括该闪存的一记忆单元所包含的一最低有效位、一中间有效位、以及一最高有效位。
9.根据权利要求8所述的数据写入方法,其特征在于,其中该目标差异位为该最高有效位,且该等写入电压调整值为供编程该最高有效位的写入电压值。
10.根据权利要求7所述的数据写入方法,其特征在于,其中该闪存为一多层单元闪存,且该等差异位包括该闪存的一记忆单元所包含的一最低有效位以及一最高有效位。
11.一种数据储存装置,其特征在于,包括:
一控制器,当该数据储存装置启动后,指示一闪存读取供编程数据的多个写入电压预设值,依据该等写入电压预设值所对应的多个写入数据间的多个差异位调整该等写入电压预设值以得到多个写入电压调整值,以及向该闪存传送 该等写入电压调整值;以及
该闪存,耦接至该控制器,依据该等写入电压调整值进行数据写入;
其中,相较于依据该等写入电压预设值所储存的数据,该闪存依据该等写入电压调整值所储存的数据具有较低的读取错误位率;
其中当该控制器调整该等写入电压预设值时,该控制器由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,决定该等写入数据对的该等差异位,累计该等差异位的频率,自该等差异位中选取具有最高频率的一目标差异位,以及调整该等写入电压预设值以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻;
或者当该控制器调整该等写入电压预设值时,该控制器由该等写入电压预设值所对应的该等写入数据中决定多个写入数据对,决定该等写入数据对的该等差异位,取得该等差异位的读取错误位率,自该等差异位中选取具有最高读取错误位率的一目标差异位,以及调整该等写入电压预设值以使该目标差异位所对应的该等写入数据对所对应的该等写入电压调整值的差距增加,其中该等写入数据对的写入数据所对应的写入电压预设值彼此相邻。
12.根据权利要求11所述的数据储存装置,其特征在于,其中该闪存为一三层单元闪存,且该等差异位包括该闪存的一记忆单元所包含的一最低有效位、一中间有效位、以及一最高有效位。
13.根据权利要求11所述的数据储存装置,其特征在于,其中该闪存为一多层单元闪存,且该等差异位包括该闪存的一记忆单元所包含的一最低有效位以及一最高有效位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010247169.9A CN102376366B (zh) | 2010-08-06 | 2010-08-06 | 数据写入方法及数据储存装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010247169.9A CN102376366B (zh) | 2010-08-06 | 2010-08-06 | 数据写入方法及数据储存装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102376366A CN102376366A (zh) | 2012-03-14 |
CN102376366B true CN102376366B (zh) | 2014-08-27 |
Family
ID=45794837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010247169.9A Active CN102376366B (zh) | 2010-08-06 | 2010-08-06 | 数据写入方法及数据储存装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102376366B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013108456B4 (de) * | 2012-08-08 | 2024-03-07 | Samsung Electronics Co., Ltd. | Nichtflüchtige Speichervorrichtung und Programmierverfahren |
TWI533305B (zh) * | 2014-02-10 | 2016-05-11 | 慧榮科技股份有限公司 | 將資料寫入至快閃記憶體的方法及相關的記憶裝置與快閃記憶體 |
JP2017216025A (ja) * | 2016-05-31 | 2017-12-07 | 東芝メモリ株式会社 | 半導体記憶装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101261879A (zh) * | 2007-01-10 | 2008-09-10 | 三星电子株式会社 | 用于减少编程错误的多位闪存设备的编程方法 |
CN101345086A (zh) * | 2007-06-28 | 2009-01-14 | 三星电子株式会社 | 包括多电平单元的非易失性存储器设备和系统及方法 |
US7649793B1 (en) * | 2006-05-04 | 2010-01-19 | Marvell International Ltd. | Channel estimation for multi-level memories using pilot signals |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100953047B1 (ko) * | 2007-12-28 | 2010-04-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 동작 방법 |
-
2010
- 2010-08-06 CN CN201010247169.9A patent/CN102376366B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7649793B1 (en) * | 2006-05-04 | 2010-01-19 | Marvell International Ltd. | Channel estimation for multi-level memories using pilot signals |
CN101261879A (zh) * | 2007-01-10 | 2008-09-10 | 三星电子株式会社 | 用于减少编程错误的多位闪存设备的编程方法 |
CN101345086A (zh) * | 2007-06-28 | 2009-01-14 | 三星电子株式会社 | 包括多电平单元的非易失性存储器设备和系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102376366A (zh) | 2012-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI462104B (zh) | 資料寫入方法及資料儲存裝置 | |
US8386860B2 (en) | Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller | |
US8510637B2 (en) | Data reading method, memory storage apparatus and memory controller thereof | |
US8832526B2 (en) | Data reading method, memory controller, and memory storage device | |
TWI447731B (zh) | 資料讀取方法、記憶體儲存裝置及其控制器 | |
KR101891378B1 (ko) | 메모리 블록에 대한 프로그래밍 단계 사이즈를 조정하는 시스템 및 방법 | |
US20110075478A1 (en) | Nonvolatile memory device and system, and method of programming a nonvolatile memory device | |
US20110317488A1 (en) | Data reading method and control circuit and memory controller using the same | |
CN106935260A (zh) | 快闪存储器的数据读取方法和系统 | |
CN102543196B (zh) | 数据读取方法、存储器储存装置及其控制器 | |
CN106569735B (zh) | 数据储存装置及数据维护方法 | |
CN102693758B (zh) | 数据读取方法、存储器储存装置及其存储器控制器 | |
CN103680629A (zh) | 存储器的操作方法及具有该存储器的集成电路 | |
US20160247561A1 (en) | Memory controller, nonvolatile semiconductor memory device and memory system | |
US10629289B2 (en) | Solid state storage device and control method with prediction model to increase read speed | |
WO2013130206A1 (en) | System and method of determining a programming step size for a word line of a memory | |
CN102376366B (zh) | 数据写入方法及数据储存装置 | |
CN105280224A (zh) | 用以降低编程干扰的存储器装置及其编程方法 | |
CN107863128A (zh) | 一种多级闪存单元纠错方法、系统、装置及可读存储介质 | |
US9396804B1 (en) | Memory programming method, memory control circuit unit and memory storage apparatus | |
CN110390987A (zh) | 一种数据加速重读的方法以及存储设备 | |
KR20130102397A (ko) | 플래시 메모리 및 플래시 메모리에서의 리드 방법 | |
CN102298972B (zh) | 快闪记忆体的资料读取方法 | |
CN110322907A (zh) | 3d闪存中阈值电压的调整方法、系统以及3d闪存 | |
US20210020251A1 (en) | Method and apparatus for determining a reference voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |