CN101261879A - 用于减少编程错误的多位闪存设备的编程方法 - Google Patents

用于减少编程错误的多位闪存设备的编程方法 Download PDF

Info

Publication number
CN101261879A
CN101261879A CNA2008100951073A CN200810095107A CN101261879A CN 101261879 A CN101261879 A CN 101261879A CN A2008100951073 A CNA2008100951073 A CN A2008100951073A CN 200810095107 A CN200810095107 A CN 200810095107A CN 101261879 A CN101261879 A CN 101261879A
Authority
CN
China
Prior art keywords
voltage
threshold voltage
distribution
distributes
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100951073A
Other languages
English (en)
Other versions
CN101261879B (zh
Inventor
李承宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101261879A publication Critical patent/CN101261879A/zh
Application granted granted Critical
Publication of CN101261879B publication Critical patent/CN101261879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/08—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for statics or dynamics
    • G09B23/12—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for statics or dynamics of liquids or gases
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/26—Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for molecular structures; for crystallography
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B25/00—Models for purposes not provided for in G09B23/00, e.g. full-sized devices for demonstration purposes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Educational Technology (AREA)
  • Educational Administration (AREA)
  • Business, Economics & Management (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Read Only Memory (AREA)

Abstract

一种通过从第一分布到第二分布选择性地改变存储器单元的阈值电压分布、编程闪存设备的多个存储器单元的方法，所述方法包括：选择至少一个要编程的存储器单元；以及编程所述至少一个选择的存储器单元到高于验证电压的电压，其中所述验证电压是包括在第一分布中的各阈值电压之一，或者高于包括在第一分布中的各阈值电压。

Description

用于减少编程错误的多位闪存设备的编程方法
技术领域
本发明的各实施例涉及一种半导体存储器设备，尤其涉及一种可由多位闪存设备使用的编程方法。
背景技术
半导体存储器设备通常分类为易失性半导体存储器设备和非易失性半导体存储器设备。易失性半导体存储器设备具有相对快的读/写速度，但是当外部电源中断时丢失存储的数据。非易失性半导体存储器设备即使没有外部电源也保留存储的数据。因此，非易失性半导体存储器设备用来存储那些不管是否有电源都必须保留的数据。非易失性半导体存储器设备的示例包括掩模只读存储器(MROM)、可编程只读存储器(PROM)、可擦可编程只读存储器(EPROM)、以及电可擦可编程只读存储器(EEPROM)。
通常，因为MROM、PROM和EPROM的擦除和写操作相对困难，所以普通用户不能更新存储器数据。擦除和写操作可以使用EEPROM电实现。因此，EEPROM通常更广泛地用在系统编程或辅助存储器设备中，它们需要持续更新。闪速EEPROM通常具有比其他类型的EEPROM更高的集成度。因此，闪速EEPROM可能对于大容量辅助存储器设备是有利的。更具体地，NAND型闪速EEPROM(在下文中，称为NAND闪存)通常可以实现比其他类型的闪速EEPROM更高的集成度。
当1位数据被存储在存储器单元中时，存储器单元具有对应于数据“1”和数据“0”的两个阈值电压分布之一。另一方面，当2位数据被存储在存储器单元中时，存储器单元被编程为包括在四个阈值电压分布之一中的阈值电压。同样地，当3位数据被存储在存储器单元中时，存储器单元编程为包括在八个阈值电压分布之一中的阈值电压。用于在一个存储器单元中存储4位数据的多种技术正在被开发。
通常，存储多位数据的存储器单元具有多个阈值电压状态之一。因此，在使用一般编程方案和一般电路技术的多位闪存设备中，难以在各阈值电压状态之间提供足够的读取余量(margin)。多位闪存单元可以具有对应于在有限的阈值电压范围内存储的k位的2k个阈值电压状态。就是说，多位闪存单元可以被密集地编程，以便包括对应于在有限的阈值电压范围内存储的k位的2k个阈值电压状态。因此，必须减少多位闪存单元的各阈值电压状态之间的间隔(即，读取余量)。
例如，为了存储4位数据，多位存储器单元中的每个编程操作的阈值电压分布可以具有16个阈值电压状态。为了编程4位数据，数据可以基于4页顺序地输入存储器单元。更具体地，例如在第三页数据被编程后，存储器单元可以具有八个阈值电压分布0到7之一。通过从第三页数据的编程产生的阈值电压分布0到7，第四页数据可以编程为对应于第四页数据的各位值的阈值电压分布。在第三页数据的编程后，如果第四页数据对应于逻辑“1”，则存储器单元可以被设置为编程禁止。设置为编程禁止的存储器单元的阈值电压在第四页数据的编程后不可以改变。另一方面，如果第四页数据是逻辑“0”，则存储器单元的阈值电压可以被编程为状态8。这样，当第四页数据是逻辑“0”时，在编程第三页数据后分别属于阈值电压状态0到7的存储器单元的各阈值电压，通过编程操作分别变成阈值电压状态8到15。
在编程操作后，编程为阈值电压状态8到15的存储器单元可以被编程验证。编程验证操作可以按照阈值电压状态8到15的排列顺序执行。例如，验证读取操作可以顺序地执行来检测存储器单元是否被编程为状态10到15。通过对每个状态的验证读取操作确定为编程通过的存储器单元可以被设置为编程禁止。通过验证读取操作确定为编程失败的存储器单元可以被设置为重新编程。
图1图示在多位存储器单元编程操作期间可能出现的电荷损失问题的图。
图1图示由第三页数据的编程创建的阈值电压分布30和35、以及由第四页数据的编程创建的阈值电压分布40和60。在正常情况下，阈值电压分布55应该以阈值电压分布50的形式创建。然而，闪存设备可能包括在沟道和浮动栅极之间的绝缘层中具有缺陷的存储器单元。此外，由于通过劣化或热温压(HTS)的浮动栅极的电荷损耗，存储器单元的阈值电压可以被减少。
因此，可以通过第三页数据的编程创建异常的阈值电压分布55，而不是正常阈值电压分布50。特别地，由于电荷损耗，可能存在其阈值电压减少低于对应于状态9的第一验证电压Vpre2的存储器单元。这样的存储器单元具有包括在分布70内的阈值电压。第三页数据被编程为对应于分布70的阈值电压的存储器单元在第四页数据编程之后可能具有2位误差。也就是说，对应于分布70的存储器单元包括根据第四页数据的编程应该编程为数据
“0101”的存储器单元。然而，在第四页数据的编程操作期间，在一次编程循环后可以将包括在分布70中的存储器单元设置为编程禁止。也就是说，因为包括在分布70中的存储器单元具有在第一验证电压Vpre2和第二验证电压Vfy2之间的阈值电压，所以它们被确定为编程通过，然后被设置为编程禁止。此时，设置为编程禁止的存储器单元的阈值电压固定在分布70中。因此，必须被编程为数据“0101”的存储器单元的阈值电压在对应于数据“0011”的阈值电压范围内(Vfy2≤Vth≤Vpre2)。因此，根据第四页数据的编程，包括在分布70中的存储器单元包括应该编程为数据“0101”但是代替具有对应于数据“0011”的阈值电压的存储器单元。从数据“0011”和数据“0101”的比较中可见，这样的存储器单元有2位误差。
图2图示了在(例如，第四页数据)编程后可能出现的过编程问题的图。
参照图2，根据第三页数据的编程，存储器单元的阈值电压形成阈值电压分布30和50。分布30(或状态1)对应于3位数据“011”。分布50(或状态2)对应于3位数据“101”。通过第四页数据的编程，包括在分布30中的存储器单元具有分布30和40之一的阈值电压。通过第四页数据的编程，包括在分布50中的正常存储器单元有分布50和60之一的阈值电压。由第四页数据的编程产生的阈值电压分布40通过过编程存储器单元可以以阈值电压分布45的形式创建。阈值电压分布45包括第一验证电压Vpre2用于验证对阈值电压分布40的编程，以及超过第二验证电压Vfy2的阈值电压分布80。对应于分布80的存储器单元是必须被编程为数据“0011”的存储器单元。然而，通过第四页数据的编程验证操作，对应于分布80的存储器单元没有被设置为编程禁止。相反地，包括在分布80中的存储器单元是被误解为包括在分布50中的存储器单元，因此，能够编程为对应于数据“0101”的阈值电压分布60。
如参照图1和2的所述，在第四页数据编程操作后由于电荷损耗或过编程，存储器单元可能具有至少2位误差。这种误差导致在使用来自阈值电压分布的参考值(例如，分布的平均值)的相对间隔执行读取操作(碎片读取)的存储器设备上的大负荷。这种误差(例如，2位误差)可能导致读取操作中纠错的负荷。当由编程操作产生的阈值电压有相对大的间隔时，即使误差小于2位误差也可能导致根据软判断执行的读取操作上的大负荷。
如上所述，多位闪存设备中的存储器单元应该被控制来具有对应于要存储的数据的阈值电压分布之间的小间隔。对于密集的阈值电压分布编程电压的步长大小可以减少，但是步长大小的减少极大地降低编程速度。
需要用于解决由于如例如具有密集阈值电压分布的多位闪存设备中的电荷损耗和过编程的问题的(各)技术。
发明内容
因此本发明的各实施例贯注于半导体存储器设备，尤其贯注于由多位闪存设备使用的编程方法，其本质上克服了由于相关技术的限制和缺点的一个或多个问题。
因此本发明的实施例的一个特征是提供可由多位闪存设备使用的编程方法，其可以减少由于电荷损耗和过编程生成的编程误差。
本发明的至少一个上述和其它特征以及优点可以通过提供的方法实现，该方法通过选择性地从第一分布到第二分布改变闪存设备的多个存储器单元的阈值电压分布对其编程，该方法包括选择至少一个要编程的存储器单元，并编程至少一个选择的存储器单元到比验证电压更高的电压，其中验证电压是包括在第一分布中的各阈值电压之一或者高于包括在第一分布中的各阈值电压。
验证电压可以是包括在第一分布中各阈值电压之一或者是该第一分布的最大电压。第一分布和第二分布之间的间隔可以小于在在前的页数据编程期间定义的第二分布和第三分布之间的间隔，在在前的页数据编程期间，第一分布可以对应于第一状态，并且第三分布对应于紧接着第一状态的第二状态。验证电压可以是第二验证电压，并且在第二验证电压和第一分布的最大电压之间的第一电压差，可以小于第二分布的最大电压和相应的第一验证电压之间的第二电压差，第一验证电压可以对应于在在前的页数据编程期间定义的第一分布的电压和第三分布的电压之间的电压，并且在在前的页数据编程期间，第一分布可以对应于第一状态并且第三分布对应于紧接着第一状态的第二状态。
至少2个或更多多位数据可以存储在闪存设备的一个存储器单元中。第二分布可以通过在多位数据中页数据的编程创建。第二分布可以通过在多位数据中最高有效位(MSB)页数据的编程创建。闪存设备还可以包括存储器单元，在当至少一个存储器单元被编程来从第一分布到第二分布改变其阈值电压分布期间，该存储器单元从第三分布编程到高于第二分布的第四分布。
第一分布和第二分布之间的间隔可以不同于第二分布和第三分布之间的间隔。第一分布和第二分布之间的间隔可以小于第二分布和第三分布之间的间隔。可以设置验证电压使得第一分布和第二分布之间的间隔不同于第二分布和第三分布之间的间隔。
本发明的至少一个上述和其他的特征以及优点可以通过提供一种编程多位闪存设备的方法来分别实现，该多位闪存设备包括存储器单元，其具有包括在多个电压分布状态之一中的阈值电压，该方法包括编程存储器单元使得其阈值电压从初始状态改变，并且验证阈值电压是否已经被编程高于对应于目标状态的验证电压的电压，其中验证电压是包括在初始状态内的各阈值电压之一或高于包括在初始状态内的各阈值电压。
各电压分布状态之间的电压间隔可以被设置为相互不同。目标状态可以是通过存储在存储器单元中的多位数据一位的编程创建的阈值电压分布。目标状态可以通过在多位数据中最高有效位(MSB)页数据的编程来创建。初始状态可以通过在多位数据中最低有效位(LSB)页数据的编程来创建。验证阈值电压是否已经被编程为高于对应于目标状态的验证电压的电压，该验证可以包括执行第一验证操作，用于验证存储器单元的阈值电压是否已经包括在初始状态或目标状态中，并且执行第二验证操作，用于验证阈值电压是否已经被编程为高于验证电压的电压。
执行第一验证操作可以包括提供初步验证电压到存储器单元的字线。初步验证电压可能高于对应于目标状态的阈值电压分布的最大电压。
本发明的至少一个上述和其它特征以及优点可以通过提供闪存设备来分别实现，所述闪存设备包括：多个存储器单元，其具有对应于多位数据的多个状态之一的阈值电压；页缓冲器块，其耦合到存储器单元的位线并且被配置来执行读取/编程操作；高压发生器，其配置来提供编程电压或编程验证电压到被选择的存储器单元的字线；以及控制器，其配置来在多位数据的一个单元的编程验证操作期间，控制高压发生器或页缓冲器块，以便验证选择的存储器单元阈值电压是否已经在多个状态中从第一状态编程到第二状态，其中编程验证电压是包括在第一状态中的各阈值电压之一或高于包括在第一状态中的各阈值电压。
在当编程选择的存储器单元使得阈值电压从第一分布改变到第二分布期间的时间段，编程控制器可以控制高压发生器或页缓冲器块，使得多个存储器单元的一些从第三分布编程到高于第二分布的第四分布。
第一分布和第二分布之间的间隔可以不同于第二分布和第三分布之间的间隔。第一分布和第二分布之间的间隔可以小于第二分布和第三分布之间的间隔。
可以设置编程验证电压，使得第一分布和第二分布之间的间隔不同于第二分布和第三分布之间的间隔。编程验证电压可以包括第一验证电压和第二验证电压，用于检测是否已经将选择的存储器单元编程为第二状态。
多位数据可以具有2个或更多位。一个单元可以是设置在闪存中的页单元。多位数据的各位可以通过页地址指定并且基于页被编程。一个单元是多位数据中最高有效位(MSB)页数据。
当最高有效位(MSB)页数据为逻辑“0”时，对应于第二状态的阈值电压可以是被编程的阈值电压。一个单元可以是通过闪存设备的Y地址被编程的数据单元。多个存储器单元可以是NAND型闪存单元。多个存储器单元可以是NOR型闪存单元。
附图说明
通过参照附图对其示例性实施例的具体描述，本发明的上述和其它特征及优点对本领域普通技术人员将变得更明显，附图中：
图1图示在多位存储器单元的编程操作期间可能出现的电荷损失问题的图；
图2图示在多位存储器单元的编程操作中出现的过编程问题的图；
图3图示根据本发明的示例性实施例的验证电压和阈值电压的分布图；
图4图示根据本发明的另一示例性实施例的验证电压和阈值电压的分布图；
图5图示根据本发明的另一示例性实施例的验证电压和阈值电压的分布图；
图6图示根据本发明的示例性实施例的4位闪存设备中验证电压和阈值电压的分布图；
图7图示根据本发明的示例性实施例的多位闪存设备的方块图；以及
图8图示根据本发明的示例性实施例的具有多位闪存设备的存储器卡的方块图。
具体实施方式
在下文中将参照附图对具体实施例进行更全面的描述；然而，它们可以体现为不同的形式，并且不应解释为局限于在此阐明的各实施例。相反地，提供这些的具体实施例使得本公开将是彻底和完整的，并且将本发明的范围完整地传达给本领域的技术人员。
下面，NAND闪存设备被用作用于说明本发明的特性和功能的示例。然而，本发明的实施例不局限于此。本领域的普通技术人员理解到：在不超出本发明的范围、技术思想和其它目的的情况下，可以根据观点和应用对详细的描述进行改进或者修改。贯穿本说明书，术语“写”和“编程”具有相同的含义。
图3图示了根据本发明的实施例的验证电压和阈值电压的分布图。
参照图3，在一些实施例中，由第四页数据的编程产生的各阈值电压分布可以分别接近由第三页数据的编程产生的各阈值电压分布。各个阈值电压分布100、120可以通过设置第二验证电压Vfy2和Vfy3来设置。第二验证电压Vfy2和Vfy3可以分别等于或大于包括在各个阈值电压分布100、120中的最大电压，并且等于或小于各个阈值电压分布110、130的最小电压。如在图3中所示，当由第四页数据的编程产生的阈值电压分布紧邻由第三页数据的编程产生的阈值电压分布时，第二验证电压Vfy2和Vfy3将等于各个电压分布100、120的最大电压，其依次等于各个电压分布110、130的最小电压。
第二验证电压Vfy2和Vfy3可以分别设置为阈值电压分布100和120的最大电压。编程后的阈值电压分布(在下文中，称为“编程后阈值电压分布”)可以分别接近各个页数据(例如，第四页数据)的编程前的阈值电压分布(在下文中，称为“编程前阈值电压分布”)。这些将在下面更详细地描述。
由第三页数据的编程产生的阈值电压分布100可以导致阈值电压分布100或通过第四页数据的编程的阈值电压分布110。如果第四页数据是逻辑“1”，则可以将存储器单元设置为具有对应于数据1011的阈值电压。可以将具有编程到逻辑“1”的第四页数据的存储器单元设置为编程禁止，并且存储器单元的阈值电压可以包括在阈值电压分布100中。另一方面，如果第四页数据是逻辑0，则存储器单元可以被编程为具有对应于数据0011的阈值电压，并且可以将存储器单元的阈值电压编程为包括在阈值电压分布110中。
通过第四页数据的编程，在包括在阈值电压分布120的各存储器单元中，具有逻辑0的第四页数据的存储器单元可以编程为对应于数据0101的阈值电压。也就是说，通过编程第四页数据，一些包括在阈值电压分布120中的存储器单元可以具有包括在阈值电压分布130中的阈值电压，并且包括在阈值电压120中的其它存储器单元可以保持包括在阈值电压分布120中的阈值电压。
特别地，可能由第四页数据的编程而产生的阈值电压分布110和130可以分别接近由编程第三页数据而产生的阈值电压分布100和120。邻近的阈值电压分布100和110、120和130对可以通过第四页数据的编程来创建，并且每对可以有高阈值电压分布110、130和低电压分布100、120。如果第四页数据是逻辑“1”，则各个存储器单元可以编程为各个低阈值电压分布100和120。另一方面，如果第四页数据是逻辑“0”，则各个存储器单元可以编程为各个高阈值电压分布110和130。
在分布图中，第二验证电压Vfy2和Vfy3的设置可以定义邻近的阈值电压分布。在一些实施例中，可以将第二验证电压Vfy2设置为阈值电压分布100的最大电压，和/或可以将第二验证电压Vfy3设置为阈值电压分布120的最大值。在这样的实施例中，例如，可以减少由于过编程导致的阈值电压可能增加超过第一验证电压Vpre2的可能性，和/或减少由于电荷损耗导致的包括在阈值电压分布120中的各个存储器单元可能具有低于第一验证电压Vpre2的阈值电压的可能性。因此，在这样的实施例中，可能存在例如由于由第一验证读出操作产生的编程禁止而出现错误的可能性显著的降低。
根据参照图3描述的实施例，可以将由第四页数据的编程产生的阈值电压分布设置为接近编程前阈值电压分布。此外，如在此可见，各个电压分布100、110和电压分布120、130之间的间隔可以小于邻近的电压分布110、120之间的间隔。在图3的紧邻配置中，各个电压分布100、110和电压分布120、130之间的间隔实际上可以为零。相反地，在图1中的理想电压分布实质上是均匀地间隔。然而，根据如图3中图示的实施例，第一和第二验证电压实质上都可以均匀地间隔。然而，(各)第二验证电压Vfy2、Vfy3不限于各个阈值电压分布100、120的最大电压。
图4图示了根据本发明的另一示例性实施例的验证电压和阈值电压的分布图。在一些实施例中，第二验证电压Vfy2a、Vfy3a可以被设置为包括在各个阈值电压分布100、120中的电压。也就是说，第二验证电压Vfy2a可以被设置为包括在例如阈值电压分布100中的电压，并且第二验证电压Vfy3a可以被设置为包括在例如阈值电压分布120中的电压。在此情况下，阈值电压分布100、120与各个阈值电压分布110a、130a重叠。特别地，例如，在一些实施例中，可以将第二验证电压Vfy2a、Vfy3a设置为低于阈值电压分布100、120的最大电压的电压，只要这种设置可以改善操作特性，即使在1位误差的事件中。因此，在图4中图示的示例性实施例中，可以将由第四页数据的编程产生的阈值电压分布设置为与编程前阈值电压分布重叠。
图5图示了根据本发明的另一示例性实施例的验证电压和阈值电压的分布图。例如，在一些实施例中，可以将第二验证电压Vfy2b、Vfy3b设置为高于阈值电压分布100、120的最高电压Vmax1的电压。在此情况下，可以设置第二验证电压Vfy2b和Vfy3b，使得在阈值电压分布100和110b之间的间隔ΔV1小于在阈值电压分布110b和120之间的间隔ΔV2。因此，在图5图示的示例性实施例中，可以设置验证电压Vfy2b和Vfy3b，使得由第四页数据的编程产生的编程后阈值电压分布可以与编程前阈值电压分布间隔预定间隔ΔV1。在此情况下，在阈值电压分布100和110之间的间隔ΔV1必须不同于在阈值电压分布110和120之间的间隔。例如，在阈值电压分布100和110之间的间隔ΔV1可以小于在阈值电压分布110和120之间的间隔ΔV2。
如上所述，在各实施例中，在由例如第四和第三页数据的编程产生的阈值电压分布之间可能有小的或没有读取余量。因此，容许的编程误差可能是至多1位。在各实施例中，阈值电压分布或验证电压的设置可以在例如各个第一和第二验证电压之间提供大的余量。因此，可能避免例如具有通过第一验证操作(预读取)设置为编程禁止的存储器单元的问题。各实施例还可以减少和/或防止2位编程误差的发生和/或阈值电压移入导致大的纠错负担的状态。
图6图示了根据本发明的实施例的4位闪存设备中的验证电压和阈值电压的分布图。
参照图6，由第四页数据的编程产生的阈值电压分布可以被设置为分别接近由第三页数据的编程产生的阈值电压分布。
阈值电压状态0到7可以由第三页数据的编程创建。其后，阈值电压状态8到15可以由第四页数据的编程创建。当第四页数据是逻辑“0”时，可以创建阈值电压状态8到15。当第四页数据是逻辑“1”时，阈值电压因为编程禁止而不改变。用于验证第四页数据的编程通过/失败的验证电压可以设置为对应于编程前阈值电压分布和编程后阈值电压分布之间的边界的电压。也就是说，用于验证对应于例如状态9的阈值电压编程成功的第二验证电压vfy2可以被设置为对应于状态1的阈值电压分布的最大电压。也就是说，各个第二验证电压可以被设置为对应于状态1的阈值电压分布和对应于状态9的阈值电压分布之间的边界。同样地，用于验证对应于状态10/11/12/13/14/15阈值电压的编程成功的第二验证电压Vfy3/Vfy4/Vfy5/Vfy6/Vfy7/Vfy8可以被设置为对应于各个状态2/3/4/5/6/7的阈值电压分布的最大电压。然而，在一些实施例中，对应于从擦除状态0编程的状态8的第二验证电压Vfy1不能被设置为对应于擦除状态0的阈值电压分布的最大电压。例如，在一些实施例中，当其它的第二验证电压被设置为各个阈值电压分布的最大电压时，第二验证电压Vfy1可以被设置为0V或更高。
验证读取操作可以包括，例如，对每个阈值电压状态的两次读取操作。对于用于验证各个存储器单元是否被编程到状态8的验证读取操作，可以提供第一验证电压Vpre1给存储器单元的字线来选择对应于状态0和8的存储器单元。其后，可以提供第二验证电压Vfy1给被选择的存储器单元的字线，并且可以设置编程为高于第二验证电压Vfy1的电压的存储器单元为编程禁止。通过这些操作，可以确定具有在第一验证电压Vpre1和第二验证电压Vfy1之间的阈值电压的存储器单元为编程通过，然后设置为编程禁止。然而，将不具有第一个验证电压Vpre1和第二验证电压Vfy1之间的阈值电压的存储器单元设置为重新编程。一旦对于状态8的验证读取操作完成，就可以通过第一验证电压Vpre1和第二验证电压Vfy2执行对于状态9的验证读取操作。在对于状态9到15的验证读取操作被顺序地执行后，确定为编程失败的存储器单元通过随后的的编程循环进行重新编程。重复编程操作和验证操作直到全部存储器单元被确定为编程通过。通过顺序地提供第一验证电压10(Vpre1～Vpre8)和第二验证电压20(Vfy1～Vfy8)到各个字线，验证读取操作可以分别在被编程为状态8到15的存储器单元上执行。
然而，第二验证电压Vfy1/.../Vfy8不限于状态0/.../7的最大电压。例如，可以设置第二验证电压Vfy1/.../Vfy8为低于或高于状态0/.../7最大电压的电压。例如，在一些实施例中，可以设置第二验证电压Vfy2为大于状态1的各个最大电压的电压，使得在状态1和状态9之间的电压间隔不同于在状态9和状态2之间的电压间隔。也就是说，例如，对于用于第一验证操作的大的读取余量，可以设置第二验证电压Vfy2使得在状态1和状态9之间的电压间隔小于状态9和状态2之间的电压间隔。在一些其它的实施例中，如上所述，可以设置第二验证电压Vfy1到Vfy8，使得编程前状态与编程后状态重叠。
虽然已经使用用于编程4位闪存设备的最高有效位(MSB)页数据的阈值电压分布和验证电压来描述本发明的各方面，但本发明的实施例并不局限于此。也就是说，本发明的各方面也可以被应用于非MSB页数据的编程。虽然图3图示基于页可以输入多位数据的各位，但本发明的实施例并不局限于此。可以输入多位数据的各位(例如，基于Y地址以及基于页地址)对本领域的技术人员是显而易见。
尽管已经具体地示例了4位闪存设备，但本发明并不局限于此。本发明可以被应用于在一个存储器单元中存储至少2位数据的任何多位闪存设备，这对本领域的技术人员是显而易见。也就是说，当存储器单元从一个阈值电压编程到另一个阈值电压时，编程后阈值电压分布可以被设置为接近、重叠和/或与编程前阈值电压分布分隔预定的间隔。编程前阈值电压分布的最大电压被用作用于验证编程通过/失败的验证电压。也就是说，将用于验证编程通过/失败的验证电压设置为对应于在上述两个阈值电压分布之间的边界的电压。
图7图示了根据本发明的实施例的多位闪存设备200的方块图，根据上述方法设置其验证电压。
参照图7，多位闪存设备200可以包括单元阵列210、行(X)解码器220、页缓冲器(PB)块230、编程控制器240、以及高压发生器250。多位闪存设备200可以根据参照图6所述的方法编程多位数据。为了多位数据MSB页的编程操作，多位闪存设备200可以使用编程前阈值电压分布的最大电压作为验证电压。如上所述，验证电压的设置不局限于多位数据的MSB页。
多位闪存设备200可以包括多个多位闪存单元，所述多位闪存单元可以在一个单元中存储多位数据。在示例性实施例中，单元阵列210可以包括存储4位数据的存储器单元。然而，本发明范围不局限于此。通常，多位闪存单元可以被编程为多个阈值电压状态之一，以便在一个单元中存储多个位。因此，通过使用一般的编程方案和一般的电路技术难以在多位闪存设备中的阈值电压状态之间提供充分的读取余量。因此，多位闪存单元可能需要被密集地编程，以便在限定阈值电压范围内包括对应于存储的k位的2k个阈值电压状态。同时，也需要减少在多位闪存单元的阈值电压状态之间的间隔(也就是读取余量)。
通常，行解码器220可以响应于行地址选择字线。行解码器220可以传送从高压发生器250接收的各种字线电压到选择的字线。在编程操作中，编程电压Vpgm(例如从大约15V到大约20V)可以被传送到被选择的字线(WL)，而通过电压Vpass(例如大约10V)可以被传送到未被选择的字线。
取决于操作模式，PB块230可以用作写入驱动器或读出放大器。例如，PB块230可以在读取操作模式中用作读出放大器，而在编程操作模式中用作写入驱动器。在编程操作中，PB块230可以执行第一预读取操作，其中将第一验证电压Vpre1到Vpre8之一提供到被选择的字线。其后，PB块230可以执行第二预读取操作，其中第二验证电压Vfy1到Vfy8之一被提供给已经执行了第一读取操作的单元字线。第一和第二读取操作的结果可以被锁存在PB块230的页缓冲器(PB)。编程控制器240可以基于锁存在PB中的第一和第二读操作的结果，确定MSB页数据的编程通过/失败。可以设置确定为编程通过的存储器单元为编程禁止。
编程控制器240可以控制PB块230和高压发生器250，以便编程在单元阵列210中顺序输入的编程数据。在编程操作中，编程控制器240可以基于从PB块230接收的数据来确定选择的存储器单元的编程通过/失败。确定为编程通过的存储器单元可以被设置为编程禁止。确定为编程失败的存储器单元可以通过编程循环的重复设置为被重新编程。
在编程控制器240的控制下，高压发生器250可以生成步增脉冲编程(ISPP)电压，第一验证电压Vpre1到Vpre8以及第二验证电压Vfy1到Vfy8。特别地，高压发生器250可以生成第二验证电压Vfy1到Vfy8，该第二验证电压Vfy1到Vfy8对应于由第三页数据的编程产生的阈值电压分布的最大电压。在编程循环后的验证操作期间，高压发生器250在编程控制器240的控制下，可以顺序地生成第一验证电压Vpre1到Vpre8和第二验证电压Vfy1到Vfy8。高压发生器250可以将生成的电压传送到行解码器220。行解码器220可以将接收的电压提供给被选择的字线。在编程操作或验证操作中，高压发生器250可以生成提供到未被选择的字线的通过电压Vpass。虽然已经具体地示例了4位闪存设备，但本发明的实施例并不局限于此。虽然已经描述了使用编程操作对MSB页数据或第四页数据的预验证读取操作，但本发明的预验证读取操作不限于此对本领域技术人员将是显而易见的。
如上所述，在对第四页数据编程操作期间，根据本发明的多位闪存设备使用第二验证电压Vfy1到Vfy8，该第二验证电压Vfy1到Vfy8对应于由第三页数据的编程产生的阈值电压分布的最大电压。第二验证电压Vfy1到Vfy8的设置可以减少在使用第一验证电压的验证操作期间可能产生的误差。虽然已经具体地示例了NAND多位闪存设备，但本发明的各方面还能够应用于例如NOR多位闪存设备。本领域的普通技术人员将意识到在一个存储器单元中存储多位数据的多位储存装置的其它特征，如那些公开在题为“FLASHMEMORY DEVICE HAVING MULTI-LEVEL CELL AND READING ANDPROGRAMMING METHOD THEREOF”的美国专利No.7,035,144、题为“FLASH MEMORY DEVICE AND ARCHITECTURE WITH MULTI LEVELCELLS”的美国专利No.7,082,056、以及题为“MULTI-BIT MEMORY CELLARRAY OF A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE ANDMETHOD FOR DRIVING THE SAME”的美国专利No.5,923,587，在此通过引用合并它们的内容。
图8图示了根据本发明的示例性实施例的具有多位闪存设备的存储器卡的方块图。
参照图8，对于大容量数据存储，采用本发明的一个或多个方面的存储器卡300可以包括存储器控制器310和多位闪存设备320。存储器控制器310可以控制在主机和多位闪存设备320之间的数据交换。存储器控制器310可以包括随机存取存储器(RAM)311、只读存储器(ROM)312、中央处理单元(CPU)313、主机接口(I/F)314、缓冲器315、以及存储器接口(I/F)316。ROM 312可以存储用于与主机接口的代码数据。RAM 311可以用作CPU313的工作存储器。主机接口314可以包括连接到存储器卡300的主机的数据交换协议。缓冲器315可以存储从主机接收的数据。缓冲器315可以储存从多位闪存设备320传送到主机的数据。存储器接口316可以与多位闪存设备320接口。CPU 313可以执行用于存储器控制器310的数据交换的控制操作。虽然在图8未示出，但存储器卡300还可以包括纠错码(ECC)块。ECC块可以纠正在多位闪存设备320的读取数据中的误差(1位误差或更少)。
在如上所述的本发明的实施例中，用于编程操作的验证操作的误差可以被限制为最大值1位，从而使得可能实现高可靠性多位闪存设备。
已经在此公开本发明的各示例性实施例，并且虽然采用了特定术语，但它们仅仅以普通和描述的含义来使用和解释，而不是为了限制的目的。因此，本领域的普通技术人员将理解，可以进行形式和细节的各种改变而不背离如权利要求所阐明的本发明精神和范围。
相关申请的交叉引用
于2007年1月10日向韩国知识产权局提交的、题为“Program Method ofMulti-Bit Flash Memory Device for Reducing Program Error”的韩国专利申请No.10-2007-0002971，在这里通过引用并入其全部。

Claims (33)

1.一种通过从第一分布到第二分布选择性地改变存储器单元的阈值电压分布、编程闪存设备的多个存储器单元的方法，所述方法包括：
选择至少一个要编程的存储器单元；以及
编程所述至少一个选择的存储器单元到高于验证电压的电压，
其中所述验证电压是包括在第一分布中的各阈值电压之一，或者高于包括在第一分布中的各阈值电压。
2.根据权利要求1所述的方法，其中所述验证电压是包括在第一分布中的各阈值电压之一或者第一分布的最大电压。
3.根据权利要求1所述的方法，其中：
第一分布和第二分布之间的间隔小于在在前的页数据编程期间定义的第二分布和第三分布之间的间隔，并且
在在前的页数据编程期间，第一分布对应于第一状态，并且第三分布对应于紧接着第一状态的第二状态。
4.根据权利要求1所述的方法，其中：
验证电压是第二验证电压，并且在第二验证电压和第一分布的最大电压之间的第一电压差，小于第二分布的最大电压和相应的第一验证电压之间的第二电压差，
第一验证电压对应于在在前的页数据编程期间定义的第一分布的电压和第三分布的电压之间的电压，并且
在在前的页数据编程期间，第一分布对应于第一状态并且第三分布对应于紧接着第一状态的第二状态。
5.根据权利要求1所述的方法，其中至少2个或更多多位数据存储在闪存设备的一个存储器单元中。
6.根据权利要求5所述的方法，其中第二分布通过在多位数据中的页数据的编程创建。
7.根据权利要求6所述的方法，其中第二分布通过在多位数据中的最高有效位MSB页数据的编程创建。
8.根据权利要求5所述的方法，其中闪存设备还包括存储器单元，在当至少一个存储器单元被编程来从第一分布到第二分布改变其阈值电压分布的时段期间，该存储器单元从第三分布编程到高于第二分布的第四分布。
9.根据权利要求8所述的方法，其中第一分布和第二分布之间的间隔不同于第二分布和第三分布之间的间隔。
10.根据权利要求9所述的方法，其中第一分布和第二分布之间的间隔小于第二分布和第三分布之间的间隔。
11.根据权利要求8所述的方法，其中设置验证电压使得第一分布和第二分布之间的间隔不同于第二分布和第三分布之间的间隔。
12.一种编程多位闪存设备的方法，该多位闪存设备包括具有包括在多个电压分布状态之一中的阈值电压的存储器单元，所述方法包括：
编程存储器单元使得其阈值电压从初始状态改变；并且
验证阈值电压是否已经被编程到高于对应于目标状态的验证电压的电压，
其中验证电压是包括在初始状态内的各阈值电压之一，或高于包括在初始状态内的各阈值电压。
13.根据权利要求12所述的方法，其中各电压分布状态之间的电压间隔被设置为相互不同。
14.根据权利要求12所述的方法，其中目标状态是通过存储在存储器单元中的多位数据的一位的编程而创建的阈值电压分布。
15.根据权利要求14所述的方法，其中目标状态通过在多位数据中的最高有效位MSB页数据的编程来创建。
16.根据权利要求15所述的方法，其中初始状态通过在多位数据中的最低有效位LSB页数据的编程来创建。
17.根据权利要求13所述的方法，其中验证阈值电压是否已经被编程为高于对应于目标状态的验证电压的电压包括：
执行第一验证操作，用于验证存储器单元的阈值电压是否已经包括在初始状态或目标状态中；以及
执行第二验证操作，用于验证阈值电压是否已经被编程为高于验证电压的电压。
18.根据权利要求17所述的方法，其中执行第一验证操作包括提供初步验证电压到存储器单元的字线。
19.根据权利要求18所述的方法，其中初步验证电压高于对应于目标状态的阈值电压分布的最大电压。
20.一种闪存设备，包括：
多个存储器单元，其具有对应于多位数据的多个状态之一的阈值电压；
页缓冲器块，其耦合到存储器单元的位线并且被配置来执行读取/编程操作；
高压发生器，其配置来提供编程电压或编程验证电压到被选择的存储器单元的字线；以及
控制器，其配置来在对多位数据的一个单元的编程验证操作期间，控制高压发生器或页缓冲器块，以便验证选择的存储器单元的阈值电压是否已经在多个状态中从第一状态编程到第二状态，
其中编程验证电压是包括在第一状态中的各阈值电压之一或高于包括在第一状态中的各阈值电压。
21.根据权利要求20所述的闪存设备，其中在当编程选择的存储器单元使得阈值电压从第一分布改变到第二分布的时间段期间，编程控制器控制高压发生器或页缓冲器块，使得多个存储器单元的一些从第三分布编程到高于第二分布的第四分布。
22.根据权利要求21所述的闪存设备，其中第一分布和第二分布之间的间隔不同于第二分布和第三分布之间的间隔。
23.根据权利要求22所述的闪存设备，其中第一分布和第二分布之间的间隔小于第二分布和第三分布之间的间隔。
24.根据权利要求21所述的闪存设备，其中设置编程验证电压，使得第一分布和第二分布之间的间隔不同于第二分布和第三分布之间的间隔。
25.根据权利要求24所述的闪存设备，其中编程验证电压包括第一验证电压和第二验证电压，用于检测是否已经将选择的存储器单元编程为第二状态。
26.根据权利要求20所述的闪存设备，其中多位数据具有2位或更多位的大小。
27.根据权利要求26所述的闪存设备，其中一个单元是设置在闪存设备中的页单元。
28.根据权利要求27所述的闪存设备，其中多位数据的各位通过页地址指定并且基于页被编程。
29.根据权利要求26所述的闪存设备，其中一个单元是多位数据中最高有效位MSB页数据。
30.根据权利要求26所述的闪存设备，其中当最高有效位MSB页数据为逻辑“0”时，对应于第二状态的阈值电压是被编程的阈值电压。
31.根据权利要求26所述的闪存设备，其中一个单元是通过闪存设备的Y地址被编程的数据单元。
32.根据权利要求20所述的闪存设备，其中多个存储器单元是NAND型闪存单元。
33.根据权利要求20所述的闪存设备，其中多个存储器单元是NOR型闪存单元。
CN2008100951073A 2007-01-10 2008-01-10 用于减少编程错误的多位闪存设备的编程方法 Active CN101261879B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070002971A KR100850509B1 (ko) 2007-01-10 2007-01-10 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
KR2971/07 2007-01-10

Publications (2)

Publication Number Publication Date
CN101261879A true CN101261879A (zh) 2008-09-10
CN101261879B CN101261879B (zh) 2013-05-01

Family

ID=39594099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100951073A Active CN101261879B (zh) 2007-01-10 2008-01-10 用于减少编程错误的多位闪存设备的编程方法

Country Status (3)

Country Link
US (1) US7903467B2 (zh)
KR (1) KR100850509B1 (zh)
CN (1) CN101261879B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376366A (zh) * 2010-08-06 2012-03-14 慧荣科技股份有限公司 数据写入方法及数据储存装置
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
CN103778965A (zh) * 2012-10-18 2014-05-07 宜扬科技股份有限公司 非挥发性存储装置中的毁损位线地址的取得方法
CN105654988A (zh) * 2014-11-28 2016-06-08 爱思开海力士有限公司 存储器系统及其操作方法
CN107863128A (zh) * 2017-11-28 2018-03-30 广东工业大学 一种多级闪存单元纠错方法、系统、装置及可读存储介质
CN113366505A (zh) * 2019-01-29 2021-09-07 硅存储技术股份有限公司 存储器设备和用于基于使用频率改变编程状态间距的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101177278B1 (ko) * 2007-10-08 2012-08-24 삼성전자주식회사 비휘발성 메모리 셀 프로그래밍 방법
US8762654B1 (en) 2008-07-02 2014-06-24 Marvell International Ltd. Selectively scheduling memory accesses in parallel based on access speeds of memory
US8706951B2 (en) 2008-07-18 2014-04-22 Marvell World Trade Ltd. Selectively accessing faster or slower multi-level cell memory
US7990772B2 (en) 2009-03-11 2011-08-02 Micron Technology Inc. Memory device having improved programming operation
KR20100124087A (ko) 2009-05-18 2010-11-26 삼성전자주식회사 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
KR101653262B1 (ko) * 2010-04-12 2016-09-02 삼성전자주식회사 멀티-비트 메모리의 프로그램 방법 및 그것을 이용한 데이터 저장 시스템
TWI633557B (zh) 2010-04-19 2018-08-21 慧榮科技股份有限公司 用來進行記憶體存取管理之方法以及記憶裝置及其控制器
US11869584B2 (en) 2010-04-19 2024-01-09 Silicon Motion, Inc. Memory access module for performing a plurality of sensing operations to generate digital values of a storage cell in order to perform decoding of the storage cell
CN102750188B (zh) * 2011-04-19 2015-04-01 慧荣科技股份有限公司 进行存储器存取管理的方法以及存储装置及其控制器
US9324433B2 (en) 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
KR20130038527A (ko) * 2011-10-10 2013-04-18 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 동작 방법
KR102005709B1 (ko) 2012-10-22 2019-08-01 삼성전자 주식회사 메모리 장치 구동 방법 및 메모리 시스템
JP2015053098A (ja) * 2013-09-09 2015-03-19 株式会社東芝 不揮発性半導体記憶装置
TWI541819B (zh) 2013-12-30 2016-07-11 慧榮科技股份有限公司 用來進行錯誤更正之方法、記憶裝置、與控制器
KR20150116176A (ko) * 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 셀 하부에 단위 페이지 버퍼들을 갖는 비휘발성 메모리 장치
KR102498248B1 (ko) * 2016-02-04 2023-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056238A1 (en) * 2004-09-13 2006-03-16 Jin-Sung Park Flash memory devices having a voltage trimming circuit and methods of operating the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011981A (ja) 1996-06-19 1998-01-16 Sony Corp 不揮発性半導体記憶装置
KR100206709B1 (ko) 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
JP2001093288A (ja) 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
KR100386296B1 (ko) 2000-12-30 2003-06-02 주식회사 하이닉스반도체 멀티레벨을 가지는 플래쉬 메모리를 프로그램/리드하기위한 회로 및 그 방법
US6714448B2 (en) 2002-07-02 2004-03-30 Atmel Corporation Method of programming a multi-level memory device
KR100512181B1 (ko) 2003-07-11 2005-09-05 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
JP4041057B2 (ja) 2003-11-13 2008-01-30 株式会社東芝 不揮発性半導体記憶装置
US6937520B2 (en) 2004-01-21 2005-08-30 Tsuyoshi Ono Nonvolatile semiconductor memory device
KR100525004B1 (ko) 2004-02-26 2005-10-31 삼성전자주식회사 멀티레벨 셀（Ｍｕｌｔｉ－ｌｅｖｅｌ ｃｅｌｌ）플래쉬메모리장치 및 이의 프로그램 방법
DE102005009700B4 (de) * 2004-02-26 2009-02-05 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und nichtflüchtiger Speicher
KR20060030171A (ko) * 2004-10-05 2006-04-10 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 그 구동 방법
KR100660534B1 (ko) * 2004-12-09 2006-12-26 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 검증방법
US7298648B2 (en) * 2004-11-19 2007-11-20 Samsung Electronics Co., Ltd. Page buffer and multi-state nonvolatile memory device including the same
JP2006294144A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 不揮発性半導体記憶装置
US7286412B1 (en) * 2006-05-09 2007-10-23 Macronix International Co., Ltd. Method and apparatus to improve nonvolatile memory data retention
US7336532B2 (en) * 2006-05-12 2008-02-26 Elite Semiconductor Memory Method for reading NAND memory device and memory cell array thereof
KR100771520B1 (ko) * 2006-10-23 2007-10-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7426139B2 (en) * 2006-11-02 2008-09-16 Macronix International Co., Ltd. Dynamic program and read adjustment for multi-level cell memory array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056238A1 (en) * 2004-09-13 2006-03-16 Jin-Sung Park Flash memory devices having a voltage trimming circuit and methods of operating the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及系统中确定及使用软数据
US9177659B2 (en) 2010-05-12 2015-11-03 Micron Technology, Inc. Determining and using soft data in memory devices and systems
CN102884585B (zh) * 2010-05-12 2015-11-25 美光科技公司 在存储器装置及系统中确定及使用软数据
US9293214B2 (en) 2010-05-12 2016-03-22 Micron Technology, Inc. Determining and using soft data in memory devices and systems
CN102376366A (zh) * 2010-08-06 2012-03-14 慧荣科技股份有限公司 数据写入方法及数据储存装置
CN102376366B (zh) * 2010-08-06 2014-08-27 慧荣科技股份有限公司 数据写入方法及数据储存装置
CN103778965A (zh) * 2012-10-18 2014-05-07 宜扬科技股份有限公司 非挥发性存储装置中的毁损位线地址的取得方法
CN103778965B (zh) * 2012-10-18 2016-08-03 宜扬科技股份有限公司 非挥发性存储装置中的毁损位线地址的取得方法
CN105654988A (zh) * 2014-11-28 2016-06-08 爱思开海力士有限公司 存储器系统及其操作方法
CN107863128A (zh) * 2017-11-28 2018-03-30 广东工业大学 一种多级闪存单元纠错方法、系统、装置及可读存储介质
CN107863128B (zh) * 2017-11-28 2020-07-10 广东工业大学 一种多级闪存单元纠错方法、系统、装置及可读存储介质
CN113366505A (zh) * 2019-01-29 2021-09-07 硅存储技术股份有限公司 存储器设备和用于基于使用频率改变编程状态间距的方法

Also Published As

Publication number Publication date
KR100850509B1 (ko) 2008-08-05
US7903467B2 (en) 2011-03-08
KR20080065832A (ko) 2008-07-15
CN101261879B (zh) 2013-05-01
US20080165579A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
CN101261879B (zh) 用于减少编程错误的多位闪存设备的编程方法
CN102177555B (zh) 具有通过忽略最快和/或最慢编程位减少编程验证的非易失性存储器和方法
KR100794311B1 (ko) 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법
US8050097B2 (en) Method of programming nonvolatile memory device
KR102175039B1 (ko) 불휘발성 메모리 장치의 데이터 기입 방법
US7969786B2 (en) Method of programming nonvolatile memory device
US7518909B2 (en) Non-volatile memory device adapted to reduce coupling effect between storage elements and related methods
US11776641B2 (en) Method of programming multi-plane memory device
CN101206923A (zh) 对多层单元编程的方法及包括该单元的非易失性存储器件
CN101246738A (zh) 具有备份电路的存储系统及编程方法
CN103198862A (zh) 非易失性半导体存储器装置及其写入方法
US7724576B2 (en) Soft programming method of non-volatile memory device
JP2011044200A (ja) 不揮発性半導体記憶装置
US8036034B2 (en) Semiconductor storage device equipped with a sense amplifier for reading data and threshold-voltage-information data
CN104900270A (zh) 半导体器件及其操作方法
US7184310B2 (en) Sequential program-verify method with result buffering
US8472246B2 (en) Method of programming a multi-bit per cell non-volatile memory
KR102528274B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
CN103426476B (zh) 通过部分预编程来减少存储器擦除时间的方法与装置
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
US20180350443A1 (en) Methods, systems, and media for programming a storage device
US8923068B2 (en) Low margin read operation with CRC comparision
US8854887B2 (en) Nonvolatile memory device and method of programming the same
US20100226171A1 (en) Method of programming nonvolatile memory device
US20120195117A1 (en) Semiconductor system and data programming method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant