KR20090068668A - 불휘발성 메모리 장치의 플래그 상태 결정 방법. - Google Patents

불휘발성 메모리 장치의 플래그 상태 결정 방법. Download PDF

Info

Publication number
KR20090068668A
KR20090068668A KR1020070136372A KR20070136372A KR20090068668A KR 20090068668 A KR20090068668 A KR 20090068668A KR 1020070136372 A KR1020070136372 A KR 1020070136372A KR 20070136372 A KR20070136372 A KR 20070136372A KR 20090068668 A KR20090068668 A KR 20090068668A
Authority
KR
South Korea
Prior art keywords
flag
flag state
state information
cell
memory device
Prior art date
Application number
KR1020070136372A
Other languages
English (en)
Other versions
KR100948468B1 (ko
Inventor
김병렬
김덕주
김유성
원삼규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070136372A priority Critical patent/KR100948468B1/ko
Priority to US12/138,287 priority patent/US7715232B2/en
Publication of KR20090068668A publication Critical patent/KR20090068668A/ko
Application granted granted Critical
Publication of KR100948468B1 publication Critical patent/KR100948468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 플래그 상태 결정 방법은 n 개의 플래그 셀에 대한 n 개의 플래그 상태 정보가 제공되는 단계와, 전체 플래그 상태 정보를 초기화시키는 단계와, 제1 내지 n 플래그 상태정보를 순차적으로 판독하여 그 결과에 따라 상기 전체 플래그 상태 정보를 증가시키는 단계와, 상기 전체 플래그 상태 정보와 특정 임계값을 비교하여 플래그 상태를 결정하는 단계를 포함하는 것을 특징으로 한다.
플래그, 상위 비트 프로그램

Description

불휘발성 메모리 장치의 플래그 상태 결정 방법.{The method for flag satus deterimining of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 플래그 상태를 결정하는 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이와 같은 불휘발성 메모리 장치를 프로그램 하는 방법 중 하나인 멀티 레벨 셀 프로그램 방법은 하나의 셀에 2비트 이상의 데이터를 저장할 수 있다. 다만, 이를 위해 하위 비트 프로그램(LSB 프로그램), 상위 비트 프로그램(MSB 프로그램) 등 다수의 프로그램 동작을 거치게 된다. 이때, 현재 프로그램 상태가 하위 비트 프로그램인지 상위 비트 프로그램 인지를 확인할 필요가 있으며, 이를 위해 플래그 셀이라는 별도의 셀을 도입하여 프로그램 상태를 확인하고 있다.
상기 플래그 셀은 프로그램 대상이 되는 메인 셀과 동일한 워드라인에 접속된 것으로, 메인 셀과 동일하게 프로그램 동작이 수행된다. 상기 플래그 셀은 통상적으로 복수의 셀을 포함하며, 복수의 셀 중 몇 개의 셀의 문턱전압이 특정 전압 이상으로 프로그램 되었는지 여부에 따라, 메인 셀의 프로그램 상태를 판단하게 된다.
이때, 플래그 셀의 프로그램 여부를 확인하기 위하여 별도의 회로를 구성하고 있는바 이를 제거하여 칩 전체의 면적을 감소시킬 필요가 있다.
전술한 필요성에 따라 본원 발명이 해결하고자 하는 과제는 별도의 회로 없이 마이크로 콘트롤러의 산술논리장치를 이용하여 플래그 상태를 결정하는 방법을 제공하는 것이다.
전술한 과제에 따라 본원 발명의 불휘발성 메모리 장치의 플래그 상태 결정 방법은 n 개의 플래그 셀에 대한 n 개의 플래그 상태 정보가 제공되는 단계와, 전체 플래그 상태 정보를 초기화시키는 단계와, 제1 내지 n 플래그 상태정보를 순차적으로 판독하여 그 결과에 따라 상기 전체 플래그 상태 정보를 증가시키는 단계와, 상기 전체 플래그 상태 정보와 특정 임계값을 비교하여 플래그 상태를 결정하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 별도의 회로 없이 마이크로 콘트롤러의 산술논리장치를 이용하여 복수의 플래그 상태 정보로부터 상위비트 프로그램 여부가 수행되었는지를 나타내는 플래그 상태를 결정할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하 도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1과 도 2는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법에서 플래그 셀의 개념을 설명하기 위한 도면이다.
하나의 메모리 셀 블록에는 외부에서 인가되는 데이터가 프로그램 되는 메인 셀과, 프로그램 상태 정보가 저장되는 플래그 셀이 포함된다.
상기 플래그 셀은 메인 셀과 동일한 워드라인 접속되어 동일한 프로그램 전압이 인가되며, 메인 셀과 같은 불휘발성 메모리 셀로 구성된다.
도 1은 MSB 프로그램 전의 셀 상태, 즉 LSB 프로그램만이 수행된 상태로서, 메인 셀의 경우 서로 다른 두 개의 분포만을 갖고 있다. 이때, 상기 플래그 셀의 상태는 소거된 상태를 갖는다. 즉, LSB 프로그램만이 수행된 상태에서 제1 기준전압(R1)을 기준으로 플래그 셀의 데이터를 독출하면 소거된 상태로 독출된다.
도 2는 MSB 프로그램 후의 셀 상태로서, 메인 셀의 경우 서로 다른 네 개의 분포를 갖고 있다. 이때, 상기 플래그 셀의 상태는 프로그램 상태를 갖는다. 즉, MSB 프로그램이 수행된 상태에서 제2 기준전압(R2)을 기준으로 플래그 셀의 데이터를 독출하면 프로그램된 상태로 독출된다.
다만, 실제 제품에서는 이와 같은 플래그 셀을 복수개 포함하도록 구성하여 전체 플래그 셀에 대하여 독출 동작을 수행하고 그중에 소거된 상태로 독출되는 셀과 프로그램된 상태로 독출되는 셀의 개수에 따라 MSB 프로그램이 수행되었는지 여부를 판단하게 된다. 예를 들어, 총 8개의 플래그 셀이 동일 워드라인에 접속되어 있다고 가정할때, 그 중 3개의 플래그 셀은 소거된 상태로 독출되고 5개의 플래그 셀은 프로그램된 상태로 독출되면 해당 워드라인에 접속된 메인 셀에 대해서는 MSB 프로그램이 수행되었다고 판단하는 것이다.
다만, 이러한 판단을 위하여, 각 플래그 셀로부터 독출한 플래그 상태 정보를 전달받아 연산하는 별도의 블록을 포함하고 있어 이를 제거하여 칩의 면적을 축소시킬 필요가 있다.
도 3은 통상적으로 사용되는 불휘발성 메모리 장치를 도시한 블록도이다.
상기 불휘발성 메모리 장치(300)는 마이크로 콘트롤러(310), 메인셀(332)과 플래그 셀(334)이 포함된 메모리 셀(330), 상기 플래그 셀의 상태정보를 전달받아 마이크로 콘트롤러로 전달하는 플래그상태정보 수집부(320)를 포함한다.
상기 플래그 상태 정보 수집부(320)는 각 플래그 셀과 접속된 플래그 셀 페이지 버퍼(미도시 됨)로부터 전달되는 각 플래그 셀의 상태정보를 전달받아 이를 모두 합산하는 가산기회로를 포함한다.
이와 같은 구성에 있어서, 플래그 상태정보 수집부가 각 상태정보를 가산하고 이를 마이크로 콘트롤러로 전송하는 과정에 있어서, 시간적인 손실이 있게 된다. 따라서, 이러한 회로가 제거될 수 있다면 칩의 면적이 더 축소될 수 있을 뿐만 아니라, 동작 시간을 감소시킬 수도 있다.
본원 발명에서는 마이크로 콘트롤러에 내장된 산술논리장치(ALU,Arithmetic Logic Unit)을 이용하여 플래그 상태정보를 합산하고자 한다.
도 4는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치를 도시한 블록도이다.
상기 불휘발성 메모리 장치(400)는 마이크로 콘트롤러(410), 메인셀(422)과 플래그 셀(424)이 포함된 메모리 셀(420)을 포함한다.
도 3의 플래그상태 정보 수집부와 같은 별도 블록은 존재하지 않는다.
대신 마이크로 콘트롤러에 내장된 산술논리장치(412)를 이용하여 플래그 상태정보를 합산한다.
상기 산술논리장치는 기본적으로 가산(sum) 기능과 비교(compare)기능을 제공하는바 이를 이용하여 플래그 상태 정보를 합산하고자 한다.
도 5는 본원 발명의 일시예에 따른 플래그 상태 결정 방법을 도시한 순서도이다.
먼저 복수의 플래그 셀의 페이지 버퍼로부터 각 셀의 상태를 나타내는 정보다 전달되는데, 이를 제n 플래그 상태 정보라 한다. 그리고, 각각의 제n 플래그 상태 정보를 모두 합산한 것을 전체 플래그 상태 정보라 한다.
먼저, 전체 플래그 상태 정보가 0으로 초기화 된다(단계 510).
다음으로 제1 플래그 상태 정보를 판독하여 소거된 상태인지 제2 기준전 압(R2)이상으로 프로그램된 상태인지 판단한다(단계 520).
상기 제1 플래그 상태 정보가 1인 경우에는 소거된 상태인 것으로 보고 전체 플래그 상태 정보 값을 1 증가시킨다(단계 522).
그러나, 상기 제1 플래그 상태 정보가 0인 경우에는 제2 기준전압 이상으로 프로그램된 상태인 것으로 보고 전체 플래그 상태 정보 값을 그대로 유지한다.
다음으로 제2 플래그 상태 정보를 판독하여 소거된 상태인지 제2 기준전압(R2)이상으로 프로그램된 상태인지 판단한다(단계 530).
상기 제2 플래그 상태 정보가 1인 경우에는 소거된 상태인 것으로 보고 전체 플래그 상태 정보 값을 1 증가시킨다(단계 532).
그러나, 상기 제2 플래그 상태 정보가 0인 경우에는 제2 기준전압 이상으로 프로그램된 상태인 것으로 보고 전체 플래그 상태 정보 값을 그대로 유지한다.
상기와 같은 단계들을 제n 플래그 상태 정보까지 반복하여 실시한다.
즉, 제3, 제4 ,..., 제n-1 플래그 상태 정보도 순차적으로 판독하여 그 결과에 따라 전체 플래그 상태 정보 값을 변경시킨다.
다음으로, 제n 플래그 상태 정보를 판독하여 소거된 상태인지 제2 기준전압(R2)이상으로 프로그램된 상태인지 판단한다(단계 540).
상기 제n 플래그 상태 정보가 1인 경우에는 소거된 상태인 것으로 보고 전체 플래그 상태 정보 값을 1 증가시킨다(단계 542).
그러나, 상기 제n 플래그 상태 정보가 0인 경우에는 제2 기준전압 이상으로 프로그램된 상태인 것으로 보고 전체 플래그 상태 정보 값을 그대로 유지한다.
이와 같은 동작을 거치게 되면, 제1 내지 제n 플래그 상태 정보를 근거로 하여 전체 플래그 상태 정보 값을 결정할 수 있다.
예를 들어 제1, 제3, 제5 플래그 상태 정보가 1이고 나머지는 0인 경우 전체 플래그 상태 정보 값은 3으로 결정된다. 즉, 그 값이 1인 플래그 상태 정보의 개수와 플래그 상태 정보 값은 일치하게 된다.
다음으로, 상기 단계에 의하여 결정된 전체 플래그 상태 정보값을 임계값과 비교하여 플래그 상태를 결정한다(단계 550).
상기 임계값은 플래그 셀의 개수에 의하여 결정된다. 바람직하게는 플래그 셀의 개수의 1/2인 것을 특징으로 한다. 예를 들어, 전체 플래그 셀의 개수가 8개인 경우 임계값은 4로 결정된다. 이때 전체 플래그 상태 정보값이 5인 경우는 플래그 상태가 ‘1’인 것(소거된 상태), 즉 MSB 프로그램전인 상태로 판단한다.
상기 임계값은 실시자의 의도에 따라 변경가능하다.
상기 판단 결과에 따라, 전체 플래그 상태 정보가 임계값보다 큰 경우에는 플래그 상태가 ‘1’인 것(소거된 상태), 즉 MSB 프로그램전인 상태로 판단한다(단계 552).
그러나, 상기 판단 결과에 따라, 전체 플래그 상태 정보가 임계값보다 작은 경우에는 플래그 상태가 ‘0’인 것(프로그램된 상태), 즉 MSB 프로그램후인 상태로 판단한다(단계 554).
다음으로, 상기와 같이 결정된 플래그 상태값을 전달하여, 프로그램 동작 또는 독출 동작등에 사용하게 된다(단계 560).
상기와 같은 방법을 수행함에 있어서 필요한 연산은 서로 다른 두 값을 가산하는 연산과, 서로 다른 두 값을 비교하는 연산으로서 이는 마이크로 콘트롤러에 내장된 산술논리장치를 이용하여 충분히 수행가능하다.
도 1과 도 2는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법에서 플래그 셀의 개념을 설명하기 위한 도면이다.
도 3은 통상적으로 사용되는 불휘발성 메모리 장치를 도시한 블록도이다.
도 4는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치를 도시한 블록도이다.
도 5는 본원 발명의 일시예에 따른 플래그 상태 결정 방법을 도시한 순서도이다.

Claims (5)

  1. n 개의 플래그 셀에 대한 n 개의 플래그 상태 정보가 제공되는 단계와,
    전체 플래그 상태 정보를 초기화시키는 단계와,
    제1 내지 n 플래그 상태정보를 순차적으로 판독하여 그 결과에 따라 상기 전체 플래그 상태 정보를 증가시키는 단계와,
    상기 전체 플래그 상태 정보와 특정 임계값을 비교하여 플래그 상태를 결정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 플래그 상태 결정 방법.
  2. 제1항에 있어서, 상기 전체 플래그 상태 정보를 증가시키는 단계는 특정 플래그 상태 정보가 해당 플래그 셀이 소거된 상태임을 나타내는 경우 상기 전체 플래그 상태 정보를 '1' 만큼 증가시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 플래그 상태 결정 방법.
  3. 제1항에 있어서, 상기 전체 플래그 상태 정보를 증가시키는 단계는 특정 플래그 상태 정보가 해당 플래그 셀이 기준전압 이상으로 프로그램된 상태임을 나타내는 경우 상기 전체 플래그 상태 정보를 유지시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 플래그 상태 결정 방법.
  4. 제1항에 있어서, 상기 플래그 상태를 결정하는 단계는 상기 전체 플래그 상태 정보가 특정 임계값보다 큰 경우 해당 플래그 상태는 상위비트 프로그램 전 상태를 나타내는 것으로 결정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 플래그 상태 결정 방법.
  5. 제1항에 있어서, 상기 플래그 상태를 결정하는 단계는 상기 전체 플래그 상태 정보가 특정 임계값보다 작거나 같은 경우 해당 플래그 상태는 상위비트 프로그램이 완료된 상태를 나타내는 것으로 결정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 플래그 상태 결정 방법.
KR1020070136372A 2007-12-24 2007-12-24 불휘발성 메모리 장치의 플래그 상태 결정 방법. KR100948468B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070136372A KR100948468B1 (ko) 2007-12-24 2007-12-24 불휘발성 메모리 장치의 플래그 상태 결정 방법.
US12/138,287 US7715232B2 (en) 2007-12-24 2008-06-12 Method of determining a flag state of a non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136372A KR100948468B1 (ko) 2007-12-24 2007-12-24 불휘발성 메모리 장치의 플래그 상태 결정 방법.

Publications (2)

Publication Number Publication Date
KR20090068668A true KR20090068668A (ko) 2009-06-29
KR100948468B1 KR100948468B1 (ko) 2010-03-17

Family

ID=40788415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136372A KR100948468B1 (ko) 2007-12-24 2007-12-24 불휘발성 메모리 장치의 플래그 상태 결정 방법.

Country Status (2)

Country Link
US (1) US7715232B2 (ko)
KR (1) KR100948468B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935139B2 (ja) * 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
KR101432108B1 (ko) * 2008-06-03 2014-08-21 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
US8451662B2 (en) * 2011-03-03 2013-05-28 Micron Technology, Inc. Reading memory cell history during program operation for adaptive programming
KR102005888B1 (ko) 2012-07-06 2019-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
JP6919538B2 (ja) * 2017-12-05 2021-08-18 富士通株式会社 電力制御システム及び電力制御プログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802763B2 (ja) * 2001-01-29 2006-07-26 シャープ株式会社 不揮発性半導体メモリ装置およびその消去方法
KR100543461B1 (ko) * 2003-07-22 2006-01-20 삼성전자주식회사 가변 가능한 데이터 출력 기능을 갖는 플래시 메모리 장치및 그것을 포함한 메모리 시스템
US8019928B2 (en) 2004-02-15 2011-09-13 Sandisk Il Ltd. Method of managing a multi-bit-cell flash memory
US7716413B2 (en) 2004-02-15 2010-05-11 Sandisk Il Ltd. Method of making a multi-bit-cell flash memory
KR100702300B1 (ko) * 2005-05-30 2007-03-30 주식회사 하이닉스반도체 테스트 제어 회로를 갖는 반도체 메모리 장치
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR100771883B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
KR100933852B1 (ko) * 2007-12-28 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법

Also Published As

Publication number Publication date
US20090161425A1 (en) 2009-06-25
US7715232B2 (en) 2010-05-11
KR100948468B1 (ko) 2010-03-17

Similar Documents

Publication Publication Date Title
US10490286B2 (en) Electrically-rewritable nonvolatile semiconductor memory device
US7965553B2 (en) Method of verifying a program operation in a non-volatile memory device
KR100926195B1 (ko) 불휘발성 반도체 기억 장치
KR101434404B1 (ko) 파라미터를 추출하는 불휘발성 메모리 장치 및 그것을포함하는 불휘발성 메모리 시스템
US7660160B2 (en) Flash memory device and method of operating the same
KR100784867B1 (ko) 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
US8014207B2 (en) Nonvolatile memory device and method of operating the same
US7782667B2 (en) Method of operating a flash memory device
EP1746604B1 (en) Method for accessing a multilevel nonvolatile memory device of the flash NAND type
JP4455524B2 (ja) 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置
KR20060133599A (ko) 멀티 비트 셀 플래시 메모리 관리 방법
KR20120053972A (ko) 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어
JP4746658B2 (ja) 半導体記憶システム
US20120144267A1 (en) Data reading method, memory storage apparatus, and controller thereof
KR20090072165A (ko) 불휘발성 메모리 소자의 동작 방법
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
KR102182225B1 (ko) 다중-레벨 낸드 셀들에서 용량을 이용한 소거 없는 재프로그램
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR100948468B1 (ko) 불휘발성 메모리 장치의 플래그 상태 결정 방법.
KR20150064601A (ko) 비휘발성 메모리 장치의 데이터 기록 방법
US8270219B2 (en) Method of operating nonvolatile memory device capable of reading two planes
US20120002469A1 (en) Nonvolatile semiconductor memory device
JP2009158082A (ja) メモリへのデータ書き込み方法及びデータ読み取り方法
KR20100007714A (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
US7894258B2 (en) Flash memory device for determining most significant bit program

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 11