KR100771883B1 - 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법 - Google Patents

멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법 Download PDF

Info

Publication number
KR100771883B1
KR100771883B1 KR1020060085880A KR20060085880A KR100771883B1 KR 100771883 B1 KR100771883 B1 KR 100771883B1 KR 1020060085880 A KR1020060085880 A KR 1020060085880A KR 20060085880 A KR20060085880 A KR 20060085880A KR 100771883 B1 KR100771883 B1 KR 100771883B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
cell
programmed
data
data flag
Prior art date
Application number
KR1020060085880A
Other languages
English (en)
Inventor
채동혁
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085880A priority Critical patent/KR100771883B1/ko
Priority to US11/848,014 priority patent/US7596022B2/en
Priority to JP2007230423A priority patent/JP2008065978A/ja
Priority to CN2007103061929A priority patent/CN101197190B/zh
Application granted granted Critical
Publication of KR100771883B1 publication Critical patent/KR100771883B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Abstract

멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법이 개시된다. 본 발명의 실시예에 따른 불휘발성 메모리 장치는 멀티-레벨 메모리 셀들의 어레이 및 데이터 플래그 셀을 구비한다. 멀티 데이터를 저장하는 상기 메모리 셀은, 상기 저장되는 멀티 데이터의 상태에 대응하는 복수의 임계 전압 분포들을 가진다. 제 1 세트와 제 2 세트로 구분되는 상기 멀티 데이터는, 상기 제 1 세트와 상기 제 2 세트가 독립하여 순서대로 저장되는 방식으로, 상기 메모리 셀에 저장된다. 상기 데이터 플래그 셀은, 프로그램 됨으로써 상기 제 2 세트가 상기 메모리 셀에 저장되었는지 나타낸다. 프로그램 된 상기 데이터 플래그 셀의 임계 전압 분포는, 상기 제 1 세트와 상기 제 2 세트가 모두 저장되었을 때 상기 제 1 세트를 독출하기 위한 독출전압보다 높은 레벨을 갖는다. 본 발명에 따른 불휘발성 메모리 장치는 프로그램된 데이터 플래그 셀의 임계 전압 분포가 독출전압보다 높은 레벨을 가지므로, 데이터 플래그 셀에 저장된 데이터의 신뢰도가 높으며, 이에 따라 메모리 셀에 저장된 데이터를 안정적으로 독출할 수 있는 장점이 있다.

Description

멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법{Multi-level non-volatile memory device and program method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 불휘발성 메모리 장치의 블록도이다.
도 2는 불휘발성 메모리 장치에서 데이터 저장 상태와 임계 전압 분포의 관계를 나타내는 그래프이다.
도 3은 멀티-레벨 불휘발성 메모리 장치의 프로그램 동작을 설명하기 위한 도면이다.
도 4는 멀티-레벨 불휘발성 메모리 장치의 독출 동작을 설명하기 위한 도면이다.
도 5는 데이터 플래그 셀의 임계 전압 분포에 따른 전하 손실 마진(Charge Loss Margin: CLM)을 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 프로그램 방법을 설명하기 위한 도면이다.
본 발명은 불휘발성 메모리 장치에 관한 것으로서, 특히 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
전기적으로 소거 및 프로그램이 가능한 불휘발성 메모리 장치는 전원이 공급되지 않는 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 대표적인 것으로 플래시 메모리가 있다.
플래시 메모리는 일반적으로 낸드(NAND)형 플래시 메모리와 NOR형 플래시 메모리로 구분된다. NOR형 플래시 메모리는 메모리 셀들이 비트라인과 워드라인에 각각 독립적으로 연결된다. 따라서 NOR형 플래시 메모리는 랜덤 액세스 시간 특성이 우수한 반면, 집적하기에는 어려움이 있다.
NAND형 플래시 메모리는 복수의 메모리 셀들이 직렬로 연결되는 셀 스트링 구조를 가진다. 따라서 NAND형 플래시 메모리는 집적하기 용이할 뿐만 아니라 낮은 가격으로 공급될 수 있다. 이러한 이유로 고집적 플래시가 필요한 경우 NAND형 플래시 메모리가 사용되며, 또한 각종 휴대용 제품들의 데이터 메모리로서 NAND형 플래시 메모리가 사용되고 있다.
플래시 메모리를 구성하는 메모리 셀들은 제어 게이트, 플로팅 게이트, 소스, 및 드레인을 구비하는 셀 트랜지스터로 구성된다. 플래시 메모리의 셀 트랜지스터는 F-N 터널링 메커니즘에 의해서 프로그램 되거나 소거된다.
셀 트랜지스터의 소거 동작은 셀 트랜지스터의 제어 게이트에 접지 전압을 인가하고, 반도체 기판(또는 벌크)에 전원 전압보다 높은 고전압을 인가함으로써 수행된다. 이러한 소거 바이어스 조건에 따르면, 플로팅 게이트와 벌크 사이의 큰 전압 차에 의해 이들 사이에 강한 전계가 형성되며, 그 결과 부유 게이트에 존재하는 전자들은 F-N 터널링 효과에 의해서 벌크로 방출된다. 이 때, 소거된 셀 트랜지스터의 임계 전압은 음의 방향으로 이동된다.
셀 트랜지스터의 프로그램 동작은 제어 게이트에 전원 전압보다 높은 고전압을 인가하고, 드레인 및 벌크에 접지 전압을 인가함으로써 이루어진다. 이러한 바이어스 조건 하에서, 전자들이 F-N 터널링 효과에 의해서 셀 트랜지스터의 플로팅 게이트에 주입된다. 이 때 프로그램 된 셀 트랜지스터의 임계 전압은 양의 방향으로 이동된다.
도 1은 불휘발성 메모리 장치의 블록도로서, 특히 NAND형 플래시 메모리 장치의 블록도이다. NAND형 플래시 메모리 장치(100)는 메모리 셀 어레이(110), 행 선택 회로(130), 및 페이지 버퍼 회로(150)를 구비한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(미도시)로 나뉘어져 있으며, 각각의 메모리 블록은 열 방향으로 신장하는 복수의 스트링들(110_1 내지 110_M)을 구비한다. 도 1에서는 설명의 편의를 위해 하나의 메모리 블록만을 도시하였다.
각각의 스트링은 스트링 선택 트랜지스터(string selecting transistor: SST), 접지 선택 트랜지스터(ground selecting transistor; GST), 및 스트링 선택 트랜지스터(SST)와 접지 선택 트랜지스터(GST) 사이에 직렬로 연결되는 복수의 메모리 셀 트랜지스터들(memory cell transistors: MCT<0> 내지 MCT<N-1>)을 구비한다.
스트링 선택 트랜지스터(SST)의 게이트는 스트링 선택 라인(string selection line: SSL)에 연결되고, 드레인은 대응하는 비트 라인(BLe 또는 BLo)에 연결된다. 접지 선택 트랜지스터(GST)의 게이트는 접지 선택 라인(ground selection line: GSL)에 연결되고, 소스는 공통 소오스 라인(common source line; CSL)에 연결된다. 복수의 메모리 셀 트랜지스터들(MCT<0> 내지 MCT<N-1>)의 제어 게이트들은 대응하는 워드 라인들(WL<0> 내지 WL<N-1>)에 각각 연결된다.
여기서 라인들(SSL, WL<0> 내지 WL<N>, GSL)의 전압 레벨은 소정의 타이밍 제어신호(미도시)에 응답하여 행 선택 회로(130)에 의해 제어되며, 이웃하는 각각의 비트라인들 쌍들(BLe, BL0)의 전압 레벨은 페이지 버퍼 회로(150)에 구비되는 각각의 페이지 버퍼(미도시)에 의해 제어된다.
여기서, 라인들(SSL, WL0 내지 WLn, GSL)이 제어되는 동작과 비트라인 쌍들(BLe, BLo)이 제어되는 동작은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 알 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
최근에는 플래시 메모리의 집적도를 더욱 향상시키기 위해서 한 개의 메모리 셀에 복수의 데이터를 저장하는 멀티-레벨 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 멀티-레벨 플래시 메모리의 메모리 셀에는 2 비트 이상의 멀티-비트가 저장될 수 있다. 이렇게 멀티-비트를 저장하는 메모리 셀을 멀티-레벨 셀(multi-level cell)이라 하고, 이에 대해 단일-비트를 저장하는 메모리 셀을 단일-레벨 셀(single-level cell)이라 한다. 멀티-레벨 셀은 멀티-비트를 저장하므로, 2개 이상의 임계 전압 분포를 가지며 이에 대응되는 2개 이상의 데이터 저장 상태를 갖는다.
도 2는 불휘발성 메모리 장치에서 데이터 저장 상태와 임계 전압 분포의 관계를 나타내는 그래프로, 특히 2 비트를 저장하는 멀티-레벨 셀에 대한 그래프이다. 2 비트를 저장하는 멀티-레벨 셀은 4 개의 데이터 저장 상태, 즉 11, 01, 10, 00 을 가질 수 있다. 도 2에서 11은 소거된 상태이고, 01, 10, 및 00은 프로그램 된 상태이다.
도 2에 도시된 바와 같이, 4 개의 데이터 저장 상태의 분포는 멀티-레벨 셀의 임계 전압 분포들에 대응된다. 예를 들어, 멀티-레벨 셀의 임계 전압 분포들이 각각 VTH1~VTH2, VTH3~VTH4, VTH5~VTH6, VTH7~VTH8 이라 가정하면, 데이터 저장상태 11, 01, 10, 00 은 각각 VTH1~VTH2, VTH3~VTH4, VTH5~VTH6, VTH7~VTH8 에 대응된다. 즉, 멀티-레벨 셀의 임계 전압이 4 가지 임계 전압 분포들 중 어느 하나에 대응되면, 11, 01, 10, 00 중 해당하는 2 비트의 데이터가 멀티-레벨 셀에 저장된다.
멀티-레벨 불휘발성 메모리 장치를 프로그램하고 독출하는 방법으로는 여러 가지 방법이 사용될 수 있으며, 이러한 방법들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 널리 알려져 있다. 이러한 방법들 중 일예가 도 3과 도 4에 도시되어 있다.
도 3은 멀티-레벨 불휘발성 메모리 장치의 프로그램 동작을 설명하기 위한 도면으로, 도 3의 (a)는 하위비트(least significant bit: LSB), 도 3의 (c)는 상위비트(most significant bit: MSB)를 프로그램 하는 동작을 설명하기 위한 도면이고, 도 3의 (b)는 하위비트를 프로그램한 후 임계 전압 분포의 변화를 설명하기 위 한 도면이다.
이하에서는 ISPP(incremental step pulse programming) 방식으로 프로그램 되는 것으로 가정하여 설명한다. ISPP 방식에서는, 프로그램 전압이 점진적으로 높아지면서 메모리 셀에 대한 프로그램이 반복적으로 수행되므로, 메모리 셀의 임계 전압 분포를 정확하게 제어할 수 있다.
도 3에 도시된 프로그램 방법은 하위비트를 프로그램 하는 제 1 프로세스와 상위비트를 프로그램 하는 제 2 프로세스로 구성된다. 제 1 프로세스(도 3의 (a) 참조)에서는, 프로그램 속도를 빠르게 하기 위해서 큰 증가 폭을 갖는 프로그램 전압을 사용한다. 이에 따라 메모리 셀의 상태는 소거상태(“1”)에서 프로그램 상태(“0”)로 이동한다(P1). 도 3의 (a)에 도시된 바와 같이, 큰 증가 폭을 갖는 프로그램 전압을 사용하므로 프로그램 된 셀은 넓은 임계 전압 분포를 갖는다.
선택된 셀이 프로그램된 후에는 프로그램된 셀의 주위의 셀들이 프로그램 된다. 이 과정에서 프로그램된 셀은 방해현상(disturbance)를 받게 되며, 이에 따라 도 3의 (b)에 도시된 바와 같이, 프로그램된 셀의 임계 전압 분포는 소정의 폭(D) 만큼 더 넓어지게 된다. 그러나 방해현상에 의해 임계 전압 분포가 넓어지는 현상은 후술되는 제 2 프로세스(즉 상위비트를 프로그램 하는 프로세스)에 의해 상쇄된다.
상위비트를 프로그램 하는 제 2 프로세스는 하위비트의 상태와 상위비트로 로딩(loading)되는 비트에 따라 달라진다(도 3의 (c) 참조). 먼저, 하위비트가 “1”(즉 소거상태)인 셀들 중 상위비트로 “1”이 로딩 되는 셀에 대해서는 프로그램 이 수행되지 않는다. 반면, 하위비트가 “1”(즉 소거상태)인 셀들 중 상위비트로 “0”이 로딩 되는 셀은 “01” 상태로 프로그램 된다(P2).
또한 하위비트가 “0”(즉 프로그램 된 상태)인 셀들 중 상위비트로 “1”이 로딩 되는 셀은 “10”으로 프로그램 되고(P3), 하위비트가 “0”(즉 프로그램 된 상태)인 셀들 중 상위비트로 “0”이 로딩 되는 셀은 “00”으로 프로그램 된다(P4). 한편 도 3의 (c)에 도시된 바와 같이, 하위비트가 프로그램된 셀에 대한 상위비트 프로그램에 의해 임계 전압 분포가 좁아지게 되므로, 하위비트 프로그램 후 주위 셀들의 프로그램 과정에서 방해현상에 의해 임계 전압 분포가 넓어지는 효과는 상쇄되며, 또한 임계 전압 전압 분포를 더욱 정밀하게 제어할 수 있다.
하위비트만 프로그램 된 경우 프로그램 된 상태(“0”)의 임계 전압 분포(도 4의 (a) 참조)는, 상위비트가 프로그램 된 상태 중 하위비트가 “1”인 상태, 즉 “'01”상태의 임계 전압 분포(도 4의 (b) 참조)와 중첩된다. 즉 하위비트를 독출하는 경우, 상위비트가 프로그램 되었는지 여부에 따라 하위비트가 “0” 또는 “1”로 다르게 독출될 수 있다.
따라서 메모리 셀에 저장된 데이터를 정확하게 독출하기 위해서는, 상위비트가 프로그램 되었는지 여부를 나타낼 필요가 있다. 도 3 및 도 4의 예에서는 상위비트가 프로그램 되어있는지 여부를 나타내는 플래그 셀(이하 ‘데이터 플래그 셀(MSB flag cell)’이라 함)을 두고 데이터 플래그 셀의 상태에 따라 독출 동작이 수행된다.
도 4는 멀티-레벨 불휘발성 메모리 장치의 독출 동작을 설명하기 위한 도면 으로 도 4의 (a)는 상위비트가 프로그램 되지 않은 상태이고, 도 4의 (b)는 상위비트가 프로그램 된 상태이다. 도 4의 (a)와 (b)에는 메모리 셀의 임계 전압 분포와 각각의 임계 전압에 따라 하위비트와 상위비트를 독출할 때 출력되는 데이터, 그리고 독출 동작 시 워드라인 전압이 도시되어 있다.
상위비트가 프로그램 되지 않은 경우에는 제 1 독출전압(VR1)을 기준으로 하위비트가 다른 값을 갖는 반면, 상위비트가 프로그램 된 경우에는제 2 독출전압(VR2)을 기준으로 하위비트가 다른 값을 갖는다. 따라서 상위비트가 프로그램 되었는지 여부에 따라 하위비트를 독출하는 알고리즘이 다르게 적용될 것이다.
먼저 상위비트가 프로그램 된 경우(도 4의 (b) 참조), 제 2 독출전압(VR2)를 기준으로 하위비트가 독출된다. 즉 메모리 셀이 제 2 독출전압(VR2)을 기준으로 온(on) 셀이면 "1"이 출력되고, 오프(off) 셀이면 "0"이 출력된다. 한편 상위비트의 독출을 위해서는, 제 1 내지 제 3 독출전압(VR1 내지 VR3)을 기준으로 순차적으로 메모리 셀이 온 셀인지 오프 셀인지 여부를 판단하고, 판단 결과에 따라 상위비트가 독출된다.
한편 도 4의 (a)에 도시된 바와 같이, 상위비트가 프로그램 되어 있지 않은 경우에도 상위비트가 프로그램 되어 있는 경우와 같이 제 2 독출전압(VR2)을 기준으로 하위비트가 독출된다면 하위비트는 정확하게 독출될 수 없다. 따라서 이 경우에는 제 2 독출전압(VR2)이 아닌 제 1 독출전압(VR1)을 기준으로 독출동작이 수행되어야 한다.
상술한 바와 같이, 상위비트가 프로그램 되어 있는지 여부에 따라 하위비트 를 독출할 때 제 1 독출전압(VR1)을 기준으로 독출할지 또는 제 2 독출전압(VR2)을 기준으로 독출할지 결정되어야 한다.
도 4에서는 데이터 플래그 셀이 프로그램 되었는지 여부에 따라 제 2 독출전압(VR2)을 기준으로 독출된 하위비트를 그대로 출력할 것인지 또는 제 1 기준전압을 기준으로 독출 동작을 재수행할 것인지 결정된다. 즉 먼저 제 2 독출전압(VR2)을 기준으로 데이터 플래그 셀이 프로그램 되었는지 판단하고, 판단 결과에 따라 하위비트 독출 동작이 선택적으로 수행된다.
한편 도 4의 (a)에 도시된 바와 같이, 상위비트가 프로그램 되어 있지 않은 경우 상위비트는 소거상태이므로, 상위비트가 독출 되는 경우 “1”이 출력된다. 그런데 상위비트가 프로그램 되어 있는 경우의 독출 동작에서는 셀의 임계 전압이 제 1 독출전압(VR1)과 제 2 독출전압(R2) 사이에 있는 경우 “0”이 출력된다.
따라서 상위비트가 프로그램 되어 있지 않은 경우 상위비트 독출 동작에서는, 먼저 제 1 독출전압(VR1)을 기준으로 데이터 플래그 셀이 프로그램 되어 있는지를 판단하고, 데이터 플래그 셀이 프로그램 되어 있지 않은 것으로 판단되면 상위비트를 출력하기 위한 데이터 래치를 “1”로 리셋한 후 독출 동작을 종료함으로써 “1”이 출력되도록 한다.
상술한 바와 같이, 멀티-레벨 불휘발성 메모리 장치의 독출 동작은 데이터 플래그 셀의 프로그램 상태에 따라 다르게 수행되므로, 데이터 플래그 셀의 임계 전압 분포가 소정의 독출전압의 레벨보다 크도록 데이터 플래그 셀이 프로그램 되어야 한다. 즉, 프로그램 된 데이터 플래그 셀의 임계 전압 분포는 높은 신뢰도를 가질 필요가 있다.
본 발명이 이루고자하는 기술적 과제는 데이터 플래그 셀의 임계 전압 분포가 높은 신뢰도를 갖는 불휘발성 메모리 장치를 제공하는데 있다.
본 발명이 이루고자하는 기술적 과제는 데이터 플래그 셀의 임계 전압 분포가 높은 신뢰도를 갖는 프로그램 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 불휘발성 메모리 장치는 멀티-레벨 메모리 셀들의 어레이 및 데이터 플래그 셀을 구비한다. 멀티 데이터를 저장하는 상기 메모리 셀은, 상기 저장되는 멀티 데이터의 상태에 대응하는 복수의 임계 전압 분포들을 가진다. 제 1 세트와 제 2 세트로 구분되는 상기 멀티 데이터는, 상기 제 1 세트와 상기 제 2 세트가 독립하여 순서대로 저장되는 방식으로, 상기 메모리 셀에 저장된다. 상기 데이터 플래그 셀은, 프로그램 됨으로써 상기 제 2 세트가 상기 메모리 셀에 저장되었는지 나타낸다. 프로그램 된 상기 데이터 플래그 셀의 임계 전압 분포는, 상기 제 1 세트와 상기 제 2 세트가 모두 저장되었을 때 상기 제 1 세트를 독출하기 위한 독출전압보다 높은 레벨을 갖는다.
한편 상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 독출전압보다 높은 레벨을 갖는 상기 메모리 셀이 갖는 복수의 임계 전압 분포들 중 하나인 것이 바람직하다.
한편 상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 메모리 셀이 갖는 복수의 임계 전압 분포들 중 가장 높은 레벨의 임계 전압 분포와 동일한 것이 더욱 바람직하다.
이 때 상기 제 1 세트는 하위비트이고 상기 제 2 세트는 상위비트인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 프로그램 방법은 멀티 데이터를 저장하기 위한 멀티-레벨 메모리 셀들의 어레이를 구비하는 불휘발성 메모리 장치를 프로그램 하는 방법으로서, 상기 메모리 셀들에 상기 멀티 데이터의 제 1 세트를 저장하는 단계, 상기 메모리 셀들에 상기 멀티 데이터의 제 2 세트를 저장하는 단계, 및 상기 제 2 세트를 저장하는 동작과 병행하여 상기 제 2 세트가 상기 메모리 셀에 저장되었음을 나타내는 데이터 플래그 셀을 프로그램 하는 단계를 구비하다. 프로그램 된 상기 데이터 플래그 셀의 임계 전압 분포는, 상기 제 1 세트와 상기 제 2 세트가 모두 저장되었을 때 상기 제 1 세트를 독출하기 위한 독출전압보다 높은 레벨을 갖는다.
한편 상기 멀티 데이터를 저장하는 상기 메모리 셀은, 상기 저장되는 멀티 데이터의 상태에 대응하는 복수의 임계 전압 분포들을 가지며, 상기 데이터 플래그 셀을 프로그램 하는 단계는 상기 독출전압보다 높은 레벨의 임계 전압 분포들 중 어느 하나에 대응되는 상태로 상기 메모리 셀을 프로그램 하는 동작과 동시에 수행되는 것이 바람직하다. 이 때 상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 동시에 프로그램 되는 셀의 임계 전압 분포와 동일한 것이 바람직하다.
한편 상기 데이터 플래그 셀을 프로그램 하는 단계는 상기 복수의 임계 전압 분포들 중 가장 높은 레벨의 임계 전압 분포로 상기 메모리 셀을 프로그램 하는 동작과 동시에 수행되는 것이 바람직하다. 이 때 상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 메모리 셀이 갖는 복수의 임계 전압 분포들 중 가장 높은 레벨의 임계 전압 분포와 동일한 것이 바람직하다.
한편 상기 제 1 세트는 하위비트이고 상기 제 2 세트는 상위비트인 것이 바람직하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
이하에서는 본 발명과 관련하여 특별히 설명하는 것을 제외하고는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에서 알려진 구성들이 적용될 수 있다. 예를 들어, 멀티-레벨 메모리 셀, 데이터 플래그 셀을 프로그램 하기 위해 ISPP 방법 등을 이용하여 프로그램 전압을 인가하고 셀의 임계 전압을 검증하여 프로그램을 수행하는 구성 등은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에서 알려진 구성들을 이용하여 구현될 수 있을 것이다.
이하 도 5 및 도 6을 참조하여 멀티-레벨 메모리 셀들의 어레이를 구비하는 불휘발성 메모리 장치를 프로그램 하는 본 발명의 실시예에 대해 설명한다. 본 발 명의 실시예에서 메모리 셀들의 어레이에 저장되는 데이터는 제 1 세트와 제 2 세트로 나누어 각각 저장되며, 제 1 세트와 제 2 세트는 독립하여 순서대로 저장되는 것이 바람직하다. 이하에서 제 1 세트는 하위비트이고 제 2 세트는 상위비트인 것으로 설명하나, 본 발명이 이러한 데이터 간의 대응관계에 한정되는 것은 아니다.
또한 본 발명의 실시예에 따른 불휘발성 메모리 장치는 멀티-레벨 불휘발성 메모리 장치로서, 멀티-레벨 메모리 셀들의 어레이와 데이터 플래그 셀을 구비한다. 멀티-레벨 메모리 셀에는 멀티 데이터가 저장될 수 있다. 따라서 멀티-레벨 메모리 셀은 저장되는 멀티 데이터의 상태에 대응하는 복수의 임계 전압 분포들을 갖는다.
이러한 멀티-레벨 불휘발성 메모리 장치의 구성에 대해서는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 알려져 있으므로, 이에 대한 구체적인 설명은 생략한다.
본 발명의 실시예에 따른 불휘발성 메모리 장치와 프로그램 방법을 설명하기에 앞서, 도 5를 참조하여 데이터 플래그 셀이 가질 수 있는 임계 전압 분포에 대해 설명한다.
도 5는 데이터 플래그 셀의 임계 전압 분포에 따른 전하 손실 마진(Charge Loss Margin: CLM)을 설명하기 위한 도면이다. 멀티-레벨 불휘발성 메모리 장치의 독출 동작을 위해서, 데이터 플래그 셀은 메모리 셀에 상위비트가 프로그램 될 때 함께 프로그램(도 5의 “0” 상태) 되어야 한다. 앞서 설명한 바와 같이 데이터 플래그 셀이 프로그램 된 경우, 데이터 플래그 셀은 상위비트가 메모리 셀에 저장된 것을 나타낸다.
앞서 설명한 바와 같이 멀티-레벨 불휘발성 메모리 장치에서의 독출동작에서, 하위비트와 상위비트가 모두 프로그램 되어 있는 경우에는 제 1 내지 제 3 독출전압(VR1 내지 VR3)을 기준으로 메모리 셀에 저장된 데이터의 독출이 이루어진다.
따라서 상위비트를 유효하게 독출하기 위해서 프로그램 된 데이터 플래그 셀의 임계 전압 분포는 제 1 독출전압(VR1)보다 높은 레벨을 가지면 되나, 하위비트를 유효하게 독출하기 위해서 프로그램 된 데이터 플래그 셀의 임계 전압 분포는 제 2 독출전압(VR2)보다 높은 레벨을 가져야 한다. 결국 메모리 셀에 하위비트와 상위비트가 모두 저장된 경우 프로그램 된 데이터 플래그 셀의 임계 전압 분포는 적어도 제 2 독출전압(VR2)보다 높은 레벨을 가져야 한다.
도 5의 (a)는 프로그램 된 데이터 플래그 셀의 임계 전압 분포가 제 2 독출전압(VR2)보다 상대적으로 작은 양(CLM1) 만큼 큰 경우이고, 도 5의 (b)는 프로그램 된 데이터 플래그 셀의 임계 전압 분포가 제 2 독출전압(VR2)보다 상대적으로 큰 양(CLM2) 만큼 큰 경우이다.
데이터 플레그 셀이 프로그램 된 이후 주위의 다른 셀들이 프로그램되는 과정에서 프로그램 된 셀에 저장된 전하는 손실될 수 있다. 도 5에 도시된 바와 같이, 전하 손실 마진(CLM1 또는 CLM2)은 전하가 손실되는 경우에도 독출 동작이 유효하게 수행될 수 있는 특성을 나타내는 양으로, 제 2 독출전압(VR2)과 프로그램 된 데이터 플래그 셀의 임계 전압 분포의 최소 레벨과의 차이이다.
상술한 바와 같이, 데이터 플래그 셀은 메모리 셀에 저장된 데이터를 독출하는 방법을 결정하는데 중요한 역할을 한다. 또한 메모리 셀에 저장된 데이터의 오류는 ECC(error correction code) 등의 방법을 정정될 수 있으나, 대부분 데이터 플래그 셀에 저장된 데이터의 오류를 정정할 수 있는 방법은 따로 마련되어 있지 않다. 따라서 프로그램 된 데이터 플래그 셀에 저장된 데이터는 높은 신뢰성이 요구되며, 이러한 관점에서 전하 손실 마진은 큰 것이 바람직하다.
도 5를 참조하면, 전하 손실 또한 데이터 플래그 셀에 저장된 데이터의 신뢰성 저하 요인임을 알 수 있다. 즉 도 5의 (a)와 같이 전하 손실 마진(CLM1)이 작은 경우, 전하 손실에 의해 프로그램 된 데이터 플래그 셀의 임계 전압 분포가 낮아지게 되면 임계 전압 분포가 제 2 독출전압(VR2)보다 낮아지게 될 가능성이 있다. 따라서 전하 손실에 의해 데이터 플래그 셀의 데이터가 잘못 독출되는 것을 방지하기 위해서는, 도 5의 (b)와 같이 전하 손실 마진이 큰 것이 바람직하다.
한편 데이터 플래그 셀의 프로그램은 메모리 셀의 프로그램과 따로 수행될 수도 있으나, 프로그램 동작의 효율을 위해서는 데이터 플래그 셀의 프로그램과 메모리 셀의 프로그램이 함께 수행되는 것이 바람직하다. 본 발명의 실시예에서도 데이터 플래그 셀의 프로그램은 메모리 셀의 상위비트 프로그램과 함께 수행된다. 그러나 본 발명이 이러한 프로그램의 순서에 한정되는 것은 아니다. 한편 데이터 플래그 셀의 프로그램이 메모리 셀의 상위비트 프로그램과 함께 수행됨에 따라, 데이터 플래그 셀의 임계 전압 분포는 함께 프로그램 된 메모리 셀의 임계 전압 분포와 동일한 분포를 갖는다.
도 6을 참조하면, 메모리 셀의 프로그램 프로세스는 소거 상태에서 “01”상태로의 프로그램(P2), 하위비트가 프로그램된 상태에서 "10" 또는 “00” 상태로의 프로그램(P3 또는 P4)의 세 가지 프로세스를 포함한다. 따라서 데이터 플래그 셀의 프로그램 또한 세 가지 프로세스 중 어느 하나의 프로세스와 함께 수행될 수 있다.
다만 본 발명의 실시예에서 “00” 상태의 임계 전압 분포는 제 2 독출전압(VR2)보다 낮은 레벨이므로, 본 발명의 실시예에서 데이터 플래그 셀의 프로그램은 제 2 독출전압(VR2)보다 높은 레벨의 임계 전압 분포를 갖는 상태, 즉 “10” 상태로의 프로그램(P3) 또는 “00” 상태로의 프로그램과 함께 수행되는 것이 바람직하다. 이 경우 프로그램 된 플래그 셀의 임계 전압 분포는 “10” 상태의 메모리 셀 또는 “00” 상태의 메모리 셀의 임계 전압 분포와 동일하다.
또한 데이터 플래그 셀의 임계 전압 분포가 제 2 독출전압(VR2)보다 커질수록 데이터 플래그 셀에 저장된 데이터의 신뢰성이 커지므로, 데이터 플래그 셀의 프로그램은 가장 높은 레벨의 임계 전압 분포를 갖는 상태, 즉 “00” 상태로의 프로그램과 함께 수행되는 것이 더욱 바람직하다. 이 경우 프로그램 된 플래그 셀의 임계 전압 분포는 “00” 상태의 메모리 셀의 임계 전압 분포와 동일하다.
이하에서는 도 6을 참조하여 본 발명의 실시예에 따른 프로그램 방법에 대해 설명한다. 도 6은 본 발명의 실시예에 따른 프로그램 방법을 설명하기 위한 도면으로, 도 6의 (a)는 메모리 셀의 임계 전압 레벨이고, 도 6의 (b)는 데이터 플래그 셀의 임계 전압 레벨이다.
먼저 하위비트가 멀티-레벨 불휘발성 메모리 장치의 멀티-레벨 메모리 셀들 에 된다. 본 발명의 실시예에서는 ISPP 방법을 이용하여 메모리 셀에 하위비트를 프로그램하며, 큰 폭으로 증가하는 프로그램 전압이 사용된다. 또한 주변 셀들의 프로그램에 의해 방해를 받음으로써 하위비트가 프로그램 된 메모리 셀의 임계 전압 분포는 도 6의 (a)와 같이 넓게 분포하게 되는 것은 앞서 설명한 바와 같다.
하위비트가 프로그램 된 후, 상위비트가 저장된다. 도 6의 (a)에 도시된 바와 같이, 저장된 하위비트의 상태와 저장될 상위비트의 상태에 따라 세 가지의 프로그램 프로세스(P2 내지 P4)가 수행되며, 이에 대해서는 도 3을 참조하여 설명하였다.
한편 도 6의 (a) 및 (b)에 도시된 바와 같이, 본 발명의 실시예에서는 상위비트를 저장하는 동작과 함께 데이터 플래그 셀의 프로그램이 수행된다(도 6의 (1)에서 (2)과정 참조).
도 6에서는, 데이터 플래그 셀의 프로그램은 높은 레벨의 임계 전압 분포를 갖는 상태, 즉 “00” 상태로 메모리 셀을 프로그램 하는 동작과 함께 수행된다. 따라서 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 메모리 셀이 갖는 복수의 임계 전압 분포들 중 가장 높은 레벨의 임계 전압 분포, 즉 “00” 상태의 임계 전압 분포와 동일하다.
이상에서는 데이터 플래그 셀의 프로그램이 “00” 상태로의 프로그램과 함께 수행되는 것으로 설명하였으나, 데이터 플래그 셀의 프로그램은, 제 2 독출전압(VR2)보다 높은 레벨의 임계 전압 분포들 중 어느 하나에 대응되는 상태(예를 들어, “10” 상태)로 메모리 셀을 프로그램 하는 동작과 함께 수행될 수 있다. 이 경우 프로그램 된 데이터 플래그 셀의 임계 전압 분포는 함께 프로그램이 수행된 메모리 셀(예를 들어, “10” 상태의 메모리 셀)의 임계 전압 분포와 동일하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 불휘발성 메모리 장치는 프로그램된 데이터 플래그 셀의 임계 전압 분포가 독출전압보다 높은 레벨을 가지므로, 데이터 플래그 셀에 저장된 데이터의 신뢰도가 높으며, 이에 따라 메모리 셀에 저장된 데이터를 안정적으로 독출할 수 있는 장점이 있다.

Claims (10)

  1. 멀티-레벨 메모리 셀들의 어레이 및 데이터 플래그 셀을 구비하는 불휘발성 메모리 장치에 있어서,
    멀티 데이터를 저장하는 상기 메모리 셀은, 상기 저장되는 멀티 데이터의 상태에 대응하는 복수의 임계 전압 분포들을 가지고,
    제 1 세트와 제 2 세트로 구분되는 상기 멀티 데이터는, 상기 제 1 세트와 상기 제 2 세트가 독립하여 순서대로 저장되는 방식으로, 상기 메모리 셀에 저장되고,
    상기 데이터 플래그 셀은, 프로그램 됨으로써 상기 제 2 세트가 상기 메모리 셀에 저장되었는지 나타내며,
    프로그램 된 상기 데이터 플래그 셀의 임계 전압 분포는, 상기 제 1 세트와 상기 제 2 세트가 모두 저장되었을 때 상기 제 1 세트를 독출하기 위한 독출전압보다 높은 레벨을 갖는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 독출전압보다 높은 레벨을 갖는 상기 메모리 셀이 갖는 복수의 임계 전압 분포들 중 하나인 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 메모리 셀이 갖는 복수의 임계 전압 분포들 중 가장 높은 레벨의 임계 전압 분포와 동일한 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 제 1 세트는 하위비트이고 상기 제 2 세트는 상위비트인 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 멀티 데이터를 저장하기 위한 멀티-레벨 메모리 셀들의 어레이를 구비하는 불휘발성 메모리 장치를 프로그램 하는 방법에 있어서,
    상기 메모리 셀들에 상기 멀티 데이터의 제 1 세트를 저장하는 단계;
    상기 메모리 셀들에 상기 멀티 데이터의 제 2 세트를 저장하는 단계; 및
    상기 제 2 세트를 저장하는 동작과 병행하여 상기 제 2 세트가 상기 메모리 셀에 저장되었음을 나타내는 데이터 플래그 셀을 프로그램 하는 단계를 구비하며,
    프로그램 된 상기 데이터 플래그 셀의 임계 전압 분포는, 상기 제 1 세트와 상기 제 2 세트가 모두 저장되었을 때 상기 제 1 세트를 독출하기 위한 독출전압보다 높은 레벨을 갖는 것을 특징으로 하는 프로그램 방법.
  6. 제 5 항에 있어서,
    상기 멀티 데이터를 저장하는 상기 메모리 셀은, 상기 저장되는 멀티 데이터의 상태에 대응하는 복수의 임계 전압 분포들을 가지며,
    상기 데이터 플래그 셀을 프로그램 하는 단계는 상기 독출전압보다 높은 레벨의 임계 전압 분포들 중 어느 하나에 대응되는 상태로 상기 메모리 셀을 프로그램 하는 동작과 동시에 수행되는 것을 특징으로 하는 프로그램 방법.
  7. 제 6 항에 있어서,
    상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 동시에 프로그램 되는 셀의 임계 전압 분포와 동일한 것을 특징으로 하는 프로그램 방법.
  8. 제 6 항에 있어서,
    상기 데이터 플래그 셀을 프로그램 하는 단계는 상기 복수의 임계 전압 분포들 중 가장 높은 레벨의 임계 전압 분포로 상기 메모리 셀을 프로그램 하는 동작과 동시에 수행되는 것을 특징으로 하는 프로그램 방법.
  9. 제 8 항에 있어서,
    상기 프로그램 된 데이터 플래그 셀의 임계 전압 분포는, 상기 메모리 셀이 갖는 복수의 임계 전압 분포들 중 가장 높은 레벨의 임계 전압 분포와 동일한 것을 특징으로 하는 프로그램 방법.
  10. 제 5 항에 있어서,
    상기 제 1 세트는 하위비트이고 상기 제 2 세트는 상위비트인 것을 특징으로 하는 프로그램 방법.
KR1020060085880A 2006-09-06 2006-09-06 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법 KR100771883B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060085880A KR100771883B1 (ko) 2006-09-06 2006-09-06 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
US11/848,014 US7596022B2 (en) 2006-09-06 2007-08-30 Method for programming a multi-level non-volatile memory device
JP2007230423A JP2008065978A (ja) 2006-09-06 2007-09-05 マルチレベル不揮発性メモリ装置でのプログラム方法
CN2007103061929A CN101197190B (zh) 2006-09-06 2007-09-06 一种对多层非易失性存储器设备编程的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085880A KR100771883B1 (ko) 2006-09-06 2006-09-06 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법

Publications (1)

Publication Number Publication Date
KR100771883B1 true KR100771883B1 (ko) 2007-11-01

Family

ID=39060398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085880A KR100771883B1 (ko) 2006-09-06 2006-09-06 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법

Country Status (3)

Country Link
US (1) US7596022B2 (ko)
KR (1) KR100771883B1 (ko)
CN (1) CN101197190B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218371B2 (en) 2008-06-17 2012-07-10 Samsung Electronics Co., Ltd. Multi-bit flash memory device and method of analyzing flag cells of the same

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495795B1 (ko) 2008-06-13 2015-02-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US8156403B2 (en) 2006-05-12 2012-04-10 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
US7609548B2 (en) * 2006-09-29 2009-10-27 Hynix Semiconductor Inc. Method of programming a multi level cell
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
KR100784867B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
KR100819102B1 (ko) * 2007-02-06 2008-04-03 삼성전자주식회사 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008139441A2 (en) * 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
KR100948468B1 (ko) * 2007-12-24 2010-03-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 플래그 상태 결정 방법.
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
KR100933852B1 (ko) * 2007-12-28 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) * 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
KR101432108B1 (ko) * 2008-06-03 2014-08-21 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
EP2308053A1 (en) * 2008-07-01 2011-04-13 LSI Corporation Method and apparatus for write-side intercell interference mitigation in flash memories
US7924613B1 (en) * 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
KR101512199B1 (ko) 2009-06-29 2015-04-14 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 동작 방법
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
EP2806482B1 (en) * 2009-09-28 2017-06-28 Hitachi, Ltd. Battery system
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
KR101616097B1 (ko) * 2009-11-11 2016-04-28 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8406051B2 (en) 2010-05-17 2013-03-26 Seagate Technology Llc Iterative demodulation and decoding for multi-page memory architecture
US8254167B2 (en) 2010-05-17 2012-08-28 Seagate Technologies Llc Joint encoding of logical pages in multi-page memory architecture
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
KR20120066347A (ko) * 2010-12-14 2012-06-22 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
US8451662B2 (en) * 2011-03-03 2013-05-28 Micron Technology, Inc. Reading memory cell history during program operation for adaptive programming
CN102543147A (zh) * 2012-01-18 2012-07-04 北京大学 多值存储电路的读取电路及读取方法
KR101916192B1 (ko) 2012-04-19 2018-11-07 삼성전자주식회사 플래그 셀을 포함하는 불휘발성 메모리 장치 및 그것의 사용자 장치
CN104571933B (zh) * 2013-10-18 2017-10-13 光宝科技股份有限公司 具固态储存元件的电子装置及其相关控制方法
US9696918B2 (en) 2014-07-13 2017-07-04 Apple Inc. Protection and recovery from sudden power failure in non-volatile memory devices
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US10839925B2 (en) * 2017-09-11 2020-11-17 SK Hynix Inc. Semiconductor memory device and method of operating the same
JP2020155185A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 半導体記憶装置
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
KR20050078193A (ko) * 2004-01-30 2005-08-04 가부시끼가이샤 도시바 셀 내에 복수 데이터를 기억시키는 반도체 메모리 장치
US20050180209A1 (en) 2004-02-15 2005-08-18 M-Systems Flash Disk Pioneers, Ltd. Method of managing a multi-bit-cell flash memory
KR20050087264A (ko) * 2004-02-26 2005-08-31 삼성전자주식회사 멀티레벨 셀（Ｍｕｌｔｉ－ｌｅｖｅｌ ｃｅｌｌ）플래쉬메모리장치 및 이의 프로그램 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000273B1 (ko) 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
TW389909B (en) * 1995-09-13 2000-05-11 Toshiba Corp Nonvolatile semiconductor memory device and its usage
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
TWI292914B (ko) 2002-01-17 2008-01-21 Macronix Int Co Ltd
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US6859397B2 (en) 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
US7092290B2 (en) 2004-11-16 2006-08-15 Sandisk Corporation High speed programming system with reduced over programming
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR100784867B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
US20080189473A1 (en) * 2007-02-07 2008-08-07 Micron Technology, Inc Mlc selected multi-program for system management

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
KR20050078193A (ko) * 2004-01-30 2005-08-04 가부시끼가이샤 도시바 셀 내에 복수 데이터를 기억시키는 반도체 메모리 장치
US20050180209A1 (en) 2004-02-15 2005-08-18 M-Systems Flash Disk Pioneers, Ltd. Method of managing a multi-bit-cell flash memory
KR20050087264A (ko) * 2004-02-26 2005-08-31 삼성전자주식회사 멀티레벨 셀（Ｍｕｌｔｉ－ｌｅｖｅｌ ｃｅｌｌ）플래쉬메모리장치 및 이의 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218371B2 (en) 2008-06-17 2012-07-10 Samsung Electronics Co., Ltd. Multi-bit flash memory device and method of analyzing flag cells of the same

Also Published As

Publication number Publication date
CN101197190B (zh) 2012-05-09
US7596022B2 (en) 2009-09-29
CN101197190A (zh) 2008-06-11
US20080089123A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
KR100771883B1 (ko) 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
KR100771882B1 (ko) 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
EP3230983B1 (en) Partial block erase for read open block in non-volatile memory
US9087608B2 (en) Method of programming non-volatile memory device and non-volatile memory device using the same
US7035144B2 (en) Flash memory device having multi-level cell and reading and programming method thereof
US7800946B2 (en) Flash memory device and operating method thereof
US9324418B2 (en) Nonvolatile memory and method for improved programming with reduced verify
EP2467854B1 (en) Selective memory cell program and erase
USRE46264E1 (en) Verification process for non-volatile storage
US7518909B2 (en) Non-volatile memory device adapted to reduce coupling effect between storage elements and related methods
US9721672B1 (en) Multi-die programming with die-jumping induced periodic delays
KR100769776B1 (ko) 낸드 플래시 메모리 소자의 프로그램 방법
KR101177278B1 (ko) 비휘발성 메모리 셀 프로그래밍 방법
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
US8164950B2 (en) Reduction of punch-through disturb during programming of a memory device
US8045382B2 (en) Flash memory devices and erasing methods thereof
US20090313423A1 (en) Multi-bit flash memory device and method of analyzing flag cells of the same
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
US9343168B2 (en) Multiple step programming in a memory device
KR20080022394A (ko) 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법
KR20110001570A (ko) 플래시 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 12