KR101512199B1 - 불휘발성 메모리 소자의 동작 방법 - Google Patents

불휘발성 메모리 소자의 동작 방법 Download PDF

Info

Publication number
KR101512199B1
KR101512199B1 KR20090058485A KR20090058485A KR101512199B1 KR 101512199 B1 KR101512199 B1 KR 101512199B1 KR 20090058485 A KR20090058485 A KR 20090058485A KR 20090058485 A KR20090058485 A KR 20090058485A KR 101512199 B1 KR101512199 B1 KR 101512199B1
Authority
KR
South Korea
Prior art keywords
cell
data
read
voltage
flag
Prior art date
Application number
KR20090058485A
Other languages
English (en)
Other versions
KR20110001094A (ko
Inventor
신태식
백광호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20090058485A priority Critical patent/KR101512199B1/ko
Priority to US12/780,492 priority patent/US8279676B2/en
Publication of KR20110001094A publication Critical patent/KR20110001094A/ko
Application granted granted Critical
Publication of KR101512199B1 publication Critical patent/KR101512199B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 하위 비트와 상위 비트를 포함한 데이터 저장을 위한 메인 셀과 상기 메인 셀의 프로그램 상태를 판단하기 위한 플래그 셀을 포함하는 불휘발성 메모리 소자가 제공되는 단계; 독출 명령에 따라서, 상기 메인 셀과 플래그 셀에 저장된 데이터를 제 1 독출전압을 이용하여 독출하는 제 1 독출 단계; 상기 제 1 독출 단계에서 독출된 플래그 셀의 데이터를 이용하여, 메인 셀의 프로그램 상태를 판단하는 단계; 상기 메인 셀이 상위 비트까지 프로그램된 경우, 제 2 독출전압을 이용하여 상기 메인 셀과 플래그 셀에 저장된 데이터를 독출하는 제 2 독출 단계; 및 상기 제 2 독출단계에서 독출된 플래그 셀의 데이터에 따라, 제 3 독출전압 또는 제 4 독출전압을 선택하여 상기 메인 셀을 독출하고, 독출된 데이터를 출력하는 제 3 독출 단계를 포함하는 불휘발성 메모리 소자의 동작 방법을 제공한다.
데이터 독출, 플래그 셀, 리텐션

Description

불휘발성 메모리 소자의 동작 방법{Method of operating a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 동작 방법에 관한 것이다.
메모리 소자 중에서 불휘발성 메모리 소자는 전원 공급이 중단되어도 저장된 데이터가 지워지지 않는 특성이 있다. 대표적인 불휘발성 메모리 소자로 플래시 메모리 소자가 있다. 플래시 메모리 소자는 메모리 셀 어레이의 구조에 따라 크게 노아 플래시 메모리 소자와 낸드 플래시 메모리 소자로 구분할 수 있다. 플래시 메모리 셀의 게이트는 터널 절연막, 플로팅 게이트, 유전체막 및 컨트롤 게이트를 포함하는 구조로 이루어진다.
불휘발성 메모리 소자는 F-N 터널링을 통해 프로그램 동작 및 소거 동작이 이루어진다. 프로그램 동작에 의해 플로팅 게이트로 전자가 축적되고 소거 동작에 의해 플로팅 게이트에 축적된 전자가 기판으로 방출된다. 그리고 리드 동작 시 플로팅 게이트에 축적된 전자의 양에 따라 달라지는 메모리 셀의 문턱전압을 검출하고 검출된 문턱전압의 레벨에 따라서 저장된 데이터가 결정된다.
불휘발성 메모리 소자는 전원이 오프 되어도 저장되어 있는 데이터가 지워 지지 않고 유지되는 특성이 있으나, 데이터가 프로그램된 상태로 오랫동안 유지되거나, 제작 과정중 베이킹(baking) 과정 등으로 인해서 메모리 셀에 문턱전압이 변경될 수 있다. 이러한 특성을 리텐션(retention) 특성이라고 하는데, 리텐션 특성에 따라서 오랫동안 데이터를 저장하고 있는 불휘발성 메모리 소자는 데이터의 에러율이 높아지게 될 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 셀의 리텐션 특성에 따른 문턱전압이동을 파악하여, 독출전압을 변경함으로써 데이터의 신뢰성을 높일 수 있는 불휘발성 메모리 소자의 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
하위 비트와 상위 비트를 포함한 데이터 저장을 위한 메인 셀과 상기 메인 셀의 프로그램 상태를 판단하기 위한 플래그 셀을 포함하는 불휘발성 메모리 소자가 제공되는 단계; 독출 명령에 따라서, 상기 메인 셀과 플래그 셀에 저장된 데이터를 제 1 독출전압을 이용하여 독출하는 제 1 독출 단계; 상기 제 1 독출 단계에서 독출된 플래그 셀의 데이터를 이용하여, 메인 셀의 프로그램 상태를 판단하는 단계; 상기 메인 셀이 상위 비트까지 프로그램된 경우, 제 2 독출전압을 이용하여 상기 메인 셀과 플래그 셀에 저장된 데이터를 독출하는 제 2 독출 단계; 및 상기 제 2 독출단계에서 독출된 플래그 셀의 데이터에 따라, 제 3 독출전압 또는 제 4 독출전압을 선택하여 상기 메인 셀을 독출하고, 독출된 데이터를 출력하는 제 3 독출 단계를 포함한다.
상기 메인 셀이 상위비트까지 프로그램된 경우, 상기 메인 셀의 문턱전압은 제 1 내지 제 4 문턱전압 분포 중 하나에 포함되는 것을 특징으로 한다.
상기 플래그 셀은 상기 메인 셀이 상위 비트까지 프로그램된 경우, 상기 제 3 문턱전압 분포에 포함되도록 프로그램된 것을 특징으로 한다.
상기 제 1 독출 단계에서 독출된 플래그 셀의 데이터가 소거 셀 상태를 나타내는 제 1 논리 데이터이면 상기 제 1 독출단계에서 독출된 메인 셀의 데이터를 출력하는 단계를 포함한다.
상기 제 1 독출 단계에서 독출된 플래그 셀의 데이터가 프로그램 상태를 나타내는 제 2 논리 데이터이면, 상기 메인 셀이 상위 비트까지 프로그램된 것으로 판단하고, 상기 제 2 독출단계를 수행하는 것을 특징으로 한다.
상기 제 2 독출 단계에서 독출된 플래그 셀의 데이터가 상기 제 1 논리 데이터이면, 상기 제 4 독출전압을 선택하여 상기 제 3 독출 단계를 수행하는 것을 특징으로 한다.
상기 제 2 독출 단계에서 독출된 플래그 셀의 데이터가 상기 제 2 논리 데이터이면, 상기 제 3 독출전압을 선택하여 상기 제 3 독출 단계를 수행하는 것을 특징으로 한다.
상기 제 1 독출전압은 상기 제 2 독출전압보다 낮은 전압이고, 상기 제 2 독출전압은 상기 제 3 독출전압보다 낮은 전압이며, 상기 제 4 독출전압은 상기 제 2 독출전압보다 높고, 상기 제 3 독출전압보다 낮은 전압인 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 동작 방법은, 플래그 셀을 이용한 리텐션 정도를 파악하여 데이터 독출전압을 변경함으로써 메모리 셀에 저장된 데이터의 신뢰성을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 1을 참조하면, 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110)와 페이지 버퍼부(120)를 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 블록들(BK)을 포함하고, 각각의 메모리 블록(BK)은 메인 셀부(111)와 플래그 셀부(112)를 포함한다. 메인 셀부(111)와 플래그 셀부(112)에는 동일한 특성을 갖는 메모리 셀들이 포함된다. 다음의 설명에서 구분을 위해서 메인 셀부(111)의 메모리 셀은 메인 셀이라 하고, 플래그 셀부(112)에 메모리 셀은 플래그 셀이라 칭한다.
메인 셀부(111)와 플래그 셀부(112)는 셀 스트링(CS; Cell String)들을 포함한다. 본 발명의 실시 예에 따른 도 1에서는 플래그 셀부(112)가 하나의 셀 스트링(CS)을 포함하는 것으로 나타내었으나, 복수개의 셀 스트링(CS)을 포함하도록 구성할 수 있다. 그리고 각각의 셀 스트링(CS)들은 비트라인(Bit Line; BLE 또는 BLO)에 연결된다.
메인 셀부(111)에 셀 스트링(CS)을 대표적으로 설명하면, 셀 스트링(CS)은 드레인 선택 트랜지스터(Drain Select Transistor; DST)와 소오스 선택 트랜지스터(Source Select Transistor; SST)의 사이에 제 1 내지 제 32 메인 셀(C0 내지 C31)이 직렬로 연결된다.
드레인 선택 트랜지스터(DST)의 게이트에는 드레인 선택 라인(Drain Select Line; DSL)이 연결되고, 소오스 선택 트랜지스터(SST)의 게이트에는 소오스 선택 라인(Source Select Line; SSL)이 연결된다.
그리고 제 1 내지 제 32 메모리 셀(C0 내지 C31)의 게이트에는 각각 제 1 내지 제 32 워드라인(WL1 내지 WL31)이 연결된다.
상기 드레인 선택 트랜지스터(DST)의 드레인단에는 비트라인(BLE 또는 BLO)이 연결되고, 소오스 선택 트랜지스터(SST)의 소오스단에는 공통 소오스 라인(Source Line; SL)이 연결된다.
불휘발성 메모리 소자(100)는 프로그램을 수행할 때 페이지 단위로 프로그램을 수행한다. 이때 메모리 셀에 저장할 수 있는 비트의 개수가 하나인 싱글 레벨 셀(Single Level Cell)은 하나의 페이지가 하나의 워드라인에 대응된다.
그리고 메모리 셀에 저장할 수 있는 비트의 개수가 2개 이상인 멀티 레벨 셀(Multi Level Cell)의 경우에는 하나의 워드라인은 물리적인 페이지에 대응되고, 하나의 워드라인에는 저장될 수 있는 비트의 개수에 따라서 논리적인 페이지가 복수개 포함된다. 예를 들어 3비트를 저장할 수 있는 경우 하나의 물리 페이지는 3개의 논리 페이지를 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)의 메인 셀들은 2비트 의 데이터를 저장할 수 있는 것으로, LSB(Least Significant Bit) 페이지와, MSB(Most Significant Bit) 페이지로 구분되는 논리 페이지 프로그램을 수행한다. 그리고 논리 페이지의 프로그램 여부를 구분하기 위해서 플래그 셀이 이용된다. 따라서 물리 페이지인 각각의 워드라인 별로 플래그 셀이 구비된다.
도 2a 내지 도 2c는 프로그램이 진행된 메인 셀과 플래그 셀의 문턱전압 분포를 나타낸다.
도 2a는 LSB 페이지 프로그램에 따른 문턱전압 분포이고, 도 2b는 MSB 페이지 프로그램에 따른 문턱전압 분포를 나타내며, 도 2c는 플래그 셀의 문턱전압 분포를 나타낸다.
메인 셀들은 LSB 페이지 프로그램을 하면, 소거셀들이 포함되는 문턱전압 분포(200)와, LSB 페이지 프로그램이 된 메인 셀들이 포함되는 문턱전압 분포(201)가 나타난다. 소거 셀 상태의 메인 셀들은 '1'이 저장되어 있다고 하고, 프로그램 상태의 메인 셀들은 '0'이 저장되어있다고 가정한다.
그리고 LSB 페이지가 프로그램된 상태에서, 도 2b와 같이 MSB 프로그램이 진행되면 리프로그램 방식에 의해서 제 1 내지 제 4 문턱전압 분포(200, 210, 220, 230)로 나뉜다. 이에 따라 제 1 문턱전압 분포(200)에 포함된 메인 셀은 '11'의 데이터를 가지고, 제 2 문턱전압 분포(210)에 포함된 메인 셀은 '01'의 데이터를 가진다. 또한 제 3 문턱전압 분포(220)에 포함된 메인 셀은 '10'의 데이터를 가지고, 제 4 문턱전압 분포(230)에 포함된 메인 셀들은 '00'의 데이터를 가지는 것으로 가정한다.
한편, 도 2c의 플래그 셀은 MSB 페이지 프로그램이 진행될 때, 프로그램한다. 이때 플래그 셀은 메인 셀의 제 3 문턱전압 분포(220)와 동일하게 프로그램한다. LSB 페이지까지만 프로그램된 상태라면, 플래그 셀은 '1'데이터를 갖고, MSB 페이지까지 프로그램된 상태라면 플래그 셀은'0'데이터를 갖는다.
데이터 독출 동작에서 메인 셀이나 플래그 셀에 데이터가'1'인 것으로 판단되면, 해당 메인 셀 또는 플래그 셀의 문턱전압이 데이터를 독출할 때 인가했던 독출전압보다 낮은 것을 의미한다. 반대로 독출된 데이터가 '0'이라면 해당 메인 셀 또는 플래그 셀의 문턱전압이 독출전압보다 높은 것을 의미한다.
이와 같이 메인 셀과 플래그 셀이 프로그램 상태에서 오랜 시간이 흐르면 리텐션(retention) 특성에 의해서 도 3a와 같이 문턱전압 분포가 변경된다.
도 3a는 도 2b의 문턱전압 분포가 리텐션 특성에 따라 변형되는 예를 나타낸 것이다.
도 3a를 참조하면, 정상적으로 프로그램된 메인 셀들이 제 1 내지 제 4 문턱전압 분포(200, 210, 220, 230)를 가진다. 그리고 오랜 시간이 흐르면, 제 2 내지 제 4 문턱전압 분포(210, 220, 230)에 포함되는 메인 셀의 문턱전압 분포는 제 5 내지 제 7 문턱전압 분포(211, 221, 231)로 변형된다.
메인 셀의 문턱전압 분포가 변경되는 것은, 도 3b에 나타난 바와 같이 플로팅 게이트에 있는 전하가 빠져 나가기 때문이다.
도 3b는 리텐션 특성을 설명하기 위한 메인 셀의 구조를 나타낸다.
도 3b를 참조하면, 메인 셀은 기판(301)위의 정션(302)간에 생성되는 플로팅 게이트(303)와 컨트롤 게이트(304)를 포함한다. 플래그 셀도 동일한 구조이다. 기판(301)은 3중 웰구조를 가지는데, 본 발명의 설명의 편의를 위하여 단순히 기판으로 표현하였다.
메인 셀을 프로그램하는 것은, 컨트롤 게이트(304)에 높은 전압을 인가함으로써 기판(301)에 전자들이 플로팅 게이트(303)로 이동하게 만드는 것이다.
즉, 플로팅 게이트(303)로 이동한 전자의 양이 많을수록 문턱전압이 높아진다. 그리고 오랜 시간이 흐르거나, 불휘발성 메모리 소자의 제작 중의 베이킹(baking) 과정 등으로 플로팅 게이트(303)에 있던 전자가 빠져나갈 수 있다. 따라서 도 3a와 같이 문턱전압들이 낮아지게 된다.
특히, 문턱전압이 높은 메모리 셀일수록 문턱전압이 낮아지는 정도가 크다. 즉, 플로팅 게이트(303)에 있는 전자가 많을수록 빠져나올 수 있는 전자도 많아지는 것으로 도 3a와 같이 제 4 문턱전압 분포(230)가 상대적으로 리텐션에 의해 문턱전압 분포가 낮아지는 정도가 큰 것을 확인할 수 있다.
따라서 제 3 독출전압(RD3)으로 데이터를 로딩해야 하는 제 4 문턱전압 분포(230)에 포함되는 메인 셀들에 대해서 리텐션 특성에 의해 신뢰성이 떨어질 확률이 높다.
도 4는 일실시 예에 따른 데이터 독출 동작을 설명하기 위한 동작 순서도이다.
도 4를 참조하면, 독출 명령이 입력되면(S401), 먼저 제 1 독출전압(RD1)을 이용해서 메인 셀과 플래그 셀의 데이터 독출을 수행한다(S403).
그리고 플래그 셀의 데이터가 '1'인지 여부를 판단한다(S405). 플래그 셀의 데이터가 '1'이라면 LSB 페이지까지 프로그램이 된 상태이므로 제 1 독출전압(RD1)으로 독출한 메인 셀의 데이터를 출력한다(S411).
그러나 플래그 셀의 데이터가 '0'이라면 MSB 페이지까지 프로그램된 상태이기 때문에, 제 2 및 제 3 독출전압(RD2 ,RD3)으로도 데이터 독출을 수행한다(S407, S409).
이와 같은 독출 방법은 리텐션 특성에 의해서 메인 셀과 플래그 셀의 문턱전압이 변경되었을 때 데이터의 신뢰성이 떨어질 수 있다.
즉, 플래그 셀은 제 3 문턱전압 분포(220)에 포함되도록 프로그램하기 때문에 제 1 독출전압(RD1)으로 데이터를 독출했을 때 잘못 읽혀질 확률이 거의 없다고 할 수 있다. 따라서 MSB 페이지까지 프로그램이 되었다는 사실을 확인하는 데는 문제가 없다.
그러나 단순히 MSB 페이지까지 프로그램이 되었는지 여부를 판단할 뿐이고, 리텐션에 의해서 문턱전압이 변경되었는지에 대해서는 전혀 알 수 있는 방법이 없다.
따라서 본 발명의 실시 예에서는 다음과 같은 데이터 독출을 수행한다.
도 5는 본 발명의 실시 예에 따른 데이터 독출 방법을 설명하기 위한 동작 순서도이다.
도 5를 참조하면, 독출 명령이 입력되면(S501), 먼저 제 1 독출전압(RD1)을 이용해서 메인 셀과 플래그 셀의 데이터 독출을 수행한다(S503).
그리고 플래그 셀의 데이터가 '1'인지 여부를 판단한다(S505). 플래그 셀의 데이터가 '1'이라면 메인 셀에서 독출된 데이터를 그대로 출력한다(S515).
그러나 플래그 셀의 데이터가 '0'이라면 MSB 페이지의 프로그램이 된 것이므로, 제 2 독출전압(RD2)을 이용해서 메인 셀과 플래그 셀을 독출한다(S507).
그리고 플래그 셀의 데이터가 '1'인지를 다시 한 번 판단한다(S509).
플래그 셀은 이미 제 1 독출전압(RD1)에 의해서 데이터를 독출 했을때, '1'데이터를 갖는 것으로 판단되었다. 즉 제 3 문턱전압 분포(220)에 포함되도록 프로그램이 되어있다는 것을 의미한다. 그런데 제 2 독출전압(RD2)을 이용해서 데이터를 독출한 결과 플래그 셀의 데이터가 '0'이 아니라 '1'이 나온다면, 플래그 셀에 문턱전압이 리텐션 특성에 따라서 낮아졌다는 것을 의미한다.
즉, 제 3 문턱전압 분포(220)에 프로그램되는 메인 셀이나 플래그 셀이 모두 리텐션 특성에 따라 문턱전압이 변경되었음을 의미한다. 이에 따라서 제 4 문턱전압 분포(230)에 포함되는 메인 셀을 제 3 독출전압(RD3)으로 독출하면 에러가 발생할 확률이 커지게 된다. 이를 보완하기 위하여, 본 발명의 실시 예에서는 제 3 독출전압(RD3)의 전압 레벨을 변경한다(S511). 이때 전압 레벨을 변경하는 정도는 실험을 통해서 설정되는 레벨만큼 제 3 독출전압(RD3)을 제 4 독출전압(RD4)로 낮추도록 한다.
그리고 변경된 제 4 독출전압(RD4)을 이용해서 데이터를 독출한 후(S513), 독출된 데이터를 출력한다(S515).
단계 S509에서 플래그 셀이 '1'상태라면 리텐션 특성에 따라서 문턱전압이 변경되지 않은 것이므로, 제 3 독출전압(RD3)을 이용해서 데이터를 독출하여(S517), 출력한다(S515).
상기한 독출 방법에 의해서 리텐션 특성에 의해서 문턱전압이 낮아지더라도, 가장 영향을 많이 받는 제 4 문턱전압 분포(230)에 대해서는 데이터 신뢰성을 지킴으로써 전체 데이터 신뢰성이 높아진다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 2a 내지 도 2c는 프로그램이 진행된 메인 셀과 플래그 셀의 문턱전압 분포를 나타낸다.
도 3a는 도 2b의 문턱전압 분포가 리텐션 특성에 따라 변형되는 예를 나타낸 것이다.
도 3b는 리텐션 특성을 설명하기 위한 메인 셀의 구조를 나타낸다.
도 4는 일실시 예에 따른 데이터 독출 동작을 설명하기 위한 동작 순서도이다.
도 5는 본 발명의 실시 예에 따른 데이터 독출 방법을 설명하기 위한 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
111 : 메인 셀부 112 : 플래그 셀부
120 : 페이지 버퍼부

Claims (8)

  1. 하위 비트와 상위 비트를 포함한 데이터 저장을 위한 메인 셀과 상기 메인 셀의 프로그램 상태를 판단하기 위한 플래그 셀을 포함하는 불휘발성 메모리 소자가 제공되는 단계;
    독출 명령에 따라서, 상기 메인 셀과 플래그 셀에 저장된 데이터를 제 1 독출전압을 이용하여 독출하는 제 1 독출 단계;
    상기 제 1 독출 단계에서 독출된 플래그 셀의 데이터를 이용하여, 메인 셀의 프로그램 상태를 판단하는 단계;
    상기 메인 셀이 상위 비트까지 프로그램된 경우, 제 2 독출전압을 이용하여 상기 메인 셀과 플래그 셀에 저장된 데이터를 독출하는 제 2 독출 단계;
    상기 제 2 독출단계에서 독출된 플래그 셀의 데이터에 따라, 제 3 독출전압 또는 제 4 독출전압을 선택하여 상기 메인 셀을 독출하고, 독출된 데이터를 출력하는 제 3 독출 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  2. 제 1 항에 있어서,
    상기 메인 셀이 상위비트까지 프로그램된 경우,
    상기 메인 셀의 문턱전압은 제 1 내지 제 4 문턱전압 분포 중 하나에 포함되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  3. 제 2항에 있어서,
    상기 플래그 셀은 상기 메인 셀이 상위 비트까지 프로그램된 경우, 상기 제 3 문턱전압 분포에 포함되도록 프로그램된 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  4. 제 3항에 있어서,
    상기 제 1 독출 단계에서 독출된 플래그 셀의 데이터가 소거 셀 상태를 나타내는 제 1 논리 데이터이면 상기 제 1 독출단계에서 독출된 메인 셀의 데이터를 출력하는 단계를 포함하는 불휘발성 메모리 소자의 동작 방법.
  5. 제 4항에 있어서,
    상기 제 1 독출 단계에서 독출된 플래그 셀의 데이터가 프로그램 상태를 나타내는 제 2 논리 데이터이면, 상기 메인 셀이 상위 비트까지 프로그램된 것으로 판단하고, 상기 제 2 독출단계를 수행하는 것을 특징으로 불휘발성 메모리 소자의 동작 방법.
  6. 제 5항에 있어서,
    상기 제 2 독출 단계에서 독출된 플래그 셀의 데이터가 상기 제 1 논리 데이터이면, 상기 제 4 독출전압을 선택하여 상기 제 3 독출 단계를 수행하는 것을 특 징으로 하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 6항에 있어서,
    상기 제 2 독출 단계에서 독출된 플래그 셀의 데이터가 상기 제 2 논리 데이터이면, 상기 제 3 독출전압을 선택하여 상기 제 3 독출 단계를 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 7항에 있어서,
    상기 제 1 독출전압은 상기 제 2 독출전압보다 낮은 전압이고,
    상기 제 2 독출전압은 상기 제 3 독출전압보다 낮은 전압이며,
    상기 제 4 독출전압은 상기 제 2 독출전압보다 높고, 상기 제 3 독출전압보다 낮은 전압인 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR20090058485A 2009-06-29 2009-06-29 불휘발성 메모리 소자의 동작 방법 KR101512199B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20090058485A KR101512199B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자의 동작 방법
US12/780,492 US8279676B2 (en) 2009-06-29 2010-05-14 Method of operating nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090058485A KR101512199B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자의 동작 방법

Publications (2)

Publication Number Publication Date
KR20110001094A KR20110001094A (ko) 2011-01-06
KR101512199B1 true KR101512199B1 (ko) 2015-04-14

Family

ID=43380545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090058485A KR101512199B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자의 동작 방법

Country Status (2)

Country Link
US (1) US8279676B2 (ko)
KR (1) KR101512199B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878455B1 (ko) * 2011-11-18 2018-07-16 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법 및 구동 방법
KR101916192B1 (ko) 2012-04-19 2018-11-07 삼성전자주식회사 플래그 셀을 포함하는 불휘발성 메모리 장치 및 그것의 사용자 장치
KR102649347B1 (ko) * 2016-10-11 2024-03-20 삼성전자주식회사 불휘발성 메모리 장치를 프로그램하는 방법과, 상기 메모리 장치를 포함하는 시스템의 작동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771882B1 (ko) 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR20080029861A (ko) * 2006-09-28 2008-04-03 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 데이터 판독 방법
US7596022B2 (en) 2006-09-06 2009-09-29 Samsung Electronics Co., Ltd. Method for programming a multi-level non-volatile memory device
US7782667B2 (en) 2008-03-10 2010-08-24 Hynix Semiconductor Inc. Method of operating a flash memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771882B1 (ko) 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
US7596022B2 (en) 2006-09-06 2009-09-29 Samsung Electronics Co., Ltd. Method for programming a multi-level non-volatile memory device
KR20080029861A (ko) * 2006-09-28 2008-04-03 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 데이터 판독 방법
US7782667B2 (en) 2008-03-10 2010-08-24 Hynix Semiconductor Inc. Method of operating a flash memory device

Also Published As

Publication number Publication date
US20100329015A1 (en) 2010-12-30
US8279676B2 (en) 2012-10-02
KR20110001094A (ko) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5259481B2 (ja) 不揮発性半導体記憶装置
KR101312887B1 (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
KR100965073B1 (ko) 불휘발성 메모리 장치의 독출 방법 및 동작 방법
KR101308014B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법
KR20090010481A (ko) 선택 트랜지스터를 프로그램하는 낸드 플래시 메모리 장치및 그것의 프로그램 방법
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
JP5565948B2 (ja) 半導体メモリ
KR20090041157A (ko) 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR20080103783A (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
KR20110130087A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR101642930B1 (ko) 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101512199B1 (ko) 불휘발성 메모리 소자의 동작 방법
US8804426B2 (en) Methods of operating semiconductor device
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
US9293212B2 (en) Nonvolatile semiconductor memory device including a plurality of NAND strings in a memory cell array
JP2010108548A (ja) 不揮発性半導体記憶装置とその制御方法
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100074667A (ko) 플래시 메모리 장치의 동작 방법
KR100784864B1 (ko) 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR20090070608A (ko) 불휘발성 메모리 소자의 동작 방법
JP2011141939A (ja) 不揮発性半導体記憶装置およびその制御方法
JP2009238328A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 5