KR100965073B1 - 불휘발성 메모리 장치의 독출 방법 및 동작 방법 - Google Patents

불휘발성 메모리 장치의 독출 방법 및 동작 방법 Download PDF

Info

Publication number
KR100965073B1
KR100965073B1 KR1020080080803A KR20080080803A KR100965073B1 KR 100965073 B1 KR100965073 B1 KR 100965073B1 KR 1020080080803 A KR1020080080803 A KR 1020080080803A KR 20080080803 A KR20080080803 A KR 20080080803A KR 100965073 B1 KR100965073 B1 KR 100965073B1
Authority
KR
South Korea
Prior art keywords
read
read voltage
change amount
cells
voltage
Prior art date
Application number
KR1020080080803A
Other languages
English (en)
Other versions
KR20100022230A (ko
Inventor
백광호
원삼규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080080803A priority Critical patent/KR100965073B1/ko
Priority to US12/493,306 priority patent/US7898865B2/en
Publication of KR20100022230A publication Critical patent/KR20100022230A/ko
Application granted granted Critical
Publication of KR100965073B1 publication Critical patent/KR100965073B1/ko
Priority to US13/023,868 priority patent/US8107297B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 독출 방법은 제n 소거 동작 수행 후 프로그램 동작이 수행된 더미 셀들을 제1 독출전압을 기초로 독출하는 단계와, 상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수를 카운팅하는 단계와, 상기 카운팅된 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와, 상기 더미 셀들과 동일한 메모리 셀 블록에 포함되고, 상기 제n 소거 동작 수행 후 프로그램 동작이 수행된 메모리 셀들에 대하여 상기 재설정된 독출 전압에 따라 독출동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
리텐션, retention, 독출, 더미 셀

Description

불휘발성 메모리 장치의 독출 방법 및 동작 방법{Reading method and operating method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 독출 방법 및 동작 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다. 이때 플로팅 게이트에 전자를 채워넣는 동작을 프로그램 동작, 플로팅 게이트에 채워진 전자를 방전시키는 동작을 소거 동작이라 한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 데이터를 기입하거나 특정 셀에 저장되었던 데이터를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 메모리 셀들은 이상적으로는 플로팅 게이트에 저장된 전하를 유지시켜 최초 프로그램 상태의 문턱전압을 유지하여야 하나, 실제 동작에서는 플로팅 게이트에 저장된 전하들이 빠져나오게 되고, 그에 따라 셀의 문턱전압이 낮아지게 된다. 이렇게 메모리 셀의 전하 보존 능력과 관련된 특성을 불휘발성 메모리 셀의 리텐션(retention) 특성이라 한다. 즉 리텐션 특성이 좋은 메모리 셀은 전하 보존 능력이 좋아서, 플로팅 게이트에 저장된 전하가 잘 방전되지 않는다.
이러한 리텐션 특성이 좋지 않은 경우에는 문턱전압이 낮아짐에 따라 독출 동작시 페일이 발생할 수 있다. 특히 멀티 레벨 셀 프로그램 동작과 같이 각 상태별 독출 마진이 좁은 경우에는 리텐션 특성에 의한 독출 동작이 더 잘 일어날 수 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 리텐션 특성에 따른 독출 페일 발생을 방지시키기 위하여, 프로그램 동작후 독출 동작시까지 경과한 기간을 간접적으로 측정하여 독출 전압을 보상하는 독출 방법을 제공하는 것이다.
전술한 본원 발명의 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 독출 방법은 제n 소거 동작 수행 후 프로그램 동작이 수행된 더미 셀들을 제1 독출전압을 기초로 독출하는 단계와, 상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수를 카운팅하는 단계와, 상기 카운팅된 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와, 상기 더미 셀들과 동일한 메모리 셀 블록에 포함되고, 상기 제n 소거 동작 수행 후 프로그램 동작이 수행된 메모리 셀들에 대하여 상기 재설정된 독출 전압에 따라 독출동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
본원 발명의 불휘발성 메모리 장치의 독출 방법은 제n 번째 소거 동작 후 제n+1 번째 소거 동작 전까지 더미 셀 및 메모리 셀들에 대한 프로그램 동작이 수행된 메모리 셀 블록이 제공되는 단계와, 제1 독출전압을 기초로 상기 더미 셀들을 독출하는 단계와, 상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수를 카운팅하는 단계와, 상기 카운팅된 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와, 상기 재설정된 독출 전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 동작 방법은 제n 번째 소거 동작 후 메모리 셀 블록 내의 더미 셀들에 대하여 프로그램 동작을 수행하는 단계와, 상기 메모리 셀 블록내의 메모리 셀들에 대하여 프로그램 동작을 수행하는 단계와, 제1 독출전압을 기초로 상기 더미 셀들을 독출하는 단계와, 상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와, 상기 재설정된 독출 전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 동작 방법은 제n 번째 소거 동작 후 메모리 셀 블록내의 메모리 셀들에 대하여 프로그램 동작을 수행하는 단계와, 상기 메모리 셀 블록 내의 더미 셀들에 대하여 프로그램 동작을 수행하는 단계와, 제1 독출전압을 기초로 상기 더미 셀들을 독출하는 단계와, 상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와, 상기 재설정된 독출 전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 프로그램 직후 독출 동작시까지 경과한 기 간을 고려하여 상이한 독출 전압을 설정하여 독출 동작을 수행할 수 있다. 그에 따라 리텐션 특성에 의하여 독출 페일이 발생하는 경우를 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 불휘발성 메모리 장치의 통상적인 멀티 레벨 셀 프로그램에 따른 메모리 셀들의 분포를 도시한 도면이다.
2비트 멀티 레벨 셀 프로그램에 따른 메모리 셀들의 분포를 도시하였다. 도시된 바와 같이 하위 비트 프로그램(LSB) 및 상위 비트 프로그램(MSB)에 따라 서로 다른 데이터를 의미하는 네 가지 셀들의 상태가 나타남을 알 수 있다.
프로그램 동작을 수행하면 메모리 셀의 플로팅 게이트 내에 저장되는 전자의 양에 따라 각 분포가 형성된다. '11'의 경우 소거 셀, 나머지 '01', '10', '00'의 경우 프로그램 셀로 인식한다. 이때, 상기 소거 셀들을 제1 상태, '01'로 표시된 셀들을 제2 상태, '10'으로 표시된 셀들을 제3 상태, '00'으로 표시된 셀들을 제4 상태라 한다.
플로팅 게이트에 저장되는 전하의 양이 많을수록 메모리 셀의 문턱전압은 높 아진다. 각각의 상태는 워드라인에 인가되는 독출전압을 기초로하여 독출된다. 네 개의 상태가 존재하므로 서로 다른 세 개의 독출전압(Vread1, Vread2, Vread3)이 필요하게 된다.
도 2는 불휘발성 메모리 장치의 리텐션 특성을 설명하기 위한 도면이다.
도시된 바와 같이 최초 프로그램 상태에서 어느정도 시간이 지나면 문턱전압의 분포가 각각 커지게 된다. 이상적으로는 각 셀이 플로팅 게이트에 저장된 전하를 유지시켜 최초 프로그램 상태의 문턱전압을 유지하여야 하나, 실제 동작에서는 플로팅 게이트에 저장된 전하들이 빠져나오게 되고, 그에 따라 셀의 문턱전압이 낮아지게 된다. 이렇게 메모리 셀의 전하 보존 능력과 관련된 특성을 불휘발성 메모리 셀의 리텐션(retention) 특성이라 한다. 즉 리텐션 특성이 좋은 메모리 셀은 전하 보존 능력이 좋아서, 플로팅 게이트에 저장된 전하가 잘 방전되지 않는다.
한편, 메모리 셀의 문턱전압이 높을수록 리텐션 특성은 좋지 않게 된다. 즉, 제2 상태의 셀들에 비해 제4 상태의 셀들의 문턱전압이 더 많이 낮아지게 된다. 제4 상태의 셀들의 경우 제3 변화량(△Vth3) 만큼 문턱전압이 낮아진다면, 제3 상태의 셀들은 그보다 더 적은 양만큼 문턱전압이 낮아진다. 이때, 제4 상태의 셀들이 리텐션 특성에 따라 문턱전압이 낮아져 제3 독출전압(Vread3)이하로 낮아지면 제3 상태로 독출되는 페일 현상이 발생하게 된다.
도 3은 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어 레이를 도시한 상세 도면이다.
상기 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310)와 페이지 버퍼(320)를 포함한다.
상기 메모리 셀 어레이(310)는 데이타를 저장하는 메모리 셀들(MC0~MCn)을 포함하는 셀 스트링(315), 상기 메모리 셀들과 비트라인을 선택적으로 접속시키는 드레인 선택 트랜지스터(311, DST), 상기 메모리 셀들과 공통 소스 라인(CSL)을 선택적으로 접속시키는 소스 선택 트랜지스터(319, SST), 상기 메모리 셀(MCn)과 드레인 선택 트랜지스터(311) 사이에 접속된 드레인측 더미 셀(313, DDC), 상기 메모리 셀(MC0)과 소스 선택 트랜지스터(319) 사이에 접속된 소스측 더미 셀(317, SDC)을 포함한다. 상기 메모리 셀 어레이(310)는 하나의 단위 메모리 셀 블록이 된다.
상기 메모리 셀들(MC0~MCn)은 워드 라인들(WL0~WLn)을 통하여 인가되는 각종 고전압에 따라 프로그램, 독출, 소거 동작등이 수행된다. 상기 드레인 선택 트랜지스터(DST)들은 드레인 선택 라인(DSL)을 통해 인가되는 전압에 따라 비트라인과 드레인측 더미 셀(313, DDC)을 선택적으로 접속시킨다. 또한 상기 소스 선택 트랜지스터(SST)들은 소스 선택 라인(SSL)을 통해 인가되는 전압에 따라 공통 소스라인(CSL)과 소스측 더미 셀(317, SDC)을 선택적으로 접속시킨다.
상기 드레인측 더미 셀(313, DDC)과 소스측 더미 셀(317, SDC)은 상기 메모리 셀들(MC0~MCn)과 동일한 특성을 갖는 불휘발성 메모리 셀이다. 즉, 메모리 셀과 동일한 특성을 가지면서, 프로그램 동작, 독출 동작, 소거 동작이 수행될 수 있다. 본원 발명에서는 메모리 셀들에 대한 프로그램 동작시 더미 셀들에 대해서도 프로 그램 동작을 수행하여, 더미 셀들의 전하보존 상태를 근거로 메모리 셀들에 대한 독출전압을 변경하고자 한다. 따라서 상기 더미 셀(313, 317)들은 상기 메모리 셀들(MC0~MCn)과 동일한 특성을 갖도록 구성되어야 한다. 한편 상기 드레인측 더미 셀(313, DDC)은 드레인측 더미워드라인(DSWL)에 의하여, 상기 소스측 더미 셀(319, SDC)은 소스측 더미워드라인(SSWL)에 의하여 프로그램 동작, 독출 동작 또는 소거 동작등이 수행된다.
또한 실시예에 따라, 도시된 바와는 달리 소스측 더미 셀만 포함되거나, 드레인측 더미 셀만 포함되도록 메모리 셀 어레이를 구성할 수 있다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법의 개념을 도시한 도면이다.
본원 발명의 목적에 따라 불휘발성 메모리 장치의 리텐션 특성을 보상하여 독출 동작을 수행하기 위해서는, 프로그램 동작 후 독출 동작 때 까지 경과한 시간을 고려하여 독출 전압을 설정하면 된다. 그러나 전원 공급이 차단된 후는 상기 시간을 지속적으로 체크할 수는 없으므로, 간접적인 방법으로 그와 같은 효과를 갖도록 한다.
즉, 본원 발명에서는 메모리 셀들의 프로그램 직전에 또는 메모리 셀들의 프로그램 직후에 상기 더미 셀들을 모두 제2 상태('10')로 프로그램 한다. 그리고 메모리 셀들의 독출 동작 직전에 상기 더미 셀들을 먼저 독출하여 제1 상태('11')로 읽히는 셀, 즉 페일 셀의 개수를 카운팅한다. 도시된 바와 같이 10년이 경과된 후 의 예상 문턱 전압의 분포를 가정한 상태에서, 제1 독출전압(Vx)을 근거로 독출동작을 수행한다. 상기 제1 독출전압(Vx)보다 문턱전압이 낮은 셀들이 있는 경우에는 프로그램 동작 후 10년이 경과된 것으로 볼 수 있다. 이와 같이 간접적인 방법의 시간의 경과를 판단하고 그에 따라 메모리 셀의 독출 동작에 적용되는 독출 전압을 변경한다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출방법을 도시한 순서도이다.
먼저 동일 메모리 셀 블록에 포함된 더미 셀과 메모리 셀에 대하여 프로그램 동작을 수행한다(단계 510, 520). 도면에서는 더미 셀에 대한 프로그램 동작을 먼저 수행하는 것으로 표시되어 있으나, 메모리 셀에 대한 프로그램 동작을 수행한 후 더미 셀에 대한 프로그램 동작을 수행하는 실시예도 가능하다. 상기 더미 셀은 메모리 셀에 대한 프로그램 동작 후 독출 동작까지 경과한 시간을 판단하기 위한 것이므로, 메모리 셀의 프로그램 동작전 또는 메모리 셀의 프로그램 동작 후 더미 셀에 대한 프로그램 동작이 수행되면 된다.
상기 각 프로그램 동작은 페이지 단위로 진행된다. 또한, 상기 메모리 셀에 대한 프로그램 동작은 메모리 셀 블록 전체에 대한 소거 동작이 수행된 후 수행된다. 상기 메모리 셀 및 더미 셀에 대한 소거 동작의 횟수는 동일 메모리 셀 블록에 대하여 수행된 소거 동작의 횟수와 동일하다.
바람직하게는, 상기 더미 셀과 메모리 셀에 대하여 프로그램 동작을 수행하는 단계는 제n 번째 소거 동작과 제n+1 번째 소거 동작 사이에서 수행되는 것으로 정의된다.
한편, 실시예에 따라 메모리 셀에 대한 프로그램 동작은 싱글 레벨 셀 프로그램 또는 멀티 레벨 셀 프로그램 동작이 될 수 있다. 싱글 레벨 셀 프로그램 방법에서도 리텐션 특성이 적용되므로, 본원 발명은 싱글 레벨 셀 프로그램 방법에 적용될 수 있다. 다만 멀티 레벨 셀 프로그램 방법에서는 여러 가지 분포 상태가 존재하여, 각 상태 별 독출 마진이 좁은 상태이므로 리텐션 특성에 의한 독출 페일 문제가 더 크게 발생할 수 있다.
상기 더미 셀에 대한 프로그램 동작은 싱글 레벨 셀 프로그램 방법에 따라 t수행되어 전체 더미 셀을 프로그램 상태로 만든다. 또는 전체 더미 셀은 멀티 레벨 셀 프로그램 방법 중에서 하위 비트 프로그램(LSB)에 따라 도 1의 제2 상태로 프로그램 된다. 상기 방법에 따라 프로그램 대상이 되는 메모리 셀이 포함된 메모리 셀 블록내의 더미 셀은 모두 프로그램 상태가 된다.
다음으로, 제1 독출전압을 기초로 더미 셀들에 대하여 독출 동작을 수행한다(단계 530).
상기 제1 독출 전압(Vx)은 불휘발성 메모리 셀들의 리텐션 특성을 고려하여 설정된다. 즉, 10년의 데이터 보존 기간을 보장하고자 한다면, 10년이 경과된 시점에서의 문턱전압의 감소량을 실험 등을 통해 예측하고, 이를 감안하여 적절한 제1 독출 전압을 설정한다. 바람직하게는 선정 기간의 경과 후 최소 문턱전압을 갖는 셀의 문턱전압과, 더미 셀의 프로그램 직후 최소 문턱전압을 갖는 셀의 문턱전압사이에 상기 제1 독출 전압이 오도록 설정한다.
다음으로, 상기 제1 독출 전압을 기준으로한 독출 동작을 수행하고, 이때 발생한 페일 셀의 개수를 카운팅한다(단계 540).
상기 페일 셀의 개수가 임계값보다 작은 경우에는 선정 기간이 경과하지 않은 것으로 본다. 상기 임계값은 상기 제1 독출 전압의 값, 각 셀들의 공정변수, 더미 셀, 메모리 셀들의 개수등에 따라 상이하게 설정된다.
상기 카운팅한 페일 셀의 개수가 임계값보다 작은 경우에는 선정 기간이 경과하지 않은 것으로 보고, 초기에 설정된 독출전압에 따라 메모리 셀들에 대하여 독출 동작을 수행한다(단계 550, 570).
상기 카운팅한 페일 셀의 개수가 임계값보다 큰 경우에는 선정 기간이 경과한 것으로 보고, 독출전압을 재설정한다(단계 550, 560). 상기 독출전압을 재설정하는 상세 방법에 대해 살펴보기로 한다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법에 있어서 독출전압을 재설정하는 방법을 설명하기 위한 도면이다.
실선으로 도시된 분포는 프로그램 동작직후의 분포를 나타낸다. 그리고 점선으로 도시된 분포는 선정 기간이 경과된 후, 즉 페일 셀의 개수가 임계값보다 큰 경우의 분포를 도시하였다. 전체적으로 문턱전압이 낮아지는데, 각 상태별로 낮아 지는 정도가 다름을 알 수 있다. 이때 제2 상태의 셀들의 문턱전압 변화량을 제1 변화량(△Vth1), 제3 상태의 셀들의 문턱전압 변화량을 제2 변화량(△Vth2), 제4 상태의 셀들의 문턱전압 변화량을 제3 변화량(△Vth3)이라 한다.
초기에는 최초 프로그램 동작직후의 분포를 근거로 독출전압을 설정한다. 즉, 제1 상태의 최고 문턱전압값과 제2 상태의 최저 문턱전압값의 평균에 해당하는 값을 제1 독출전압(Vread1)으로 설정하고, 제2 상태의 최고 문턱전압값과 제3 상태의 최저 문턱전압값의 평균에 해당하는 값을 제2 독출전압(Vread2)으로 설정한다. 이어서, 제3 상태의 최고 문턱전압값과 제4 상태의 최저 문턱전압값의 평균에 해당하는 값을 제3 독출전압(Vread3)으로 설정한다. 이는 각 상태별 독출 마진을 최대로 확보하기 위함이다. 그러나 앞서 설명한 바와 같이 문턱전압 분포가 변화하게 되면 상기 확보된 독출 마진이 각 상태별로 달라지게 된다.
따라서 상기 변화량을 반영하여 각 독출전압을 재설정한다. 바람직하게는 제1 상태의 변화량과 제2 상태의 변화량인 제1 변화량의 평균값만큼 제1 독출전압(Vread1)을 감소시킨다. 이때, 상기 제1 상태가 소거 상태이므로 문턱전압의 변화량이 없다고 보면, 제 1 독출전압(Vread1)은 상기 제1 변화량의 1/2 만큼 낮게 설정된다. 또한, 제2 상태의 변화량인 제1 변화량과 제3 상태의 변화량인 제2 변화량의 평균값만큼 제2 독출전압(Vread2)을 감소시킨다. 또한, 제3 상태의 변화량인 제2 변화량과 제4 상태의 변화량인 제3 변화량의 평균값만큼 제3 독출전압(Vread3)을 감소시킨다. 이렇게 하여 제1 내지 제3 독출전압을 재설정하고 상기 재설정된 독출전압에 따라 독출동작을 수행한다.
다시 도 5를 참조하면, 페일 셀의 개수가 임계값보다 작은 경우에는 초기에 설정된 독출전압에 따라 독출 동작을 수행하고, 페일 셀의 개수가 임계값보다 큰 경우에는 상기 단계(560)에서 재설정된 독출전압에 따라 메모리 셀 들에 대하여 독출 동작을 수행한다(단계 570).
정리하면, 메모리 셀의 프로그램 동작시에 더미 셀도 프로그램동작을 수행하고, 일정 기간경과 후 메모리 셀을 독출하는 경우에는 더미 셀도 같이 독출하여 경과시간이 어느 정도 되는지를 파악하여, 그에 따라 상이한 독출전압이 인가되도록 설정한다.
도 1은 불휘발성 메모리 장치의 통상적인 멀티 레벨 셀 프로그램에 따른 메모리 셀들의 분포를 도시한 도면이다.
도 2는 불휘발성 메모리 장치의 리텐션 특성을 설명하기 위한 도면이다.
도 3은 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 상세 도면이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법의 개념을 도시한 도면이다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출방법을 도시한 순서도이다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법에 있어서 독출전압을 재설정하는 방법을 설명하기 위한 도면이다.

Claims (14)

  1. 제n 소거 동작 수행 후 프로그램 동작이 수행된 더미 셀들을 제1 독출전압을 기초로 독출하는 단계와,
    상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수를 카운팅하는 단계와,
    상기 카운팅된 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와,
    상기 더미 셀들과 동일한 메모리 셀 블록에 포함되고, 상기 제n 소거 동작 수행 후 프로그램 동작이 수행된 메모리 셀들에 대하여 상기 재설정된 독출 전압에 따라 독출동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  2. 제1항에 있어서, 상기 제1 독출전압은 상기 프로그램 동작이 수행된 더미 셀의 프로그램 직후 최소 문턱전압을 갖는 셀의 문턱전압 보다 낮고, 상기 프로그램 동작이 수행된 더미 셀들을 프로그램 하고 선정 기간이 경과된 후에 최소 문턱전압을 갖는 셀의 문턱전압보다 높은 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  3. 제1항에 있어서, 상기 독출전압을 재설정하는 단계는 제1 상태의 변화량과 제2 상태의 변화량인 제1 변화량의 평균값만큼 제1 독출전압을 감소시키는 단계와,
    상기 제2 상태의 변화량인 제1 변화량과 제3 상태의 변화량인 제2 변화량의 평균값만큼 제2 독출전압을 감소시키는 단계와,
    상기 제3 상태의 변화량인 제2 변화량과 제4 상태의 변화량인 제3 변화량의 평균값만큼 제3 독출전압을 감소시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  4. 제1항에 있어서, 상기 카운팅된 더미 셀들의 개수가 상기 임계값보다 작은 경우 초기 설정된 독출전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  5. 제1항에 있어서, 상기 더미 셀은 메모리 셀과 드레인 선택 트랜지스터 사이에 접속된 불휘발성 메모리 셀인 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  6. 제1항에 있어서, 상기 더미 셀은 메모리 셀과 소스 선택 트랜지스터 사이에 접속된 불휘발성 메모리 셀인 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  7. 제n 번째 소거 동작이 완료된 메모리 셀 블록 내의 더미 셀들에 대하여 프로그램 동작을 수행하는 단계와,
    상기 메모리 셀 블록내의 메모리 셀들에 대하여 프로그램 동작을 수행하는 단계와,
    제1 독출전압을 기초로 상기 더미 셀들을 독출하는 단계와,
    상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와,
    상기 재설정된 독출전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  8. 제7항에 있어서, 상기 제1 독출전압은 프로그램 동작이 수행된 상기 더미 셀의 프로그램 직후 최소 문턱전압을 갖는 셀의 문턱전압 보다 낮고, 상기 프로그램 동작이 수행된 더미 셀들의 프로그램 후 선정 기간이 경과된 후의 최소 문턱전압을 갖는 셀의 문턱전압보다 높은 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  9. 제7항에 있어서, 상기 독출전압을 재설정하는 단계는 제1 상태의 변화량과 제2 상태의 변화량인 제1 변화량의 평균값만큼 제1 독출전압을 감소시키는 단계와,
    상기 제2 상태의 변화량인 제1 변화량과 제3 상태의 변화량인 제2 변화량의 평균값만큼 제2 독출전압을 감소시키는 단계와,
    상기 제3 상태의 변화량인 제2 변화량과 제4 상태의 변화량인 제3 변화량의 평균값만큼 제3 독출전압을 감소시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  10. 제7항에 있어서, 상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수가 상기 임계값보다 작은 경우 초기 설정된 독출전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  11. 제n 번째 소거 동작이 수행된 메모리 셀 블록내의 메모리 셀들에 대하여 프로그램 동작을 수행하는 단계와,
    상기 메모리 셀 블록 내의 더미 셀들에 대하여 프로그램 동작을 수행하는 단계와,
    제1 독출전압을 기초로 상기 더미 셀들을 독출하는 단계와,
    상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와,
    상기 재설정된 독출 전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  12. 제11항에 있어서, 상기 더미 셀은 메모리 셀과 드레인 선택 트랜지스터 사이에 접속된 불휘발성 메모리 셀인 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  13. 제11항에 있어서, 상기 더미 셀은 메모리 셀과 소스 선택 트랜지스터 사이에 접속된 불휘발성 메모리 셀인 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  14. 제n 번째 소거 동작 후 제n+1 번째 소거 동작 전까지 더미 셀 및 메모리 셀들에 대한 프로그램 동작이 수행된 메모리 셀 블록이 제공되는 단계와,
    제1 독출전압을 기초로 상기 더미 셀들을 독출하는 단계와,
    상기 제1 독출전압보다 문턱전압이 낮은 것으로 판독되는 더미 셀들의 개수를 카운팅하는 단계와,
    상기 카운팅된 더미 셀들의 개수가 임계값보다 큰 경우 독출전압을 재설정하는 단계와,
    상기 재설정된 독출 전압에 따라 메모리 셀들에 대한 독출동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
KR1020080080803A 2008-08-19 2008-08-19 불휘발성 메모리 장치의 독출 방법 및 동작 방법 KR100965073B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080080803A KR100965073B1 (ko) 2008-08-19 2008-08-19 불휘발성 메모리 장치의 독출 방법 및 동작 방법
US12/493,306 US7898865B2 (en) 2008-08-19 2009-06-29 Method of reading nonvolatile memory device and method of operating nonvolatile memory device
US13/023,868 US8107297B2 (en) 2008-08-19 2011-02-09 Method of reading nonvolatile memory device and method of operating nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080080803A KR100965073B1 (ko) 2008-08-19 2008-08-19 불휘발성 메모리 장치의 독출 방법 및 동작 방법

Publications (2)

Publication Number Publication Date
KR20100022230A KR20100022230A (ko) 2010-03-02
KR100965073B1 true KR100965073B1 (ko) 2010-06-21

Family

ID=41696252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080803A KR100965073B1 (ko) 2008-08-19 2008-08-19 불휘발성 메모리 장치의 독출 방법 및 동작 방법

Country Status (2)

Country Link
US (2) US7898865B2 (ko)
KR (1) KR100965073B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586387B2 (en) 2020-11-11 2023-02-21 SK Hynix Inc. Memory system

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069193A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置およびその制御方法
KR101845510B1 (ko) * 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
KR20140072637A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
KR20150020478A (ko) * 2013-08-16 2015-02-26 삼성전자주식회사 비휘발성 메모리 장치의 독출 방법
KR102065665B1 (ko) * 2013-10-17 2020-01-13 삼성전자 주식회사 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
TWI521525B (zh) * 2013-11-22 2016-02-11 群聯電子股份有限公司 時間估測方法、記憶體儲存裝置、記憶體控制電路單元
KR102190694B1 (ko) 2014-03-14 2020-12-14 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102197070B1 (ko) 2014-04-14 2020-12-30 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102282947B1 (ko) 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
CN106688044A (zh) * 2014-12-22 2017-05-17 桑迪士克科技有限责任公司 基于单元电压分布单独测量存储器磨损和数据保持
US10430112B2 (en) 2014-12-22 2019-10-01 Sandisk Technologies Llc Memory block cycling based on memory wear or data retention
US10008277B2 (en) * 2016-09-12 2018-06-26 Sandisk Technologies Llc Block health monitoring using threshold voltage of dummy memory cells
US10229749B2 (en) * 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US10685702B2 (en) * 2017-08-28 2020-06-16 Micron Technology, Inc. Memory array reset read operation
KR102389433B1 (ko) * 2017-10-18 2022-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192541A1 (en) 2007-02-13 2008-08-14 Samsung Electronics Co., Ltd. Non-volatile memory device having monitoring memory cell and related method of driving using variable read voltage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1000000A (en) * 1910-04-25 1911-08-08 Francis H Holton Vehicle-tire.
JP3854025B2 (ja) * 1998-12-25 2006-12-06 株式会社東芝 不揮発性半導体記憶装置
KR101392431B1 (ko) * 2007-08-14 2014-05-08 삼성전자주식회사 더미 셀을 갖는 플래시 메모리 장치 및 그것의 소거 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192541A1 (en) 2007-02-13 2008-08-14 Samsung Electronics Co., Ltd. Non-volatile memory device having monitoring memory cell and related method of driving using variable read voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586387B2 (en) 2020-11-11 2023-02-21 SK Hynix Inc. Memory system

Also Published As

Publication number Publication date
US7898865B2 (en) 2011-03-01
US20100046289A1 (en) 2010-02-25
US20110128783A1 (en) 2011-06-02
US8107297B2 (en) 2012-01-31
KR20100022230A (ko) 2010-03-02

Similar Documents

Publication Publication Date Title
KR100965073B1 (ko) 불휘발성 메모리 장치의 독출 방법 및 동작 방법
US9070460B2 (en) Non-volatile semiconductor memory
EP2427885B1 (en) Multiple level program verify in a memory device
JP5599145B2 (ja) マルチビットフラッシュメモリ装置及びそれのプログラム及び読み出し方法
EP2335248B1 (en) Programming a memory device to increase data reliability
US8520435B2 (en) Nonvolatile memory device and method of operating the same
KR20160150501A (ko) 불휘발성 메모리 장치의 동작 방법
TWI549134B (zh) Ｎａｎｄ型快閃記憶體及其程式化方法
KR20090082755A (ko) 플래시 메모리 장치 및 그것의 소거 방법
JP2009301599A (ja) 不揮発性半導体記憶装置
US20110032768A1 (en) Erase degradation reduction in non-volatile memory
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP5280027B2 (ja) 半導体装置及びその制御方法
KR101512199B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR20100074667A (ko) 플래시 메모리 장치의 동작 방법
KR101981798B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR100967009B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20120004742A (ko) 비휘발성 메모리 및 이의 프로그램 방법
KR20100027784A (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR20090070608A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100021748A (ko) 불휘발성 메모리 장치 및 이의 동작 방법
JP2009238328A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee