KR20100007714A - 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법 Download PDF

Info

Publication number
KR20100007714A
KR20100007714A KR1020090050452A KR20090050452A KR20100007714A KR 20100007714 A KR20100007714 A KR 20100007714A KR 1020090050452 A KR1020090050452 A KR 1020090050452A KR 20090050452 A KR20090050452 A KR 20090050452A KR 20100007714 A KR20100007714 A KR 20100007714A
Authority
KR
South Korea
Prior art keywords
program
data
programmed
page
logical
Prior art date
Application number
KR1020090050452A
Other languages
English (en)
Other versions
KR101060258B1 (ko
Inventor
정민중
주석진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20100007714A publication Critical patent/KR20100007714A/ko
Application granted granted Critical
Publication of KR101060258B1 publication Critical patent/KR101060258B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법은 하나의 물리 페이지에 m 개의 논리 페이지가 프로그램되는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법에 있어서, 프로그램 명령 및 어드레스 정보가 입력되는 단계; 상기 어드레스 정보에 따르는 페이지의 개수를 확인하고, 상기 확인된 페이지의 개수에 따른 프로그램할 데이터를 연속하여 입력받는 단계; 및 상기 프로그램할 데이터의 입력이 완료된후, 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
멀티 레벨, 페이지 버퍼

Description

불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법{Multi level cell programming method for non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터 를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 하나의 메모리 셀에는 통상의 메모리 장치와는 달리 2비트 이상의 멀티 레벨 형태의 데이터를 저장할 수 있다. 즉 메모리 셀의 플로팅 게이트에 충전되는 전하량을 조절하여 문턱전압의 크기를 상이하게 함으로써 여러 상태의 데이터를 저장할 수 있다. 이러한 멀티 레벨 셀 프로그램 방법은 불휘발성 메모리 셀의 용량을 획기적으로 증가시키는 점이 있어 많이 사용되고 있다. 멀티 레벨 셀 프로그램 방법에서는 하나의 물리 페이지에 둘 이상의 논리 페이지 데이터가 프로그램된다. 다만, 하나의 물리 페이지에 여러 개의 논리 페이지가 프로그램됨에 따라 프로그램 동작에 소요되는 시간이 길고 복잡하다는 문제점이 있다. 통상적으로 m 비트의 멀티 레벨 셀 프로그램 동작을 수행하는 경우 각 비트 별로 별도의 프로그램 동작을 수행하여야 한다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 한 번의 프로그램 동작으로 m 개의 논리 페이지 프로그램 동작을 수행할 수 있는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법은 하나의 물리 페이지에 m 개의 논리 페이지가 프로그램되는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법에 있어서, 프로그램 명령 및 어드레스 정보가 입력되는 단계; 상기 어드레스 정보에 따르는 페이지의 개수를 확인하고, 상기 확인된 페이지의 개수에 따른 프로그램할 데이터를 연속하여 입력받는 단계; 및 상기 프로그램할 데이터의 입력이 완료된후, 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 어드레스 정보는, 제 1 논리 페이지 어드레스와 제 2 논리 페이지 어드레스를 저장하고, 상기 제 1 논리 페이지 어드레스에서 상기 제 2 논리 페이지 어드레스까지의 사이에 페이지 개수에 따라 상기 프로그램할 데이터를 연속하여 입력받는 것을 특징으로 한다.
상기 제 1 논리 페이지 어드레스에서 상기 제 2 논리 페이지 어드레스까지의 사이에 페이지 개수는 m 이하인 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그 램 방법은,
하나의 물리 페이지에 m 개의 논리 페이지가 프로그램되는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법에 있어서, 제 1 내지 제 m(m은 1보다 큰 자연수) 명령어를 설정하는 단계; 상기 제 1 내지 제 m 명령어 중 하나인 제 k 명령어(k는 m 보다 작은 자연수)가 입력되는 단계: 프로그램을 수행할 어드레스 정보와 프로그램 확인 명령어가 입력되는 단계와, 상기 메모리 셀에 저장될 제1 내지 제 k 논리 페이지에 프로그램할 데이터가 페이지 버퍼에 연속적으로 저장되는 단계; 및 상기 프로그램할 데이터의 입력이 완료된후, 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 프로그램할 데이터가 입력되는 것은, 상기 멀티 레벨 셀들이 연결되는 복수개의 비트라인들에 연결되는 페이지 버퍼의 제 1 내지 제 k 래치에 상기 제 1 내지 제 k 논리 페이지에 프로그램될 데이터가 저장되는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법은,
하나의 물리 페이지에 제 1 내지 제 m(m은 1보다 큰 자연수)논리 페이지가 프로그램되는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법에 있어서, 프로그램 명령이 입력되는 단계; 제 1 논리 페이지의 어드레스와 제 k(k는 m보다 작은 자연수) 논리 페이지의 어드레스가 입력되는 단계; 프로그램 확인 명령이 입력되는 단계; 및 제 1 내지 제 k 데이터 그룹을 연속적으로 입력받고, 프로그램을 수행하는 단계를 포함한다.
상기 프로그램할 데이터가 입력되는 것은, 상기 멀티 레벨 셀들이 연결되는 복수개의 비트라인들에 연결되는 페이지 버퍼의 제 1 내지 제 k 래치에 상기 제 1 내지 제 k 논리 페이지에 프로그램될 데이터가 저장되는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 m 비트 멀티 레벨 셀 프로그램 동작을 한번의 프로그램 동작으로 완료시킬 수 있게 되었다. 따라서 멀티 레벨 셀 프로그램 동작을 수행함에 있어서, 프로그램 동작을 수행하는데 소요되는 시간을 단축시키는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a는 불휘발성 메모리 장치를 나타낸다.
도 1a를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), 데이터 입출력부(130) 및 제어부(130)를 포함한다.
메모리 셀 어레이(110)는 복수개의 메모리 블록(BK)들을 포함한다. 각각의 메모리 블록(BK)들은 복수개의 셀 스트링(S)들을 포함한다.
각각의 셀 스트링(S)은 드레인 선택 트랜지스터(Drain Select TransiStor; DST)와 소오스 선택 트랜지스터(Source Select Transistor; SST)의 사이에 제 1 내지 제 32 메모리 셀(C0 내지 C31)이 직렬로 연결된다.
셀 스트링(S)들의 드레인 선택 트랜지스터(DST)들의 게이트는 드레인 선택 라인(Drain Select Line; DSL)이 연결되고, 소오스 선택 트랜지스터(SST)들의 게이트는 소오스 선택 라인(Source Select Line; SSL)에 연결된다.
그리고 제 1 내지 제 32 메모리 셀(C0 내지 C31)의 게이트들은 각각 제 1 내지 제 32 워드라인(WL0 내지 WL31)에 연결된다.
각각의 셀 스트링(S)들의 드레인 선택 트랜지스터(DST)의 드레인단에는 이븐 비트라인과 오드 비트라인(Bit Line; BLe 또는 BLo)이 번갈아 연결된다.
페이지 버퍼부(120)는 복수개의 페이지 버퍼(PB)들을 포함한다. 각각의 페이지 버퍼(PB)는 이븐 비트라인(BLe)과 오드 비트라인(BLo) 쌍에 연결되고, 데이터 프로그램 및 데이터 독출을 위해서 동작한다.
데이터 입출력부(130)는 프로그램할 데이터를 제어신호에 따라 페이지 버퍼부(120)로 전송하거나, 페이지 버퍼부(120)로부터 독출된 데이터를 전달받아 외부로 출력한다.
제어부(140)는 데이터의 프로그램, 독출 및 소거 동작등을 위한 동작을 하기 위한 제어신호들을 생성한다. 제어부(140)는 동작에 필요한 옵션 정보 등을 임시 저장하기 위한 저장부(141)를 포함한다. 제어부(140)는 저장부(141)에 저장된 정보를 이용하여 불휘발성 메모리 장치(100)가 동작하는 동안 제어신호 출력한다.
상기 메모리 셀 어레이(120)의 메모리 셀들은 두 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell)들을 포함한다.
불휘발성 메모리 장치(100)는 페이지 버퍼부(120)에 의해서 프로그램과 데이터 독출이 수행되기 때문에, 워드라인 단위의 페이지 단위로 프로그램 및 데이터 독출 동작이 수행된다. 이때 멀티 레벨 셀들을 포함하는 경우, 하나의 워드라인(WL)은 복수개의 논리 페이지들을 포함한다.
예를 들어, 2비트의 데이터를 메모리 셀에 저장할 수 있는 경우, 하나의 물리적인 페이지에 해당하는 워드라인에는 하위 비트에 대한 LSB(Least Significant Bit) 페이지와 상위 비트에 대한 MSB(Most Significant Bit) 페이지로 구성되는 두 개의 논리적 페이지를 포함한다.
도 1b는 도1a의 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법의 개념을 설명하기 위한 도면이다.
통상적인 2비트 멀티 레벨 셀 프로그램 방법에 따르면 LSB(Least significant bit) 프로그램 방식에 따라 서로 다른 두 개의 분포 상태가 나타나게 되고, 이러한 분포에 대하여 MSB(Most significant bit) 프로그램 방식에 따라 서로 다른 네 개의 분포 상태가 나타나게 된다. 즉, n 비트 멀티 레벨 셀 프로그램 방법을 수행하는 경우, 총 n 번의 비트별 프로그램 동작을 수행한 후 2^n 개의 분포 상태가 나타나게 된다.
또한, 멀티 레벨 셀 프로그램을 수행할 때 각 비트 별로 별도의 프로그램 동작을 수행하지 않고 한번의 프로그램 동작에 따라 멀티 프로그램 동작을 수행할 수 도 있다. 즉, 2비트 멀티 레벨 셀 프로그램 동작시 1번의 프로그램 동작에 따라 서로 다른 네 개의 분포 상태가 나타나도록 한다. 도시된 바와 같이 한 번의 프로그램 동작에 따라 총 네 개의 분포 상태가 나타나게 된다.
이를 위해, 불휘발성 메모리 장치의 각 페이지 버퍼에는 적어도 2 개의 래치가 포함되어 있어야 한다. 즉, 제1 래치에 최하위 비트에 대한 데이터를 저장시키고 제2 래치에 최상위 비트에 대한 데이터를 저장시켜, 상기 데이터를 조합하여 프로그램 동작을 수행한다. ISPP(Incremental step pulse program) 동작에 따르면, 한 페이지에 포함된 메모리 셀들은, 해당 셀이 프로그램 대상이기만 하면 동일한 워드라인에서 인가되는 프로그램 전압이 인가되도록 한다. 즉, 제2 상태, 제3 상태, 제4 상태로 프로그램 하고자 하는 셀들에 대해서는 모두 프로그램 전압이 인가된다. 다만, 각 셀의 래치에 저장된 데이터에 따라, 각 상태의 검증전압(PV1, PV2, PV3)이상으로 프로그램되면 더 이상 프로그램 전압이 인가되지 않도록 설정한다. 이러한 설정작업은 각 페이지 버퍼의 래치에 저장된 데이터에 따라 수행된다.
마찬가지로, n 비트를 저장할 수 있는 멀티 레벨 셀 프로그램 동작을 수행하고자 하는 경우, 각 페이지 버퍼는 적어도 n 개의 래치를 포함하고 있어야 한다. 각 래치에 각 비트별 데이터를 인가시켜, 그 데이터에 따라 ISPP의 프로그램 전압이 각 메모리 셀에 인가될지 여부를 설정하게 된다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법을 도시한 순서도이다.
먼저 프로그램 설정 명령어가 입력된다(단계 210). 상기 프로그램 설정 명령어는 불휘발성 메모리 장치의 동작시 인가되는 여러 동작 명령어 중 하나로, 통상적으로 프로그램 설정 명령어가 입력된 후, 어드레스, 데이터 등이 인가되고 프로그램 확인 명령어가 입력됨으로써 프로그램 동작이 수행되게 된다.
다음으로, 제n 논리 페이지가 프로그램 될 메모리 셀의 어드레스가 입력된다(단계 220). 본 발명에서는 하나의 물리 페이지에 m 개의 논리 페이지가 프로그램되는 경우에 대한 발명이다. 따라서 제1 논리 페이지부터 제m 논리 페이지까지 하나의 물리페이지에 프로그램 되는바, 먼저 제1 논리 페이지가 프로그램 될 메모리 셀의 어드레스가 입력된다(n=1).
다음으로, 상기 제n 논리 페이지에 프로그램 될 데이터가 입력된다(단계 230). 상기 데이터는 페이지 버퍼에 포함된 래치에 저장된다. m 비트 멀티 레벨 셀 프로그램 방법을 수행하는 경우, 하나의 물리 페이지에 m 개의 논리 페이지가 프로그램되며, 이를 위해 각 페이지 버퍼는 최소 m 개의 래치를 각각 포함하여야 한다. 즉 각 논리 페이지에 프로그램될 데이터는 각 페이지 버퍼의 단일 래치에 저장된다.
다음으로, 프로그램 확인 명령어가 입력된다(단계 240). 통상적으로 상기 확인 명령어가 입력된 후에는, 레디비지바 신호(R/B)가 활성화되어 프로그램 동작이 수행된다. 본 발명에서는 하나의 물리페이지에 프로그램 될 논리 페이지 데이터가 모두 입력되었는지 여부를 판단하여 프로그램 동작을 수행하게 된다.
다음으로, 상기 입력된 논리 페이지들의 개수가 물리 페이지에 프로그램될 최대 논리페이지의 개수와 같은지 판단한다(단계 250).
상기 최대 논리 페이지의 개수는 m 비트 멀티 레벨 셀 프로그램을 수행하는 경우 m 으로 결정된다. 예를 들어 2비트 멀티 레벨 셀 프로그램을 수행하는 경우 최대 논리 페이지의 개수는 2가 된다. 따라서 상기 단계(220, 230)에서 제1 논리 페이지에 대한 어드레스 및 데이터가 입력된 경우에는, 상기 단계(210~240)들을 반복수행한다(단계 250, 252). 그러나 상기 단계(220, 230)에서 제2 논리 페이지에 대한 어드레스 및 데이터가 입력된 경우에는, 최대 논리 페이지의 데이터 입력이 완료된 것으로 보고, 프로그램 동작을 수행한다(단계 260).
상기 프로그램 동작을 수행할 때에는 프로그램 대상 셀의 경우 모두 동일한 워드라인에서 인가되는 프로그램 전압을 인가받으며, 각 페이지 버퍼의 래치에 저장된 데이터에 따라 문턱전압의 크기가 상이해 진다.
도 3은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법을 도시한 순서도이다.
전체적인 방법의 내용 및 순서는 도 2의 실시예와 거의 동일하다. 다만. 입력된 논리 페이지들의 개수가 물리 페이지에 프로그램 될 최대 논리페이지의 개수와 같은지 판단하는 단계(350)를 수행한 후의 단계가 다소 상이하다.
즉, 어드레스 및 데이터가 입력된 논리 페이지들의 개수가 물리 페이지에 프로그램될 최대 논리 페이지의 개수보다 작더라도, 사용자의 선택에 따라 프로그램 동작을 수행할 수 있도록 하는 단계(360)를 더 포함하고 있다.
예를 들어 3비트 멀티 레벨 셀 프로그램 동작을 수행하는 경우를 가정한다., 제1 논리 페이지 및 제2 논리 페이지에 프로그램될 데이터의 입력과정이 마무리된 경우 상기 단계(350)를 수행하면, 단일 물리 페이지에 프로그램 될 최대 논리 페이지이의 개수인 3보다 작으므로, 도 2에 따르면 제3 논리 페이지의 어드레스 및 데이터를 입력받는 과정을 반복 수행해야 한다. 그러나 본원 발명에서는 최대 논리 페이지의 개수에 미치지 못하는 경우에도 사용자의 선택에 따라 프로그램 동작이 수행되도록 할 수 있다. 사용자의 선택에 따라 프로그램 동작이 진행되도록 하는 방식은 명령어 세트를 설정하는 방식에 따라 수행할 수 있다.
서 최대 논리 페이지의 개수만큼 논리 페이지 데이터 및 어드레스가 입력된 경우 또는 입력된 논리 페이지의 어드레스 및 페이지 데이터들의 개수와 무관하게 프로그램 동작을 수행한다(단계 370).
상기 단계 360의 구현을 위한 방식을 다음과 같이 설명할 수 있다.
도 4a는 도 3의 단계 360을 구현하기 위한 제 1 실시 예에 따른 명령어 세트를 나타내고, 도 4b는 도 3의 단계 360을 구현하기 위한 제 2 실시 예에 따른 명령어 세트를 나타낸다.
도 4a를 먼저 참조하면, 제 1 실시 예에 따른 명령어 세트는 프로그램 명령어, 시작 어드레스, 종료 어드레스, 및 확인 명령어를 포함한다. 그리고 확인 명령어 이후에 프로그램할 데이터가 입력된다.
보다 상세히 설명하면, 5비트 멀티 레벨 셀을 예로 들어 4개의 논리 페이지만을 프로그램한다고 가정할 때, 프로그램을 위한 명령어와 제 1 비트에 대한 논리 페이지의 어드레스가 시작 어드레스로 입력되고, 제 4비트에 대한 논리 페이지의 어드레스가 종료 어드레스로 입력된다. 이때 페이지 버퍼부(120)의 페이지 버퍼(PB)들은 각각 제 1 내지 제 5 래치회로를 포함하고 있어야 한다.
그리고 확인 명령이 입력되면, 제어부(140)는 데이터 입출력부(130)를 통해 입력되는 제 1 데이터 그룹이 페이지 버퍼부(120)의 제 1 래치에 각각 입력되도록 한다. 그리고 모든 페이지 버퍼에 제 1 데이터 그룹이 입력된 것을 확인 한 후, 제 2 데이터 그룹을 제 2 래치에 입력되도록 한다. 이와 같이 제 1 내지 제 4 데이터 그룹이 각각의 래치에 입력되도록 제어부(140)가 제어한다.
이때 상기 제 1 내지 제 4 데이터 그룹이 입력된 후, 프로그램이 진행되도록 하기 위하여 시작 어드레스와 종료 어드레스를 이용해서 프로그램할 논리 페이지의 페이지 수를 확인하여 제어부(140)에서 확인된 페이지 수에 해당하는 데이터 그룹이 입력되었는지를 확인한 후 프로그램 진행을 하도록 할 수 있다.
상기 제어부(140)는 데이터 입출력을 할 때, 페이지 버퍼(PB)에 차례로 데이터 입력이 되도록 하기 위하여 컬럼 카운팅을 수행하고, 마지막 컬럼까지 카운팅이 완료되면 다시 처음부터 컬럼 카운팅을 수행한다. 상기 컬럼은 비트라인을 구분하는 어드레스라 할 수 있다. 따라서 제 1 내지 제 4 데이터 그룹이 페이지 버퍼(PB)들의 각각의 래치에 정상적으로 저장될 수 있다.
상기와 같이 제 1 내지 제 4 데이터 그룹이 페이지 버퍼부(120)에 저장된 이후에는, 단계360에 의해서 동시에 프로그램이 진행될 수 있다.
또 다른 방식으로 도 4b를 참조하면, 제 2 실시예에 따른 명령어 세트는 프 로그램할 논리 페이지의 개수에 따라 별도의 명령어 세트를 정의하는 것이다.
즉, 도 4b에 나타난 바와 같이 제 1 비트 페이지만을 프로그램하고자 할때는 제 1 명령어를 입력하고, 제 2 비트 페이지까지 프로그램하고자 할때는 제 2 비트 명령어를 입력한다. 제 2 실시 예에 따라서 제어부(140)의 저장부(141)에는 메모리 셀에 프로그램할 수 있는 비트의 개수에 따른 명령어가 각각 설정되어야 한다.
즉 앞서 예와 같이 5비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 불휘발성 메모리 소자는 제 1 내지 제 5 비트의 페이지를 가진다.
따라서 제 1 내지 제 5 명령어가 각각 정의되어 있다.
제 4 비트 페이지까지 데이터를 입력한 후, 동시에 프로그램 진행을 하고자 할 때는 제 4 명령어와 어드레스 그리고 확인 명령을 입력한다. 이에 따라 제 1 내지 제 4 데이터 그룹이 차례로 입력되고, 제어부(140)는 페이지 버퍼(PB)의 래치회로들에 제 1 내지 제 4 데이터 그룹의 데이터가 저장되도록 한다.
그리고 프로그램 동작이 수행된다. 이와 같이 각각의 페이지에 대한 명령어를 이용하여 논리 페이지들 중 원하는 페이지까지 동시에 프로그램을 하도록 할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 불휘발성 메모리 장치를 나타낸다.
도 1b는 도1a의 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법의 개념을 설명하기 위한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법을 도시한 순서도이다.
도 3은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법을 도시한 순서도이다.
도 4a는 도 3의 단계 360을 구현하기 위한 제 1 실시 예에 따른 명령어 세트를 나타낸다.
도 4b는 도 3의 단계 360을 구현하기 위한 제 2 실시 예에 따른 명령어 세트를 나타낸다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 메모리 셀 어레이
120 : 페이지 버퍼부 130 : 데이터 입출력부
140 : 제어부

Claims (7)

  1. 하나의 물리 페이지에 m 개의 논리 페이지가 프로그램되는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법에 있어서,
    프로그램 명령 및 어드레스 정보가 입력되는 단계;
    상기 어드레스 정보에 따르는 페이지의 개수를 확인하고, 상기 확인된 페이지의 개수에 따른 프로그램할 데이터를 연속하여 입력받는 단계; 및
    상기 프로그램할 데이터의 입력이 완료된후, 프로그램 동작을 수행하는 단계
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법.
  2. 제1항에 있어서,
    상기 어드레스 정보는,
    제 1 논리 페이지 어드레스와 제 2 논리 페이지 어드레스를 저장하고,
    상기 제 1 논리 페이지 어드레스에서 상기 제 2 논리 페이지 어드레스까지의 사이에 페이지 개수에 따라 상기 프로그램할 데이터를 연속하여 입력받는 것을 특징으로 하는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법.
  3. 제 2항에 있어서,
    상기 제 1 논리 페이지 어드레스에서 상기 제 2 논리 페이지 어드레스까지의 사이에 페이지 개수는 m 이하인 것을 특징으로 하는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법.
  4. 하나의 물리 페이지에 m 개의 논리 페이지가 프로그램되는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법에 있어서,
    제 1 내지 제 m(m은 1보다 큰 자연수) 명령어를 설정하는 단계;
    상기 제 1 내지 제 m 명령어 중 하나인 제 k 명령어(k는 m 보다 작은 자연수)가 입력되는 단계:
    프로그램을 수행할 어드레스 정보와 프로그램 확인 명령어가 입력되는 단계와,
    상기 메모리 셀에 저장될 제1 내지 제 k 논리 페이지에 프로그램할 데이터가 페이지 버퍼에 연속적으로 저장되는 단계; 및
    상기 프로그램할 데이터의 입력이 완료된후, 프로그램 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법.
  5. 제4항에 있어서,
    상기 프로그램할 데이터가 입력되는 것은,
    상기 멀티 레벨 셀들이 연결되는 복수개의 비트라인들에 연결되는 페이지 버퍼의 제 1 내지 제 k 래치에 상기 제 1 내지 제 k 논리 페이지에 프로그램될 데이 터가 저장되는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법.
  6. 하나의 물리 페이지에 제 1 내지 제 m(m은 1보다 큰 자연수)논리 페이지가 프로그램되는 불휘발성 메모리 장치의 m 비트 멀티 레벨 셀 프로그램 방법에 있어서,
    프로그램 명령이 입력되는 단계;
    제 1 논리 페이지의 어드레스와 제 k(k는 m보다 작은 자연수) 논리 페이지의 어드레스가 입력되는 단계;
    프로그램 확인 명령이 입력되는 단계; 및
    제 1 내지 제 k 데이터 그룹을 연속적으로 입력받고, 프로그램을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법.
  7. 제 6항에 있어서,
    상기 프로그램할 데이터가 입력되는 것은,
    상기 멀티 레벨 셀들이 연결되는 복수개의 비트라인들에 연결되는 페이지 버퍼의 제 1 내지 제 k 래치에 상기 제 1 내지 제 k 논리 페이지에 프로그램될 데이터가 저장되는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법.
KR1020090050452A 2008-07-10 2009-06-08 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법 KR101060258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080066877 2008-07-10
KR20080066877 2008-07-10

Publications (2)

Publication Number Publication Date
KR20100007714A true KR20100007714A (ko) 2010-01-22
KR101060258B1 KR101060258B1 (ko) 2011-08-30

Family

ID=41816642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090050452A KR101060258B1 (ko) 2008-07-10 2009-06-08 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법

Country Status (1)

Country Link
KR (1) KR101060258B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298191B1 (ko) * 2011-11-04 2013-08-20 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 연속 프로그램 제어 회로 및 프로그램 방법
US9637281B2 (en) 2012-01-20 2017-05-02 Threeway Technology Co., Ltd. Container
US9666270B2 (en) 2015-06-18 2017-05-30 SK Hynix Inc. Nonvolatile memory system and sequential reading and programming methods thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295223B1 (ko) 2015-01-13 2021-09-01 삼성전자주식회사 속도 모드 관리자를 포함하는 저장 장치 및 사용자 장치
KR102243923B1 (ko) 2018-12-31 2021-04-22 강원대학교산학협력단 캐쉬를 동반한 효율적인 페이지 컬렉션 매핑을 이용하는 비휘발성 메모리 장치 및 그 동작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298191B1 (ko) * 2011-11-04 2013-08-20 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 연속 프로그램 제어 회로 및 프로그램 방법
US8605522B2 (en) 2011-11-04 2013-12-10 SK Hynix Inc. Semiconductor memory apparatus, and successive program control circuit and program method therefor
US9637281B2 (en) 2012-01-20 2017-05-02 Threeway Technology Co., Ltd. Container
US9666270B2 (en) 2015-06-18 2017-05-30 SK Hynix Inc. Nonvolatile memory system and sequential reading and programming methods thereof

Also Published As

Publication number Publication date
KR101060258B1 (ko) 2011-08-30

Similar Documents

Publication Publication Date Title
US8897066B2 (en) Method of programming nonvolatile memory device
KR100965071B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP5259481B2 (ja) 不揮発性半導体記憶装置
US7619918B2 (en) Apparatus, method, and system for flash memory
JP4828938B2 (ja) 不揮発性半導体記憶装置及びその駆動方法
KR101829208B1 (ko) 반도체 메모리 장치의 동작 방법
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US8630123B2 (en) Method of operating nonvolatile memory device
US7668019B2 (en) Non-volatile memory device and erasing method thereof
US20080144370A1 (en) Method of programming multi-level cells and non-volatile memory device including the same
JP4510072B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
KR101150645B1 (ko) 비휘발성 반도체 메모리 장치
TWI569274B (zh) 堆疊式記憶體陣列裝置之感測操作
US8508992B2 (en) Semiconductor memory device and method of operating the same
JP5354857B2 (ja) メモリシステム
JP2006031871A (ja) 半導体記憶装置
KR100967008B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR101060258B1 (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
US20100246273A1 (en) Nonvolatile memory device and method of programming the device
US20120063237A1 (en) Nonvolatile memory device and method of operating the same
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
JP5467938B2 (ja) 半導体メモリ
KR101739431B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9318198B2 (en) Memory system and method of operating the same
KR20100054468A (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee