KR20100138540A - 불휘발성 메모리 소자의 프로그램 방법 - Google Patents

불휘발성 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR20100138540A
KR20100138540A KR1020090057123A KR20090057123A KR20100138540A KR 20100138540 A KR20100138540 A KR 20100138540A KR 1020090057123 A KR1020090057123 A KR 1020090057123A KR 20090057123 A KR20090057123 A KR 20090057123A KR 20100138540 A KR20100138540 A KR 20100138540A
Authority
KR
South Korea
Prior art keywords
memory cell
program
voltage
level
threshold voltage
Prior art date
Application number
KR1020090057123A
Other languages
English (en)
Inventor
김세훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090057123A priority Critical patent/KR20100138540A/ko
Publication of KR20100138540A publication Critical patent/KR20100138540A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 프로그램 방법에 관한 것으로, 짝수번째 메모리 셀의 검증 동작시 공통 소스 라인에 양 전위의 소스 백 바이어스 전압을 인가하여 문턱 전압이 실제보다 높게 측정되게 함으로써 목표 검증 레벨인 제 1 레벨보다 낮은 제 2 레벨 이상의 문턱 전압을 가진 메모리 셀의 검증동작이 패스 되게 하며, 짝수번째 메모리 셀에 인접한 홀수번째 메모리 셀의 프로그램 동작시 프로그램 전압에 의한 간섭 효과를 이용하여 짝수번째 메모리 셀의 문턱 전압을 상승시켜 홀수번째 메모리 셀과 균일한 문턱 전압 레벨을 갖도록 하는 불휘발성 메모리 소자의 프로그램 방법을 제시한다.
간섭 효과, 프로그램 동작, 검증 동작

Description

불휘발성 메모리 소자의 프로그램 방법{Method for programming a nonvolatile memory device}
본 발명은 불휘발성 메모리 소자의 프로그램 방법에 관한 것으로, 특히 프로그램 동작시 메모리 셀의 프로그램 문턱 전압 레벨을 균일하게 제어할 수 있는 불휘발성 메모리 소자의 프로그램 방법에 관한 것이다.
불휘발성 메모리 소자의 프로그램 단계에서는 여러 가지 요인에 의하여 메모리 셀들의 문턱 전압 분포가 증가하는 경향이 있다.
도 1a 및 1b는 불휘발성 메모리 소자의 프로그램 동작에 따른 문턱 전압 분포도이다.
대표적인 불휘발성 메모리 소자에 해당하는 낸드형 플래시 메모리 소자에서는 다수의 메모리 셀들의 콘트롤 게이트가 연결되어 하나의 워드라인이 된다. 즉, 하나의 워드라인에 다수의 메모리 셀들이 연결된다. 다수의 워드라인들 중 선택된 워드라인에 프로그램 전압을 인가하는 프로그램 동작에 의해, 선택된 워드라인과 연결된 메모리 셀들에 메모리 셀들에 각각의 데이터가 동시에 저장된다. 통상적으로, 선택된 워드라인에 연결된 메모리 셀들 중 짝수번째 메모리 셀(이븐 메모리 셀)들의 프로그램 동작이 먼저 실시되고, 이어서 홀수번째 메모리 셀(오드 메모리 셀)들의 프로그램 동작이 실시된다. 저장되는 데이터에 따라 프로그램 동작에 의해 메모리 셀들의 문턱 전압이 변경되고, 이후 메모리 셀들의 문턱전압을 측정하여 메모리 셀들에 저장된 데이터를 독출한다. 이븐 메모리 셀들의 프로그램 동작이 실시된 후에는 이븐 메모리 셀들의 문턱전압이 도1a의 A와 같이 분포한다.
이 후, 오드 메모리 셀들의 프로그램 동작이 실시되는데 오드 메모리 셀들의 문턱전압은 도1a의 C와 같이 분포한다. 이때 이븐 메모리 셀들은 오드 메모리 셀들의 프로그램 동작의 영향을 받아 문턱 전압 분포가 A에서 B로 상승하게 된다. 즉, 이븐 메모리 셀들의 문턱 전압 분포가 오드 메모리 셀들의 문턱 전압 분포보다 넓어지게 된다. 이와 같이 이웃한 메모리 셀의 영향을 받아 메모리 셀의 문턱 전압 분포가 바뀌는 것을 간섭(interference)이라고 한다.
도 2a은 불휘발성 메모리 소자의 MLC(Multi Level Cell) 프로그램시 문턱전압의 분포를 도시한 도면이다.
SLC(Single Level Cell) 프로그램의 경우 "1" 및 "0"의 두 가지 데이터 상태만을 가지므로, 넓은 독출 마진을 확보할 수 있다. 이에 반해 도 2a에 도시된 바와 같이 2비트 멀티 레벨 셀(MLC) 프로그램의 경우 네 가지 상태(Erase, P1, P2, P3)를 가지므로 각 상태별 독출 마진이 좁아지는 문제점이 있다. 따라서 멀티 레벨 셀 프로그램을 하는 불휘발성 메모리 소자에서는 각 상태가 좁은 문턱전압 분포를 갖도록 하여 각 상태별 독출 마진을 충분히 확보해야 한다.
도 2b는 문턱 전압 분포 증가에 의한 불휘발성 메모리 셀 실패 현상 (Nonvolatile Flash Memory Cell Fail)을 도시한 도면이다. 상술한 바와 같이 이웃 셀에 의해 간섭을 받아 어느 하나의 문턱전압 분포가 넓어지게 되면 다른 상태의 문턱 전압 분포와 중첩되는 경우가 발생할 수 있다. 이는 불휘발성 메모리 소자의 메모리 셀 동작 오류의 원인이 된다. 특히 현재 불휘발성 메모리 소자는 MLC(Multi Level Cell)방식을 사용하고 있기 때문에 기존 SLC(Single Level Cell)방식에 비하여 프로그램 셀의 분포에 더 민감하게 작용하고 있다.
본 발명은 먼저 프로그램되는 셀의 검증시 양 전위의 소스 백 바이어스 전압을 공통 소스 라인에 인가하여 균일한 문턱 전압 레벨을 갖도록 하는 불휘발성 메모리 소자의 프로그램 방법을 제공한다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법은 드레인 선택 라인과 소스 선택 라인 사이에 다수의 워드라인들이 배치되고, 소스 선택 라인에 인가되는 전압에 따라 상기 워드라인에 연결된 메모리 셀이 공통 소스 라인과 전기적으로 연결되는 메모리 셀 어레이가 제공되는 단계; 선택된 워드라인에 연결된 짝수번째 메모리 셀들의 문턱 전압이 목표 검증 레벨인 제 1 레벨보다 낮은 제 2 레벨 이상이 되도록 제 1 프로그램 루프를 실시하는 단계; 상기 선택된 워드라인에 연결된 홀수번째 메모리 셀들의 문턱 전압이 제 1 레벨 이상이 되도록, 제 2 프로그램 루프를 실시하여 상기 짝수번째 메모리 셀들의 문턱 전압이 간섭 현상에 의해 상기 제 1 레벨 이상이 되는 단계를 포함하며, 상기 짝수번째 메모리 셀들의 문턱 전압이 상기 제 2 레벨에서 상기 제1 프로그램 루프 검증 동작시 상기 공통 소스 라인에 양 전위의 소스 백 바이어스 전압을 인가하는 불휘발성 메모리 소자의 프로그램 방법을 제공한다.
본 발명은 짝수번째 메모리 셀의 프로그램 검증 동작시 공통 소스 라인에 양 의 소스 백 바이어스 전압을 인가하여 문턱 전압이 실제보다 높게 측정되게 함으로써 목표 검증 레벨인 제 1 레벨보다 낮은 제 2 레벨 이상의 문턱 전압 분포를 가진 메모리 셀들의 프로그램 검증동작이 패스되게 하며, 짝수번째 메모리 셀에 인접한 홀수번째 메모리 셀의 프로그램 전압에 의한 간섭 효과를 이용하여 짝수번째 메모리 셀의 문턱 전압 분포를 상승시킬 수 있다. 이로써 문턱 전압 분포가 증가하여 프로그램 검증 레벨이 겹치게 됨으로써 발생하는 불휘발성 메모리 셀 동작 오류를 감소시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 실시예에 따른 불휘발성 메모리 소자의 메모리 셀 어레이를 도시한 도면이다.
불휘발성 메모리 소자의 메모리 셀 어레이는 다수의 메모리 셀들이 직렬로 연결된 셀 스트링(CS), 셀 스트링(CS)의 일단에 연결된 소스 선택 트랜지스터(SST), 및 셀 스트링(CS)의 타단에 연결된 드레인 선택 트랜지스터(DST)를 포함한다. 서로 다른 셀 스트링(CS)의 메모리 셀들은 워드 라인(WL0~ n)을 통해 연결된다. 여기서, 드레인 선택 트랜지스터(DST)는 셀 스트링(CS)과 비트 라인(BLe,Blo)을 선택적으로 접속시킨다. 또한 소스 선택 트랜지스터(SST)는 셀 스트링(CS)과 공통 소스 라인(CSL)을 선택적으로 접속시킨다. 한편, 메모리 셀 어레이의 비트 라인은 서로 교번되게 형성된 이븐 비트 라인(BLe) 및 오드 비트 라인(BLo)으로 구분된다. 하나의 비트 라인에 연결된 드레인 선택 트랜지스터(DST), 셀 스트링(CS) 및 소스 선택 트랜지스터(SST)를 스트링이라고 한다. 여기에서, 동일 워드 라인을 통해 연결된 각 셀들은 동일한 페이지를 구성한다. 또한, 이븐 비트 라인(BLe)과 접속된 셀들은 이븐 페이지를 구성하고, 오드 비트 라인(BLo)에 접속된 셀들은 오드 페이지를 구성한다. 이븐 페이지의 메모리 셀을 짝수번째 메모리 셀 혹은 이븐 메모리 셀이라고도 하고, 오드 페이지의 메모리 셀을 홀수번째 메모리 셀 혹은 오드 메모리 셀이라고도 한다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법을 설명하기 위한 흐름도이다.
도 5a, 도 5b 및 도 5c는 본 발명의 실시 예에 따른 프로그램 단계에 따른 문턱 전압 분포를 도시한 것이다.
도 3, 도 4, 도 5a, 도 5b 및 도 5c를 참조하여 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법을 설명하면 다음과 같다.
불휘발성 메모리 소자의 프로그램 동작은 ISPP(incremental step pulse programming) 방식으로 실시되는 것이 바람직하다. 처음으로 실시되는 제 1 프로그램 루프는 이하 서술될 제 1 프로그램 동작을 실시하는 단계(S401), 제 1 검증동작을 실시하는 단계(S402) 및 제 1 검증 동작에서 짝수번째 메모리 셀(이하 이븐 메 모리 셀)의 문턱전압이 목표 검증 레벨인 제 1 레벨(PV)보다 낮은 제 2 레벨(PV') 미만인 경우 제 1 프로그램 동작의 프로그램 전압보다 스텝전압만큼 높은 새로운 프로그램 전압을 설정하여 제 1 프로그램 동작 및 제 1 프로그램 검증동작을 실시하는 단계(S403)를 포함하며, 이는 이븐 메모리 셀의 문턱 전압이 제 2 레벨 이상이 될 때까지 반복실시되는 루프이다.
제 1 프로그램 루프를 상세히 설명하면, 먼저 이븐 메모리 셀(MC1)의 제 1 프로그램 동작을 실시한다(S401). 즉, 이븐 메모리 셀(MC1)에 연결된 워드 라인(Sel-WL)에 프로그램 전압(Vpgm)을 인가하고, 스트링의 다른 메모리 셀에 연결된 워드 라인에 패스 전압(Vpass)을 인가한다.
이 후, 이븐 메모리 셀(MC1)의 문턱 전압 레벨을 확인하는 제 1 검증 동작을 실시한다(S402). 제 1 검증 동작에서 공통 소스 라인(CSL)에 양 전위의 소스 백 바이어스를 인가하고 이븐 메모리 셀(MC1)의 워드 라인(Sel-WL)에 목표 검증 레벨인 제 1 레벨(PV)과 동일한 전압을 인가하며 스트링의 다른 메모리 셀에 연결된 워드 라인에 패스 전압(Vpass)을 인가한 상태에서 변화된 이븐 비트라인(BLe)의 전위를 검출한다. 즉, 먼저 이븐 비트 라인(BLe)을 프리차지 시키고 이븐 메모리 셀(MC1)의 워드 라인(Sel-WL)에 제 1 레벨(PV)과 동일한 전압을 인가한 후, 프리차지된 이븐 비트 라인(BLe)이 디스 차지될 경우와 프리 차지 레벨을 유지할 경우를 측정하여 문턱 전압 레벨을 확인한다. 이븐 메모리 셀의 제 1 검증 동작시 공통 소스 라인(CSL)에 양 전위의 소스 백 바이어스가 가해지는데 이는 이븐 비트 라인(BLe)에서 스트링을 통해 공통 소스 라인(CSL)로 흐르는 전류량을 줄여 문턱 전압이 실제 보다 높게 측정되게 함으로써 이븐 메모리 셀이 목표 검증 레벨인 제 1 레벨(PV)보다 낮은 제 2 레벨(PV')이상의 문턱 전압만 갖는다면 프로그램 검증동작이 패스될 수 있게 한다.
도 6는 소스 백 바이어스에 따른 프로그램 문턱 전압을 나타낸 것이다.
도 6에 도시된 바와 같이 양 전위의 소스 백 바이어스 조건이 되면 프로그램 문턱 전압은 실제보다 더 높은 레벨로 검출된다. 즉, 공통 소스 라인(CSL)에 접지 전압(예를 들면 0V)이 인가된 경우보다 양의 소스 백 바이어스가 인가된 경우 문턱 전압이 상승한 것처럼 검출되는 효과가 나타남을 알 수 있다. 0.1V의 소스 백 바이어스가 인가되면 약 0.2V 정도, 0.2V의 소스 백 바이어스가 인가되면 약 0.45V정도, 0.3V의 소스 백 바이어스가 인가되면 약 0.7V정도의 문턱 전압이 상승한 것처럼 검출된다. 따라서 상술한 소스 백 바이어스는 양의 값으로 0.1V에서 0.3V 사이의 값을 갖는 것이 바람직할 것이다.
제 1 검증 동작을 통해 이븐 메모리 셀(MC1)들의 문턱 전압이 모두 목표 검증 레벨인 제 1 레벨(PV)보다 낮은 제 2 레벨(PV')이상이 되고 양 전위의 백 바이어스의 영향으로 제 1 레벨(PV) 이상으로 측정되면 이븐 메모리 셀(MC1)의 프로그램 동작은 더이상 실시되지 않는다. 반면 검증 동작시 이븐 메모리 셀(MC1)의 문턱 전압이 제 2 레벨(PV')보다 낮다면 즉, 제 1 레벨(PV)보다 낮다고 측정되면 제 1 프로그램 전압을 스텝 전위만큼 상승시키며(S403), 상승된 제 1 프로그램 전압을 인가하여 제 1 프로그램 동작을 다시 실시한다.
이 후, 제 1 검증 동작을 재실시하여 이븐 메모리 셀(MC1)의 문턱 전압이 모 두 목표 검증 레벨인 제 1 레벨(PV)보다 낮은 제 2 레벨(PV') 이상이 되고 양 전위의 백 바이어스의 영향으로 제 1 레벨(PV) 이상으로 측정되면 제 1 프로그램 동작은 더이상 실시되지 않는다. 반면 재검증 동작시 이븐 메모리 셀(MC1)의 문턱 전압이 여전히 제 2 레벨(PV')보다 낮다면 즉, 제 1 레벨(PV)보다 낮다고 측정되면 바로 직전 제 1 프로그램 전압보다 스텝 전위만큼 상승시킨 새로운 제 1 프로그램 전압을 인가하여 제 1 프로그램 동작을 진행한다. 이븐 메모리 셀(MC1)의 문턱 전압이 모두 제 2 레벨(PV')이상이 되어 검증 동작시 제 1 레벨(PV) 이상의 문턱 전압을 갖는다고 측정될 때까지 상술한 동작을 반복 실시한다.
상술한 과정을 거친 후 이븐 메모리 셀(MC1)들은 도 5a의 A와 같은 문턱 전압 분포를 갖게 된다. 즉, 제 1 검증 동작시 공통 소스 라인(CSL)에 양 전위의 소스 백 바이어스가 인가되어 문턱 전압이 실제보다 높게 측정되므로 제 1 프로그램 동작을 통해 이븐 메모리 셀(MC1)들의 실제 문턱 전압 분포가 목표 검증 레벨인 제 1 레벨(PV)보다 낮은 제 2 레벨(PV')이상으로만 된다면 제 1 검증 동작이 패스될 수 있다.
다음으로 실시되는 제 2 프로그램 루프는 이하 서술될 제 2 프로그램 동작 을 실시하는 단계(S404), 제 2 검증동작을 실시하는 단계(S405) 및 제 2 검증 동작에서 홀수번째 메모리 셀(이하 오드 메모리 셀)의 문턱전압이 제 1 레벨 미만인 경우 제 2 프로그램 동작의 프로그램 전압보다 스텝전압만큼 높은 새로운 프로그램 전압을 인가하여 제 2 프로그램 동작 및 제 2 검증 동작을 실시하는 단계(S406)를 포함하며, 이는 오드 메모리 셀의 문턱 전압이 제 1 레벨(PV) 이상이 될 때까지 반 복실시되는 루프이다.
제 2 프로그램 루프를 상세히 설명하면, 먼저 오드 메모리 셀(MC2)의 제 2 프로그램 동작을 실시한다(S404). 이븐 메모리 셀(MC1)의 제 1 프로그램 동작(S401)과 마찬가지로 오드 메모리 셀(MC2)에 연결된 워드 라인(Sel-WL)에 프로그램 전압(Vpgm)을 인가하고, 스트링의 다른 메모리 셀에 연결된 워드 라인에 패스 전압(Vpass)을 인가한다.
이 후, 오드 메모리 셀(MC2)의 문턱 전압 레벨을 확인하는 제 2 검증 동작을 실시한다(S405). 제 2 검증 동작은 공통 소스 라인(CSL)에 접지 전압(Vss)를 인가하고 오드 메모리 셀(MC2)의 워드라인(Sel-WL)에 목표 검증 레벨인 제 1 레벨(PV)과 동일한 전압을 인가하며 스트링의 다른 메모리 셀에 연결된 워드 라인에 패스 전압(Vpass)을 인가한 상태에서 변화된 오드 비트 라인(BLo)의 전위를 검출한다. 즉, 먼저 오드 비트 라인(BLo)을 프리차지 시키고 오드 메모리 셀(MC2)의 워드 라인(Sel-WL)에 제 1 레벨(PV)과 동일한 전압을 인가한 후, 프리 차지된 오드 비트 라인(BLo)이 디스차지될 경우와 프리 차지 레벨을 유지할 경우를 측정하여 문턱 전압 레벨을 확인한다. 제 2 검증 동작에는 제 1 검증 동작과는 다르게 공통 소스 라인(CSL)에 양의 소스 백 바이어스가 아닌 접지 전원(Vss)을 인가한다. 따라서 제 1 검증 동작과 같이 문턱 전압이 실제보다 높게 측정되는 경우가 없고 오드 메모리 셀(MC2)의 문턱 전압이 제 1 레벨(PV) 이상이 되어야 제 2 검증동작이 패스될 수 있다.
제 2 검증 동작을 통해 오드 메모리 셀(MC2)들의 문턱 전압이 모두 목표 검 증 레벨인 제 1 레벨(PV) 이상으로 측정되면 오드 메모리 셀(MC2)의 프로그램 동작은 더이상 실시되지 않는다. 반면 제 2 검증 동작시 오드 메모리 셀(MC2)의 문턱 전압이 제 1 레벨(PV)보다 낮다고 측정되면 제 2 프로그램 전압을 스텝 전위만큼 상승시키며(S406), 상승된 제 2 프로그램 전압를 인가하여 제 2 프로그램 동작을 다시 실시한다.
이 후, 제 2 검증 동작을 재실시하여 오드 메모리 셀(MC2)의 문턱 전압이 목표 검증 레벨인 제 1 레벨(PV) 이상으로 측정되면 제 2 프로그램 동작은 더이상 실시되지 않는다. 반면 재검증 동작시 오드 메모리 셀(MC1)의 문턱 전압이 제 1 레벨(PV)보다 낮다고 측정되면 바로 직전 제 2 프로그램 전압보다 스텝 전위만큼 상승시킨 새로운 제 2 프로그램 전압을 사용하여 제 2 프로그램 동작을 진행하며, 상술한 동작을 오드 메모리 셀(MC2)의 문턱 전압이 모두 제 1 레벨(PV) 이상으로 될 때까지 반복 실시한다.
상술한 과정을 거친 후 오드 메모리 셀(MC2)들은 도 5b의 C와 같은 문턱 전압 분포를 갖게 된다. 이때 이븐 메모리 셀(MC1)들은 인접한 오드 메모리 셀(MC2)들의 제 2 프로그램 동작시 간섭 영향에 의해 문턱 전압 분포가 도 5b의 A에서 B로 상승하게 된다.
제 2 검증 동작까지 패스된 후에 이븐 메모리 셀(MC1)의 문턱 전압이 제 1 레벨(PV) 이상인지 확인하는 제 3 검증동작이 수행된다(S507). 이는 이븐 메모리 셀(MC1)이 오드 메모리 셀(MC2)의 제 2 프로그램 동작시 간섭 영향을 받아 그 문턱 전압 레벨이 오드 메모리 셀(MC2)들의 문턱 전압 레벨과 균일해졌는지 확인하고, 균일하지 않은 문턱 전압 레벨을 갖는 이븐 메모리 셀(MC1)을 선택하여 리프로그램 루프를 실시하기 위함이다.
이븐 메모리 셀(MC1)의 문턱 전압이 오드 메모리 셀(MC2)의 제 2 프로그램 동작시 간섭 영향을 받아 제 1 레벨(PV) 이상으로 상승하였다면 리프로그램 루프를 실시하는 단계없이 본 발명의 프로그램 단계는 종료된다. 그러나 이븐 메모리 셀(MC1)의 문턱 전압이 제 1 레벨(PV) 이상으로 상승하지 못했다면 이븐 메모리 셀(MC1)의 리프로그램 루프 동작이 실시된다.
리프로그램 루프는 이하 서술될 리프로그램 동작을 실시하는 단계(S408), 리프로그램 검증 동작을 실시하는 단계(S409) 및 리프로그램 검증 동작에서 짝수번째 메모리 셀의 문턱 전압이 제 1 레벨(PV) 미만인 경우 직전 리프로그램 동작의 리프로그램 전압보다 스텝전압만큼 높은 새로운 리프로그램 전압을 설정하여 리프로그램 동작 및 리프로그램 검증동작을 실시하는 단계(S410)를 포함하며, 이는 이븐 메모리 셀(MC1)의 문턱 전압이 제 1 레벨(PV) 이상이 될 때까지 반복 실시되는 루프이다.
리프로그램 루프를 상세히 설명하면, 먼저 이븐 메모리 셀(MC1)에 연결된 워드 라인(Sel-WL)에 리프로그램 전압을 인가하고, 스트링의 다른 메모리 셀에 연결된 워드 라인에 패스 전압을 인가하여 이븐 메모리 셀(MC1)의 문턱 전압을 상승시킨다(S408).
그 후 리프로그램 검증 동작(S409)을 통해 이븐 메모리 셀(MC1)의 문턱 전압이 목표 검증 레벨인 제 1 레벨(PV) 이상으로 상승 되었다고 측정되면 리프로그램 동작은 더이상 실시되지 않는다. 반면 리프로그램 검증 동작시 이븐 메모리 셀(MC1)의 문턱 전압이 제 1 레벨(PV)이상 상승되지 않았다고 측정되면 리프로그램 전압을 스텝 전위만큼 상승시키며(S410), 상승된 리프로그램 전압을 설정하여 리프로그램 동작을 다시 실시한다. 리프로그램 검증동작 역시 상술한 제 2 검증 동작과 같이 공통 소스 라인(CSL)에 양의 소스 백 바이어스가 아닌 접지 전원(Vss)을 인가한다. 따라서 제 1 프로그램 루프의 검증동작과 같이 이븐 메모리 셀(MC1)의 문턱 전압이 실제보다 높게 측정되는 경우가 없다.
이 후, 리프로그램 검증 동작을 재실시하여 이븐 메모리 셀(MC1)의 문턱 전압이 제 1 레벨(PV) 이상으로 되었다고 측정되면 리프로그램 동작은 더이상 실시되지 않는다. 반면 리프로그램 재검증 동작시 이븐 메모리 셀(MC1)의 문턱 전압이 제 1 레벨(PV) 이상이 되지 않았다고 측정되면 직전 리프로그램 전압보다 스텝 전위만큼 높은 리프로그램 전압을 사용하여 리프로그램 동작을 진행하며 상술한 동작을 이븐 메모리 셀(MC1)의 문턱 전압 분포가 제 1 레벨(PV) 이상으로 상승할 때까지 반복 실시한다.
상술한 리프로그램 단계를 거친 후 이븐 페이지 메모리 셀은 도 5c의 A와 같은 문턱 전압 분포를 갖게 된다.
상술한 바와 같이 간섭 효과에 의해 메모리 셀의 문턱 전압 분포가 넓어지는 현상을 개선하고자, 본 발명에서는 이븐 비트 라인(BLe)에 연결된 제 1 메모리 셀(MC1)의 프로그램 검증 동작시 공통 소스 라인(CSL)에 양의 소스 백 바이어스 전압을 인가하여 문턱 전압이 실제보다 높게 측정되게 함으로써 목표 검증 레벨인 제 1 레벨(PV)보다 낮은 제 2 레벨(PV') 이상의 문턱 전압 분포를 가진 메모리 셀의 프로그램 검증동작이 패스되게 하며, 오드 비트 라인(BLo)에 연결된 제 2 메모리 셀(MC2)의 프로그램 전압에 의한 간섭 효과를 이용하여 이븐 비트 라인(BLe)에 연결된 메모리 셀의 문턱 전압 분포를 상승시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1a 및 1b는 불휘발성 메모리 소자의 프로그램 동작에 따른 문턱 전압 분포도이다.
도 2a은 불휘발성 메모리 소자의 MLC(Multi Level Cell) 프로그램시 문턱전압의 분포를 도시한 도면이다.
도 2b는 문턱 전압 분포 증가에 의한 불휘발성 메모리 셀 실패 현상을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 불휘발성 메모리 소자의 메모리 셀 어레이를 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 실시 예에 따른 프로그램 단계에 따른 문턱 전압 분포를 도시한 것이다.
도 6은 소스 백 바이어스에 따른 프로그램 문턱 전압을 나타낸 것이다.

Claims (12)

  1. 드레인 선택 라인과 소스 선택 라인 사이에 다수의 워드 라인들이 배치되고, 소스 선택 라인에 인가되는 전압에 따라 상기 워드 라인에 연결된 메모리 셀이 공통 소스 라인과 전기적으로 연결되는 메모리 셀 어레이가 제공되는 단계;
    선택된 워드 라인에 연결된 짝수번째 메모리 셀들의 문턱 전압이 목표 검증 레벨인 제 1 레벨보다 낮은 제 2 레벨 이상이 되도록 제 1 프로그램 루프를 실시하는 단계;
    상기 선택된 워드 라인에 연결된 홀수번째 메모리 셀들의 문턱 전압이 상기 제 1 레벨이상이 되도록 제 2 프로그램 루프를 실시하여 상기 짝수번째 메모리 셀들의 문턱 전압이 간섭 현상에 의해 상기 제 1 레벨 이상이 되는 단계를 포함하며,
    상기 짝수번째 메모리 셀들의 문턱 전압이 상기 제 2 레벨에서 상기 제 1 프로그램 루프의 제 1 검증 동작이 패스되도록 하기위하여, 상기 제 1 프로그램 루프의 제 1 검증 동작시 상기 공통 소스 라인에 양 전위의 소스 백 바이어스 전압을 인가하는 불휘발성 메모리 소자의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 제 1 프로그램 루프의 제 1 검증 동작 및 상기 제 2 프로그램 루프의 제 2 검증 동작시 선택된 워드 라인에 인가되는 검증 전압은 동일한 불휘발성 메모 리 소자의 프로그램 방법.
  3. 제 1항에 있어서,
    상기 제 1 프로그램 루프는 제 1 프로그램 동작을 실시하는 단계;
    제 1 검증 동작을 실시하는 단계; 및
    상기 제 1 검증 동작에서 상기 짝수번째 메모리 셀의 문턱전압이 상기 제 2 레벨 미만인 경우 상기 제 1 프로그램 동작의 프로그램 전압보다 스텝 전압만큼 높은 새로운 프로그램 전압을 설정하여 상기 제 1 프로그램 동작 및 상기 제 1 검증동작을 실시하는 단계를 포함하며, 이는 상기 짝수번째 메모리 셀의 문턱 전압이 상기 제 2 레벨 이상이 될 때까지 반복실시되는 루프인 불휘발성 메모리 소자의 프로그램 방법.
  4. 제 1항에 있어서,
    상기 제 2 프로그램 루프는 제 2 프로그램 동작을 실시하는 단계;
    제 2 검증 동작을 실시하는 단계; 및
    상기 제 2 검증 동작에서 상기 홀수번째 메모리 셀의 문턱전압이 상기 제 1 레벨 미만인 경우 상기 제 2 프로그램 동작의 프로그램 전압보다 스텝 전압만큼 높은 새로운 프로그램 전압을 설정하여 상기 제 2 프로그램 동작 및 상기 제 2 검증 동작을 실시하는 단계를 포함하며, 이는 상기 홀수번째 메모리 셀의 문턱 전압이 상기 제 1 레벨 이상이 될 때까지 반복실시되는 루프인 불휘발성 메모리 소자의 프로그램 방법.
  5. 제 1항에 있어서,
    상기 제 2 프로그램 루프를 실시하는 단계 후,
    상기 짝수번째 메모리 셀의 제 3 검증 동작을 실시하는 단계;
    상기 짝수번째 메모리 셀의 리프로그램 루프를 실시하는 단계를 더 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  6. 제 5항에 있어서,
    상기 리프로그램 루프는 리프로그램 동작을 실시하는 단계;
    리프로그램 검증 동작을 실시하는 단계; 및
    상기 리프로그램 검증동작에서 상기 짝수번째 메모리 셀의 문턱전압이 상기 제 1 레벨 미만인 경우 상기 리프로그램 동작의 리프로그램 전압보다 스텝 전압만큼 높은 새로운 리프로그램 전압을 설정하여 상기 리프로그램 동작 및 상기 리프로그램 검증동작을 실시하는 단계를 포함하며, 이는 짝수번째 메모리 셀의 문턱 전압이 상기 제 1 레벨 이상이 될 때까지 반복실시되는 루프인 불휘발성 메모리 소자의 프로그램 방법.
  7. 다수의 메모리 셀들이 직렬로 연결된 셀 스트링, 셀 스트링의 일단에 연결되어 셀 스트링과 공통 소스 라인을 선택적으로 접속시키는 소스 선택 트랜지스터, 셀 스트링의 타단에 연결되어 비트 라인을 선택적으로 접속시키는 드레인 선택 트랜지스터, 서로 다른 셀 스트링의 메모리 셀들을 연결하는 워드 라인을 포함하는 메모리 셀 어레이를 설정하는 단계;
    제 1 비트 라인에 전기적으로 연결된 제 1 메모리 셀의 제 1 프로그램 동작을 실시하는 단계;
    공통 소스 라인에 양 전위의 소스 백 바이어스 전압을 인가하여 상기 제 1 메모리 셀의 제 1 검증 동작을 실시하는 단계;
    상기 제 1 비트라인에 인접한 제 2 비트라인에 전기적으로 연결된 제 2 메모리 셀의 제 2 프로그램 동작을 실시하는 단계; 및
    상기 제 2 메모리 셀의 제 2 검증동작을 실시하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  8. 제 7항에 있어서,
    상기 제1 검증 동작을 실시하는 단계 후,
    상기 제1 메모리 셀의 문턱 전압이 목표 검증 레벨인 제 1 레벨보다 낮은 제 2 레벨 미만인 경우 상기 제 1 프로그램 전압보다 스텝 전압만큼 높은 새로운 제 1 프로그램 전압을 설정하여 상기 제 1 프로그램 동작 및 상기 제 1 검증 동작을 실시하는 단계를 더 포함하며, 이는 상기 제1 메모리 셀의 문턱 전압이 상기 제 2 레벨 이상이 될 때까지 반복 실시되는 불휘발성 메모리 소자의 프로그램 방법.
  9. 제 7항에 있어서,
    상기 제2 검증 동작을 실시하는 단계 후,
    상기 제2 메모리 셀의 문턱 전압이 상기 제 1 레벨 미만인 경우 상기 제 2 프로그램 전압보다 스텝 전압만큼 높은 새로운 제 2 프로그램 전압을 설정하여 상기 제 2 프로그램 동작 및 상기 제 2 검증 동작을 실시하는 단계를 더 포함하며, 이는 상기 제2 메모리 셀의 문턱 전압이 상기 제 1 레벨 이상이 될 때까지 반복 실시되는 불휘발성 메모리 소자의 프로그램 방법.
  10. 제 7항에 있어서,
    상기 제 2 검증 동작을 실시하는 단계 후,
    상기 제 1 메모리 셀의 제 3 검증 동작을 실시하는 단계;
    상기 제 1 메모리 셀의 리프로그램 동작을 실시하는 단계; 및
    상기 제 1 메모리 셀의 리프로그램 검증 동작을 실시하는 단계를 더 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  11. 제 10항에 있어서,
    상기 리프로그램 검증 동작을 실시하는 단계 후,
    상기 제1 메모리 셀의 문턱 전압이 항기 제 1 레벨 미만인 경우 상기 리프로그램 동작의 리프로그램 전압보다 스텝 전압만큼 높은 새로운 리프로그램 전압을 설정하여 상기 리프로그램 동작 및 상기 리프로그램 검증동작을 실시하는 단계를 더 포함하며, 이는 상기 제 1 메모리 셀의 문턱 전압이 상기 제 1 레벨 이상이 될 때까지 반복 실시되는 불휘발성 메모리 소자의 프로그램 방법.
  12. 제 1 메모리 셀의 검증 동작을 실시할 때 공통 소스 라인에 양의 소스 백 바이어스 전압을 인가하여 문턱 전압이 실제보다 높게 측정되게 함으로써 목표 검증 레벨인 제 1 레벨보다 낮은 제 2 레벨이상의 문턱 전압 분포를 가진 메모리 셀의 검증 동작이 패스되게 하며, 제 1 메모리 셀에 인접한 제 2 메모리 셀의 프로그램 전압에 의한 간섭 효과를 이용하여 제 1 메모리 셀의 문턱 전압 분포를 상승시킬 수 있는 불휘발성 메모리 소자의 프로그램 방법.
KR1020090057123A 2009-06-25 2009-06-25 불휘발성 메모리 소자의 프로그램 방법 KR20100138540A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090057123A KR20100138540A (ko) 2009-06-25 2009-06-25 불휘발성 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090057123A KR20100138540A (ko) 2009-06-25 2009-06-25 불휘발성 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20100138540A true KR20100138540A (ko) 2010-12-31

Family

ID=43512009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057123A KR20100138540A (ko) 2009-06-25 2009-06-25 불휘발성 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20100138540A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859014B2 (en) 2016-02-04 2018-01-02 SK Hynix Inc. Semiconductor memory device including multi-level cell and programming method thereof
CN108281168A (zh) * 2017-01-06 2018-07-13 东芝存储器株式会社 半导体存储装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859014B2 (en) 2016-02-04 2018-01-02 SK Hynix Inc. Semiconductor memory device including multi-level cell and programming method thereof
CN108281168A (zh) * 2017-01-06 2018-07-13 东芝存储器株式会社 半导体存储装置
CN108281168B (zh) * 2017-01-06 2021-08-20 东芝存储器株式会社 半导体存储装置

Similar Documents

Publication Publication Date Title
KR101119371B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9672926B2 (en) Apparatus and method of programming and verification for a nonvolatile semiconductor memory device
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US9312027B2 (en) Method of operating nonvolatile memory device controlled by controlling coupling resistance value between bit line and page buffer
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
US9053793B2 (en) Semiconductor memory device and method of operating the same
JP2017174482A (ja) 不揮発性半導体記憶装置とその消去方法
US20130083600A1 (en) Semiconductor device and method of operating the same
KR20130001442A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20120113725A1 (en) Nonvolatile memory device and method of programming the device
CN106710617B (zh) 非易失性存储器件
US8885418B1 (en) Adaptive double pulse BCF programming
US20150270003A1 (en) Non-volatile memory and method for programming the same
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
JP6042363B2 (ja) 不揮発性半導体記憶装置
KR20100138540A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR101184830B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20130008275A (ko) 반도체 메모리 장치 및 그 동작 방법
KR101124126B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR100861648B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
KR101604857B1 (ko) 반도체 메모리 장치의 프로그램 방법
KR20120069109A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN110827904A (zh) 存储器装置及其编程方法
KR20100074651A (ko) 플래시 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination