CN106205721A - 一种存储单元的编程方法 - Google Patents
一种存储单元的编程方法 Download PDFInfo
- Publication number
- CN106205721A CN106205721A CN201610529819.6A CN201610529819A CN106205721A CN 106205721 A CN106205721 A CN 106205721A CN 201610529819 A CN201610529819 A CN 201610529819A CN 106205721 A CN106205721 A CN 106205721A
- Authority
- CN
- China
- Prior art keywords
- memory element
- programmed
- program
- programming
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012795 verification Methods 0.000 claims abstract description 17
- 238000007689 inspection Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储单元的编程方法,该方法包括:根据编程指令对当前编程地址对应的存储单元进行编程操作;对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则增大编程电压的脉冲宽度,并返回执行所述对当前编程地址对应的存储单元进行的编程操作,直至编程成功。本发明实施例提供的一种存储单元的编程方法,当一个存储单元经过第一次编程操作没有编程成功时,再对其进行编程时通过随着编程次数的增加不断增大编程电压的脉冲宽度,实现了对存储单元的快速编程,提高了编程速度。
Description
技术领域
本发明实施例涉及存储技术领域,具体涉及一种存储单元的编程方法。
背景技术
非易失闪存介质(nor flash/nand flash)是一种很常见的存储芯片,兼有随机存储器(Random Access Memory,RAM)和只读存储器(Read-Only Memory,ROM)的优点,数据掉电不会丢失,是一种可在系统进行电擦写的存储器,同时它的高集成度和低成本使它成为市场主流。Flash芯片是由内部成千上万个存储单元组成的,每个储存单元存储一位数据,多个存储单元构成页,多个页组成块,正是由于该特殊的物理结构,在nor flash/nandflash中是以页为单位进行读/写(编程操作)数据,以块为单位进行擦除数据的。
在Flash芯片中,一个存储单元可看作为一个金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。图1是一种常见的MOSFET结构图,包括栅极20、源极21、漏极22、P型阱23、N型阱25、P型硅半导体衬底26以及隧穿氧化层24,其相互间的连接为:P型硅半导体衬底26扩散出两个N型区,P型阱23上方覆盖一层隧穿氧化层24,最后在N型区上方通过腐蚀的方法做成两个孔,通过金属化的方法分别在绝缘层上及两个孔内做成三个电极:栅极20、源极21和漏极22,源极21和漏极22分别对应两个N型区且栅极20为存储单元的字线,漏极22为存储单元的位线。进一步的,栅极20又包括控制栅极201、多晶硅层间电介质202(Inter-Poly Dielectric,IPD)、浮动栅极203,且浮动栅极203可以存储电荷。当对一个存储单元进行编程操作时,分别给栅极20、源极21以及漏极22施加相应的编程电压,此时,会有电流从漏极22流向源极21,电子从源极21流向漏极22的途中,会有一部分流向浮动栅极203,当浮动栅极203中的电子达到一定数量时,此存储单元就被编程成功,即此存储单元被成功写0。但是,由于Flash芯片制作工艺的问题,会有一些存储单元很难被编程,现有的解决方法是:为了保证编程的正确性,增加编程次数,但是却以牺牲编程速度为代价。
因此,有必要设计一种新的存储单元的编程方法,以提高编程速度。
发明内容
本发明提供一种存储单元的编程方法,以提高编程速度。该方法包括:
根据编程指令对当前编程地址对应的存储单元进行编程操作;
对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则增大编程电压的脉冲宽度,并返回执行所述对当前编程地址对应的存储单元进行的编程操作,直至编程成功。
进一步地,所述增大编程电压的脉冲宽度,包括:
所述编程电压的脉冲宽度依据如下公式进行增大:
Ti=T0+(N-1)*Δt
其中,Ti表示对所述存储单元进行第i次编程时对应的编程电压的脉冲宽度,T0表示编程电压的初始脉冲宽度,N表示对所述存储单元进行编程的次数,Δt表示脉冲宽度的增加量。
进一步地,在增大编程电压的脉冲宽度之前,还包括:
通过编程计数器对编程失败的次数进行累计;
判断所述编程计数器中的数值是否为设定的最大值,若是,则结束此次编程操作,否则执行增大编程电压的脉冲宽度的操作。
优选的,所述设定的最大值为小于或者等于64的正整数。
进一步地,所述方法还包括:
当检验所述存储单元的当前状态为已经编程成功时,判断所述当前编程地址是否为最后的编程地址,若是则退出编程操作,否则更改所述当前编程地址,继续对其他的存储单元进行编程操作,并进行编程校验,直至所有的存储单元完成编程操作。
示例性地,所述编程操作包括:
分别向所述存储单元的栅极和漏极施加编程电压。
示例性地,向所述存储单元的栅极施加的编程电压范围为7-10V,向所述存储单元的漏极施加的编程电压范围为3-5V。
示例性地,所述检验存储单元的当前状态是否为已经编程成功,具体为:
检测从存储单元的源极流向漏极的电流值是否小于预设电流值,若是,则所述存储单元的当前状态为已经编程成功。
本发明实施例提供的一种存储单元的编程方法,首先根据编程指令对当前编程地址对应的存储单元进行编程操作,然后对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则增大编程电压的脉冲宽度,并返回执行所述对当前编程地址对应的存储单元进行的编程操作,直至编程成功。当一个存储单元经过第一次编程操作没有编程成功时,再对其进行编程时通过随着编程次数的增加不断增大编程电压的脉冲宽度,实现了对存储单元的快速编程,提高了编程速度。
附图说明
图1是Flash芯片中一种作为存储单元的金属氧化物半导体场效晶体管的结构图;
图2是本发明实施例一中的一种存储单元的编程方法流程图;
图3是本发明实施例二中的一种存储单元的编程方法流程图;
图4为本发明实施例三中的一种存储单元的编程方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2为本发明实施例一提供的一种存储单元的编程方法流程图,本实施例可适用于对一些很难被编程成功的存储单元进行编程操作。参加图2,本实施例提供的存储单元的编程方法具体包括如下步骤:
S110、根据编程指令对当前编程地址对应的存储单元进行编程操作。
通过编写程序代码可以控制flash存储器进行三大主要操作,分别是读操作、写操作和擦除操作,其中,写操作又被称作编程操作,即完成对存储单元的写0操作。
需要说明的是,对一个存储单元进行编程操作的原理是通过分别给存储单元的栅极以及漏极施加相应的编程电压,会有电流从漏极流向源极,电子从源极流向漏极的途中,会有一部分流向浮动栅极,当浮动栅极中的电子达到一定数量时,此存储单元就被编程成功,即此存储单元被成功写0,具体的存储单元的结构可以参见图1所示的结构示意图。
示例性地,所述编程操作具体可以是分别向所述存储单元的栅极和漏极施加编程电压。典型地,向所述存储单元的栅极施加的编程电压可以为7-10V中的任意数值,向所述存储单元的漏极施加的编程电压可以为3-5V中的任意数值。本领域技术人员都知道,施加到存储单元的栅极上的电压范围7-10V以及施加到存储单元的漏极上的电压范围3-5V都是是优选的典型数值范围,并不对其进行限定。
S120、对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功,若是,则执行步骤S130结束当前编程操作,否则执行步骤S140、增大编程电压的脉冲宽度,并返回执行所述对当前编程地址对应的存储单元进行的编程操作,直至编程成功。
对所述存储单元进行编程校验的实质是对所述存储单元进行一次读操作,更具体地可以理解为检验读出的数值是否为0,如果为0则说明所述存储单元已经编程成功,否则失败,需要再次进行编程操作。当遇到某存储单元编程失败的时候,传统的编程方法是通过增加编程次数来保证该存储单元编程成功,但是却牺牲了编程速度,本实施例的技术方案针对此种情况的做法是,当某存储单元第一次编程失败时,即编程校验不通过,再对该存储单元进行第二次编程操作时增大编程电压的脉冲宽度,当经过第二次编程操作后,进行编程校验时,所述存储单元还是编程校验不通过,则继续增大编程电压的脉冲宽度,即使所述编程电压的脉冲宽度随着编程次数的增加而不断增加,典型地,每次增加的脉冲宽度可以是0.5μs。当所述编程电压的脉冲宽度增加后,从漏极流向源极的电流的持续时间会增加,相应地,会有更多的时间让电子从源极流向漏极的途中流向浮动栅极,浮动栅极中的电子会更快地达到设定数量,进而所述存储单元会更快地编程成功,提高编程速度。
示例性地,所述检验存储单元的当前状态是否为已经编程成功,即编程校验,具体可以为:检测从存储单元的源极流向漏极的电流值是否小于预设电流值,若是,则所述存储单元的当前状态为已经编程成功,此时认为存储单元的浮动栅极上已经有充足的电子,此时存储单元的状态为0。优选的,所述预设电流值可以为20μA或者30μA,当然还可以是其他数值,需要根据各flash芯片的制作工艺的不同而变化。
S130、结束当前编程操作。
S140、增大编程电压的脉冲宽度,返回执行步骤S110,利用增加脉冲宽度后的编程电压对当前编程地址对应的存储单元继续进行编程操作直到所述存储单元编程成功。
本发明实施例提供的一种存储单元的编程方法,首先根据编程指令对当前编程地址对应的存储单元进行编程操作,然后对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则增大编程电压的脉冲宽度,并返回执行所述对当前编程地址对应的存储单元进行的编程操作,直至编程成功。当一个存储单元经过第一次编程操作没有编程成功时,再对其进行编程时通过随着编程次数的增加不断增大编程电压的脉冲宽度,实现了对存储单元的快速编程,提高了编程速度。
实施例二
图3为本发明实施例二提供的一种存储单元的编程方法流程图,本实施例在实施例一的基础上进行进一步优化,在增大编程电压的脉冲宽度之前,增加了:通过编程计数器对编程失败的次数进行累计的操作,这样优化的好处是,避免了对一些存储单元进行无限制地编程操作,使整个程序陷入死循环。参见图3,本实施例提供的存储单元的编程方法具体包括如下步骤:
S210、根据编程指令对当前编程地址对应的存储单元进行编程操作。
S220、对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功。
S230、若是,则结束当前编程操作。
S240、否则,通过编程计数器对编程失败的次数进行累计。
上述操作主要是针对当一个存储单元经过多次编程操作仍然没有通过编程校验的情况,为了防止程序进入“编程-编程校验-编程”的死循环中,设置编程计数器对编程失败的次数进行累计,具体是指对同一个存储单元编程失败的次数进行计数,当该存储单元编程成功后,所述计数器清零。
S250、判断所述编程计数器中的数值是否为设定的最大值,若是,则返回步骤S230结束此次编程操作。
为每个存储单元设定一个允许编程的最大次数,当对某存储单元的编程次数达到所述最大值时,所述存储单元还是编程失败,此时则强制退出编程操作,不再对该存储单元进行编程。典型地,所述设定的最大值为小于或者等于64的正整数。当然,本领域的技术人员都知道,所述设定值并不限于某一个或者某一些固定数值,需要根据实际操作情况以及flash芯片的制作工艺选定合适的数值。
S260、否则增大编程电压的脉冲宽度,并返回执行步骤S210,直至编程成功。
示例性地,所述增大编程电压的脉冲宽度,具体可以包括:
所述编程电压的脉冲宽度依据如下公式进行增大:
Ti=T0+(N-1)*Δt
其中,Ti表示对所述存储单元进行第i次编程时对应的编程电压的脉冲宽度,T0表示编程电压的初始脉冲宽度,N表示对所述存储单元进行编程的次数,Δt表示脉冲宽度的增加量。
本发明实施例提供的一种存储单元的编程方法,在增大编程电压的脉冲宽度之前,通过编程计数器对编程失败的次数进行累计,并判断所述编程计数器中的数值是否为设定的最大值,若是,则结束此次编程操作,否则执行增大编程电压的脉冲宽度的操作,继续对所述存储单元进行编程操作,直到编程成功。当一个存储单元经过多次编程操作仍然没有通过编程校验时,通过设置编程计数器,实现了防止程序进入“编程-编程校验-编程”的死循环。
实施例三
图4为本发明实施例三提供的一种存储单元的编程方法流程图,本实施例在上述各实施例的基础上进行进一步优化,增加了判断所述当前编程地址是否为最后的编程地址的操作,这样优化的好处是,可以快速地完成对整个编程区域的编程操作。参见图4,本实施例提供的存储单元的编程方法具体包括如下步骤:
S310、根据编程指令对当前编程地址对应的存储单元进行编程操作。
S320、对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功,若是则执行步骤S330,否则执行步骤S360。
S330、判断所述当前编程地址是否为最后的编程地址,若是,则执行步骤S340,否则执行步骤S350。
S340、退出编程操作,
S350、更改所述当前编程地址,并返回执行步骤S310,继续对新的存储单元进行编程操作时。
S360、增大编程电压的脉冲宽度,并返回执行步骤S310,直至编程成功。
本发明实施例提供的一种存储单元的编程方法,在上述各实施例的基础上,当检验所述存储单元的当前状态为已经编程成功时,判断所述当前编程地址是否为最后的编程地址,若是则退出编程操作,否则更改所述当前编程地址,继续对其他的存储单元进行编程操作,并进行编程校验,直至所有的存储单元完成编程操作。实现了可以快速地完成对整个编程区域的编程操作。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种存储单元的编程方法,其特征在于,包括:
根据编程指令对当前编程地址对应的存储单元进行编程操作;
对所述存储单元进行编程校验,检验所述存储单元的当前状态是否为已经编程成功,若是,则结束当前编程操作,否则增大编程电压的脉冲宽度,并返回执行所述对当前编程地址对应的存储单元进行的编程操作,直至编程成功。
2.根据权利要求1所述的方法,其特征在于,所述增大编程电压的脉冲宽度,包括:
所述编程电压的脉冲宽度依据如下公式进行增大:
Ti=T0+(N-1)*Δt
其中,Ti表示对所述存储单元进行第i次编程时对应的编程电压的脉冲宽度,T0表示编程电压的初始脉冲宽度,N表示对所述存储单元进行编程的次数,Δt表示脉冲宽度的增加量。
3.根据权利要求1所述的方法,其特征在于,在增大编程电压的脉冲宽度之前,还包括:
通过编程计数器对编程失败的次数进行累计;
判断所述编程计数器中的数值是否为设定的最大值,若是,则结束此次编程操作,否则执行增大编程电压的脉冲宽度的操作。
4.根据权利要求3所述的方法,其特征在于,所述设定的最大值为小于或者等于64的正整数。
5.根据权利要求1所述的方法,其特征在于,还包括:
当检验所述存储单元的当前状态为已经编程成功时,判断所述当前编程地址是否为最后的编程地址,若是则退出编程操作,否则更改所述当前编程地址,继续对其他的存储单元进行编程操作,并进行编程校验,直至所有的存储单元完成编程操作。
6.根据权利要求1-5任一所述的方法,其特征在于,所述编程操作包括:
分别向所述存储单元的栅极和漏极施加编程电压。
7.根据权利要求6所述的方法,其特征在于,向所述存储单元的栅极施加的编程电压范围为7-10V,向所述存储单元的漏极施加的编程电压范围为3-5V。
8.根据权利要求1-5任一所述的方法,其特征在于,所述检验存储单元的当前状态是否为已经编程成功,具体为:
检测从存储单元的源极流向漏极的电流值是否小于预设电流值,若是,则所述存储单元的当前状态为已经编程成功。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610529819.6A CN106205721A (zh) | 2016-07-06 | 2016-07-06 | 一种存储单元的编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610529819.6A CN106205721A (zh) | 2016-07-06 | 2016-07-06 | 一种存储单元的编程方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106205721A true CN106205721A (zh) | 2016-12-07 |
Family
ID=57472374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610529819.6A Pending CN106205721A (zh) | 2016-07-06 | 2016-07-06 | 一种存储单元的编程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106205721A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109256168A (zh) * | 2017-07-12 | 2019-01-22 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN110033818A (zh) * | 2019-03-20 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | Sonos闪存芯片编程电压筛选方法 |
CN110400594A (zh) * | 2018-04-24 | 2019-11-01 | 中国科学院微电子研究所 | 一种闪存存储器及其编程验证系统和编程验证方法 |
CN110556146A (zh) * | 2018-06-01 | 2019-12-10 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法、装置、电子设备及存储介质 |
CN111951857A (zh) * | 2019-05-15 | 2020-11-17 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法及控制装置 |
CN111951870A (zh) * | 2019-05-15 | 2020-11-17 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法及控制装置 |
CN112071342A (zh) * | 2020-08-31 | 2020-12-11 | 西安交通大学 | 一种非易失性存储器的写入方法和装置 |
CN112786094A (zh) * | 2019-11-08 | 2021-05-11 | 上海复旦微电子集团股份有限公司 | 一种对存储装置执行操作的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102709291A (zh) * | 2012-05-22 | 2012-10-03 | 上海宏力半导体制造有限公司 | Sonos存储单元及其操作方法、sonos存储器 |
CN103531248A (zh) * | 2013-10-12 | 2014-01-22 | 中国科学院微电子研究所 | 一种对rram存储器脉冲参数进行测试的方法 |
-
2016
- 2016-07-06 CN CN201610529819.6A patent/CN106205721A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102709291A (zh) * | 2012-05-22 | 2012-10-03 | 上海宏力半导体制造有限公司 | Sonos存储单元及其操作方法、sonos存储器 |
CN103531248A (zh) * | 2013-10-12 | 2014-01-22 | 中国科学院微电子研究所 | 一种对rram存储器脉冲参数进行测试的方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109256168A (zh) * | 2017-07-12 | 2019-01-22 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN109256168B (zh) * | 2017-07-12 | 2022-12-02 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN110400594A (zh) * | 2018-04-24 | 2019-11-01 | 中国科学院微电子研究所 | 一种闪存存储器及其编程验证系统和编程验证方法 |
CN110556146A (zh) * | 2018-06-01 | 2019-12-10 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法、装置、电子设备及存储介质 |
CN110033818B (zh) * | 2019-03-20 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | Sonos闪存芯片编程电压筛选方法 |
CN110033818A (zh) * | 2019-03-20 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | Sonos闪存芯片编程电压筛选方法 |
CN111951857A (zh) * | 2019-05-15 | 2020-11-17 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法及控制装置 |
CN111951870A (zh) * | 2019-05-15 | 2020-11-17 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法及控制装置 |
CN111951857B (zh) * | 2019-05-15 | 2023-06-09 | 兆易创新科技集团股份有限公司 | 一种非易失性存储器的编程方法及控制装置 |
CN111951870B (zh) * | 2019-05-15 | 2023-06-20 | 兆易创新科技集团股份有限公司 | 一种非易失性存储器的编程方法及控制装置 |
CN112786094A (zh) * | 2019-11-08 | 2021-05-11 | 上海复旦微电子集团股份有限公司 | 一种对存储装置执行操作的方法 |
CN112786094B (zh) * | 2019-11-08 | 2023-08-18 | 上海复旦微电子集团股份有限公司 | 一种对存储装置执行操作的方法 |
CN112071342A (zh) * | 2020-08-31 | 2020-12-11 | 西安交通大学 | 一种非易失性存储器的写入方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106205721A (zh) | 一种存储单元的编程方法 | |
CN105976867A (zh) | 一种存储单元的擦除方法 | |
KR101468098B1 (ko) | 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템 | |
US9070474B2 (en) | Nonvolatile semiconductor memory device | |
US8737131B2 (en) | Programming memory cells using smaller step voltages for higher program levels | |
US20140198575A1 (en) | Method And Apparatus For Program And Erase Of Select Gate Transistors | |
CN101558450B (zh) | 用于对非易失性存储器单元进行低电压编程的方法及系统 | |
US8089816B2 (en) | Memory erase methods and devices | |
EP3257048A1 (en) | Reduced current program verify in non-volatile memory | |
US8493796B2 (en) | Nonvolatile semiconductor memory device | |
KR101026385B1 (ko) | 전하트랩형 플래시 메모리소자의 동작 방법 | |
KR20120121170A (ko) | 반도체 장치 및 이의 동작 방법 | |
CN102930899A (zh) | 一种非易失存储器的擦除方法及装置 | |
CN104520933B (zh) | 快闪记忆体自适应演算法的方法、设备以及制成品 | |
CN109935264B (zh) | 一种存储单元的擦除方法、装置及存储器 | |
CN106229006A (zh) | 一种存储单元的编程方法 | |
CN106448734A (zh) | 非挥发性半导体储存装置及其擦除方法 | |
KR20100018457A (ko) | 비휘발성 반도체 메모리 장치의 소거 방법 | |
CN106158034A (zh) | 一种存储单元的擦除方法 | |
CN103839586A (zh) | 非易失性存储器擦除电压的调整方法 | |
US20130083603A1 (en) | Nonvolatile semiconductor memory device | |
CN106935261A (zh) | 一种存储单元的编程方法 | |
CN107665724A (zh) | 一种存储单元的擦除方法 | |
JP5327900B2 (ja) | 不揮発性メモリアレイを有する電子デバイスの使用方法 | |
KR100972715B1 (ko) | 플래시 메모리 소자 및 그의 프로그램 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |
|
RJ01 | Rejection of invention patent application after publication |