CN112071342A - 一种非易失性存储器的写入方法和装置 - Google Patents

Abstract

本发明一种非易失性存储器的写入方法和装置，对存储器单元的状态控制精确，写入速度快，存储单元使用寿命更长。所述装置包含存储单元阵列、写入电路、读取电路和控制电路。写入电路通过BL将激励施加到存储单元阵列中被选中的存储单元，BL同时连接至读取电路。读取电路根据BL上的信号给出存储单元状态的监控结果Dout。控制电路产生控制信号WE连接至写入电路以控制在写操作时写入电路的工作。控制电路产生控制信号RE连接至读取电路以控制写操作和读操作时读取电路的工作。写操作的输入数据Din和读取电路的输出Dout连接至控制电路。控制电路对Din和Dout进行比较，当Dout与Din相同时，表示存储单元已经到达预期状态，控制电路会中止当前激励结束写操作。

Description

一种非易失性存储器的写入方法和装置

技术领域

本发明属于非易失性存储器设计领域，具体涉及一种非易失性存储器的写入方法和装置。

背景技术

非易失性存储器是一种常见的半导体存储器类型，它的特点是即使停止供电存储器中的数据仍然能够长久地保持。

非易失性存储器单元都具有多个不同的状态表示不同的数据信息。存储单元的状态可以指阈值电压、电阻值或者其他物理特性。写操作时，向存储单元施加激励以改变存储单元的状态。读取操作时，感知存储单元的状态可以得到相应的数据信息。例如阻变存储器通过存储单元阻值的大小表示‘0’或者‘1’，写操作时通过施加在存储单元上的电压改变存储单元的阻值，读操作时流过存储单元电流的大小，表示不同的阻值，从而确定存储单元的状态。

非易失性存储器的存储单元的物理特性改变是一个复杂且渐进的过程，并且施加在存储单元上的激励对存储单元是有损伤的，每个存储单元能够承受的循环次数是有限的。另外对被选中的存储单元进行操作时，其他非选中的存储单元，尤其是与之相邻的存储单元，会受到干扰(一定程度的弱写入)，累积到一定程度后，被干扰的单元所保存的数据会损坏。因此非易失性存储器理想的写入方法是对存储单元施加激励并在存储单元到达预期状态的时立即停止。实际目前常用的写入方法是施加多次激励(每次激励时间较短)并在每次激励后验证存储单元的状态是否达到预期状态，以决定是否继续施加下一次激励。如果本次激励中存储单元已经到达了预期状态，这种方式可以跳过后续的激励。

采用这种方法的缺点是：每次激励过程中存储单元的状态是不可见的。因此即使存储单元已经到达预期状态，当前激励仍然会持续直到预定的固定时间。因此从存储单元到达预期状态的时至该次激励结束期间，被选中的存储单元的状态仍然会继续发生改变，不能精确控制。非选中的存储单元则会受到额外的干扰也不利于其自身状态的保持。

发明内容

针对现有技术中存在的问题，本发明提供一种非易失性存储器的写入方法和装置，可以更精确的控制存储单元的状态，并延长使用寿命。

本发明是通过以下技术方案来实现的：

一种非易失性存储器的写入装置，包括存储单元阵列、写入电路、读取电路和控制电路；其中，写入电路通过BL将激励施加到存储单元阵列中被选中的存储单元，BL同时连接至读取电路；BL上的信号受到被选中的存储单元的状态影响，读取电路根据BL上的信号给出存储单元的监控结果Dout；控制电路产生控制信号WE连接至写入电路以控制在写操作时写入电路的工作，控制电路产生控制信号RE连接至读取电路以控制写操作和读操作时读取电路的工作；写操作的输入数据Din和读取电路的输出Dout连接至控制电路，当写操作时Din是当前写操作的预期值，控制电路对Din和Dout进行比较，当Dout与Din相同时，表示存储单元已经到达预期状态，控制电路中止当前激励结束写操作。

本发明进一步的改进在于，写操作在通过写入电路施加激励时，同时使用读取电路监控存储器单元的状态；当存储器单元经到达预期状态时，控制电路中止当前激励并结束写操作，从而动态的将激励持续时间减小从而精确控制并保护存储单元；否则直到本次写激励结束时存储单元也没有到达预期状态，则控制电路会停止当前激励，并继续施加新的一次激励。

本发明进一步的改进在于，存储单元阵列由多个存储单元组成，其中被选中的存储单元和一部分非选中的存储单元经过公共信号线BL连接至阵列外围的写入电路和读取电路。

本发明进一步的改进在于，写入电路由控制电路通过WE信号控制，包括电流镜和电压自动调节器。

本发明进一步的改进在于，读取电路由控制电路通过RE信号控制，由一个电流比较器构成。

本发明进一步的改进在于，控制电路包括状态控制电路和调节器控制电路；状态控制电路是读取和写入操作的状态机，负责根据外部命令和输入数据Din启动相关操作；调节器控制电路通过WE信号控制电压自动调节电路的工作开闭。

一种非易失性存储器的写入方法，该方法基于所述的一种非易失性存储器的写入装置，该方法包括：

开始时，写入电路根据输入数据Din经过BL对存储单元施加激励，于此同时读取电路通过BL对被选中的存储单元的状态进行监控并输出数据Dout作为监控结果；

被选中的存储单元在受到激励后状态开始发生改变；控制电路把存储单元的当前状态值Dout与预期状态值Din做比较进行判断，Dout等于Din表示被选中的存储单元已经到达预期状态，则写操作成功结束；否则进行如下两步判断：

1)先判断激励已经历的时间T2是否已经达到本次激励所允许的最大时间T1；如果已达到，即T2≧T1，则本次激励超时结束，进入下一步判断；否则本次激励持续进行；

2)再判断激励次数N是否已经达到单次写操作所允许的最大激励次数M；如果已经达到，即N>M，则本次写操作激励次数超限，写操作失败结束；否则继续进行下一次激励，N+1；M和N都是自然数；

在上述写操作过程中，控制电路通过信号WE控制写入电路的工作，通过信号RE控制读取电路的工作。

与现有技术相比，本发明具有以下有益的技术效果：

1、非易失性存储器的写操作对存储器单元的状态控制更精确。一方面减少了被选中的存储单元的在到达预期状态之后所额外受到激励，减轻了非选中存储单元所收到的干扰，从而使存储单元阵列的状态分布更加收敛；另一方面采用读取电路监控存储单元的状态，可以使得写操作和读操作保持高度一致性。

2、非易失性存储器的写操作更快。读取电路一般都比较灵敏，写操作的激励过程中一旦存储单元到达预期值就可以快速响应通知控制电路提前结束写操作，因此相应的写操作所需要的时间会有所下降。

3、非易失性存储器存储单元的寿命更长。写操作可以较短的时间结束，能够减小对存储单元的损伤和干扰。

附图说明

图1是现有技术的流程图。

图2是现有技术的波形图。

图3是本发明的流程图。

图4是本发明的波形图。

图5是本发明的原理图。

图6是本发明实例的原理图。

图7是本发明实例的波形图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

非易失性存储器单元都具有多个不同的状态表示不同的数据信息。存储器单元的状态可以由不同的阈值电压、电阻值等物理特性表示。写操作时通过向存储器单元施加电压或者电流，以改变存储器单元的状态。读取操作时通过感知存储单元不同的状态可以得到相应的数据信息。

本发明在写操作时，通过写入电路对被选中的存储单元施加激励，同时使用读取电路监控存储器单元的状态。当存储器单元经到达预期状态时，控制电路中止当前激励并结束写操作，从而可以动态的将激励持续时间减小从而精确控制并保护存储单元。读操作和一般的非易失性存储器没有区别。

本发明提供的一种非易失性存储器的写入装置，具体的如图5所示，包括存储单元阵列、写入电路、读取电路和控制电路。存储单元阵列中同一列的存储单元连接至公共的位线BL(Bit line)，写入电路通过BL将激励施加到存储单元阵列中被选中的存储单元，BL同时连接至读取电路。读取电路根据BL上的信号给出存储单元的监控结果Dout。控制电路产生控制写使能信号WE连接至写入电路以控制在写操作时写入电路的工作。控制电路产生控制读使能信号RE连接至读取电路以控制写操作和读操作时读取电路的工作。写操作的输入数据Din和读取电路的输出Dout连接至控制电路。

存储单元阵列由多个存储单元组成，其中被选中的存储单元和一部分非选中的存储单元经过公共信号线BL连接至阵列外围的写入电路和读取电路。

写入电路通过BL将激励(比如电压或者电流)施加到存储单元阵列中被选中的存储单元，从而改变存储单元的状态。写入电路由写控制信号WE控制，当WE有效时，写电路持续施加激励到存储单元上，否则写电路停止施加激励。

读取电路监控BL上电压或者流过的电流，对被选中的存储单元的状态做出判断。读取电路由读控制信号RE控制，当RE有效时读取电路开始工作，当存储单元状态发生变化时读取电路输出信号Dout发生相应的翻转。读取电路的输出信号Dout信号连接至控制电路。

控制电路产生写控制信号WE和读控制信号RE分别对写入电路和读取电路进行控制。在写操作时，控制写入电路向存储单元施加激励并且读取电路监控BL上的信号。一旦发现读取电路的输出信号Dout发生预期的翻转，即表示被选中的存储单元到达预期状态，控制电路将WE信号置为无效，当前激励中止，写操作结束。在读操作时，控制读取电路通过BL对被选中的存储单元施加读激励，根据BL上的信号确定存储单元的状态并将其代表的数据信息通过Dout输出。

基于以上所述电路，本发明提供的一种非易失性存储器的写入方法参见图4。

图4是本发明的波形图。一次写操作包括了K次写激励(K是自然数)，分别记为激励N(n＝1,2,...,K)。每次激励时，写入电路通过BL对被选中的存储单元施加激励，同时读取电路监控BL上的信号。对于前K-1次激励，虽然每次激励N都持续了足够的规定时间，但是存储单元仍没有到达预期状态，激励因超时结束，并准备开始新的一次激励，即激励N＝N+1。

在新的一次激励的准备阶段需要判断本次写操作已经施加过的激励次数N是否已经达到一次写操作所允许的最大激励次数M(M是自然数)。如果已经达到，即N≥M，则本次写操作激励次数超限，失败结束；否则开始进行下一次激励N+1。

如此重复直到激励K。激励K的规定持续时间为T1，但是在激励K开始T2时间后，且T2<T1，读取电路发现被选中的存储器单元经到达预期状态，指示控制电路中止当前激励，实现了动态地减小激励持续时间从而精确控制并保护存储单元的目的。此时写操作成功结束。

每两次激励之间的间隔中仍然可以选择增加现有技术中的对存储单元状态进行读取。通过与输入预期值Din的比较可以验证经过前一次激励后，存储单元是否写成功。该步骤可进一步提高写操作的精度并保护存储单元。

基于以上所述电路和方法，一种非易失性存储器的写入装置的实例如下：

参见图6，图6是本发明实例的原理图，包含存储单元阵列、写入电路、读取电路和控制电路。

存储单元阵列是个x行y列的存储单元阵列(x,y都是自然数)。每y个存储单元组成一行，连接至公共的行选中信号WL(字线,Word line)，整个阵列包含了x行存储单元，分别对应行选中信号WLm(m＝1,2,...,x)；一行中的每个存储单元分别连接至不同的列信号，整个存储单元阵列中共有y个列信号，记为列信号BLn(n＝1,2,...,y)，不同行相同列的存储单元共享公共的列信号。当第m行被选中时，WLm信号有效，写入电路和读取电路通过列信号BLn对被选中的存储单元进行访问，其余都为非选中的存储单元。非选中的存储单元处于关断状态，关断电流远小于导通电流。BLn上流过的电流Icell基本上由连接其上的被选中的存储单元的导通电流决定。因此Icell的大小就表示了被选中存储单元的状态。

写入电路由控制电路通过WE信号控制，包括电流镜和电压自动调节器。写激励期间电压自动调节器通过BLn将固定电压激励施加到存储单元阵列中的被选中的存储单元上。由于行选中信号WLm有效，该行上被选中的存储单元状态开始发生改变，其导通电流也跟随着开始改变。电流镜将写激励导致的BLn上的电流Icell复制为Icell’，即Icell＝Icell’，输送至读取电路以供监控。

读取电路由控制电路通过RE信号控制，主要由一个电流比较器构成。读取电路工作期间，比较器将存储单元的复制电流Icell’与输入的参考电流Iref做比较，并将比较结果Dout输出。一般地，参考电流Iref介于存储单元低导通电流和高导通电流之间。假设低导通电流代表‘0’，高导通电流代表‘1’。写‘0’操作时，当Icell由大变小并低于Iref时，写操作成功，输出Dout由‘1’变为‘0’；以此类推，写‘1’操作成功时，Dout由‘0’变为‘1’。

控制电路包括状态控制电路和调节器控制电路。

状态控制电路是读取和写入操作的状态机，负责根据外部命令和输入数据Din启动相关操作。具体地，在收到写命令且存储单元没有到达预期值时，将WR信号置为有效，启动电压自动调节器；WR信号的持续时间为T1。并且将RE信号也置为有效，启动读取电路对写激励下存储单元的装状态进行监控。在收到读命令时，将RE信号置为有效，启动读操作。

调节器控制电路通过WE信号控制电压自动调节电路的工作开闭。每次写激励开始时，随着来自状态控制电路的WR信号有效，WE信号也变为有效，自动电压调节器开始工作。在WR信号有效期间，当调节器控制电路发现来自读取电路的Dout发生变化，它将WE信号置为无效，提前中止当前写激励，写操作成功结束。

参见图7，图7是本发明实例的波形图，是一次写数据‘1’成功的激励过程。首先，在写激励的起始状态，随着WR由0变为1，WE信号和RE信号都变为1，写入电路和读取电路都开始工作。列信号BLn上流过的电流Icell开始上升，经过电流镜复制后的电流Icell’也跟随着存储单元的电流开始上升。当Icell’大于参考电流Iref时，比较器输出Dout由0变为1。调节器控制电路根据Dout的变化及时将WE信号置为0，自动电压调节器停止工作，耗时T2。此后随着自动电压调节器停止工作，流过BLn的电流下降至0，并且读取电路也停止工作，输出Dout复位至0。该次写激励持续时间T1。

Claims (7)

1.一种非易失性存储器的写入装置，其特征在于，包括存储单元阵列、写入电路、读取电路和控制电路；其中，写入电路通过BL将激励施加到存储单元阵列中被选中的存储单元，BL同时连接至读取电路；BL上的信号受到被选中的存储单元的状态影响，读取电路根据BL上的信号给出存储单元的监控结果Dout；控制电路产生控制信号WE连接至写入电路以控制在写操作时写入电路的工作，控制电路产生控制信号RE连接至读取电路以控制写操作和读操作时读取电路的工作；写操作的输入数据Din和读取电路的输出Dout连接至控制电路，当写操作时Din是当前写操作的预期值，控制电路对Din和Dout进行比较，当Dout与Din相同时，表示存储单元已经到达预期状态，控制电路中止当前激励结束写操作。

2.根据权利要求1所述的一种非易失性存储器的写入装置，其特征在于，写操作在通过写入电路施加激励时，同时使用读取电路监控存储器单元的状态；当存储器单元经到达预期状态时，控制电路中止当前激励并结束写操作，从而动态的将激励持续时间减小从而精确控制并保护存储单元；否则直到本次写激励结束时存储单元也没有到达预期状态，则控制电路会停止当前激励，并继续施加新的一次激励。

3.根据权利要求1所述的一种非易失性存储器的写入装置，其特征在于，存储单元阵列由多个存储单元组成，其中被选中的存储单元和一部分非选中的存储单元经过公共信号线BL连接至阵列外围的写入电路和读取电路。

4.根据权利要求1所述的一种非易失性存储器的写入装置，其特征在于，写入电路由控制电路通过WE信号控制，包括电流镜和电压自动调节器。

5.根据权利要求1所述的一种非易失性存储器的写入装置，其特征在于，读取电路由控制电路通过RE信号控制，由一个电流比较器构成。

6.根据权利要求1所述的一种非易失性存储器的写入装置，其特征在于，控制电路包括状态控制电路和调节器控制电路；状态控制电路是读取和写入操作的状态机，负责根据外部命令和输入数据Din启动相关操作；调节器控制电路通过WE信号控制电压自动调节电路的工作开闭。

7.一种非易失性存储器的写入方法，其特征在于，该方法基于权利要求1至6中任一项所述的一种非易失性存储器的写入装置，该方法包括：

开始时，写入电路根据输入数据Din经过BL对存储单元施加激励，于此同时读取电路通过BL对被选中的存储单元的状态进行监控并输出数据Dout作为监控结果；

被选中的存储单元在受到激励后状态开始发生改变；控制电路把存储单元的当前状态值Dout与预期状态值Din做比较进行判断，Dout等于Din表示被选中的存储单元已经到达预期状态，则写操作成功结束；否则进行如下两步判断：

1)先判断激励已经历的时间T2是否已经达到本次激励所允许的最大时间T1；如果已达到，即T2≧T1，则本次激励超时结束，进入下一步判断；否则本次激励持续进行；

2)再判断激励次数N是否已经达到单次写操作所允许的最大激励次数M；如果已经达到，即N>M，则本次写操作激励次数超限，写操作失败结束；否则继续进行下一次激励，N+1；M和N都是自然数；

在上述写操作过程中，控制电路通过信号WE控制写入电路的工作，通过信号RE控制读取电路的工作。

Images