CN108074612B - 记忆装置、记忆单元及其控制方法 - Google Patents

记忆装置、记忆单元及其控制方法 Download PDF

Info

Publication number
CN108074612B
CN108074612B CN201710020551.8A CN201710020551A CN108074612B CN 108074612 B CN108074612 B CN 108074612B CN 201710020551 A CN201710020551 A CN 201710020551A CN 108074612 B CN108074612 B CN 108074612B
Authority
CN
China
Prior art keywords
memory
memory cell
attribute
program
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710020551.8A
Other languages
English (en)
Other versions
CN108074612A (zh
Inventor
洪俊雄
陈汉松
陈重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN108074612A publication Critical patent/CN108074612A/zh
Application granted granted Critical
Publication of CN108074612B publication Critical patent/CN108074612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种，包括：一记忆单元，包含多个记忆胞；一控制器，包含一储存单元，储存多个操作选择，各操作选择对应至多个记忆胞中至少一被选记忆胞的一属性(property)。

Description

记忆装置、记忆单元及其控制方法
技术领域
本发明是有关于一种包含记忆单元的记忆装置，以及通过记忆装置内的控制器控制记忆单元的方法。
背景技术
记忆装置包含多个记忆胞以储存数据。记忆胞所储存的数据由记忆胞的临界电压所决定。然而，记忆胞的临界电压会因各种原因而漂移(drift)，例如是编程干扰、读取干扰、温度干扰及数据滞存(retention)。此种漂移会导致读记忆胞的数据读取错误，致使记忆装置失去可靠性。
发明内容
根据本揭露的一实施例，提出一种记忆装置，包括：一记忆单元，包括多个记忆胞；以及一控制器，包括一储存单元，储存单元储存多个操作选择，操作选择的各者对应至多个记忆胞中至少一被选记忆胞的属性(property)。
根据本揭露的另一实施例，提出一种记忆单元，包括：多个记忆胞；以及一储存装置，被配置以储存多个操作参数，操作参数用于记忆胞的一编程操作、读取操作或抹除操作。操作参数依据多个记忆胞中的至少一被选记忆胞的一属性而被改变。
根据本揭露的又一实施例，提出一种方法用以通过控制器控制记忆单元，此方法包括：储存多个操作选择于一储存单元中；监视记忆单元内多个记忆胞中的一被选记忆胞的一属性；以及基于被选记忆胞的属性，选择多个操作选择中的一者。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1是依照一范例实施例的记忆装置的方块图；
图2是依照一范例于增量步进脉冲编程(Incremental Step Pulse Programming，ISPP)中的编程电压与时间的示意图；
图3是依照一范例的多个多位阶记忆胞的临界电压分布的示意图；
图4是依照一范例实施例的由控制器控制记忆单元的方法的流程图；
图5是依照一范例实施例的由控制器控制记忆单元的方法的流程图；
图6是依照一范例实施例的记忆装置的方块图；
图7是依照一范例实施例的由控制器控制记忆单元的方法的流程图。
【附图标记说明】
100、600：记忆装置
110、610：记忆单元
112、612：记忆胞
114、614：储存装置
116、616：状态机
120、620：控制器
122、622：处理器
124、624：储存单元
210、310：横坐标
220、320：纵坐标
230_1、230_2、…、230_N：编程脉冲
630_1、630_2、…、630_N：记忆区块
640_1、640_2、…、640_N：储存区段
410～430、510～560、710～760：流程步骤
ΔVPGM：增量步进
VPGM：编程电压
Vth：临界电压
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。若可能，相同的附图标记在这些附图中用于表示相同或相仿的元件。
图1是依据范例实施例的记忆装置100的方块图。记忆装置100包含记忆单元110及控制器120，控制器120通讯耦接至记忆单元110。
记忆单元110包含阵列的记忆胞112、储存装置114及状态机116。记忆胞112可以是NOR快闪记忆胞、NAND快闪记忆胞、相变化记忆(phase-change，PCM)胞、静态随机存取记忆(static random access memory，SRAM)胞、动态随机存取记忆(dynamic random accessmemory，DRAM)胞、电阻性随机存取记忆(resistive random access memory，RRAM)胞或其他合适的电荷储存记忆胞。记忆胞112可被编程以储存由外部装置例如主机(host device)所供应的数据。储存装置114包含逻辑电路或模拟电路，被配置以储存状态机116所使用的各种操作参数。储存装置114可选自挥发性记忆体、非挥发性记忆体或两者的组合。挥发性记忆体还可选自SRAM、DRAM、高速缓存、缓存器或类似物，非挥发性记忆体还可选自闪存、相变化记忆体或类似物。状态机116包含逻辑电路或模拟电路，被配置以对记忆胞112执行各种操作，例如读取、编程、抹除等。
控制器120包含一般用途处理器122及储存单元124，储存单元124被配置以储存指令而由处理器122执行从而控制记忆单元110的操作。在替代实施例中，控制器120可包含特殊用途处理器，被配置以控制记忆单元110的操作。在另一替代实施例中，控制器可提供在记忆装置100外部。储存单元124可选自挥发性记忆体、非挥发性记忆体或两者的组合。挥发性记忆体还可选自SRAM、DRAM、高速缓存、缓存器或类似物，非挥发性记忆体还可选自闪存、相变化记忆体或类似物。
传统控制器一般输出简易控制指令例如读取指令、编程指令或抹除指令至记忆单元110。记忆单元110的状态机116被配置而具有预先定义的操作算法，例如是预先定义读取算法、预先定义编程算法及预先定义抹除算法。在接收从传统控制器所输入的控制指令时，记忆单元110的状态机116从储存装置114撷取操作参数，并依据控制指令执行预先定义操作算法于记忆胞112上。
举例来说，记忆单元110的状态机116可被配置以包含增量步进脉冲编程(Incremental Step Pulse Programming，ISPP)算法。
图2是依据一范例的ISPP中编程电压VPGM对比时间的示意图。在图2中，横坐标210表示时间而纵坐标220表示编程电压VPGM的振幅(magnitude)。在ISPP算法中，为了编程被选记忆胞达至目标临界电压，一序列的N编程脉冲(亦即编程射击(shot))230_1、230_2、…、230_N施加至被选记忆胞。编程脉冲230_1、230_2、…、230_N的各者导致被选记忆胞的临界电压的增量改变，而相对于先前的编程脉冲具有逐渐增高(stepped up)的振幅。编程脉冲230_1、230_2、…、230_N的脉冲宽度是相等的。增量步进(亦即两邻近编程脉冲的差)为ΔVPGM。编程参数例如第一编程脉冲230_1的振幅、两邻近编程脉冲的增量步进ΔVPGM、脉冲宽度、射击次数N可被预先定义并储存在记忆单元110的储存装置114中。当记忆单元110接收来自传统控制器的编程指令时，状态机116撷取来自储存装置114的编程参数，并依据编程参数执行ISSP编程算法。
传统控制器的一个问题在于传统控制器不能监控记忆胞112的属性，不能控制操作算法或在记忆胞112的属性劣化时更新记忆单元110的操作参数。如此，记忆单元110的可靠性会降低。
图3是依照一范例的多个多位阶记忆胞的临界电压分布的示意图。图3中显示了四个临界电压分布，各分布表示预先决定的储存状态(例如“11”、“10”、“00”、“01”)。在图3中，横坐标310表示临界电压Vth的大小而纵坐标320表示此些记忆胞中临界电压Vth的出现的次数。图3所示的临界电压分布具有四个位阶，分别标示为此处的LV0、LV1、LV2、LV3。当记忆胞使用ISPP编程算法而被编程时，记忆胞的临界电压Vth会从一个位阶改变为次一个较高位阶。在一些例子中，在多个编程及抹除周期后，记忆胞的临界电压Vth会因各种因素而漂移，例如是编程干扰、读取干扰、温度变化及数据滞存(retention)。若记忆胞仍使用相同的ISSP编程算法及相同的编程参数(例如相同的增量步进ΔVPGM)进行编程，多位阶记忆胞的临界电压分布宽度会变大。如此，记忆胞的感测窗口会变小。
请再次参照图1，为了克服传统控制器有关的问题，本揭露实施例中，基于记忆胞112的属性，控制器120被配置(亦即被调节(dial in))而具有多个待被输出至记忆单元110的操作选择。此些操作选择可预先储存在储存单元124。此外，控制器120被配置以监视或撷取记忆胞112的至少一属性，并基于记忆胞112的属性而选择一个操作选择。在本揭露一些实施例中，操作选择实现为各种二位码。然而，操作选择可实现为其他形式，例如字符串、数字等。
此些操作选择用于控制记忆单元110的各种操作(例如编程、读取、抹除)。此些操作选择可包含多组操作选择，分别对应至多种形式的操作(例如编程、读取、抹除)以用于对被选记忆单元110执行操作。各组操作选择中的操作选择分别地对应至用于一种操作的多个操作算法，并对应至该组。
举例来说，储存单元124可被配置以储存一组操作选择(例如是编程选择)，分别地对应至用于对被选记忆单元110进行编程操作的多个编程算法。表1总结多种编程选择，实现为二位码，用于控制记忆单元110的编程操作以执行不同编程算法。
表1
选择 编程算法
000 正常ISPP编程
001 较大ΔV<sub>PGM</sub> ISPP编程
010 较小ΔV<sub>PGM</sub> ISPP编程
011 较高第一射击编程
100 较大编程脉冲宽度编程
101 较小编程脉冲宽度编程
110 两步进编程
111 维持ISPP于最终射击编程
举例来说，请参照图3，当记忆单元110中的记忆胞112具有储存状态“10”时，记忆胞112具有的临界电压会落于临界电压分布窗口LV1内。由于编程干扰、读取干扰、温度变化或数据维持，记忆胞112的临界电压可能会漂移至LV1的窗口外。在编程操作中，当控制器112侦测记忆胞112的临界电压漂移时，控制单元120发布(issue)表1中的一个编程选择以于记忆单元110中执行编程算法。
此外，储存单元124也可被配置以储存对应至各种读取算法的各种读取选择(例如：前向电流读取、前向电压读取、反向电压读取等)及对应至各种抹除算法的各种抹除选择(例如：字符线零偏压抹除、字符线负偏压抹除等)。
操作选择可包含多个更新选择以对应至来自记忆单元的撷取属性，以更新储存在记忆单元110的储存装置114中所储存的操作参数。在替代实施例中，储存装置114可为一部分的记忆胞112以储存此种操作参数。操作参数可包含第一编程脉冲230_1的振幅、两邻近编程脉冲的间的增量步进ΔVPGM、脉冲宽度及如图3所示的射击次数N等。
举例来说，控制器120可被配置为具有更新选择以更新各编程算法、各读取算法及各抹除算法中的各种操作参数。各种更新选择可被储存在控制器120的储存单元124。
图4是依照一范例实施例的由控制器120控制记忆单元110的方法400的流程图。如图4所示，控制器120首先监视记忆单元110中至少一记忆胞112的至少一属性(步骤410)。控制器120在监视至少一记忆胞112的属性时，可通过撷取并分析属性信息例如页失败位数(fail bit count)、编程及抹除周期数、编程射击次数(shot number)或哑(dump)编程操作期间的临界电压位移值。页失败位数表示一页数据中的失败位的次数。页失败位数可从记忆单元110提供的错误校正码(error correction code，ECC)信息计算而得。编程及抹除周期数表示记忆单元110所执行的编程及抹除周期的次数。编程射击次数表示在编程操作期间施加至被选记忆胞的编程射击(亦即编程脉冲)的次数。抹除射击数表示在抹除操作期间施加至被选记忆胞的抹除射击的次数。临界电压位移值表示在哑编程操作期间的记忆胞的临界电压变化。
在一实施例中，控制器120通过被动接收来自记忆单元110的属性信息以监视至少一记忆胞112的属性。举例来说，记忆单元110自动传送属性信息以及在读取操作期间从记忆胞112读取的数据。在另一实施例中，控制器120被配置(亦即被调节)而具有各种监视指令以要求来自记忆单元110的各种属性信息。举例来说，控制器120发布监视指令至记忆单元110以要求属性信息。在接收监视指令时，记忆单元110的状态机116传送所要求的属性信息至控制器120。在另一实施例中，控制器120自动监视并纪录属性信息(例如编程及抹除周期次数)于储存单元124中。
控制器120接着基于记忆胞112的属性，从储存单元124内所储存的多个操作选择中选择一操作选择，如步骤420所示。特别地，控制器120首先基于记忆单元110内的记忆胞112的属性决定合适的操作算法，并接着选择对应至所决定的操作算法的操作选择。
举例来说，如图3所示，当记忆胞112的编程或抹除周期的次数增加时，若相同的ISPP编程算法用于编程记忆胞112，则记忆胞112的临界电压分布宽度会变大，记忆胞112的感测窗口会变小。因此，依据所示实施例，当控制器120决定记忆胞112的编程或抹除次数超过预先决定的临界次数时，控制器120决定控制记忆单元110以执行较小的ΔVPGM ISPP编程算法。控制器120接着选择较小的ΔVPGM ISPP编程算法所对应的操作选择。依据上述表1，较小的ΔVPGM ISPP编程算法对应至操作选择“010”。因此，控制器120选择“010”为操作选择。
控制器120接着输出(亦即发布)被选的操作选择至记忆单元110(步骤430)。在一些实施例中，操作选择也可包含数据。在上述范例实施例，操作选择包含较小的ΔVPGM ISPP编程算法的二位码“010”、待被编程入记忆单元110的数据及待被编程入记忆单元110的数据的地址。
回应于从控制器120所接收的操作选择，记忆单元110执行对应于操作选择的操作算法。特别地，记忆单元110的状态机116从储存装置114撷取操作参数，并依据所撷取的操作参数执行操作算法，其中操作参数对应至所发布的操作选择。
在上述范例中，当记忆单元10接收较小的ΔVPGM ISPP编程选择时，记忆单元110的状态机116从储存装置114撷取编程参数，并依据所撷取的操作参数执行较小的ΔVPGM ISPP编程算法。接着，方法400结束。
图5是依照一范例实施例的由控制器120控制记忆单元110的方法500的流程图。如图5所示，控制器120首先监视记忆单元110中的至少一记忆胞112的至少一属性(步骤510)。步骤510相仿于步骤410，故不再提供步骤510的详细说明。
控制器120基于至少一记忆胞112的属性决定操作算法及操作参数(步骤520)。举例来说，当至少一记忆胞112的属性改变时，控制器120依照至少一记忆胞112的变化后属性，决定改变操作参数。参照图3，在替代范例中，当控制器120决定至少一记忆胞112的编程及抹除周期次数超过预先决定的临界次数时，控制器120决定以使具有减小的增量步进ΔVPGM的正常编程应被执行于记忆单元110，并决定将更新的数值(亦即改变后的数值)用于增量步进ΔVPGM。增量步进ΔVPGM的更新数值小于最近一次使用的增量步进ΔVPGM的数值。
控制器120选择来自储存单元124中的多个更新选择的一个更新选择，以于更新储存装置114中的操作参数(步骤530)。在上述替代范例中，当控制器120决定增量步进ΔVPGM应被减小时，控制器120从记忆单元124所储存的多个二位码(参照表1)中选择一更新选择，以更新增量步进。所选择的更新选择是用于更新增量步进ΔVPGM的唯一(unique)的信息。
控制器120接着输出被选的更新选择至记忆单元110(步骤540)。被选的更新选择可包含操作参数的更新数值。在上述替代范例中，被选的更新选择包含用于增量步进ΔVPGM的更新后的数值。
在一些实施例中，当多个操作参数需被更新时，控制器120输出在储存单元内所储存的更新选择中的多个被选更新选择，以更新储存装置114内的多个操作参数。在一些替代实施例中，控制器120输出单一被选更新选择，以命令记忆单元110更新特定操作算法的多个操作参数。在此些实施例中，单一被选更新选择包含此多个操作参数的更新数值。
回应于从控制器120所接收的被选更新选择，记忆单元110依据被选的更新选择更新操作参数。特别地，记忆单元110的状态机116依据此更新数值更新储存装置114中的操作参数。在上述替代范例中，当记忆单元110从控制器120接收为了更新增量步进的被选更新选择时，记忆单元110的状态机116依据从控制器120所接收的被选更新选择中所包含的更新数值，更新储存装置114中的增量步进。
控制器120也选择对应于所决定的操作算法的操作选择(步骤550)。在上述的替代范例中，当控制器120决定正常IPP编程算法应被执行时，控制器120选择正常IPP编程算法所对应的正常ISPP编程选择。依据上述表1，正常IPP编程算法对应至二位码“000”。因此，控制器120选择“000”作为用于正常ISPP编程算法的操作选择。
控制器120接着输出所决定的操作选择至记忆单元110(步骤560)。操作选择包含数据。在上述替代范例中，控制器120输出包含正常ISPP编程算法的编码“000”的正常ISPP编程选择、待被编程入记忆单元110的数据及待被编程入记忆单元110的数据的地址。
回应于从控制器120所接收的操作选择，记忆单元110依据此操作选择执行操作算法。在上述替代范例中，当记忆单元110接收正常ISPP编程选择时，记忆单元110的状态机116从储存装置114撷取编程参数，并依据所撷取的编程参数执行正常ISPP算法。接着，方法500结束。
图6是依照一范例实施例的记忆装置600的方块图。记忆装置600包含记忆单元610及控制器620。记忆单元610包含阵列的记忆胞612、储存装置614及状态机616。记忆胞612可以是NOR快闪记忆胞、NAND快闪记忆胞、PCM胞、SRAM胞、DRAM胞、RRAM胞或其他合适的电荷储存记忆胞。记忆胞612可分为多个记忆区块630_0、630_1、…、630_n。储存装置614包含逻辑电路或模拟电路，被配置以储存多个操作参数。储存装置614可选自SRAM、DRAM、高速缓存或缓存器。储存装置614包含储存区段640_0、640_1、…、640_n，分别对应至记忆区块630_0、630_1、…、630_n。储存区段640_0、640_1、…、640_n的各者配置以储存对应至记忆区块630_0、630_1、…、630_n的的者的操作参数。状态机616包含逻辑电路或模拟电路，被配置以对记忆胞612执行各种操作，例如读取、编程、抹除等。控制器620包含一般用途处理器622及记忆单元624，记忆单元624被配置以储存由处理器622所执行的指令，从而控制记忆单元610的操作。在替代实施例中，控制器620可包含特殊用途逻辑电路，被配置以控制记忆单元610的操作。
记忆区块630_0、630_1、…、630_n内的记忆胞612的属性可彼此不同，原因例如是记忆胞612的物理属性差别或记忆胞612内的储存数据差别。因此，在范例实施例中，控制器620被配置以监视记忆区块630_0、630_1、…、630_n的各者内的记忆胞612的属性，并基于所监视的效能针对记忆区块630_0、630_1、…、630_n的各者决定操作算法及/或操作参数。
图7是依照一范例实施例的由控制器620控制记忆单元610的方法700的流程图。如图7所示，控制器620监视记忆区块630_0、630_1、…、630_n的各者的至少一记忆胞612的至少一属性(步骤710)。控制器620可监视基于属性信息的属性，例如记忆区块630_0、630_1、…、630_n的各者的页失败位数、编程及抹除周期数、编程射击次数或哑编程操作期间的ΔVt位移值。
控制器620基于被选记忆区块内的记忆胞612的属性，决定记忆区块630_0、630_1、…、630_n的一被选者的操作算法及操作参数(步骤720)。控制器620接着选择一更新选择以更新被选记忆区块的操作参数(步骤730)。此更新选择是用于更新操作参数的唯一(unique)的信息。
控制器620输出被选记忆区块的被选更新选择(步骤740)。更新操作选择包含操作参数的更新数值、被选记忆区块所对应的储存区段640_0、640_1、…、640_n中的一者的地址。举例来说，记忆区块630_0的更新操作参数的更新选择包含记忆区块630_0所对应的储存区段640_0的地址。
回应于从控制器620所接收的更新选择，记忆单元610更新被选记忆区块所对应的储存装置614内的储存区段的操作参数。特别地，记忆单元610的状态机616针对更新选择中所包含的地址所对应的储存装置614中的储存区段进行更新操作参数。在上述范例实施例，当记忆单元610接收用于更新记忆区块630_0的操作参数的更新选择时，状态机616依据更新选择中所包含的更新数值，更新储存区段640_0中的操作参数。
控制器620也选择被决定用于被选记忆区块的操作算法所对应的操作选择(步骤750)。控制器620接着输出被选操作选择至记忆单元610(步骤760)。操作选择包含被选记忆区块的地址。
响应于操作选择，记忆单元610依据此操作选择执行操作算法于被选记忆区块上。特别地，记忆单元610的状态机616从被选记忆区块所对应的储存区段640_0、640_1、…、640_n中的一者撷取操作参数，并依据所撷取的操作参数执行操作算法于被选记忆区块上。接着，方法700结束。
依据上述实施例，控制器能监视记忆单元内的记忆胞的效能，并基于记忆胞的效能决定记忆单元所使用的操作算法及操作参数，且控制记忆单元以使用所决定的操作参数执行所决定的操作算法。以依方式，当记忆胞的效能劣化时，控制器能调整记忆单元所使用的操作算法及/或操作参数，以增进记忆胞的效能。因此，能增进记忆单元的可靠度。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1.一种记忆装置，包括：
一记忆单元，包括多个记忆胞，该多个记忆胞分为多个记忆区块；以及
一控制器，包括一储存单元，该储存单元储存多个操作选择，各该操作选择对应至该多个记忆胞中至少一被选记忆胞的一属性(property)；
该控制器被配置用以监视该多个记忆区块中一被选者的所述记忆胞的至少一属性；基于该被选记忆区块的所述记忆胞的该至少一属性，决定用于该被选记忆区块的一操作选择；以及
依据该被选记忆区块的所述记忆胞的变化属性，储存一更新的操作参数，该操作参数用于所述记忆胞的一编程操作、读取操作或抹除操作。
2.如权利要求1所述的记忆装置，其中所述操作选择分别对应至编程操作、读取操作或抹除操作的至少一者。
3.如权利要求2所述的记忆装置，其特征在于，该控制器配置以：
基于该被选记忆胞的该属性，决定将被执行在该记忆单元的一操作算法；及
选择所述操作选择的一者以执行该决定的该操作算法。
4.如权利要求1所述的记忆装置，其特征在于，该记忆单元包括一储存装置，该储存装置被配置以储存该记忆单元所使用的多个操作参数；及
其中各该操作选择对应至所述操作参数的至少一者。
5.如权利要求4所述的记忆装置，其特征在于，该控制器被配置以：
在接收并分析该被选记忆胞的该属性后发布(issue)所述操作选择的一者至该记忆单元，接着对应至所发布的该操作选择的该至少一操作参数被该记忆单元使用以执行一编程操作、读取操作或抹除操作。
6.如权利要求4所述的记忆装置，其特征在于，该被选记忆胞的属性为页失败位数(fail bit count)、编程及抹除周期数、编程射击次数(shot number)或哑(dump)编程操作期间的临界电压位移值，其中所述操作参数依据该被选记忆胞的一变化属性而被改变。
7.如权利要求1所述的记忆装置，其特征在于，该控制器被配置通过输出一监视指令至该记忆胞以要求该记忆胞的属性信息，从而监视该被选记忆胞的该属性。
8.如权利要求4所述的记忆装置，其特征在于，该记忆单元的该储存装置还包含多个储存区段，分别对应至该多个记忆区块；及
该多个储存区段的各者被配置以储存该多个记忆区块中所对应的一者的多个操作参数。
9.一种记忆单元，包括：
多个记忆胞，该多个记忆胞分为多个记忆区块；以及
一储存装置，被配置以储存多个操作参数，所述操作参数用于所述记忆胞的一编程操作、读取操作或抹除操作；
其中所述操作参数依据该多个记忆胞中的至少一被选记忆胞的一属性而被改变；以及
所述储存装置还被配置用以依据该多个记忆区块中一被选者的所述记忆胞的变化属性，储存一更新的操作参数。
10.如权利要求9所述的记忆单元，其特征在于，该记忆单元的该储存装置还包含多个储存区段，分别对应至该多个记忆区块；及
该多个储存区段的各者被配置以储存该多个记忆区块中所对应的一者的操作参数。
11.如权利要求9所述的记忆单元，其特征在于，该记忆胞的该属性为页失败位数、编程及抹除周期数、编程试数或哑编程操作期间的临界电压位移值，其中操作参数依据该被选记忆胞的该变化属性而被改变。
12.一种记忆装置控制方法，其中该记忆装置包含一控制器及一记忆单元，该方法包括：
储存多个操作选择于一储存单元中；
监视该记忆单元内多个记忆胞中的至少一被选记忆胞的一属性，该多个记忆胞分为多个记忆区块；以及
基于该被选记忆胞的该属性，选择该多个操作选择中的一者；
该方法还包括：监视该多个记忆区块中一被选者的所述记忆胞的至少一属性：
基于该被选记忆区块的所述记忆胞的该至少一属性，决定用于该被选记忆区块的一操作选择；以及
依据该被选记忆区块的所述记忆胞的变化属性，储存一更新的操作参数，该操作参数用于所述记忆胞的一编程操作、读取操作或抹除操作。
13.如权利要求12所述的方法，其特征在于，所述操作选择分别对应至编程操作、读取操作或抹除操作的至少一者。
14.如权利要求13所述的方法，其特征在于，基于该被选记忆胞的该属性选择该多个操作选择中的一者的步骤包括：
基于该被选记忆胞的该属性，决定将被执行在该记忆单元的一操作算法；及
选择所述操作选择的一者以执行该被决定的该操作算法。
15.如权利要求12所述的方法，其特征在于，该记忆单元包括一储存装置，该储存装置被配置以储存该记忆单元所使用的多个操作参数；及
其中各该操作选择对应至所述操作参数的至少一者。
16.如权利要求15所述的方法，还包括：
在接收并分析该被选记忆胞的该属性后发布所述操作选择的一者至该记忆单元，接着对应至所发布的该操作选择的该至少一操作参数被该记忆单元使用以执行一编程操作、读取操作或抹除操作。
17.如权利要求15所述的方法，其特征在于，监视该记忆单元内的一被选记忆胞的一属性的步骤包括：
监视页失败位数、编程及抹除周期数、编程试数或该被选记忆胞的一哑编程操作期间的临界电压位移值中的至少一者；及
该方法还包括：
依据该被选记忆胞的一变化属性改变所述操作参数。
18.如权利要求12所述的方法，其特征在于，监视该记忆单元内的一被选记忆胞的一属性的步骤包括：
输出一监视指令至该记忆单元以要求该被选记忆单元的属性信息。
19.如权利要求15所述的方法，其特征在于，
该记忆单元的该储存装置还包含多个储存区段，分别对应至该多个记忆区块；及
该多个储存区段的各者被配置以储存该多个记忆区块中所对应的一者的多个操作参数。
CN201710020551.8A 2016-11-09 2017-01-12 记忆装置、记忆单元及其控制方法 Active CN108074612B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/346,790 US9977627B1 (en) 2016-11-09 2016-11-09 Memory device and memory controlling method
US15/346,790 2016-11-09

Publications (2)

Publication Number Publication Date
CN108074612A CN108074612A (zh) 2018-05-25
CN108074612B true CN108074612B (zh) 2021-04-27

Family

ID=62133930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710020551.8A Active CN108074612B (zh) 2016-11-09 2017-01-12 记忆装置、记忆单元及其控制方法

Country Status (3)

Country Link
US (1) US9977627B1 (zh)
CN (1) CN108074612B (zh)
TW (1) TWI657440B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210025412A (ko) * 2019-08-27 2021-03-09 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 동작 방법
JP7305592B2 (ja) * 2020-03-30 2023-07-10 キオクシア株式会社 メモリシステム、メモリデバイス、及びメモリシステムの制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091623A (en) * 1997-12-12 2000-07-18 Lg Semicon Co., Ltd. Split word line ferroelectric memory
CN102640227A (zh) * 2009-09-23 2012-08-15 国家数字研究中心有限公司 一种快闪存储器件及控制方法
CN105023609A (zh) * 2014-04-21 2015-11-04 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
US9263142B2 (en) * 2012-09-11 2016-02-16 Seagate Technology Llc Programming a memory cell using a dual polarity charge pump
CN105810249A (zh) * 2015-01-20 2016-07-27 桑迪士克科技股份有限公司 用于非易失性存储器装置的操作参数的快速适应性整理

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
KR101552210B1 (ko) * 2009-03-10 2015-09-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US9286986B2 (en) 2012-08-13 2016-03-15 Phison Electronics Corp. Data writing method, and memory control circuit unit and memory storage apparatus using the same
JP2015176628A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体記憶装置及びメモリコントローラ
US9658821B2 (en) * 2014-09-29 2017-05-23 International Business Machines Corporation Single operation array index computation
KR102501751B1 (ko) * 2015-09-22 2023-02-20 삼성전자주식회사 메모리 콘트롤러, 불휘발성 메모리 시스템 및 그 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091623A (en) * 1997-12-12 2000-07-18 Lg Semicon Co., Ltd. Split word line ferroelectric memory
CN102640227A (zh) * 2009-09-23 2012-08-15 国家数字研究中心有限公司 一种快闪存储器件及控制方法
US9263142B2 (en) * 2012-09-11 2016-02-16 Seagate Technology Llc Programming a memory cell using a dual polarity charge pump
CN105023609A (zh) * 2014-04-21 2015-11-04 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
CN105810249A (zh) * 2015-01-20 2016-07-27 桑迪士克科技股份有限公司 用于非易失性存储器装置的操作参数的快速适应性整理

Also Published As

Publication number Publication date
CN108074612A (zh) 2018-05-25
US9977627B1 (en) 2018-05-22
TWI657440B (zh) 2019-04-21
TW201818409A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
US9224456B2 (en) Setting operating parameters for memory cells based on wordline address and cycle information
US9377962B2 (en) Determining bias information for offsetting operating variations in memory cells
US10613781B2 (en) Apparatus and method for determining an operating condition of a memory cell based on cycle information
EP2973588B1 (en) Error correction operations in a memory device
EP2513905B1 (en) Non-volatile memory and method with atomic program sequence and write abort detection
US6781877B2 (en) Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US8050097B2 (en) Method of programming nonvolatile memory device
JP5280757B2 (ja) フラッシュメモリシステム及びそのエラー訂正方法
JP2017073151A (ja) ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
US9236146B2 (en) Single check memory devices and methods
KR20100016761A (ko) 플래시 메모리 장치의 동작 제어 방법
US11372551B2 (en) Memory controllers for performing state shaping operation, memory systems including the memory controllers, and methods of operating the same
US20130258753A1 (en) Memory devices and methods having adaptable read threshold levels
US9588700B2 (en) Semiconductor device and method for programming healing patterns on memory blocks
CN108074612B (zh) 记忆装置、记忆单元及其控制方法
US11307918B2 (en) Memory controller performing recovery operation, operating method of the same, and memory system including the same
KR102333035B1 (ko) 일 체크 실패 바이트(cfbyte) 방식
US8854887B2 (en) Nonvolatile memory device and method of programming the same
US11119854B2 (en) Method of controlling verification operations for error correction of non-volatile memory device, and non-volatile memory device
US20240170077A1 (en) Apparatus and method for programming and verifying data in non-volatile memory device
KR20090048108A (ko) 불휘발성 메모리 장치와 그 독출방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant