KR20090048108A - 불휘발성 메모리 장치와 그 독출방법 - Google Patents

불휘발성 메모리 장치와 그 독출방법 Download PDF

Info

Publication number
KR20090048108A
KR20090048108A KR1020070114327A KR20070114327A KR20090048108A KR 20090048108 A KR20090048108 A KR 20090048108A KR 1020070114327 A KR1020070114327 A KR 1020070114327A KR 20070114327 A KR20070114327 A KR 20070114327A KR 20090048108 A KR20090048108 A KR 20090048108A
Authority
KR
South Korea
Prior art keywords
read
nonvolatile memory
special data
voltage
cell
Prior art date
Application number
KR1020070114327A
Other languages
English (en)
Inventor
성진용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070114327A priority Critical patent/KR20090048108A/ko
Publication of KR20090048108A publication Critical patent/KR20090048108A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치는 불휘발성 메모리 장치의 구동 정보가 포함된 특별 데이터를 저장하는 특별 데이터 저장소와, 상기 특별 데이터를 임시 저장하는 특별 데이터 레지스터를 포함하되, 상기 특별 데이터 저장소는 불휘발성 메모리 셀로 형성되는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 독출방법은 제1 문턱전압을 갖는 제1 상태의 불휘발성 메모리 셀과 상기 제1 문턱전압 보다 큰 제2 문턱전압을 갖는 제2 상태의 불휘발성 메모리 셀이 제공되는 단계와, 상기 제1 및 제2 상태의 불휘발성 메모리 셀이 모두 소거된 셀로 판독되는 제2 독출전압 중 최소값을 검출하는 단계와, 상기 검출된 최소의 전압에 따라 상기 제1 상태의 셀과 제2 상태의 셀을 구분하는 제1 독출전압의 레벨을 변경시키는 단계와, 상기 변경된 제1 독출전압에 따라 독출 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
특별 데이터, MLC

Description

불휘발성 메모리 장치와 그 독출방법{Non volatile memory device and reading out method therof}
본원 발명은 개선된 불휘발성 메모리 장치 및 그 독출 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
한편, 이러한 불휘발성 메모리 장치의 구동에는 여러 가지 특별 데이터를 필 요로 한다. 칩의 동작, 각종 옵션, 리던던시 관련 데이터등이 이에 해당하며, 이러한 특별 데이터는 퓨즈 컷팅과 같이 물리적 방식에 의해 데이터를 저장하는 메인 셀 어레이 영역 밖에 존재하는 퓨즈부에 저장된다. 다만, 이러한 퓨즈부는 칩의 비용을 증가시키는 측면이 있어 상기 특별 데이터를 저장할 수 있는 새로운 저장소가 필요하다.
전술한 문제를 해결하기 위하여, 본원 발명이 해결하고자 하는 과제는 불휘발성 메모리 셀로 형성된 특별 데이터 저장소를 이용하여 상기 퓨즈부가 하는 역할을 대신할 수 있는 불휘발성 메모리 장치를 제공하는 것이다.
또한, 본원 발명이 해결하고자 하는 과제는 상기 특별 데이터 저장소를 포함하는 불휘발성 메모리 장치의 독출동작에 있어서 데이터 신뢰성을 높이기 위하여 충분한 독출 마진을 확보할 수 있도록 하는 불휘발성 메모리 장치의 독출방법을 제공하는 것이다.
전술한 과제에 따라 본원 발명의 불휘발성 메모리 장치는 불휘발성 메모리 장치의 구동 정보가 포함된 특별 데이터를 저장하는 특별 데이터 저장소와, 상기 특별 데이터를 임시 저장하는 특별 데이터 레지스터를 포함하되, 상기 특별 데이터 저장소는 불휘발성 메모리 셀로 형성되는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 독출방법은 제1 문턱전압을 갖는 제1 상태의 불휘발성 메모리 셀과 상기 제1 문턱전압 보다 큰 제2 문턱전압을 갖는 제2 상태의 불휘발성 메모리 셀이 제공되는 단계와, 상기 제1 및 제2 상태의 불휘발성 메모리 셀이 모두 소거된 셀로 판독되는 제2 독출전압 중 최소값을 검출하는 단계와, 상기 검출된 최소의 전압에 따라 상기 제1 상태의 셀과 제2 상태의 셀을 구분하는 제1 독출전압의 레벨을 변경시키는 단계와, 상기 변경된 제1 독출전압에 따라 독출 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 특별 데이터 저장소가 퓨즈부를 대신할 수 있게 되어, 칩전체의 면적이 획기적으로 감소될 수 있다. 특히, 특별 데이터 저장소에 저장된 데이터의 신뢰성을 높힐 수 있는 각종 방법들이 제시됨에 따라 그 효과는 더욱 높아질 것이다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상의 불휘발성 메모리 장치의 구성을 나타내는 레이 아웃도이다.
도시된 바와 같이, 상기 불휘발성 메모리 장치(100)는 메인 셀 어레이(110, 112), 스페어 셀 어레이(120, 122), 페이지 버퍼(130, 132), 퓨즈부(140, 142), 고전압 발생부(150), 로직 영역(160) 등을 포함한다.
상기 메인 셀 어레이(110, 112)는 불휘발성 메모리 장치가 저장하고자 하는 주요 데이터를 저장하며, 상기 스페어 셀 어레이는 메인 셀 중 페일(fail)된 메모리셀을 리페어하기 위해 불량이 발생된 라인을 대체하기 위한 것이다.
상기 페이지 버퍼(130, 132)는 상기 각 셀 어레이에 프로그램할 데이터를 임시저장하거나, 각 셀 어레이에 저장된 데이터를 독출하여 임시저장한다.
상기 퓨즈부(140, 142)는 칩의 동작, 각종 옵션, 리던던시 관련 데이터등과 같이 불휘발성 메모리 장치의 구동에 필요한 여러 가지 특별 데이터를 저장한다.
상기 고전압 발생부(150)는 상기 불휘발성 메모리 장치의 프로그램, 독출, 소거 동작 등에 필요한 각종 레벨의 전압을 발생시킨다.
상기 로직 영역(160)은 외부에서 입력되는 각종 데이터 및 명령어들을 처리하여 불휘발성 메모리 장치의 각 구성요소에 각종 제어신호를 출력한다.
이러한 구성에 있어서, 상기 퓨즈부의 경우 퓨즈 컷팅과 같이 물리적 방식에 의해 데이터를 저장하는 것으로 칩의 비용을 증가시키는 측면이 있어 상기 특별 데이터를 저장할 수 있는 새로운 저장소가 필요하다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 구성을 나타내는 레이 아웃도이다.
상기 불휘발성 메모리 장치(200)는 불휘발성 메모리 장치의 구동 정보가 포함된 특별 데이터를 저장하는 특별 데이터 저장소(220)를 포함한다.
도시된 바와 같이 상기 특별 데이터 저장소(220)는 메인 셀 어레이 영역 내에 위치하고 있으며, 셀의 물리적 특성은 메인 셀 어레이에 포함된 메모리 셀과 동일하다. 불휘발성 메모리 셀의 경우 전원이 꺼진 상태에서도 데이터 저장이 가능하므로, 메인 셀 어레이 내에 구비된 특별 데이터 저장소 역시 전원 공급여부와 무관 하게 특별 데이터를 저장할 수 있다.
한편, 상기 특별 데이터는 앞서 언급한 바와 같이 리던던시 정보, 바이어스 전압조건 또는 타이밍 관련 정보등을 포함한다.
또한, 상기 특별 데이터 저장소에 저장된 데이터를 독출하여 임시저장하는 특별데이터 레지스터(260)를 포함한다.
도시된 바와 같이 상기 특별 데이터 레지스터(260)는 메인 셀 어레이 영역 주변에 위치하고 있다. 메인셀 어레이에 포함된 특별 데이터 저장소에 저장된 특별 데이터는 페이지 버퍼등을 통하여 독출하게 되며, 이렇게 독출한 특별 데이터를 상기 특별 데이터 레지스터에 임시저장하여, 다른 구성요소 등에서 사용하게 한다.
한편, 상기 특별 데이터 레지스터는 페이지 버퍼에 포함되는 레지스터와 같이 외부 전원이 차단되면 저장된 메모리가 손실된다.
이와 같은 구성에 있어서, 상기 특별 데이터 저장소(220)는 종래 기술의 퓨즈부등에 비하여 사이즈 측면에서 유리할 수 있으나, 저장된 데이터의 신뢰도 측면에서는 퓨즈부에 비하여 불리할 수 있다. 특별 데이터의 경우 불휘발성 메모리 장치의 전체 동작에 사용되는 데이터이므로 그 중요도 비교적 높은 편이므로, 데이터의 신뢰도를 높이기 위한 별도의 방법이 필요하다.
첫 번째 방법으로, ECC(Error Correction Code) 처리 알고리즘을 사용하여 특별 데이터를 저장한다.
불휘발성 메모리 장치의 프로그램, 독출 동작을 수행하는데 있어서, 데이터의 저장이나 독출과정에서 일어날 수 있는 오류 발생을 수정하기 위해 ECC(Error Correcting Code) 기능을 사용하고 있다.
상기 ECC 알고리즘으로는 페이지 단위의 데이터당 1비트의 에러 정정이 가능한 해밍 코드(Hamming code) 방식이나, 수 비트의 에러 정정이 가능한 BCH 코드 방식등을 사용하고 있다. 이렇게 ECC 알고리즘을 수행하는데 있어서, 전송하고자 하는 n 개의 데이터 외에 k 개의 스페어 데이터를 추가하는 방법을 사용하고 있다. 상기 BCH 코드 방식을 사용할 경우 상기 스페어 데이터의 사이즈는 대략 1~5% 정도로 할당된다.
이와 같은 스페어 데이터를 ECC 데이터라고 정의한다.
ECC 데이터는 전송하고자 하는 2진 데이터(이하 '전송 데이터')의 전송 과정 중에 오류가 발생하였는지 여부를 판단할 수 있는 기준이 되는 데이터이다.
예를 들어, 상기 전송 데이터가 '1'을 홀수 개 포함하는 경우에는 상기 ECC 데이터가 '1'로 설정되고, 상기 전송 데이터가 '1'을 짝수 개 포함하는 경우에는 상기 ECC 데이터가 '0'으로 설정된다고 가정한다.
이후, 전송 데이터와 ECC 데이터가 합쳐진 특정 데이터를 수신하였는데, 상기 ECC 데이터가 '1' 인 상태에서, 상기 전송 데이터가 '1'을 홀수 개 포함하고 있다면 데이터 전송과정에 오류가 없었던 것으로 본다.
그러나, 상기 ECC 데이터가 '1' 인 상태에서, 상기 전송 데이터가 '1'을 짝 수 개 포함하고 있다면 데이터 전송과정에 오류가 있는 것으로 보고, 데이터의 재전송을 요구한다.
이때, ECC 처리 알고리즘에 따라 데이터의 재전송을 요구할 수도 있고, 또는 오류를 직접 정정하는 처리를 수행할 수 있다.
통상적으로 알려진 패리티 비트(Parity Bit)에 의한 오류 검출은 오류 정정 기능이 없어 데이터의 재전송을 요구하는 알고리즘이며, 해밍 코드(Hamming Code)에 의한 처리방법은 오류 검출 후 오류 정정까지 가능하다. 한편, 페이지 단위의 데이터당 1비트의 에러 정정이 가능한 상기 해밍 코드방식이외에, 수 비트의 에러 정정이 가능한 BCH 코드 방식등도 사용된다.
이와 같은 ECC 처리 방식에 따라 상기 특별 데이터 저장소에 저장되는 데이터를 저장하거나 독출하게 되면, 프로그램 과정 또는 독출 과정 등에서 발생할 수 있는 오류를 최소화할 수 있다.
두 번째 방법으로, 상기 특별 데이터 저장소에 대해서는 싱글 레벨 셀(SLC) 프로그램 방식에 따라 특별 데이터를 저장한다. 최근에 많이 사용되고 있는 멀티 레벨 셀 프로그램 방식의 경우 하나의 셀에 대하여 2 이상의 문턱 전압 분포가 나타나도록 프로그램을 수행하고 있어, 싱글 레벨 셀 프로그램 방식에 비하여 상태별 문턱전압 마진이 훨씬 좁은 것을 특징으로 한다. 이와 같이 마진이 좁은 경우에는 프로그램 또는 독출 과정에서 오류가 나타날 수 있는 확률이 높기 때문에, 충분한 마진 확보를 위하여 싱글 레벨 셀 프로그램 방식을 사용하여 특별 데이터를 저장하 도록 한다.
세 번째 방법으로, 멀티 레벨 셀 방법에 따라 특별 데이터를 저장하되 여러 개의 셀 분포 중 두 가지 분포만 사용하여 데이터를 저장한다.
도면을 통하여 더욱 상세히 살펴보기로 한다.
도 3은 본원 발명의 일실시예에 따른 특별 데이터 저장방법을 설명하기 위한 도면이다.
도시된 것은 2비트 멀티 레벨 셀 프로그램 방식의 분포를 이용하는 방법이다.
2비트 멀티 레벨 셀 프로그램 방식에 따르면 서로 다른 문턱전압 분포를 갖는 네 가지 상태가 존재한다. 이 중에서 문턱전압이 제일 작은 제1 상태와 문턱전압이 제일 큰 제4 상태를 이용한다. 이는 저장된 데이터들의 신뢰성을 높이기 위해 마진을 최대로 넓히기 위한 조치이다.
그밖에, 3비트 멀티 레벨 셀 프로그램 방식, 4비트 멀티 레벨 셀 프로그램 방식 등의 n 비트 멀티 레벨 프로그램 방식을 사용할 경우에도 마찬가지로, 문턱적압이 제일 낮은 상태와 문턱전압이 제일 큰 상태를 이용한다.
이를 위해 특별 데이터 저장소에 대해서는 멀티 레벨 셀 프로그램 방식에 따라 프로그램을 하되, 문턱 전압이 제일 작은 상태와 문턱 전압이 제일 큰 상태만 나타나도록 프로그램 데이터를 인가한다.
그리고, 독출 동작시에는 상기 제1 상태와 제4 상태를 구분할 수 있는 독출 전압을 인가하되 각 상태와 동일한 독출 마진을 유지하도록 독출전압을 설정한다. 즉, 제1 상태와 독출 전압간의 마진과 제4 상태와 독출 전압간의 마진이 동일하도록 설정한다.
한편, 상기와 같은 프로그램 방식에 따를 때 시간이 흐름에 따라 문턱전압의 분포가 변화되는 특성이 있어 이를 고려하여 독출 전압을 변화시키는 방법을 제시하고자 한다.
도 4는 본원 발명의 일실시예에 따른 독출 전압 변화 방법을 도시한 도면이다.
먼저 문턱전압의 분포가 변화되는 현상에 대해 살펴보기로 한다.
불휘발성 메모리 셀들의 경우 프로그램/소거 동작을 수회 반복하게 되면, 전체적으로 프로그램 속도가 빨라지게 된다. 따라서, 프로그램/ 소거 동작이 수회 반복되면 문턱전압의 분포가 전체적으로 높아지는 방향(B 방향)으로 변화된다.
한편, 특정 상태를 유지하던 분포는 시간이 지남에 따라 불휘발성 메모리 셀의 리텐션 특성에 따라 문턱전압이 낮아지는 방향(A 방향)으로 변화될 수 있다.
이와 같이 문턱전압이 변화됨에 따라 독출 전압(Vread1)도 변화되어야 일정한 독출 마진을 확보할 수 있다. 즉, 문턱전압의 분포가 전체적으로 상승하는 방향으로 변화하면 독출 기준전압도 상승하는 방향으로 변화시켜야, 일정한 독출 마진을 확보할 수 있다는 의미이다.
이와 같은 독출 기준 전압의 변화는 다음과 같은 구성을 통해 이루어진다.
전체 셀이 소거 셀로 읽히는 지점에서의 독출 전압(Vread2, 이하 제2 독출 전압)을 구하고, 그것이 변화한 정도를 파악하여 소거 셀과 프로그램 셀을 구분하는 지점에서의 독출 전압(Vread1, 이하 제1 독출 전압)을 재설정한다.
도 5는 본원 발명의 일실시예에 따른 독출 전압 재설정 방법을 도시한 순서도이다.
먼저 모든 상태의 셀이 소거된 셀로 읽히는 전압으로 초기에 설정된 제2 독출전압을 기준으로 독출 동작을 수행한다.(단계 510).
상기 제2 독출 전압의 초기화 동작시에는 모든 상태의 셀이 소거된 셀로 읽히는 전압 중 최소 전압이 제2 독출 전압으로 설정되도록 한다.
한편, 상기 독출 동작은 판독하고자 하는 셀의 문턱전압이 독출전압보다 큰지 여부를 판단하는 것으로, 판독하고자 하는 셀의 워드라인에 독출전압을 인가하고 비선택된 셀의 워드라인에는 패스전압을 인가하는 방식으로 이루어진다. 그에 따라, 판독하고자 하는 셀의 문턱전압이 독출전압보다 큰 경우에는 해당 셀이 턴온되지 않아 셀 스트링을 통하는 전류 경로가 형성되지 않으며, 판독하고자 하는 셀의 문턱전압이 독출전압보다 작은 경우에는 해당 셀이 턴온되어 셀 스트링을 통하는 전류 경로가 형성되게 된다. 이를 근거로 특정 셀이 독출전압 이상으로 프로그램되었는지 여부가 판단된다.
상기 독출 동작에 따라 모든 셀이 소거 셀로 판독되는지를 판단한다(단계 520).
상기 판독결과 제1 상태에 있는 셀 뿐만 아니라 제4 상태에 있는 셀들도 모두 소거 셀로 판독되는 경우에는 상기 제2 독출 전압이 변경되지 않았거나 감소된 것으로 가정하고 이후에 상기 제2 독출 전압을 더욱 감소시킬 수 있는지 여부를 판단한다. 그러나, 상기 판독결과 프로그램된 셀이 있는 경우에는 상기 제2 독출전압이 상승한 것으로 판단하고 제2 독출 전압을 더욱 상승시키도록 한다.
먼저, 상기 판독결과 프로그램된 셀이 일부 존재하는 경우에 대해 살펴보기로 한다.
프로그램된 셀이 일부 존재하는 경우에는 상기 제2 독출전압을 일정량 상승시킨다(단계 530).
상기 상승시키는 전압의 양은 실시자의 선택에 따라 변경가능하다.
다음으로, 상기 상승된 독출전압을 기준으로 다시 한번 독출동작을 실시한다(단계 532).
상기 독출 결과 모든 셀이 소거 셀로 판독되는 경우에는 상기 변경된 전압을 제2 독출전압으로 재설정한다(단계 536).
그러나, 상기 독출 결과 프로그램된 셀이 있는 것으로 판독되는 경우에는 상기 단계들(530, 532, 534)을 반복적으로 수행하여 모든 셀이 소거 셀로 판독되는 시점까지 독출전압을 계속 상승시킨다.
이와 같은 과정을 통해 상기 제2 독출전압을 재설정한다(단계 536).
다음으로, 상기 단계(520)에서 모든 셀이 소거된 셀로 판독되는 경우를 살펴보기로 한다.
모든 셀이 소거된 셀로 판독되는 경우에는 상기 제2 독출전압을 일정량 감소시킨다(단계 540).
상기 감소시키는 전압의 양은 실시자의 선택에 따라 변경가능하다.
다음으로, 상기 상승된 독출전압을 기준으로 다시 한번 독출동작을 실시한다(단계 542).
상기 독출 결과 모든 셀이 소거된 셀로 판독되지 않는 경우에는 상기 단계(540)에서 변경시키기 전의 전압을 제2 독출전압으로 재설정한다(단계 546).
즉, 소거된 셀로 판독되는 독출전압중 최소값을 제2 독출전압으로 재설정한다.
그러나, 상기 독출 결과 모든 셀이 소거된 셀로 판독되는 경우에는 상기 제2 독출전압을 더욱 감소시킬수 있는지 여부를 판단하기 위하여, 상기 단계들(540, 542, 544)을 반복적으로 수행하여 프로그램된 셀이 판독되는 시점까지 독출전압을 계속 상승시킨다.
그리고, 프로그램된 셀이 판독되는 시점의 직전에 설정된 독출전압을 제2 독출전압으로 재설정한다.
이와 같은 과정을 통해 상기 제2 독출전압을 재설정한다(단계 546).
다음으로, 상기 재설정된 제2 독출전압의 변화량에 따라 소거된 셀과 프로그램된 셀을 구분하는데 사용하는 제1 독출전압을 재설정한다(단계 550).
앞서 언급한 바와 같이 제2 독출전압이 변화하면 상기 제1 독출전압도 변화하는 것으로 가정하고 그 변화량 만큼을 반영하여 제1 독출전압을 재설정한다.
예를 들어, 상기 단계에서 제2 독출전압이 B값만큼 상승되도록 재설정되었으면, 상기 제1 독출전압도 B값만큼 상승시킨다. 반면에, 상기 단계에서 제2 독출전압이 A값만큼 하강되도록 재설정되었으면, 상기 제1 독출전압도 A값만큼 하강시킨다.
이와 같은 구성에 따라 독출 동작시에 마진을 더욱 폭넓게 확보하여 특별 데이터의 신뢰성을 더욱 높힐 수 있다.
이와 같은 방법은 MLC 프로그램 방식에서 두가지 상태만을 사용하여 프로그램하는 방법 뿐만아니라, SLC 프로그램 방식에도 적용가능하다. 즉 두가지 상태만을 갖도록 프로그램하는 방법에 대하여 사용가능하다.
지금까지 설명한 내용은 특별 데이터 저장소의 데이터 신뢰성 확보에 관한 것이다. 이제, 상기 특별 데이터 저장소와 특별 데이터 레지스터를 활용하는 방법에 대해 살펴보기로 한다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 동작 방법을 도시한 순서도이며, 도 7는 상기 불휘발성 메모리 장치의 동작시에 인가되는 각종 신호를 도시한 파형도이다.
먼저 불휘발성 메모리 장치에 전원이 공급되어 상승하는 구간동안(T1) 페이지 버퍼와 특별 데이터 레지스터가 초기화된다(단계 610).
페이지 버퍼 내부에는 메모리 셀 어레이에 저장할 외부 데이터를 임시저장하거나, 메모리 셀 어레이에 저장된 데이터를 독출하여 임시저장하는 하나 이상의 레지스터가 존재한다(미도시 됨). 상기 페이지 버퍼의 레지스터에 '0' 또는 '1'의 데이터를 입력시켜 각 레지스터를 초기화시킨다.
또한, 상기 특별 데이터 레지스터에 특정 데이터를 저장시키기 전에 해당 레지스터를 초기화시킨다.
다음으로, 파워 온 리셋신호(POR)가 인가되는 구간(T2)동안, 메모리 셀 어레이에 저장된 특별 데이터를 저장하여 상기 특별 데이터 레지스터에 저장시킨다. 상기 구간(T2) 동안에는 칩인에이블바 신호(CE#)가 하이 레벨로 유지되어 외부에서 칩에 명령어를 인가하는 것이 불가능하다. 이러한 시간 동안, 다음 구간에서 특별 데이터를 사용할 수 있도록 미리 준비한다.
바람직하게는, 먼저 상기 메모리 셀 어레이에 포함된 특별 데이터 저장소에 저장된 특별 데이터를 독출하여 페이지 버퍼에 저장시킨다(단계 620).
다음으로, 상기 페이지 버퍼에 저장된 데이터를 특별 데이터 레지스터에 저장시킨다(단계 630).
이와 같이 파워 온 리셋신호(POR)가 출력되고 불휘발성 메모리 장치의 일부 동작이 일시 정지하는 구간(T2)동안, 메모리 셀 어레이에 저장시킨 특별 데이터를 메모리 셀 어레이 외부에 있는 특별 레지스터로 이동시켜 놓음으로써, 상기 구간(T2) 이후부터는 칩 외부에서 입력되는 명령에 동기 되어 각종 동작의 기본 정보가 변경될 수 있다.
한편, 상기 특별 데이터의 독출 및 저장을 위하여 별도의 클럭 펄스(CK)를 생성시켜 상기 특별 데이터 저장소, 페이지 버퍼, 특별 데이터 레지스터를 동작시킨다.
다음으로, 불휘발성 메모리 장치가 동작하는 구간(T3) 동안 상기 특별 데이터 레지스터에 저장된 특별데이터를 참조하여 불휘발성 메모리 장치를 구동한다(단계 640).
상기 구간(T3)에서는 칩 인에이블바 신호(CE#)가 로우 레벨이 되어 외부에서 칩에 명령어가 인가되고, 그 명령어에 따라 불휘발성 메모리 장치가 동작하게 된다. 프로그램 명령어의 인가에 따라, 특정 데이터를 메모리 셀에 프로그램시키거나, 독출 명령어의 인가에 따라, 메모리 셀에 저장된 특정 데이터를 독출한다. 또 한, 소거 명령어의 인가에 따라, 메모리 셀 어레이에 저장된 데이터를 소거시킨다.
이와 같은 동작 동안 특별 데이터를 참조할 필요가 있다. 예를 들어 특정 메모리 셀이 페일이 난 경우, 해당 셀을 스페어 셀로 대체하여 각종 동작을 수행한다. 이때, 페일이 난 메모리 셀의 어드레스와 같은 리던던시 정보가 상기 특별 데이터로 저장된다. 그 밖에 프로그램 동작, 독출 동작, 소거 동작시에 워드라인에 인가되는 바이어스 전압조건, 타이밍 관련 정보등을 참조하여 상기 동작을 수행하게 된다.
다음으로, 각종 동작이 끝난 후(T4) 전원 공급 중단에 따라 특별 데이터 레지스터가 초기화된다(단계 650).
상기 특별 데이터 레지스터는 메모리 셀 어레이에 포함된 특별 데이터 저장소와 달리 전원이 공급이 중단되면 저장된 데이터가 손실되어 특별 데이터 레지스터가 초기화된다.
도 1은 통상의 불휘발성 메모리 장치의 구성을 나타내는 레이 아웃도이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 구성을 나타내는 레이 아웃도이다.
도 3은 본원 발명의 일실시예에 따른 특별 데이터 저장방법을 설명하기 위한 도면이다.
도 4는 본원 발명의 일실시예에 따른 독출 전압 변화 방법을 도시한 도면이다.
도 5는 본원 발명의 일실시예에 따른 독출 전압 재설정 방법을 도시한 순서도이다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 동작 방법을 도시한 순서도이다.
도 7은 상기 불휘발성 메모리 장치의 동작시에 인가되는 각종 신호를 도시한 파형도이다.

Claims (7)

  1. 불휘발성 메모리 장치의 구동 정보가 포함된 특별 데이터를 저장하는 특별 데이터 저장소와,
    상기 특별 데이터를 임시 저장하는 특별 데이터 레지스터를 포함하되,
    상기 특별 데이터 저장소는 불휘발성 메모리 셀로 형성되는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 특별 데이터 저장소에 저장되는 특별 데이터는 ECC(Error Correction Code) 처리 알고리즘에 따라 저장되는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 특별 데이터 저장소에 저장되는 특별 데이터는 멀티 레벨 셀 프로그램 방식에 따라 저장되되, 각 특별 데이터는 문턱 전압이 제일 낮은 상태 또는 문턱 전압이 제일 높은 상태만 갖도록 프로그램되는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제1 문턱전압을 갖는 제1 상태의 불휘발성 메모리 셀과 상기 제1 문턱전압 보다 큰 제2 문턱전압을 갖는 제2 상태의 불휘발성 메모리 셀이 제공되는 단계와,
    상기 제1 및 제2 상태의 불휘발성 메모리 셀이 모두 소거된 셀로 판독되는 제2 독출전압 중 최소값을 검출하는 단계와,
    상기 검출된 최소의 전압에 따라 상기 제1 상태의 셀과 제2 상태의 셀을 구분하는 제1 독출전압의 레벨을 변경시키는 단계와,
    상기 변경된 제1 독출전압에 따라 독출 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  5. 제4항에 있어서, 상기 제2 독출전압 중 최소값을 검출하는 단계 상기 제2 독출 전압을 기준으로 상기 제1 및 제2 상태의 불휘발성 메모리 셀을 독출하는 단계와,
    모든 셀이 소거된 셀로 판독되는 경우 상기 제2 독출전압을 감소시켜 상기 상기 제1 및 제2 상태의 불휘발성 메모리 셀을 재독출하는 단계와,
    상기 재독출결과 프로그램된 셀이 하나이상 판독될때까지 상기 재독출 단계를 반복하는 단계와,
    상기 재독출결과 프로그램된 셀이 하나이상 판독된 경우 해당 재독출 단계의 수행전에 인가된 독출 전압을 상기 최소값으로 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  6. 제4항에 있어서, 상기 제2 독출전압 중 최소값을 검출하는 단계 상기 제2 독출 전압을 기준으로 상기 제1 및 제2 상태의 불휘발성 메모리 셀을 독출하는 단계와,
    프로그램된 셀이 하나이상 판독되는 경우 상기 제2 독출전압을 증가시켜 상기 상기 제1 및 제2 상태의 불휘발성 메모리 셀을 재독출하는 단계와,
    상기 재독출결과 모든 셀이 소거된 셀로 판독될때까지 상기 재독출 단계를 반복하는 단계와,
    상기 재독출결과 모든 셀이 소거된 셀로 판독된 경우 해당 재독출 단계에 인가된 독출 전압을 상기 최소값으로 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  7. 제4항에 있어서, 상기 제1 독출전압의 레벨을 변경시키는 단계는 초기값으로 설정된 제2 독출전압과 상기 제2 독출전압의 최소값의 차이를 구하는 단계와,
    상기 초기값으로 설정된 제2 독출전압보다 상기 제2 독출전압의 최소값이 더 큰 경우 상기 차이만큼 상기 제1 독출전압의 레벨을 증가시키는 단계와,
    상기 초기값으로 설정된 제2 독출전압보다 상기 제2 독출전압의 최소값이 더 작은 경우 상기 차이만큼 상기 제1 독출전압의 레벨을 감소시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
KR1020070114327A 2007-11-09 2007-11-09 불휘발성 메모리 장치와 그 독출방법 KR20090048108A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070114327A KR20090048108A (ko) 2007-11-09 2007-11-09 불휘발성 메모리 장치와 그 독출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114327A KR20090048108A (ko) 2007-11-09 2007-11-09 불휘발성 메모리 장치와 그 독출방법

Publications (1)

Publication Number Publication Date
KR20090048108A true KR20090048108A (ko) 2009-05-13

Family

ID=40857339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114327A KR20090048108A (ko) 2007-11-09 2007-11-09 불휘발성 메모리 장치와 그 독출방법

Country Status (1)

Country Link
KR (1) KR20090048108A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111626B2 (en) 2012-10-25 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor memory systems using regression analysis and read methods thereof
US9147483B2 (en) 2012-11-02 2015-09-29 Samsung Electronics Co., Ltd. Apparatus and method of operating memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111626B2 (en) 2012-10-25 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor memory systems using regression analysis and read methods thereof
US9552887B2 (en) 2012-10-25 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor memory systems using regression analysis and read methods thereof
US9147483B2 (en) 2012-11-02 2015-09-29 Samsung Electronics Co., Ltd. Apparatus and method of operating memory device

Similar Documents

Publication Publication Date Title
US7768828B2 (en) Flash memory device capable of storing multi-bit data and single-bit data
CN109493907B (zh) 非易失性存储设备的操作方法和存储器控制器的操作方法
CN110580927B (zh) 可变电阻随机存取存储器
JP5473264B2 (ja) 変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法
US9159441B2 (en) Method of operating memory device assuring reliability and memory system
US7602642B2 (en) Nonvolatile memory system and associated programming methods
US7502254B2 (en) Method for generating soft bits in flash memories
JP6312698B2 (ja) ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法
US8327224B2 (en) Data recovery in a solid state storage system
US8214725B2 (en) Memory access system
KR100794311B1 (ko) 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법
US7894270B2 (en) Data restoration method for a non-volatile memory
US7782667B2 (en) Method of operating a flash memory device
JP6164712B1 (ja) フラッシュメモリ
JP2011197957A (ja) 誤り訂正符号復号装置及び誤り訂正符号復号方法
US7684239B2 (en) Flash memory device for over-sampling read and interfacing method thereof
JP6115740B1 (ja) 半導体記憶装置
US9490024B1 (en) Solid state storage device and reading control method thereof
US8149607B2 (en) Rewritable memory device with multi-level, write-once memory cells
JP5503960B2 (ja) 不揮発性半導体記憶装置
KR20090048108A (ko) 불휘발성 메모리 장치와 그 독출방법
CN108074612B (zh) 记忆装置、记忆单元及其控制方法
US11119854B2 (en) Method of controlling verification operations for error correction of non-volatile memory device, and non-volatile memory device
JP6293846B2 (ja) 半導体記憶装置
TWI505278B (zh) Semiconductor memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination