JP6312698B2 - ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法 - Google Patents

ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法 Download PDF

Info

Publication number
JP6312698B2
JP6312698B2 JP2015546458A JP2015546458A JP6312698B2 JP 6312698 B2 JP6312698 B2 JP 6312698B2 JP 2015546458 A JP2015546458 A JP 2015546458A JP 2015546458 A JP2015546458 A JP 2015546458A JP 6312698 B2 JP6312698 B2 JP 6312698B2
Authority
JP
Japan
Prior art keywords
data
memory page
memory
page
programmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015546458A
Other languages
English (en)
Other versions
JP2016501413A5 (ja
JP2016501413A (ja
Inventor
ヨンケ スン
ヨンケ スン
デンタオ チャオ
デンタオ チャオ
ジュイ−ヤオ ヤン
ジュイ−ヤオ ヤン
Original Assignee
ウェスタン デジタル テクノロジーズ インコーポレーテッド
ウェスタン デジタル テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウェスタン デジタル テクノロジーズ インコーポレーテッド, ウェスタン デジタル テクノロジーズ インコーポレーテッド filed Critical ウェスタン デジタル テクノロジーズ インコーポレーテッド
Publication of JP2016501413A publication Critical patent/JP2016501413A/ja
Publication of JP2016501413A5 publication Critical patent/JP2016501413A5/ja
Application granted granted Critical
Publication of JP6312698B2 publication Critical patent/JP6312698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1446Point-in-time backing up or restoration of persistent data
    • G06F11/1458Management of the backup or restore process
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016Error in accessing a memory location, i.e. addressing error
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Detection And Correction Of Errors (AREA)

Description

本開示は、コンピュータシステム向けのソリッドステートドライブ等のデータストレージシステムに関する。より具体的には、本開示は下位ページデータ復旧に関する。
現在、ソリッドステートドライブ((solid state drives)SSD)においては、マルチレベルセル((multi−level cell)MLC)NAND媒体を有するメモリアレイが一般的である。MLCは、単一のメモリセル内に複数の状態が存在できるようにすることで、1つのセル当たり1ビットより多く(2、3、4、又はそれ以上)の情報を格納することを可能にする。例えば、セル当たり2ビットのMLCフラッシュでは、4つの状態(4段階の電圧(Vt)レベル)が可能であり、2ビットの格納を可能にする。メモリセルが格納することになるデータと、異なる状態の符号化とに基づいて、セルは4つの考えられる特有のVtゾーンにプログラミングされる。典型的には、下位ページ(lower pages)と上位ページ(upper pages)とに格納されるデータは論理的に対にされ、下位ページの方が先にプログラミングされる。
本発明の一部の実施形態において、データストレージシステムはコントローラーと、複数のメモリページを含む不揮発性メモリアレイとを含む。コントローラーは、上述のような下位ページ破損の問題を防止しつつ、高いシステム負荷が要求されない方法を実行する。一の実施形態において、方法は、対になった上位ページがプログラミングされていない、プログラミング済下位ページ(1又は複数)を選択し、該選択された下位ページからデータを読み取り、該読み取られたデータを訂正し、該読み取られたデータを下位ページに再プログラミングする。典型的には、この状態の下位ページは数が少ない(例えば、数百から数千ページを有するブロック内に数ページ)ため、これはブロック全体を再プログラミングするよりもはるかに効率的な方法である。別の実施形態において、同様の再プログラミング方法が、下位ページのみがプログラミングされている状況におけるデータ復旧方法として適用される(例えば、SLC((single−level cell)シングルレベルセル)メモリ、SLCモードのMLCメモリ等)。
本発明の様々な特徴を実施するシステム及び方法が、以下の図面を参照して以下に解説される。
本発明の一の実施形態によるデータを再プログラミングするストレージシステムを示す図である。 下位ページ破損に寄与する要素と本発明の一の実施形態による解決法とを図示する、メモリセルの電圧分布を示す図である。 本発明の一の実施形態による再プログラミング方法を示すフロー図である。 本発明の複数の実施形態による、オープン下位ページが再プログラミング向けに選択され得る、異なるメモリセル構成を示す図である。 本発明の複数の実施形態による、オープン下位ページが再プログラミング向けに選択され得る、異なるメモリセル構成を示す図である。 本発明の一の実施形態による、下位ページのみプログラミングされたセルを再プログラミングする処理を示すフロー図である。
特定の実施形態が説明されるが、これらの実施形態は例示のみを目的とするもので保護範囲を限定する意図はない。実際、本稿において説明される新規の方法及びシステムは他の様々な形態で実施され得る。更に、本稿において説明される方法及びシステムの形態には、多様な省略、置換、変更が、保護範囲を逸脱すること無く行われ得る。
概要
MLCフラッシュメモリでは、下位ページと上位ページは物理的に対にされているものの、プログラミングにおいて切り離されるのが一般的である。下位ページと上位ページとに格納されたデータは別々のタイミングで別々のソースからプログラミングされてよい。上位ページが大分後で異なる温度でプログラミングされることもしばしばある。多くの場合、このようなプログラミング計画に問題はない。しかしながら、温度やメモリセルの劣化の影響を含む様々な要素が、セル内のデータの保存性を低下させることがあり、ストレージシステムが上位ページをプログラミングしようとする際に下位ページ破損の問題につながり得る。
下位ページ破損の問題を解決する一の方法は、上位ページをプログラミングする必要がある際に、オープンブロック全体の古いデータを他の新しいアドレスに移動することである。これにより、下位ページと上位ページが同じ条件下で同時にプログラミングされる。ただし、この方法は非効率的である。
本発明の一部の実施形態において、データストレージシステムはコントローラーと、複数のメモリページを含む不揮発性メモリアレイとを含む。コントローラーは、上述のような下位ページ破損の問題を防止しつつ、高いシステム負荷が要求されない方法を実行する。一の実施形態において、方法は、対になった上位ページがプログラミングされていない、プログラミング済下位ページ(1又は複数)を選択し、該選択された下位ページからデータを読み取り、該読み取られたデータを訂正し、該読み取られたデータを下位ページに再プログラミングする。典型的には、この状態の下位ページは数が少ない(例えば、数百から数千ページを有するブロック内に数ページ)ため、これはブロック全体を再プログラミングするよりもはるかに効率的な方法である。別の実施形態において、同様の再プログラミング方法が、下位ページのみがプログラミングされている状況におけるデータ復旧方法として適用される(例えば、SLC(シングルレベルセル)メモリ、SLCモードのMLCメモリ等)。
システム概要
図1は、本発明の一の実施形態による、データ復旧のために再プログラミングを行うストレージシステム120を図示する。図示のとおり、ストレージシステム120(ソリッドステートドライブ、ハイブリッドハードドライブ等)は、コントローラー130と、ブロックA142〜ブロックNとして識別される記憶ストレージの1以上のブロックを含む不揮発性メモリアレイ140とを含む。各ブロックはフラッシュページ(Fページ)を含む。例えば、図1のブロックA142は、FページA153、FページB〜Nとして識別されるFページを含む。一部の実施形態において、各Fページは、不揮発性メモリアレイ140における、1つの操作で又は1単位としてプログラミングが可能な、メモリセルの最小のグループである。更に、各Fページは誤り訂正符号ページ(Eページ)を含む。図示された実施形態において、各FページはEページ144を含む4つの箱として描かれた4つのEページを含む。その他の実施形態は異なる定義がなされたFページ又はEページを用い得る、又は、各Fページが含むEページは4未満又は5以上であり得る。
コントローラー130は、ホストシステム110内のストレージインターフェイスモジュール112(例えばデバイスドライバー)から、データ及び/又はストレージアクセス命令を受信できる。ストレージインターフェイス112によってやり取りされるストレージアクセス命令は、ホストシステム110によって発行された書き込み及び読み取り命令を含んでよい。これらの命令は、ストレージシステム120内の論理ブロックアドレスを指定してよく、コントローラー130は不揮発性メモリアレイ140内で受信した命令を実行してよい。ハイブリッドハードドライブにおいては、データは、不揮発性メモリアレイ140に加え、磁気媒体格納要素(図1に図示せず)に格納され得る。
一の実施形態において、コントローラー130はECCモジュール158を含む。一の実施形態において、ECCモジュール158はメモリアレイ140から読み取られたデータの誤り訂正を行う。一の実施形態において、それは不揮発性メモリアレイ140のEページ等のメモリページに書き込まれるデータを符号化し、また、データが読み出された際には復号する。一の実施形態におけるコントローラー130は、以下に詳述される本発明の1以上の実施形態による再プログラミング方法を行うデータ復旧モジュール182を更に含む。
電圧分布の図示
図2A及び2Bは、下位ページ破損に寄与する要素と本発明の一の実施形態による解決法とを図示する、メモリセルの電圧分布を示す。図2Aは、下位ページのみがプログラミングされたMLCメモリセルの電圧分布を示す。線200は初期プログラミング時の電圧分布を示す。線202は一定時間経過後の電圧分布を示す。図2Aにおいて、これらのセルは、40℃で12.8ヶ月経過した状態をシミュレートするために加熱を行うテスト処理を経たものである。電圧の尺度において、分布が左にドリフトしており、一部のセルが誤り領域208に入っていることが確認される。これらのセルは電圧レベルが閾値208を下回るため、読み取られると、当初プログラミングされた値とは異なるビット値をもたらすと考えられる。したがって、ここでは、これら数百のビットは誤りである。線204は、セルが、本発明の1以上の実施形態に従って再プログラミングされた後の分布を示す。ここで、分布は当初のプログラミング時の分布とほぼ同一であり、故障ビットカウント((failing bit count)FBC)はゼロである。
図2Bは、下位ページと上位ページの両方がプログラミングされているMLCメモリセルの電圧分布を示す。このグラフには、電圧ドリフトの影響は示されない。むしろ、2つのシナリオが図示されている。第1は、線210が、上位ページと下位ページの両方が同時又はほぼ同時にプログラミングされているセルのVt状態の電圧分布を示す。2つのプログラミング間に経過時間がほとんど又は全くなく、また温度差がほとんど又は全くないため、これは理想的な状態であると考えられる。しかしながら、セルは常にこのようにプログラミングされるわけではない。上位ページが下位ページとは異なるタイミング及び/又は温度でプログラミングされる場合、下位ページ破損の問題が発生し得る。しかしながら、下位ページの再プログラミングはこの問題のリスクを低減する。線212は、本発明の1以上の実施形態に従ってセルが再プログラミングされた後の電圧分布を示す。図示のとおり、再プログラミング後には、3つの状態全てが線210で示される分布、つまり上述のように上位ページと下位ページとが同時又はほぼ同時にプログラミングされているセルの分布、に非常に近くなっている。
再プログラミング
図3は、本発明の一の実施形態による再プログラミング方法250を示すフロー図である。方法250は、起動シーケンスの一部として定期的に、又は必要に応じて、実行され得る。一の実施形態において、方法250は図1に示すコントローラー130によって行われる。ブロック255において、方法は、対になった上位ページがプログラミングされていない、プログラミング済下位ページを選択する。これらの下位ページは「オープン」下位ページと称され得る。例えば、方法は、データが現在プログラミングされている1以上の「オープン」ブロックからこのようなページを選択し得る。更に解説すると、方法250が起動シーケンスの一部として実行されると、このようなオープンブロックはストレージシステムが前回終了された際にプログラミングされたブロックであり得て、これらは容量がいっぱいでないため閉じられていない。システムはこれらのオープンブロックでプログラミングを再開すると考えられるので、これらのオープン下位ページでは下位ページ破損の問題が起こり得る。したがって、一の実施形態において、方法はこのようなオープン下位ページを再プログラミングの対象として選択する。
ブロック260で、選択された下位ページからのデータが読み取られ、読み取られたデータはその後ブロック265で訂正される(例えば誤り訂正符号((Error Correction Code)ECC)の適用による)。その後、ブロック270で、訂正されたデータは選択された下位ページに再プログラミングされる。図2Aで前掲されたとおり、ここで、これらの下位ページ内のセルの電圧分布は、当初プログラミングされた際の分布に近似する。したがって、これらと対になった上位ページがプログラミングされる際、下位ページ破損を防ぐことができる。
下位ページの選択
図4A〜4B及び図5は、オープン下位ページが選択され得るメモリセルの異なる構成を示す。図4Aでは、MLC構成が図示され、ページ0〜7が示されている。「U」は上位ページを、「L」は下位ページを表す。上から下へ、水平線はワード線を表し、(図4Aと4Bの間で)WL(Word Line)0、WL1、WL2、のようにラベル付けされる。
ページ番号は、ページがプログラミングされる順番を表す。ここでは、ページ0〜7がプログラミングされている。ページ0、すなわちWL0の下位ページ、が最初にプログラミングされ、次にページ1、すなわち同じWL0の下位ページ、がプログラミングされ、という形で続く。なお、ページ0は上位ページ4と対であり、ページ1は上位ページ5と対であり、のように対応する。このプログラミングのシーケンスにおいて、ページ2、3、8、及び7が、対である上位ページがプログラミングされていないオープン下位ページである。一の実施形態において、コントローラーが図4Aに示すようなメモリの状態を見つけると、これらのページは、例えば図2に示す方法により、再プログラミング向けに選択される。この典型的な構成において、特定の時点でこのようなオープンページは最大4つ存在する。そのため、これらのオープンページを再プログラミングすることは、メモリブロック全体からデータを再プログラミングするよりもはるかに効率的である。一の実施形態において、オープンブロック内のこのようなオープン下位ページが起動時に素早く識別できるよう、終了シーケンスの一部としてこれらのオープンページにはコントローラーによって(例えばメタデータを通じて)フラグが立てられ得る。このようなオープン下位ページの識別が利用可能でない場合(例えば、不規則な/予期せぬ終了が前回起きた、又はシステムがこのようなページのマーキングをサポートしていない場合)、コントローラーは、このようなオープン下位ページの位置を知るためにメモリブロック全体のスキャンを実行し得る。
図4Bは、ページ8及び9のプログラミング後の同じメモリセルを示す図である。現在の例では、ページ8及び9がプログラミングされる直前に、ページ2及び3からデータを読み出すために再プログラミングが行われている。訂正されたデータはページ2及び3に再プログラミングされる。このようにして、ページ8及び9がプログラミングされる際のページ2及び3の下位ページ破損を防ぐことができる。ページ8及び9がプログラミングされると、ページ2及び3はオープンではなくなる。この時点でシステムが終了されると、次回の起動時にコントローラーはページ6及び7を再プログラミング用に選択し得る。
図5は、各セルが3ビットを符号化するよう構成されている、別のMLC構成を示す図である。この構成は、一般にTLC((Three−Level Cell)スリーレベルセル)メモリと称される。ここでは、図4A〜4Bと同様の表記が適用される。プログラミングされたページは、ページ0〜11ならびにU及びLの指定によってラベル付けされ、ワード線はそれに従ってラベル付けされる。ここで、各下位ページは2つの上位ページと対になる。例えば、ページ0は上位ページ4及び10と対になる。ページ2、3、6、及び7はオープン下位ページである。一の実施形態によれば、コントローラーが、図示のような状態にあるメモリを確認すると、これらのページが再プログラミング向けに選択される。なお、ページ2及び3は、プログラミング済上位ページ8及び9と既に対になっているが、オープンページと見なされる。これは、ページ2及び3の各々が、プログラミングされるべきもう1つの上位ページを有するためである。繰り返すが、これら数個のオープンページを再プログラミングすることは、メモリブロック全体を再プログラミングするよりも効率的である。
下位ページのみのプログラミング
図6は、本発明の一の実施形態による、下位ページのみプログラミングされたセルを再プログラミングする処理を示すフロー図である。下位ページ復旧プログラムが有用であり得るもう1つの状況は、下位ページのみがデータ格納用にプログラミングされている場合である。典型的には、これらのページは、下位ページ限定、又はSLCモードで指定されたメモリブロック内に存在する。もしくは、同じシナリオがSLCメモリ内で発生するかもしれない。上位ページはプログラミングされていないため、下位ページ破損の問題は発生しない。しかしながら、データの完全性を保つために、再プログラミングがなお有用であり得る場合がある。例えば、一の実施形態において、データが所定の基準に近づいていることをストレージシステムが把握すると、プログラミングされた電圧レベルを本来意図されたものに戻すために、復旧プログラムが適用され得る。
図8において、コントローラー130によって方法600が実行され得る。方法は、1以上のデータ整合性がチェックされるブロック810から開始する。最近の読み取りの、ビット誤り率等の誤り率、及び/又は適用された誤り訂正の試み(例えば、LDPC復号及び/又はRAID復旧において)は、データ整合性の状態の指標となり得る。率/状態は、スキャン処理の一部として行われた読み取りから入手され得る。更に、整合性の状態についてのその他の利用可能な指標としては、プログラム/消去サイクルのカウント値、ならびに、基準ページ/ブロックで測定される電圧基準ドリフトによって概算される経過時間が挙げられる。これらの条件は、ブロック315において閾値基準と比較され、復旧をトリガーするための所定の条件が満たされると、方法はブロック320へ進み、下位ページのみがプログラミングされたこれらのページからデータを読み取る。ブロック325において、読み取られたデータが(例えば、ECCの適用によって)訂正される。その後ブロック330において、訂正されたデータはページに再プログラミングされる。図2Aで前述のとおり、これらのページにおけるセルの電圧分布は、当初プログラミングされた分布に非常に近似する。
その他の変形例
当業者であれば、一部の実施形態において、その他のアプローチ及び方法が用いられ得ることを理解するだろう。例えば、NANDフラッシュチップ上の有限状態機械によって上位ページに対するマルチパスプログラミングが許可されている場合、上位ページのデータ復旧のための多様な実施形態に方法を適用することも可能である。例えば、一部の上位ページが、ECCの訂正限界に近い大量の誤りを発生させることが考えられ、電圧レベルを当初プログラミングされたレベルに近づけるための再プログラミングが有効であり得る。更に、不揮発性メモリアレイ140はNANDフラッシュメモリ装置以外のメモリ装置を用いて実装可能である。フラッシュ集積回路のアレイ、カルゴゲニドRAM(CRAM)、相変化型メモリ(PC−RAM又はPRAM)、プログラマブルメタライゼーションセルRAM(PMC−RAM又はPMCm)、オボニック統合メモリ(OUM)、抵抗RAM(RRAM(登録商標))、NORメモリ、EEPROM、強誘電体メモリ(FeRAM)、磁気抵抗RAM(MRAM)、その他の離散NVM(不揮発性メモリ)チップ、又はこれらの任意の組み合わせ、といったその他の種類のソリッドステートメモリ装置も利用可能である。一の実施形態において、不揮発性メモリアレイ140は、2ビット以上の情報を格納可能なマルチレベルセルを有するマルチレベルセル(MLC)装置を含むことが好ましいが、シングルレベルセル(SLC)メモリ装置、又はSLC及びMLC装置の組み合わせも用いられ得る。一の実施形態において、ストレージシステム120は、1以上の磁気メモリモジュール等のその他のメモリモジュールを含み得る。ストレージシステム120は、磁気格納媒体等のその他の種類の格納媒体を更に含んでよい。したがって、本開示の範囲は、添付の請求の範囲を参照することによってのみ定義されるよう意図される。
特定の実施形態が記載されたが、これらの実施形態は例示のためにのみ提供されたものであり、保護の範囲を限定することを意図しない。実際に、本稿に記載の新規な方法及びシステムは他の多様な形態で実施され得る。更に、本稿に記載の方法及びシステムの形態の様々な省略、置換、及び変更が、保護の精神から逸脱することなく加えられ得る。添付の請求の範囲及びその等価物は、このような形態又は変形をも、本開示の精神及び範囲に含まれるものとして包含するよう意図されている。例えば、本稿に記載のシステム及び方法は、ハイブリッドハードドライブ等に適用可能である。更に、その他の形態の格納媒体(例えばDRAM又はSRAM、バッテリーバックアップ揮発性DRAM又はSRAM装置、EPROM、EEPROMメモリ等)が、追加又は代替として用いられ得る。別の例として、図面に図示された様々な要素は、ソフトウェア及び/又はプロセッサ上のファームウェア、ASIC/FPGA、又は専用ハードウェアとして実装され得る。更に、上述した特定の実施形態の機能及び属性は、異なる方法で組み合わせられて追加の実施形態を成立し得て、その全てが、本開示の範囲に包含される。本開示は特定の好適な実施形態及び応用を提供しているが、本稿に記載の全ての機能及び利点を提供しない実施形態を含む、当業者にとって明白なその他の実施形態も、本開示の範囲に包含される。したがって、本開示の範囲は、添付の請求の範囲を参照することによってのみ定義されるよう意図される。

Claims (16)

  1. ソリッドステートストレージシステムであって、
    複数のメモリブロックを含む不揮発性メモリアレイであって、各メモリブロックが上位メモリページと対になった下位メモリページを含む、不揮発性メモリアレイと、
    コントローラーであって、
    データがプログラムされている前記複数のメモリブロックのオープンメモリブロックから、プログラミングされていない対になった上位メモリページを有するプログラミング済下位メモリページを選択し、
    選択された前記下位メモリページから第1のデータを読み取り、読み取られた前記第1のデータの少なくとも一部が破損されており、
    読み取られた前記第1のデータに誤り訂正を適用して訂正された前記第1のデータを生成し、
    対になった前記上位メモリページがプログラミングされる前に、訂正された前記第1のデータで、選択された前記下位メモリページを再プログラミングする、ように構成されたコントローラーと、
    を含む、システム。
  2. 請求項1に記載のソリッドステートストレージシステムであって、前記不揮発性メモリアレイは、マルチレベルメモリセル(MLC)を含む、システム。
  3. 請求項に記載のソリッドステートストレージシステムであって、前記オープンメモリブロックは、前記ソリッドステートストレージシステムが前回終了されるときに、プログラミングが開始されたが、完了していないブロックを含む、システム。
  4. 請求項1に記載のソリッドステートストレージシステムであって、前記コントローラーは、
    選択された前記下位メモリページと関連付けられたメモリブロックから、プログラミングされていない対になった上位メモリページを有する少なくとも1つの他の下位メモリページを選択し、
    選択された前記少なくとも1つの他の下位メモリページから第2のデータを読み取り、
    読み取られた前記第2のデータに誤り訂正を適用して訂正された前記第2のデータを生成し、
    訂正された前記第2のデータを、選択された前記少なくとも1つの他の下位メモリページにプログラミングする、
    ように更に構成されるシステム。
  5. 請求項に記載のソリッドステートストレージシステムであって、前記コントローラーは、
    前記メモリブロックから、プログラミングされていない対になった上位メモリページを有する各下位メモリページを選択し、
    選択された前記下位メモリページのそれぞれにデータを再プログラミングする、
    ように更に構成されるシステム。
  6. 請求項1に記載のソリッドステートストレージシステムであって、前記コントローラーは、起動シーケンスの一部として、訂正された前記第1のデータを、選択された前記下位メモリページにプログラミングするように構成されるシステム。
  7. 請求項1に記載のソリッドステートストレージシステムであって、前記誤り訂正は、低密度パリティチェック(LDPC)及びRAID復旧のうちの少なくとも1つを含む、システム。
  8. 請求項1に記載のソリッドステートストレージシステムであって、前記コントローラーは、メタデータ及びスキャニングのうちの少なくとも1つを用いて、前記プログラミング済下位メモリページを選択するように構成される、システム。
  9. 各々が複数のメモリページを含む複数のメモリブロックを含む不揮発性メモリアレイを含むソリッドステートストレージシステム内でデータ整合性を保持する方法であって、
    データがプログラムされている前記複数のメモリブロックのオープンメモリブロックから、プログラミングされていない対になった上位メモリページを有するプログラミング済下位メモリページを選択すること、
    選択された前記下位メモリページから第1のデータを読み取り、読み取られた前記第1のデータの少なくとも一部が破損されていること、
    読み取られた前記第1のデータに誤り訂正を適用して訂正された前記第1のデータを生成すること、
    対になった前記上位メモリページがプログラミングされる前に、訂正された前記第1のデータで、選択された前記下位メモリページを再プログラミングすること、
    を含む、方法。
  10. 請求項に記載の方法であって、前記不揮発性メモリアレイは、マルチレベルメモリセル(MLC)を含む、方法。
  11. 請求項1に記載の方法であって、前記オープンメモリブロックは、前記ソリッドステートストレージシステムが前回終了されるときに、プログラミングが開始されたが、完了していないブロックを含む、方法。
  12. 請求項に記載の方法であって、
    選択された前記下位メモリページと関連付けられたメモリブロックから、プログラミングされていない対になった上位メモリページを有する少なくとも1つの他の下位メモリページを選択すること、
    選択された前記少なくとも1つの他の下位メモリページから第2のデータを読み取り、
    読み取られた前記第2のデータに誤り訂正を適用して訂正された前記第2のデータを生成すること、及び
    訂正された前記第2のデータを、選択された前記少なくとも1つの他の下位メモリページにプログラミングすること、
    を更に含む方法。
  13. 請求項1に記載の方法であって、
    前記メモリブロックから、プログラミングされていない対になった上位メモリページを有する各下位メモリページを選択すること、及び
    選択された前記下位メモリページのそれぞれにデータを再プログラミングすること、
    を更に含む方法。
  14. 請求項に記載の方法であって、訂正された前記第1のデータを、選択された前記下位メモリページにプログラミングすることは、起動シーケンスの一部として行われる、方法。
  15. 請求項に記載の方法であって、前記誤り訂正は、低密度パリティチェック(LDPC)及びRAID復旧のうちの少なくとも1つを含む、方法。
  16. 請求項に記載の方法であって、前記プログラミング済下位メモリページを選択することは、メタデータ及びスキャニングのうちの少なくとも1つを用いることを含む、方法。
JP2015546458A 2012-12-07 2013-09-25 ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法 Active JP6312698B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/708,873 US9032271B2 (en) 2012-12-07 2012-12-07 System and method for lower page data recovery in a solid state drive
US13/708,873 2012-12-07
PCT/US2013/061608 WO2014088682A1 (en) 2012-12-07 2013-09-25 System and method for lower page data recovery in a solid state drive

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016224035A Division JP2017073151A (ja) 2012-12-07 2016-11-17 ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法

Publications (3)

Publication Number Publication Date
JP2016501413A JP2016501413A (ja) 2016-01-18
JP2016501413A5 JP2016501413A5 (ja) 2017-01-05
JP6312698B2 true JP6312698B2 (ja) 2018-04-18

Family

ID=50882401

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015546458A Active JP6312698B2 (ja) 2012-12-07 2013-09-25 ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法
JP2016224035A Pending JP2017073151A (ja) 2012-12-07 2016-11-17 ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016224035A Pending JP2017073151A (ja) 2012-12-07 2016-11-17 ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法

Country Status (7)

Country Link
US (2) US9032271B2 (ja)
EP (1) EP2929441A4 (ja)
JP (2) JP6312698B2 (ja)
KR (2) KR101970450B1 (ja)
CN (1) CN104919434B (ja)
HK (1) HK1215083A1 (ja)
WO (1) WO2014088682A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9043679B2 (en) * 2012-07-02 2015-05-26 Kabushiki Kaisha Toshiba Memory device
US9032271B2 (en) 2012-12-07 2015-05-12 Western Digital Technologies, Inc. System and method for lower page data recovery in a solid state drive
US9543019B2 (en) * 2012-12-11 2017-01-10 Intel Corporation Error corrected pre-read for upper page write in a multi-level cell memory
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
US20150143027A1 (en) * 2013-11-20 2015-05-21 Sage Microelectronics Corp. Solid state drive with raid functions
KR102245822B1 (ko) * 2014-11-26 2021-04-30 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
US9916434B2 (en) 2015-02-27 2018-03-13 Renato M. de Luna Office infrastructure device with extended integrated biometric login system
US10187248B2 (en) 2015-02-27 2019-01-22 Renato M. de Luna Instant office infrastructure device
US9858002B1 (en) 2016-05-13 2018-01-02 Seagate Technology Llc Open block stability scanning
US10048863B1 (en) 2016-06-01 2018-08-14 Seagate Technology Llc Open block refresh management
US10089170B1 (en) 2016-06-15 2018-10-02 Seagate Technology Llc Open block management
US10229000B2 (en) 2016-08-09 2019-03-12 Seagate Llc Erasure codes to prevent lower page corruption in flash memory
CN108572887A (zh) * 2017-03-14 2018-09-25 上海骐宏电驱动科技有限公司 数据检验校正方法
EP3602266A4 (en) 2017-03-21 2020-12-16 Micron Technology, INC. DEVICES AND METHODS FOR AUTOMATED DYNAMIC WORDLINE START VOLTAGE
US10936205B2 (en) 2017-10-05 2021-03-02 International Business Machines Corporation Techniques for retention and read-disturb aware health binning
US11316918B2 (en) 2017-11-24 2022-04-26 Renato M. de Luna Collaborative electronic work group with index-based file management
US10824352B2 (en) 2017-12-06 2020-11-03 International Business Machines Corporation Reducing unnecessary calibration of a memory unit for which the error count margin has been exceeded
US10540228B2 (en) 2018-03-07 2020-01-21 Micron Technology, Inc. Providing data of a memory system based on an adjustable error rate
US10897273B2 (en) 2018-06-27 2021-01-19 Western Digital Technologies, Inc. System-level error correction coding allocation based on device population data integrity sharing
US10802908B2 (en) 2018-07-31 2020-10-13 Western Digital Technologies, Inc. Data dependent allocation of error correction resources
US10699791B2 (en) 2018-08-24 2020-06-30 International Business Machines Corporation Adaptive read voltage threshold calibration in non-volatile memory
KR20200085519A (ko) * 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11288011B2 (en) * 2020-03-26 2022-03-29 Western Digital Technologies, Inc. Non-volatile memory array with write failure protection for multi-level cell (MLC) storage elements using coupled writes
CN112463656B (zh) * 2020-11-25 2022-09-23 至誉科技(武汉)有限公司 固态硬盘异常掉电恢复方法、系统及存储介质

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790134B1 (ja) * 1997-03-11 1998-08-27 日本電気株式会社 ディスクアレイシステム
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US6856556B1 (en) 2003-04-03 2005-02-15 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7502256B2 (en) 2004-11-30 2009-03-10 Siliconsystems, Inc. Systems and methods for reducing unauthorized data recovery from solid-state storage devices
KR100666174B1 (ko) * 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
JP2009536423A (ja) * 2006-05-05 2009-10-08 ハネウェル・インターナショナル・インコーポレーテッド 不揮発性メモリをリフレッシュする方法
US7653778B2 (en) 2006-05-08 2010-01-26 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
US7489549B2 (en) 2006-06-22 2009-02-10 Sandisk Corporation System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7486561B2 (en) 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7765373B1 (en) 2006-06-27 2010-07-27 Siliconsystems, Inc. System for controlling use of a solid-state storage subsystem
US8108692B1 (en) 2006-06-27 2012-01-31 Siliconsystems, Inc. Solid-state storage subsystem security solution
US7509441B1 (en) 2006-06-30 2009-03-24 Siliconsystems, Inc. Systems and methods for segmenting and protecting a storage subsystem
US7447807B1 (en) 2006-06-30 2008-11-04 Siliconsystems, Inc. Systems and methods for storing data in segments of a storage subsystem
US8161227B1 (en) 2006-10-30 2012-04-17 Siliconsystems, Inc. Storage subsystem capable of programming field-programmable devices of a target computer system
US8549236B2 (en) 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
KR100850515B1 (ko) 2007-01-24 2008-08-05 삼성전자주식회사 멀티레벨 셀 플래시 메모리를 갖는 메모리 시스템 및그것의 프로그램 방법
US7596643B2 (en) 2007-02-07 2009-09-29 Siliconsystems, Inc. Storage subsystem with configurable buffer
US7685337B2 (en) 2007-05-24 2010-03-23 Siliconsystems, Inc. Solid state storage subsystem for embedded applications
US7685338B2 (en) 2007-05-24 2010-03-23 Siliconsystems, Inc. Solid state storage subsystem for embedded applications
US7685374B2 (en) 2007-07-26 2010-03-23 Siliconsystems, Inc. Multi-interface and multi-bus structured solid-state storage subsystem
JP5259138B2 (ja) * 2007-08-15 2013-08-07 株式会社日立超エル・エス・アイ・システムズ 記憶装置
US7770079B2 (en) * 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
JP2009048750A (ja) * 2007-08-23 2009-03-05 Toshiba Corp 不揮発性半導体記憶装置
US8095851B2 (en) 2007-09-06 2012-01-10 Siliconsystems, Inc. Storage subsystem capable of adjusting ECC settings based on monitored conditions
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
TWI362667B (en) 2007-12-31 2012-04-21 Phison Electronics Corp Data writing method for flash memory and controller thereof
US8078918B2 (en) 2008-02-07 2011-12-13 Siliconsystems, Inc. Solid state storage subsystem that maintains and provides access to data reflective of a failure risk
US7962792B2 (en) 2008-02-11 2011-06-14 Siliconsystems, Inc. Interface for enabling a host computer to retrieve device monitor data from a solid state storage subsystem
JP2009205555A (ja) * 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
JP4762261B2 (ja) * 2008-03-12 2011-08-31 株式会社東芝 メモリシステム
US7733712B1 (en) 2008-05-20 2010-06-08 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
TWI375962B (en) 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
US8959280B2 (en) * 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
US8375151B1 (en) 2009-02-12 2013-02-12 Siliconsystems, Inc. Command portal for securely communicating and executing non-standard storage subsystem commands
US8583835B1 (en) 2008-08-06 2013-11-12 Siliconsystems, Inc. Command portal for executing non-standard storage subsystem commands
JP2010067098A (ja) * 2008-09-11 2010-03-25 Sony Corp 情報処理装置、情報処理方法および情報処理プログラム
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US9176859B2 (en) 2009-01-07 2015-11-03 Siliconsystems, Inc. Systems and methods for improving the performance of non-volatile memory operations
US8090899B1 (en) 2009-03-04 2012-01-03 Western Digital Technologies, Inc. Solid state drive power safe wear-leveling
US10079048B2 (en) 2009-03-24 2018-09-18 Western Digital Technologies, Inc. Adjusting access of non-volatile semiconductor memory based on access time
KR20100107294A (ko) 2009-03-25 2010-10-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 불휘발성 메모리 장치의 프로그램 방법
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8307241B2 (en) 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
US8243525B1 (en) 2009-09-30 2012-08-14 Western Digital Technologies, Inc. Refreshing non-volatile semiconductor memory by reading without rewriting
US8254172B1 (en) 2009-09-30 2012-08-28 Western Digital Technologies, Inc. Wear leveling non-volatile semiconductor memory based on erase times and program times
KR101603099B1 (ko) * 2009-10-01 2016-03-28 삼성전자주식회사 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법
US9753847B2 (en) 2009-10-27 2017-09-05 Western Digital Technologies, Inc. Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping
US8634240B2 (en) 2009-10-28 2014-01-21 SanDisk Technologies, Inc. Non-volatile memory and method with accelerated post-write read to manage errors
US8135903B1 (en) 2009-10-30 2012-03-13 Western Digital Technologies, Inc. Non-volatile semiconductor memory compressing data to improve performance
US8261012B2 (en) 2009-10-30 2012-09-04 Western Digital Technologies, Inc. Non-volatile semiconductor memory comprising power fail circuitry for flushing write data in response to a power fail signal
US8397107B1 (en) 2009-12-11 2013-03-12 Western Digital Technologies, Inc. Data storage device employing data path protection using both LBA and PBA
US8443167B1 (en) 2009-12-16 2013-05-14 Western Digital Technologies, Inc. Data storage device employing a run-length mapping table and a single address mapping table
JP2011128751A (ja) * 2009-12-16 2011-06-30 Clarion Co Ltd データ記録装置およびデータ記録装置の制御方法
US8595411B2 (en) * 2009-12-30 2013-11-26 Sandisk Technologies Inc. Method and controller for performing a sequence of commands
US8316176B1 (en) 2010-02-17 2012-11-20 Western Digital Technologies, Inc. Non-volatile semiconductor memory segregating sequential data during garbage collection to reduce write amplification
US8549214B2 (en) 2010-02-17 2013-10-01 Marvell World Trade Ltd. Protection against data corruption for multi-level memory cell (MLC) flash memory
US8407449B1 (en) 2010-02-26 2013-03-26 Western Digital Technologies, Inc. Non-volatile semiconductor memory storing an inverse map for rebuilding a translation table
US8725931B1 (en) 2010-03-26 2014-05-13 Western Digital Technologies, Inc. System and method for managing the execution of memory commands in a solid-state memory
US8713066B1 (en) 2010-03-29 2014-04-29 Western Digital Technologies, Inc. Managing wear leveling and garbage collection operations in a solid-state memory using linked lists
US8782327B1 (en) 2010-05-11 2014-07-15 Western Digital Technologies, Inc. System and method for managing execution of internal commands and host commands in a solid-state memory
US9026716B2 (en) 2010-05-12 2015-05-05 Western Digital Technologies, Inc. System and method for managing garbage collection in solid-state memory
US8341339B1 (en) 2010-06-14 2012-12-25 Western Digital Technologies, Inc. Hybrid drive garbage collecting a non-volatile semiconductor memory by migrating valid data to a disk
US8612669B1 (en) 2010-06-28 2013-12-17 Western Digital Technologies, Inc. System and method for performing data retention in solid-state memory using copy commands and validity and usage data
US8447920B1 (en) 2010-06-29 2013-05-21 Western Digital Technologies, Inc. System and method for managing data access in non-volatile memory
US8521972B1 (en) 2010-06-30 2013-08-27 Western Digital Technologies, Inc. System and method for optimizing garbage collection in data storage
US8639872B1 (en) 2010-08-13 2014-01-28 Western Digital Technologies, Inc. Hybrid drive comprising write cache spanning non-volatile semiconductor memory and disk
US8341500B2 (en) 2010-08-31 2012-12-25 Apple Inc. Detecting corrupted data for a system having non-volatile memory
US8775720B1 (en) 2010-08-31 2014-07-08 Western Digital Technologies, Inc. Hybrid drive balancing execution times for non-volatile semiconductor memory and disk
US8638602B1 (en) 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
US8769190B1 (en) 2010-09-15 2014-07-01 Western Digital Technologies, Inc. System and method for reducing contentions in solid-state memory access
US8788779B1 (en) 2010-09-17 2014-07-22 Western Digital Technologies, Inc. Non-volatile storage subsystem with energy-based performance throttling
US8612804B1 (en) 2010-09-30 2013-12-17 Western Digital Technologies, Inc. System and method for improving wear-leveling performance in solid-state memory
JP2012123856A (ja) * 2010-12-06 2012-06-28 Toshiba Corp 不揮発性半導体記憶装置
US8601313B1 (en) 2010-12-13 2013-12-03 Western Digital Technologies, Inc. System and method for a data reliability scheme in a solid state memory
US8615681B2 (en) 2010-12-14 2013-12-24 Western Digital Technologies, Inc. System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss
US8601311B2 (en) 2010-12-14 2013-12-03 Western Digital Technologies, Inc. System and method for using over-provisioned data capacity to maintain a data redundancy scheme in a solid state memory
US8458435B1 (en) 2010-12-20 2013-06-04 Western Digital Technologies, Inc. Sequential write thread detection
US8392635B2 (en) 2010-12-22 2013-03-05 Western Digital Technologies, Inc. Selectively enabling a host transfer interrupt
US8683113B2 (en) 2011-02-04 2014-03-25 Western Digital Technologies, Inc. Concurrently searching multiple devices of a non-volatile semiconductor memory
JP2012164072A (ja) * 2011-02-04 2012-08-30 Toshiba Corp メモリコントローラ
US8700950B1 (en) 2011-02-11 2014-04-15 Western Digital Technologies, Inc. System and method for data error recovery in a solid state subsystem
US8595597B2 (en) * 2011-03-03 2013-11-26 Intel Corporation Adjustable programming speed for NAND memory devices
US8700951B1 (en) 2011-03-09 2014-04-15 Western Digital Technologies, Inc. System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata
US8769232B2 (en) 2011-04-06 2014-07-01 Western Digital Technologies, Inc. Non-volatile semiconductor memory module enabling out of order host command chunk media access
US8862804B2 (en) 2011-04-29 2014-10-14 Western Digital Technologies, Inc. System and method for improved parity determination within a data redundancy scheme in a solid state memory
US8751728B1 (en) 2011-04-29 2014-06-10 Western Digital Technologies, Inc. Storage system bus transfer optimization
US9021178B2 (en) 2011-05-02 2015-04-28 Western Digital Technologies, Inc. High performance path for command processing
US8639992B2 (en) * 2011-05-16 2014-01-28 GlobalFoundries, Inc. Soft error rate detector
US8503237B1 (en) 2011-05-18 2013-08-06 Western Digital Technologies, Inc. System and method for data recovery in a solid state storage device
US8793429B1 (en) 2011-06-03 2014-07-29 Western Digital Technologies, Inc. Solid-state drive with reduced power up time
US8719531B2 (en) 2011-06-14 2014-05-06 Western Digital Technologies, Inc. System and method for performing data retention that incorporates environmental conditions
US8423722B1 (en) 2011-08-26 2013-04-16 Western Digital Technologies, Inc. System and method for high performance command processing in solid state drives
US8700834B2 (en) 2011-09-06 2014-04-15 Western Digital Technologies, Inc. Systems and methods for an enhanced controller architecture in data storage systems
US8707104B1 (en) 2011-09-06 2014-04-22 Western Digital Technologies, Inc. Systems and methods for error injection in data storage systems
US8713357B1 (en) 2011-09-06 2014-04-29 Western Digital Technologies, Inc. Systems and methods for detailed error reporting in data storage systems
JP2013089082A (ja) * 2011-10-19 2013-05-13 Toshiba Corp メモリコントローラ、半導体記憶システムおよびメモリ制御方法
US8977803B2 (en) 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Disk drive data caching using a multi-tiered memory
US8724422B1 (en) 2012-02-29 2014-05-13 Western Digital Technologies, Inc. System and method for charging back-up charge storage element for data storage device using spindle phase switching elements
US9003224B2 (en) 2012-04-25 2015-04-07 Western Digital Technologies, Inc. Managing unreliable memory in data storage systems
US8788778B1 (en) 2012-06-04 2014-07-22 Western Digital Technologies, Inc. Garbage collection based on the inactivity level of stored data
US8966343B2 (en) 2012-08-21 2015-02-24 Western Digital Technologies, Inc. Solid-state drive retention monitor using reference blocks
US8788880B1 (en) 2012-08-22 2014-07-22 Western Digital Technologies, Inc. Efficient retry mechanism for solid-state memory failures
US9268682B2 (en) 2012-10-05 2016-02-23 Skyera, Llc Methods, devices and systems for physical-to-logical mapping in solid state drives
US8972826B2 (en) 2012-10-24 2015-03-03 Western Digital Technologies, Inc. Adaptive error correction codes for data storage systems
US9177638B2 (en) 2012-11-13 2015-11-03 Western Digital Technologies, Inc. Methods and devices for avoiding lower page corruption in data storage devices
US8954694B2 (en) 2012-11-15 2015-02-10 Western Digital Technologies, Inc. Methods, data storage devices and systems for fragmented firmware table rebuild in a solid state drive
US9021339B2 (en) 2012-11-29 2015-04-28 Western Digital Technologies, Inc. Data reliability schemes for data storage systems
US9059736B2 (en) 2012-12-03 2015-06-16 Western Digital Technologies, Inc. Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme
US9032271B2 (en) 2012-12-07 2015-05-12 Western Digital Technologies, Inc. System and method for lower page data recovery in a solid state drive
US20140223255A1 (en) 2012-12-18 2014-08-07 Western Digital Technologies, Inc. Decoder having early decoding termination detection
US9430376B2 (en) 2012-12-26 2016-08-30 Western Digital Technologies, Inc. Priority-based garbage collection for data storage systems
TWI508082B (zh) * 2013-09-30 2015-11-11 Phison Electronics Corp 解碼方法、記憶體儲存裝置與記憶體控制電路單元
KR102149668B1 (ko) * 2014-04-22 2020-08-31 삼성전자주식회사 비휘발성 메모리 장치의 데이터 디코딩 방법
US9329935B2 (en) * 2014-05-19 2016-05-03 Seagate Technology Llc Method to dynamically update LLRs in an SSD drive and/or controller

Also Published As

Publication number Publication date
EP2929441A4 (en) 2016-08-31
KR101882065B1 (ko) 2018-07-25
HK1215083A1 (zh) 2016-08-12
US9032271B2 (en) 2015-05-12
KR20180085065A (ko) 2018-07-25
US9952939B1 (en) 2018-04-24
KR20150095741A (ko) 2015-08-21
JP2016501413A (ja) 2016-01-18
CN104919434B (zh) 2018-11-06
EP2929441A1 (en) 2015-10-14
US20140164870A1 (en) 2014-06-12
KR101970450B1 (ko) 2019-04-18
JP2017073151A (ja) 2017-04-13
WO2014088682A1 (en) 2014-06-12
CN104919434A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
JP6312698B2 (ja) ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法
US9159441B2 (en) Method of operating memory device assuring reliability and memory system
US9003224B2 (en) Managing unreliable memory in data storage systems
US9740425B2 (en) Tag-based wear leveling for a data storage device
US10026483B1 (en) Program temperature aware data scrub
US9837146B2 (en) Memory system temperature management
US11194655B2 (en) Storage controller and storage device including the same
US10762967B2 (en) Recovering from failure in programming a nonvolatile memory
US9691485B1 (en) Storage system and method for marginal write-abort detection using a memory parameter change
JP2016506590A (ja) データストレージシステムのための対数尤度比及び一括対数尤度比生成
US9865360B2 (en) Burn-in memory testing
US20160078966A1 (en) Method of performing wear management in non-volatile memory devices
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
US11036582B2 (en) Uncorrectable error correction code (UECC) recovery time improvement
CN113448765A (zh) 具有对存储元件的写入故障保护的非易失性存储器阵列
WO2017119995A2 (en) Fast bulk secure erase at the device level
US20150161001A1 (en) Misprogramming prevention in solid-state memory
KR20140104829A (ko) 멀티 레벨 셀 비휘발성 메모리 시스템
US12073904B2 (en) Storage controller including parity management module, storage device including the same, and operating method of storage device
US20130332644A1 (en) Method of initializing a non-volatile memory system
KR102292167B1 (ko) 배드 블록 관리 방법 및 메모리 시스템
US9595353B2 (en) Resistance-based memory with auxiliary redundancy information
US20240071528A1 (en) Managing defective blocks during multi-plane programming operations in memory devices
US12062394B2 (en) Performing data integrity checks to identify defective wordlines
US20230141554A1 (en) Memory device, memory system, and method of operating the memory system

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161117

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170807

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180320

R150 Certificate of patent or registration of utility model

Ref document number: 6312698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631