JP5473264B2 - 変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法 - Google Patents

Description

本発明は、電子工学分野に関し、さらに詳細には、不揮発性メモリにおけるマルチレベルセル及び不揮発性メモリにおけるマルチレベルセルの動作方法に関する。

多重プログラムされた状態を支援するＥＥＰＲＯＭセルは、一般にマルチレベルセル（ＭＬＣ）と呼ばれる。図１に示すように、消去状態及び相違する三つのプログラム状態を支援するマルチレベルセルは、１セルあたり２データビットを格納するように動作する。１セルあたり２データビットを有するマルチレベルセルのかかる側面と他の側面は、１９９８年８月に、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ-Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、Ｖｏｌ．３３、Ｎｏ．８、ｐｐ．１１２８-１２３８に、「高速プログラミングマルチレベルＮＡＮＤフラッシュメモリに対するマルチページセル構造（Ａ Ｍｕｌｔｉｐａｇｅ Ｃｅｌｌ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ Ｈｉｇｈ-Ｓｐｅｅｄ Ｐｒｏｇｒａｍｍｉｎｇ Ｍｕｌｔｉｌｅｖｅｌ ＮＡＮＤ Ｆｌａｓｈ Ｍｅｍｏｒｉｅｓ）」という名称で、竹内などにより提出された論文に開示されている。同出願人に付与された特許文献１及び特許文献２にも、ＮＡＮＤ型構成で配列されたマルチレベルＥＥＰＲＯＭセルが開示されており、上記の開示は以下に引用される。

図１に示すように、前記マルチレベルセルによって支援される互いに異なる状態は、同図に示すように、互いに異なるしきい値電圧を用いて読み出されることができる。例えば、前記セルが状態１にプログラムされると、Ｖ_１とＶ_２との間のしきい値電圧を印加することにより、理想的に前記マルチレベルセルを活性化できる。そして、他の状態は前記互いに異なるしきい値電圧を用いて第１状態と区別され得る。

図２に示すように、マルチレベルセルの使用時に発生する問題点の一つは、前記マルチレベルセルが情報（４ビットマルチレベルセルのように）のより多くのビットを格納するために用いられることによって、より小さいマージンが前記互いに異なる状態の間を区別するために用いられる前記しきい値電圧に対して使われるように、前記互いに異なる状態の間に異なるように存在することもできるマージンが減少し得ることである。そして、いくつかの（カップリング及びリークなどのような）外部因子は前記状態に対する前記しきい値電圧の分布をさらに増加させることもある。図２に示すように、互いに異なる状態においてセルを活性化する前記しきい値電圧の分布は、陰影で表示された領域が示すようにオーバラップできる。前記互いに異なる状態に対するしきい値電圧のオーバラップは、読み出しの時エラーを発生させる。
米国特許番号５８６２０７４号 米国特許番号５７６８１８８号

本発明は、上述の問題点に鑑みてなされたもので、その目的は、マルチレベルセルにアクセスするために用いられる読み出し電圧を変更することで、直接隣接する状態を格納するマルチレベルセルが誤活性化される可能性を減少させることができる不揮発性メモリ装置及びシステム、並びにそれの動作方法を提供することにある。

本発明による実施の形態は、変更された読み出し電圧を使用するマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法を提供できる。本実施の形態によれば、マルチレベル不揮発性メモリ装置の動作方法は、前記装置に格納され、読み出し電圧に関連したデータをアクセスするステップと、前記マルチレベル不揮発性メモリ装置に対する読み出し動作に応じて多数のマルチレベル不揮発性メモリセルに印加された前記読み出し電圧を変更して前記セルによって格納された状態の間を区別するステップを含むことができる。

本発明の他の実施の形態において、マルチレベル不揮発性メモリ装置の動作方法は、読み出し動作を受信してワードラインに関連したデータを多数のマルチレベル不揮発性メモリセルから読み出すステップを含むことができる。一定範囲の予備読み出し電圧は、第１状態の上部読み出し電圧限度と前記第１状態に直接接する第２状態の下部読み出し電圧限度の間のワードラインに印加される。前記第１及び第２状態を区別するための読み出し電圧を提供するように、前記予備読み出し電圧のうち、どの電圧が最小数のマルチレベル不揮発性メモリセルを活性化するかについての判別が行われる。前記読み出し電圧は前記読み出し動作を実行させるように前記多数のマルチレベル不揮発性メモリセルを読み出すための前記ワードラインに印加される。

本発明によれば、マルチレベルセルにアクセスするために用いられる読み出し電圧を変更することで、直接隣接する状態を格納するマルチレベルセルが誤活性化される可能性を減少させることができる。

本発明は、添付された図面を参照して以下でより詳細に説明され、ここで本発明の実施の形態は、例示方法によって説明される。しかしながら、本発明は、多くの互いに異なる形態で具現されうるものであって、以下に説明された例示の実施の形態に限定されるものと解釈されてはならない。むしろ、このような例示実施の形態が提供されるから、本開示が充分かつ完全になり、それにより当業者に本発明の技術範囲を十分に伝達することになる。

一つの要素が他の要素「に接続する（ｃｏｎｎｅｃｔｅｄ ｔｏ）」、「に結合される（ｃｏｕｐｌｅｄ ｔｏ）」、又は「に応答する（ｒｅｓｐｏｎｓｉｖｅ ｔｏ）」（及び／又はその変形）と言及されるとき、それは、他の要素に直接接続されるか、結合されるか、又は応答できるか、又は介入する要素が存在できるものと理解されうる。反対に、一つの要素が他の要素「に直接接続する（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」、「に直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」、又は「に直接応答する（ｄｉｒｅｃｔｌｙ ｒｅｓｐｏｎｓｉｖｅ ｔｏ）」（及び／又はその変形）と言及されるとき、介入要素は存在しない。類似符号は、全体類似要素として言及する。ここで使用されたように、用語「及び／又は」は、関連リスト項目の一つ以上のうち、何れかの組み合わせ及びすべての組み合わせを含み、「／」と短縮できる。

第１、第２、第３などという用語が多様な要素、成分、領域、層及び／又は区画を説明するためにここで使用されるとしても、このような要素、成分、領域、層及び／又は区画は、このような用語により限定されてはならない。このような用語は一つの要素、成分、領域、層又は区画と異なる領域、層又は区画を区別するために使用されるだけである。したがって、以下で論議された第１要素、成分、領域、層又は区画は、本発明の思想を逸脱しない範囲内で、第２要素、成分、領域、層又は区画と言及されることができる。

ここで使用された用語は、特別な実施の形態を説明するためのものであって、本発明を限定するものではない。ここに使用された通りに、文脈が明確に異なったものを表さない限り、単数の形態「ａ」、「ａｎ」及び「ｔｈｅ」は、また複数の形態を含むように意図されたものである。用語「含む」及び／又は「含んでいる」（及び／又はその変形）が本明細書に使用されるとき、この用語は、言及された特徴、整数、ステップ、動作、要素、及び／又は成分の存在を規定するものであり、しかしながら、この用語が一つ以上の他の特徴、整数、ステップ、動作、要素、成分、及び／又はグループの存在や追加を排除しないものとさらに理解されうるであろう。反対に、用語「構成される」（及び／又はその変形）が本明細書に使用されるとき、この用語は、言及された特徴、整数、ステップ、動作、要素、及び／又は成分の数を規定し、そして追加的な特徴、整数、ステップ、動作、要素、及び／又は成分を排除する。

その反対が特定されないと、ここに使用されたすべての用語（技術的及び科学的用語を含む）は、本発明が属する当業者により通常理解されるものと同じ意味を有する通常使用される辞書で特定される用語のような用語は、関連技術と本出願の文脈でのそれらの意味と一致する意味を有するものと解析されなければならず、そしてここでそのように明確に特定されないと、理想化されるか、又は過度に形式的な意味に解析されてはならない。

以下、さらに詳細に説明されるように、本発明による実施の形態は、マルチレベルセルによって格納された状態の間を区別するために用いられる好ましい電圧レベルを判別するように増分（ｉｎｃｒｅｍｅｎｔａｌ）読み出し電圧の印加に基づき変更される読み出し電圧を用いてアクセスされる前記マルチレベルセルを含む不揮発性メモリ装置を提供することができる。例えば、本発明の実施の形態において、前記マルチレベルセルは１６つの互いに異なる状態（即ち、４ビットのデータ）を格納するために使用されることができる。

本発明者によって評価されるように、前記マルチレベルセルが多数の状態を格納するために用いられる時、前記互いに異なる状態に対するしきい値電圧の分布は、比較的少ない状態が前記マルチレベルセルに格納される時と比較されて増加できる。よって、例えば、第４状態を格納するために用いられるマルチレベルセルが前記第４状態用しきい値電圧の非常に小さい範囲内に通常的に属するしきい値電圧に応じて活性化されるように、前記互いに異なる状態（特に、互いに直接隣接する前記状態）に関連した前記しきい値電圧の分布は互いにオーバラップする虞がある。これを解決しなければ、このような現象は、読み出し動作の間エラーを引き起こす可能性がある。従って、本発明によって評価されるように、前記マルチレベルセルにアクセスするために用いられる前記読み出し電圧を変更することは、直接隣接する状態を格納するマルチレベルセルが誤活性化される可能性を減少させることもできる。

本発明の実施の形態による前記マルチレベルセルに印加された前記読み出し電圧は、前記マルチレベル不揮発性メモリ装置に提供される各読み出し動作に応じて変更される。例えば、本発明の実施の形態において、前記不揮発性メモリ装置は要求されたデータを提供する前に、前記状態の間を判別するために用いられる前記読み出し電圧を判別することができる。

本発明のまた他の実施の形態において、状態の間を判別するように前記マルチレベルセルにアクセスするために用いられる前記読み出し電圧は、一定範囲の予備読み出し電圧を前記セルに関連した前記ワードラインに印加することで、提供されることができる。前記予備読み出し電圧は前記マルチレベルセルによって格納される第１状態（即ち、下部しきい値電圧に関連した状態）に対する上部読み出し電圧限度から前記第１状態に直接隣接する第２状態（即ち、前記第１状態に関連した前記しきい値電圧より直接的にもっと大きい関連しきい値電圧を有する状態）に対する下部読み出し電圧限度までの範囲に属することができる。

前記範囲の予備読み出し電圧が印加される間、読み出し電圧調整回路は前記予備読み出し電圧のうち、どれが最小数の前記マルチレベルセルを活性化したかを判別できる。最小数の前記マルチレベルセルの活性化に関連した前記読み出し電圧は、前記第１及び第２状態の間を判別するための読み出し電圧として使用され得る。そして、前記読み出し電圧調整回路は、前記読み出し動作に応じて前記格納された読み出し電圧を前記マルチレベルセルアレイに印加するために利用される高電圧発生器回路に前記判別された読み出し電圧を格納できる。

そして、前述のように、前記読み出し電圧調整回路は、後続読み出し動作の間に前記高電圧発生器回路によって格納された前記読み出し電圧を変更できる。従って、読み出し動作に応じて前記読み出し電圧を変更することは、特別な状態を格納するセルだけが前記読み出し動作に応じて活性化される可能性を増加させる連続的に同調する読み出し電圧を提供できる。

本発明のまた他の実施の形態において、如何に多くの前記マルチレベルセルが直接進行する読み出しと異なるデータを生成するか（即ち、如何に多くのビットがトグルされた前記マルチレベルセルによって生成されるか）を判別する時、前記読み出し電圧調整回路は各々の前記増分予備読み出し電圧を用いて前記マルチレベルセルにアクセスすることで、前記予備電圧範囲内で活性化されるマルチレベルセルの最小数を判別できる。各々の前記期間の間トグルされたビットの数は、前記読み出し電圧のうちどれが最小数の活性化されたマルチレベルセルを生成したかを判別するために比較され得る。

本発明のまた他の実施の形態において、前記読み出し電圧調整回路は、前記増分した予備読み出し電圧を用いてアクセスして、如何に多くの前記マルチレベルセルが各増分のために活性されたかを検査することで、最小数の活性化されたマルチレベルセルを判別することができる。また、前記読み出し電圧調整回路は、前記増分電圧のうち、どれが最少のマルチレベルセルを活性化したかを判別することができる。最少の活性化されたマルチレベルセルに関連した前記予備読み出し電圧は、後続読み出し動作のための読み出し電圧を提供するために用いられることができる。

図３は、本発明の実施の形態によるマルチレベルセル不揮発性メモリ装置１００の概略的に示す図である。不揮発性メモリ装置１００は、複数のマルチレベルセルが行１１１、１１２、…、１１３に配列されたマルチレベルセルアレイを含む。マルチレベルセルの各行は、行デコーダ（又は、Ｘ−デコーダ回路）１７０によって駆動される各々のワードラインに連結される。

行デコーダ回路１７０は、高電圧発生器回路１６０から提供される制御電圧に応じて各行１１１-１１３内のマルチレベルセルの活性化を制御できる。特に、高電圧発生器回路１６０は検証電圧Ｖｖｅｒｉｆｙ、読み出し電圧Ｖｒｅａｄ及びプログラム電圧Ｖｐｒｏｇｒａｍなどを提供できる。高電圧発生器回路１６０は、メモリ装置１００の外部から提供される信号に応じて作動する命令レジスタ及び制御ロジック回路１５０からの制御信号に応じて行デコーダ回路１７０を制御できる。

マルチレベルセルアレイ１１０は、高電圧発生器回路１６０からの制御信号に応じてマルチレベルセルの行１１１-１１３からアクセスされるデータを格納するページバッファ回路１２０に連結されている。ページバッファ回路１２０に格納されたデータは、ページバッファ回路１２０から選択されたデータを読み出し電圧調整回路１４０に提供する列ゲート回路（又は、Ｙ−ゲート）１３０に提供される。

読み出し電圧調整回路１４０は、読み出し動作に応じてマルチレベルセルアレイ１１０のマルチレベルセルに印加される読み出し電圧を修正してマルチレベルセルによって格納される状態を区別する。特に、読み出し電圧調整回路１４０は、読み出し電圧を高電圧発生器回路１６０に提供して高電圧発生器回路１６０によってマルチレベルセルアレイ１１０のマルチレベルセルに印加される読み出し電圧を修正する。

さらに、読み出し電圧調整回路１４０は、行アドレスを列デコーダ回路１７０に提供して、マルチレベルセルのどの行１１１-１１３にアクセスするかを高電圧発生器回路１６０を用いて選択する。結果として、読み出し電圧を用いてアクセスされるデータが選択されたマルチレベルセルの行１１１-１１３によって提供される時、データはページバッファ回路１２０に提供される。即ち、ページバッファ回路１２０はデータを列ゲート回路１３０に提供し、列ゲート回路１３０は読み出し電圧調整回路１４０からの列アドレスの制御下で選択されたデータを提供する。読み出し電圧調整回路１４０は、読み出し電圧を用いてマルチレベルセルのアクセスされた行１１１-１１３から提供されたデータを検査し、エラーの発生可能性を減少させることができるかどうかを判別する。

また、読み出し電圧調整回路１４０は動作中に繰り返して高電圧発生器回路１６０から提供される読み出し電圧を増加させ、アクセスされたマルチレベルセルの行１１１-１１３からのデータを検査してどの特定電圧が最少のマルチレベルセルを活性化するかを判別する。読み出し電圧調整回路１４０がどの読み出し電圧が最少のマルチレベルセルを活性化するかを判別すると、対応する読み出し電圧は高電圧発生器回路１６０内のレジスタ１６１に格納されて読み出し動作に応じてマルチレベルセルにアクセスするために用いられる。

レジスタ１６１に格納された読み出し電圧は、本発明の実施の形態による読み出し電圧調整回路１４０によって周期的にアップデートされる。本発明の他の実施の形態によれば、読み出し電圧調整回路１４０は不揮発性メモリ装置１００に提供されたそれぞれの読み出し動作に応じてマルチレベルセルにアクセスするために用いられる読み出し電圧を修正できる。

図４は、理想的な状況及び本発明の発明者によって提案されたマルチレベルセルがリーク電流及びカップリングなどの影響を受けてオーバーラップするしきい値電圧を発生する状況に対して、マルチレベルセルによって格納された各々の状態に対応するしきい値電圧の分布を概略的に示す図である。特に、分布１１、２１、及び３１は各々の状態ＳＴ１〜ＳＴ３を格納するマルチレベルセルに関連したしきい値電圧の理想的な分布を示す。

分布１０、２０、及び３０はマルチレベルセルがさらに多くの状態を格納する時、各々の状態ＳＴ１〜ＳＴ３に対する増加されたしきい値電圧の分布を示す。図４に示すように、状態ＳＴ１に関連したしきい値電圧分布１０の上部領域は状態ＳＴ２に関連したしきい値電圧の下部領域と重なる。また、状態ＳＴ２に関連したしきい値電圧分布２０の上部領域は状態ＳＴ３に関連したしきい値電圧分布３０の下部領域と重なる。本発明の実施の形態によれば、読み出し電圧Ｖｒｄ１はマルチレベルセルに印加されて状態ＳＴ１、ＳＴ２を格納するマルチレベルセルを区別する。

本発明の発明者が提案するように、読み出し電圧Ｖｒｄ１は状態ＳＴ１、ＳＴ２に関連したしきい値電圧１０、２０の分布内で重なる部分の交差領域に位置する。また、読み出し電圧Ｖｒｄ１を状態ＳＴ１に関連したしきい値電圧から状態ＳＴ２に関連したしきい値電圧に増加させる時、読み出し電圧Ｖｒｄ１は最少のマルチレベルセルを活性化する。

また、読み出し電圧Ｖｒｄ２はマルチレベルセルにアクセスするために使われ、状態ＳＴ１、ＳＴ２を格納するマルチレベルセルを区別する。図４に示すように、読み出し電圧Ｖｒｄ２は各々の状態ＳＴ２、ＳＴ３に関連したしきい値電圧分布２０、３０の交差地点に位置する。読み出し電圧Ｖｒｄ１を参照して説明したように、状態ＳＴ２に関連した読み出し電圧を漸次増加させ、状態ＳＴ３に関連した読み出し電圧の方に進行して、読み出し電圧Ｖｒｄ２を判別することができる。従って、読み出し電圧Ｖｒｄ２は上述の範囲内で読み出し電圧を増加させる時、最少のマルチレベルセルを活性化することができる。

また、読み出し電圧Ｖｒｄ１及びＶｒｄ２は高電圧発生器回路１６０に格納されることができ、読み出し動作の間アドレシングによって選択されたマルチレベルセルの選択された行に印加され得る。さらに、このような読み出し電圧Ｖｒｄ１及びＶｒｄ２は、状態ＳＴ１〜ＳＴ３を区別するために使用されることができる。また、レジスタ１６１は、複数の読み出し電圧を格納することができ、各々の読み出し電圧は特定状態を区別できるように対応される。

図５は、本発明の実施の形態による状態ＳＴ１、ＳＴ２に関連したしきい値電圧の分布、及びどの予備読み出し電圧が直接隣接する状態ＳＴ１、ＳＴ２の間で最少のマルチレベルセルを活性化するかを判別する読み出し電圧調整回路１４０によって印加された増分予備読み出し電圧を概略的に示す図である。

特に、分布２００、２１０は状態ＳＴ１、ＳＴ２に関連したしきい値電圧の理想的な分布を示す。また、分布２０５、２１５はマルチレベルセルがプログラムされた後、各々の状態ＳＴ１、ＳＴ２に関連したしきい値電圧の拡張された分布を示す。図５に示すように、電圧Ｖｖｅｒｉｆｙ１は状態ＳＴ１に関する検証電圧であって、電圧Ｖｖｅｒｉｆｙ２は状態ST２に関する検証電圧である。本発明による実施の形態において、電圧Ｖｖｅｒｉｆｙ１、Ｖｖｅｒｉｆｙ２の印加は、単に状態１を格納するマルチレベルセルのみを活性化させる。しかし、マルチレベルセルに対するしきい値電圧の分布が状態ＳＴ１、ＳＴ２各々に対する分布２０５、２１５によって示すことができる本発明の実施の形態によれば、状態ＳＴ２を格納する一部分のマルチレベルセルは電圧Ｖｖｅｒｉｆｙ２より低い読み出し電圧によって活性化される。

従って、読み出し電圧調整回路１４０は、第１状態ＳＴ１に対する上部読み出し電圧限度（即ち、図５のＶ０）と第２状態ＳＴ２に対する下部読み出し電圧限度（即ち、図５のＶ１０）との間の予備読み出し電圧を選択されたワードラインに印加する。各々の増分予備読み出し電圧を印加する時、読み出し電圧調整回路１４０は予備読み出し電圧に応じて活性化されたマルチレベルセルの個数をモニターできる。ここで、予備読み出し電圧の範囲は、第１状態ＳＴ１に対する上部読み出し電圧限度Ｖ０と第２状態ＳＴ２に対する下部読み出し電圧限度Ｖ１０に限られない。

また図５を参照すれば、読み出し電圧調整回路１４０はＶ０から始まる予備読み出し電圧を印加し、それに応じて活性化されるマルチレベルセルの個数を判別する。即ち、読み出し電圧調整回路１４０は、繰り返して予備読み出し電圧を増加させてマルチレベルセルに提供し、各々の領域（丸１）〜（丸１０）で活性化されるマルチレベルセルの個数を判別する。図５に示す本発明の実施の形態によれば、Ｖ４とＶ５との間の読み出し電圧は最少のマルチレベルセルを活性化する。従って、かかる実施の形態で、読み出し電圧調整回路１４０は、Ｖ４とＶ５との間の電圧を選択して、読み出し動作に応じて高電圧発生器回路１６０に含まれたレジスタ１６１内で読み出し電圧として使用する。

図６は、図３に示す高電圧発生器回路１６０、マルチレベルセルアレイ１１０、及び本発明の実施の形態による読み出し電圧調整回路１４０の動作を説明するフローチャートである。図６によれば、予備電圧範囲内にある初期予備読み出し電圧を高電圧発生器回路１６０を介して印加することで、読み出し電圧調整回路１４０が動作を始める（ブロック６０５）。

予備電圧範囲及び各々の判別のために予備電圧を増加させる増分は、不揮発性メモリ装置１００に格納されることができ、装置の製造中に提供され得る。例えば、本発明の実施の形態において、初期値（即ち、図５に示す第１状態に対する上部読み出し電圧限度及び図５の第２状態ＳＴ２に対する下部読み出し電圧限度）は不揮発性メモリ装置１００に格納される。また、各々の電圧はマルチレベルセルによって格納され得る各々の状態に対応することができる。特に、上部読み出し電圧限度及び下部読み出し電圧限度は、直接隣接する状態の各対に対して異なる値を有する。例えば、直接的に隣接する増加された状態Ｓ３、Ｓ４は、第３状態に対する上部読み出し電圧限度及び第４状態に対する下部読み出し電圧限度と各々対応する。

読み出し電圧調整回路１４０は予備読み出し電圧をマルチレベルセルに印加し、予備読み出し電圧は特別な状態に関連したしきい値電圧の分布によってマルチレベルセルの個数を活性化することができる（ブロック６１０）。そして、読み出し電圧調整回路１４０は、予備読み出し電圧の印加に応じて活性化されるマルチレベルセルの個数を判別する（ブロック６１５）。

読み出し電圧調整回路１４０が、現在の予備読み出し電圧が予備電圧範囲内で最後の予備読み出し電圧でないと判別したら（ブロック６２０）、読み出し電圧調整回路１４０は予備電圧範囲内の予備電圧を次の電圧に増加させる（ブロック６２５）。従って、動作はブロック６１０に再び戻って進行される。

しかし、もし読み出し電圧調整回路１４０が予備読み出し電圧内における現在予備読み出し電圧が最後の読み出し電圧であると判別したら（ブロック６２０）、読み出し電圧調整回路１４０は予備読み出し電圧範囲内でどの予備電圧が最少のマルチレベルセルを活性化するかを判別する（ブロック６３０）。例えば、図５に示すように、Ｖ４からＶ５までの増加が最少のマルチレベルセルを範囲内で活性化する。従って、本発明の実施の形態によれば、前記テストによる予備電圧範囲によって分離された二つの特別な状態を区別するために高電圧発生器回路１６０により印加される読み出し電圧はＶ３とＶ５の間にある。本発明の実施の形態によれば、読み出し電圧はＶ４とＶ５の間の中間値を選ぶことで、範囲内で判別され得る。しかし、読み出し電圧としてＶ４とＶ５の間の任意の値を選択する他の様々な方法が使用されることができる。

予備読み出し動作によって高電圧発生器回路１６０によって使われる読み出し電圧を判別した後、読み出し電圧調整回路１４０は選択された読み出し電圧を高電圧発生器回路１６０内に含まれるレジスタ１６１に格納する（ブロック６３５）。

図７は、本発明の実施の形態による予備電圧範囲の一回増分内で、活性化されたマルチレベルセルの個数を判別する読み出し電圧調整回路１４０の動作を説明するフローチャートである。特に、読み出し電圧調整回路１４０は、第１読み出し電圧を用いてマルチレベルセルを読み出し、第１データをマルチレベルセルから提供する（ブロック７０５）。第１予備読み出し電圧は、予備電圧範囲内で第２予備読み出し電圧を提供するために増加する（ブロック７１０）。

読み出し電圧調整回路１４０は、増加した予備読み出し電圧（即ち、第２読み出し電圧）を使用してマルチレベルセルを読み出し、マルチレベルセルからの第２データを提供する（ブロック７１５）。読み出し電圧調整回路１４０は、前記ブロック７１０、７１５で言及された第１及び第２データの間でトグルされるビットの個数をマルチレベルセルから判別する（ブロック７２０）。従って、図７における動作は、読み出し電圧調整回路１４０がどのように、図６を参照して説明されたように、予備電圧範囲内で活性化されるマルチレベルセルの個数を判別するかを説明する。

図８は、本発明の実施の形態による予備電圧範囲の一回増分内で活性化されたマルチレベルセルの個数を判別するために使用される読み出し電圧調整回路１４０の動作を説明するフローチャートである。図８を参照すると、読み出し電圧調整回路１４０は、第１予備読み出し電圧を用いてマルチレベルセルを読み出して第１データを提供し（ブロック８０５）、そして第１予備読み出し電圧が増加されて第２予備読み出し電圧を提供する（ブロック８１０）。次に、読み出し電圧調整回路１４０は、第２予備読み出し電圧を用いてマルチレベルセルを読み出す（ブロック８２０）。

読み出し電圧調整回路１４０は、第１及び第２データの間で活性化されたデータビットの個数を判別して、第１及び第２予備読み出し電圧の間で活性化されたマルチレベルセルの個数を提供する（ブロック８２５）。従って、本発明の実施の形態では、図８における動作が読み出し電圧調整回路１４０により使用され、図５を参照して説明された予備電圧範囲の一回増分内で活性化されるマルチレベルセルの個数を判別する。

図７及び図８で説明された動作は、読み出し電圧調整回路１４０により使用され、図５に示すＶ０−Ｖ１０のそれぞれの予備電圧範囲で活性化されたマルチレベルセルの個数を判別する。さらに、読み出し電圧調整回路１４０はそれぞれの増分内で活性化されたマルチレベルセルの個数を比較して、本発明の実施の形態による活性化された最少のマルチレベルセルの個数となる全体的な予備読み出し電圧を判別する。

図９は、本発明の実施の形態における個別的な論理ページによってマルチレベルセルにより格納された他の状態に関連したしきい値電圧の分布を概略的に示す。特に、図９に示す状態は第１〜第４論理ページであり、それぞれのページはマルチレベルセルにより格納されたデータビットを示す。例えば、図９に示す第１〜第４ページは、それぞれのマルチレベルセルごとに総１６個の状態（即ち、４ビットの格納）を示すことができる。

なお、それぞれのページに格納されているそれぞれのビットは、他のページから個別的にアクセスされる。例えば、図３に示すマルチレベルセルアレイ１１０に与えられた読み出し動作は、マルチレベルセルに対して四つの分離されたアクセスとして行われる。例えば、第１ページ（即ち、ＬＳＢ）が一番目にアクセスされ、第２、第３及び第４ページが連続してアクセスされる。さらに、それぞれのページは、図３乃至図８を参照して説明したように、判別された読み出し電圧を用いてアクセスされる。特に、それぞれのページにおけるそれぞれの直接隣接する状態の間の読み出し電圧は、読み出し電圧調整回路１４０により判別されて、相対的に高い密度のデータ（即ち、１６個の状態）を格納するためにマルチレベルセルが使用されるとき発生するエラー確率が減少する。従って、読み出し電圧調整回路１４０及びレジスタ１６１はそれぞれの読み出し電圧（第２ページのためのＶｒｄ２０−Ｖｒｄ２２、第３ページのためのＶｒｄ３０−Ｖｒｄ３６、及び第４ページのためのＶｒｄ４０−Ｖｒｄ４１４）を格納することができる。

図１０は、本発明の実施の形態において、マルチレベルセルに格納されたデータにアクセスし、マルチレベルセルにより格納されたそれぞれの直接隣接する読み出し電圧を判別するための読み出し電圧調整回路１４０の動作を説明するフローチャートである。図１０を参照すると、動作は、マルチレベルセルの第１ページから始まる（ブロック１００５）。そして、プログラムデータはマルチレベルセル内の現在ページにプログラムされ（ブロック１０１０）、現在のページ内の動作は、現在ページ内にある第１状態から始まる（ブロック１０１５）。動作は、現在状態に対する予備読み出し電圧範囲内で第１予備読み出し電圧から始まる（ブロック１０２０）。

読み出し電圧調整回路１４０は、現在予備電圧範囲内で活性化されたマルチレベルセルの個数を判別する（ブロック１０２５）。もし、読み出し電圧調整回路１４０が範囲内での現在増加が最後の増加でないと判別したら（ブロック１０３０）、現在の予備読み出し電圧は増加して（ブロック１０３５）、読み出し電圧調整回路１４０により用いられる次の予備読み出し電圧を提供する。しかし、読み出し電圧調整回路１４０が現在の増加が最後であると判別したら（ブロック１０３０）、読み出し電圧調整回路１４０は読み出し電圧を選択して現在予備電圧範囲に使用する（即ち、読み出し電圧は直接隣接する状態を区別するために用いられる、ブロック１０４５）。

もし、読み出し電圧調整回路１４０が、ページ内における現在の状態が最後の状態でないと判断したら（ブロック１０５０）、現在の状態は増加してブロック１０２０に再び進行し、次のステップに進む。もし、読み出し電圧調整回路１４０が、ページ内における現在の状態が最後の状態であると判断したら（ブロック１０５０）、読み出し電圧調整回路１４０は現在のページがマルチレベルセル内で最後のページであるかを判別する。もし、現在のページがマルチレベルセル内で最後のページでなかったら（ブロック１０６０）、読み出し電圧調整回路１４０は現在のページを増加させて次のページを提供し（ブロック１０６５）、それによりブロック１０１５に移動して動作は再び連続して行われる。一方、読み出し電圧調整回路１４０が、現在のページがマルチレベルセル内で最後のページであると判別したら（ブロック１０６０）、読み出し電圧調整回路１４０の動作は終了する。

図１１は、本発明の実施の形態による不揮発性メモリ装置１１１０を含むメモリカード１１００を概略的に示す図である。図１１を参照すれば、不揮発性メモリ装置１１１０は、メモリコントローラ１１２０に連結されている。メモリコントローラ１１２０は、前記メモリコントローラ１１２０の内に含まれるそれぞれの構成要素の一般的な動作を調節するように構成されるＣＰＵ１１２２を含む。不揮発性メモリ装置１１１０は、マルチレベルセルアレイ１１０を含む。

メモリコントローラ１１２０は、離れているホストにアクセスするために用いられるホストインタフェース（Ｉ／Ｆ）１１２３、データを保護するために使用できるエラー検出及び訂正（ＥＣＣ）回路１１２４、及びＣＰＵ１１２２がメモリコントローラ１１２０を動作させるためのデータ及び命令を格納するために使用できるＳＲＡＭ１１２１を含む。メモリコントローラ１１２０は、本発明の実施の形態による不揮発性メモリ装置１１１０に接続するためのメモリインタフェース１１２５をさらに含む。

図１２は、図１１を参照して説明されたメモリコントローラ１１２０及び不揮発性メモリ装置１１１０を含むメモリシステム１２００を示す図である。メモリシステム１２００は、それぞれのサブシステムの動作を調節するために使用される一般動作プロセッサ（ＣＰＵ）１２３０をさらに含む。メモリシステム１２００は、動作のためのデータ及び命令を格納するためにＣＰＵ１２３０により使用されるＲＡＭ１２４０を含む。メモリシステム１２００は、使用者が動作を制御できるようにするユーザインタフェース１２５０を含む。

また、メモリシステム１２００は、メモリシステム１２００内に含まれるそれぞれのサブシステムにパワーを提供できる電源１２２０をさらに含む。メモリシステム１２００は、例えば、メモリカード、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｃ）、カメライメージプロセッサ、応用チップセットなどのようなタイプのメモリシステムに具現できる。さらに、メモリシステム１２００（そしてメモリカード１１００）は、様々なパッケージ種類、例えば、ボールグリッドアレイ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）、チップスケールパッケージ（ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）、プラスチック鉛添加チップキャリア（ｐｌａｓｔｉｃ ｌｅａｄｅｄ ｃｈｉｐ ｃａｒｒｉｅｒ）、プラスチックデュアルイン−ラインパッケージ（ｐｌａｓｔｉｃ ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ）、マルチチップパッケージ（ｍｕｌｔｉ−ｃｈｉｐ ｐａｃｋａｇｅ）、ウエハレベル製造されたパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｆａｂｒｉｃａｔｅｄ ｐａｃｋａｇｅ）、ウエハレベル処理されたスタックパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｐｒｏｃｅｓｓｅｄ ｐａｃｋａｇｅ）などを介して装着されることができる。

ここで説明されたように、本発明の実施の形態は、マルチレベルセルにより格納された状態を区別するために使用される好ましい電圧レベルを判別するために、増分読み出し電圧の印加によって修正される読み出し電圧を用いてアクセス可能なマルチレベルセルを含む不揮発性メモリ装置を提供する。例えば、本発明の実施の形態によれば、マルチレベルセルは１６個の相違する状態（即ち、４ビットデータ）を格納するために使用されることができる。

本発明者によれば、マルチレベルセルが様々な状態を格納するために使用されれば、相対的に少ない状態がマルチレベルセルに格納される時と比べて、様々な状態に対するしきい値電圧の分布が増加する。従って、様々な状態に関連したしきい値電圧の分布（特に、直接隣接する状態）は互いにオーバーラップすることがあるため、例えば、格納に使用されるマルチレベルセル内で、第５状態はしきい値電圧（すなわち、第４状態に対するしきい値電圧の一般的な範囲に対応する）に応じて活性化され得る。もし、このような状態が解決されないと、かかる現象は読み出し動作中にエラーを発生する可能性がある。従って、本発明により提案された、マルチレベルセルにアクセスするために用いられた読み出し電圧を修正することで直接隣接する状態を格納するマルチレベルセルが誤活性化される確立を減少させることができる。

本発明の技術的思想と範囲を逸脱しない範囲内で、本開示の利点を仮定すると、多くの交替と変形が当業者により行われうる。したがって、表現された実施の形態は、例示のために説明されたものであり、本発明は、次の請求項により規定されるように限定されないものと理解されるべきである。したがって、請求項は、文字そのまま説明された構成要素の組み合わせだけでなく、実質的に同じ結果を得るための実質的に同じ方法で実質的に同じ機能を行うためのすべての同等な構成要素を含むものと看做されるものである。また、請求項は、以上明確に表示され説明されたもの、概念的に同等なもの、そして本発明の必須思想を統合するものを含むと理解されるべきである。

四つの互いに異なる状態を支援する２ビットマルチレベルセルのためのマルチレベルセルに対するしきい値電圧分布を概略的に示す図である。 カップリング及びリークなどが互いに異なる状態に対するしきい値電圧をオーバラップさせる八つの状態を格納できるマルチレベルセルに対するしきい値電圧分布を概略的に示す図である。 本発明による実施の形態において、読み出し電圧調整回路によって変更された読み出し電圧を用いてアクセスされ、高電圧発生器回路に形成されるマルチレベルセルのアレイを示す構成図である。 本発明による実施の形態において、しきい値電圧のオーバラップ分布を有するマルチレベルセルによって格納され、隣接状態の間を区別するために用いられる変更された読み出し電圧を選択した多数の隣接状態を概略的に示す図である。 本発明の実施の形態によるマルチレベルセルにおけるデータビットの高密度プログラミングによって影響を受ける前記マルチレベルセルにおける二つの隣接状態に対するしきい値電圧の分布、及び前記状態の間を区別するために用いられる変更された読み出し電圧を判断するために前記マルチレベルセルに印加される一定範囲の予備電圧を概略的に示す図である。 本発明の実施の形態によるしきい値電圧のオーバラップ分布によるエラーの発生可能性を減少させるために、一定範囲の予備電圧を前記マルチレベルセルに印加することで変更された読み出し電圧を判別するために用いられる読み出し電圧調整回路の動作を示すフローチャートである。 本発明の実施の形態において、前記予備電圧範囲内で印加された予備電圧に応じて活性化された多数のマルチレベルセルを判別するための読み出し電圧調整回路の動作を示すフローチャートである。 本発明の実施の形態において、前記予備電圧範囲内で印加された予備電圧に応じて活性化された多数のマルチレベルセルを判別するための読み出し電圧調整回路の動作を示すフローチャートである。 本発明の実施の形態によるデータが四つの論理ページとして組職化された４ビットマルチレベルセル不揮発性メモリ装置で、互いに異なる状態を示す前記データを格納するマルチレベルセルにアクセスするために用いられるしきい値電圧の分布を概略的に示す図である。 本発明の実施の形態による状態ごと、及びページごとに高電圧発生器回路によって印加された読み出し電圧を判別するために用いられる読み出し電圧調整回路の動作を示すフローチャートである。 本発明の実施の形態による不揮発性メモリ装置を含むメモリカードを概略的に示す図である。 図１１を参照して説明されたメモリコントローラ及び不揮発性メモリ装置を含むメモリシステムを示す図である。

符号の説明

１００ 不揮発性メモリ装置
１１０ マルチレベルセルアレイ
１２０ ページバッファ回路
１３０ 列ゲート回路
１４０ 読み出し電圧調整回路
１５０ 命令レジスタ及び制御ロジック回路
１６０ 高電圧発生器回路
１７０ 行デコーダ回路

Claims (23)

1. マルチレベル不揮発性メモリ装置の動作方法であって、
   前記装置に格納された読み出し電圧に関連したデータをアクセスするステップと、
   読み出し動作に応じて、複数のマルチレベルメモリセルにより格納された状態を識別するための前記複数のマルチレベル不揮発性メモリセルに印加される前記読み出し電圧を調整するステップと、を含み、
   前記調整するステップは、
   前記複数のマルチレベル不揮発性メモリセルに関連し、第１状態に対する上部読み出し電圧限度と前記第１状態に直接隣接する第２状態に対する下部読み出し電圧限度との間のワードラインに、一定範囲の予備読み出し電圧を印加するステップと、
   前記予備読み出し電圧のうちどれが最小数の前記マルチレベル不揮発性メモリセルを活性化したかを判別して、前記第１及び第２状態の間を区別するための読み出し電圧を提供するステップと、を含む
   ことを特徴とするマルチレベル不揮発性メモリ装置の動作方法。
2. 前記調整するステップは、
   前記読み出し動作の後に受信された前記マルチレベル不揮発性メモリ装置に対する後続読み出し動作に応じて、前記複数のマルチレベル不揮発性メモリセルに印加される前記読み出し電圧を変更するステップを含む
   ことを特徴とする請求項１に記載のマルチレベル不揮発性メモリ装置の動作方法。
3. 前記調整するステップは、
   前記マルチレベル不揮発性メモリ装置に対する各読み出し動作に応じて、前記複数のマルチレベル不揮発性メモリセルに印加された前記読み出し電圧を変更するステップを含む ことを特徴とする請求項１に記載のマルチレベル不揮発性メモリ装置の動作方法。
4. 前記調整するステップは、
   前記複数のマルチレベル不揮発性メモリセルを読み出すために前記ワードラインに前記読み出し電圧を印加して、読み出し命令を実行するステップを含む
   ことを特徴とする請求項１に記載のマルチレベル不揮発性メモリ装置の動作方法。
5. 前記調整するステップは、
   前記予備読み出し電圧のうち二つの間に属する前記読み出し電圧を選択するステップをさらに含む
   ことを特徴とする請求項４に記載のマルチレベル不揮発性メモリ装置の動作方法。
6. 前記セルにアクセスするとき後続使用のための前記読み出し電圧を格納するステップをさらに含む
   ことを特徴とする請求項４に記載のマルチレベル不揮発性メモリ装置の動作方法。
7. 前記読み出し動作は第１読み出し動作を含み、
   前記最小数は第１最小数を含み、
   前記読み出し電圧は第１読み出し電圧を含み、
   前記動作方法は、
   前記第１読み出し動作に後続する第２読み出し動作に応じて、前記ワードラインに関連した前記複数のマルチレベル不揮発性メモリセルからのデータを読み出すステップと、
   前記上部読み出し電圧限度と前記下部読み出し電圧限度との間の前記ワードラインに前記一定範囲の予備読み出し電圧を印加するステップと、
   前記予備読み出し電圧のうちどれが第２最小数の前記複数のマルチレベル不揮発性メモリセルを活性化したかを判別して、前記第１及び第２状態の間を区別するための第２読み出し電圧を提供するステップと、
   前記複数のマルチレベル不揮発性メモリセルを読み出すために前記ワードラインに前記第２読み出し電圧を印加して、前記第２読み出し動作を実行するステップと、をさらに含む
   ことを特徴とする請求項４に記載のマルチレベル不揮発性メモリ装置の動作方法。
8. 前記ワードラインに一定範囲の予備読み出し電圧を印加するステップは、
   前記上部読み出し電圧限度から始まる前記予備読み出し電圧を増分させて、第１増分予備読み出し電圧を提供するステップと、
   前記第１増分予備読み出し電圧より小さい関連したしきい値電圧を有する前記複数のマルチレベル不揮発性メモリセルのうち一部を読み出して、第１読み出しデータを提供するステップと、
   前記第１予備読み出し電圧を増分させて、第２増分予備読み出し電圧を提供するステップと、
   前記第２増分予備読み出し電圧より小さい関連したしきい値電圧を有する前記複数のマルチレベル不揮発性メモリセルのうち一部を読み出して、第２読み出しデータを提供するステップと、
   前記第１及び第２データの間のビットのトグル（ｔｏｇｇｌｉｎｇ）を検出して、前記第１及び第２増分予備読み出し電圧の間の関連したしきい値電圧を有する多数の前記マルチレベル不揮発性メモリセルを判別するステップと、をさらに含む
   ことを特徴とする請求項４に記載のマルチレベル不揮発性メモリ装置の動作方法。
9. 前記下部読み出し電圧限度に到達するまで、前記予備読み出し電圧を繰り返して増分させるステップと、
   前記繰り返す増分により提供される各々の前記予備読み出し電圧に対する前記複数のマルチレベル不揮発性メモリセルを読み出すステップと、
   前記繰り返して増分した予備読み出し電圧に関連した前記セルのうちどれが最小数の前記セルを活性化したかを前記読み出し過程を通じて判別して、前記第１及び第２状態の間を区別するための前記読み出し電圧を提供するステップと、をさらに含む
   ことを特徴とする請求項４に記載のマルチレベル不揮発性メモリ装置の動作方法。
10. 前記ワードラインに一定範囲の予備読み出し電圧を印加するステップは、
    前記上部読み出し電圧限度から始まる前記予備読み出し電圧を増分させて、第１増分予備読み出し電圧を提供するステップと、
    前記第１増分予備読み出し電圧を用いて、前記複数のマルチレベル不揮発性メモリセルにアクセスするステップと、
    前記第１増分予備読み出し電圧より大きいしきい値電圧を有することで、前記複数のマルチレベル不揮発性メモリセルのうちどれが活性化されないかを判別して、オフマルチレベル不揮発性メモリセルを提供するステップと、
    前記第１予備読み出し電圧を増分させて、第２増分予備読み出し電圧を提供するステップと、
    前記ワードラインに前記第２増分予備読み出し電圧を印加することで、前記オフマルチレベル不揮発性メモリセルを読み出すステップと、
    前記第２増分予備読み出し電圧の印加に応じてスイッチオンする多数の前記マルチレベル不揮発性メモリセルを判別して、前記第１及び第２増分予備読み出し電圧の間の関連したしきい値電圧を有する多数の前記複数のマルチレベル不揮発性メモリセルを判別するステップと、をさらに含む
    ことを特徴とする請求項４に記載のマルチレベル不揮発性メモリ装置の動作方法。
11. マルチレベル不揮発性メモリ装置の動作方法であって、
    読み出し動作に応じてワードラインに関連した複数のマルチレベル不揮発性メモリセルからのデータを読み出すステップと、
    ワードラインに第１状態に対する上部読み出し電圧限度と前記第１状態に直接隣接する第２状態に対する下部読み出し電圧限度の間の値を有する予備読み出し電圧を印加するステップと、
    前記予備読み出し電圧のうちどれが最少数の前記マルチレベル不揮発性メモリセルを活性化したかを判別して、前記第１及び第２状態の間を区別するための読み出し電圧を提供するステップと、
    前記複数のマルチレベル不揮発性メモリセルを読み出すために、前記ワードラインに前記読み出し電圧を印加して読み出し動作を実行するステップと、を含む
    ことを特徴とするマルチレベル不揮発性メモリ装置の動作方法。
12. 前記予備読み出し電圧のうち二つの間に属する前記読み出し電圧を選択するステップをさらに含む
    ことを特徴とする請求項１１に記載のマルチレベル不揮発性メモリ装置の動作方法。
13. 前記セルにアクセスするとき後続使用のための前記読み出し電圧を格納するステップをさらに含む
    ことを特徴とする請求項１１に記載のマルチレベル不揮発性メモリ装置の動作方法。
14. 前記下部読み出し電圧限度に到達するまで、前記予備読み出し電圧を繰り返して増分させるステップと、
    前記繰り返す増分により提供される各々の前記予備読み出し電圧に対する前記複数のマルチレベル不揮発性メモリセルを読み出すステップと、
    前記繰り返して増分した予備読み出し電圧に関連した前記セルのうちどれが最小数の前記セルを活性化したかを前記読み出し過程を通じて判別して、前記第１及び第２状態の間を区別するための前記読み出し電圧を提供するステップと、をさらに含む
    ことを特徴とする請求項１１に記載のマルチレベル不揮発性メモリ装置の動作方法。
15. 前記読み出し動作は第１読み出し動作を含み、
    前記最小数は第１最小数を含み、
    前記読み出し電圧は第１読み出し電圧を含み、
    前記動作方法は、
    前記第１読み出し動作に後続する第２読み出し動作を受信して、前記ワードラインに関連した前記複数のマルチレベル不揮発性メモリセルからのデータを読み出すステップと、
    前記上部読み出し電圧限度と前記下部読み出し電圧限度との間の前記ワードラインに前記一定範囲の予備読み出し電圧を印加するステップと、
    前記予備読み出し電圧のうちどれが第２最小数の前記マルチレベル不揮発性メモリセルを活性化したかを判別して、前記第１及び第２状態の間を区別するための第２読み出し電圧を提供するステップと、
    前記複数のマルチレベル不揮発性メモリセルを読み出すために前記ワードラインに前記第２読み出し電圧を印加して、前記第２読み出し動作を実行するステップと、をさらに含む
    ことを特徴とする請求項１１に記載のマルチレベル不揮発性メモリ装置の動作方法。
16. 前記ワードラインに一定範囲の予備読み出し電圧を印加するステップは、
    前記上部読み出し電圧限度から始まる前記予備読み出し電圧を増分させて、第１増分予備読み出し電圧を提供するステップと、
    前記第１増分予備読み出し電圧より小さい関連したしきい値電圧を有する前記複数のマルチレベル不揮発性メモリセルのうち一部を読み出して、第１読み出しデータを提供するステップと、
    前記第１予備読み出し電圧を増分させて、第２増分予備読み出し電圧を提供するステップと、
    前記第２増分予備読み出し電圧より小さい関連したしきい値電圧を有する前記複数のマルチレベル不揮発性メモリセルのうち一部を読み出して、第２読み出しデータを提供するステップと、
    前記第１及び第２データの間のビットのトグルを検出して、前記第１及び第２増分予備読み出し電圧の間の関連したしきい値電圧を有する多数の前記マルチレベル不揮発性メモリセルを判別するステップと、をさらに含む
    ことを特徴とする請求項１１に記載のマルチレベル不揮発性メモリ装置の動作方法。
17. 前記ワードラインに一定範囲の予備読み出し電圧を印加するステップは、
    前記上部読み出し電圧限度から始まる前記予備読み出し電圧を増分させて、第１増分予備読み出し電圧を提供するステップと、
    前記第１増分予備読み出し電圧を用いて、前記多数のマルチレベル不揮発性メモリセルにアクセスするステップと、
    前記第１増分予備読み出し電圧より大きいしきい値電圧を有することで、前記多数のマルチレベル不揮発性メモリセルのうちどれが活性化されないかを判別して、オフマルチレベル不揮発性メモリセルを提供するステップと、
    前記第１予備読み出し電圧を増分させて、第２増分予備読み出し電圧を提供するステップと、
    前記ワードラインに前記第２増分予備読み出し電圧を印加することで、前記オフマルチレベル不揮発性メモリセルを読み出すステップと、
    前記第２増分予備読み出し電圧の印加に応じてスイッチオンする多数の前記オフマルチレベル不揮発性メモリセルを判別して、前記第１及び第２増分予備読み出し電圧の間の関連したしきい値電圧を有する多数の前記マルチレベル不揮発性メモリセルを判別するステップと、をさらに含む
    ことを特徴とする請求項１１に記載のマルチレベル不揮発性メモリ装置の動作方法。
18. 不揮発性メモリ装置であって、
    各々のワードラインに関連したマルチレベル不揮発性メモリセルのアレイと、
    読み出し動作の間に前記各々のワードラインを介して前記マルチレベル不揮発性メモリセルのアレイに読み出し電圧を提供する高電圧発生器回路と、
    前記読み出し動作の間に前記マルチレベル不揮発性メモリセルの行を選択する行デコーダ回路と、
    列（ｃｏｌｕｍｎ）アドレスに応じて前記読み出し動作の間に前記行アドレスにより選択された前記マルチレベル不揮発性メモリセルのアレイにおけるセルから読み出しデータを受信する列ゲート（ｇａｔｉｎｇ）回路と、
    前記不揮発性メモリ装置に対する前記読み出し動作に応じて、前記セルのうちアドレスされたセルに印加される前記読み出し電圧を変更して、前記セルにより格納された状態の間を区別する読み出し電圧調整回路と、を含み、
    前記読み出し電圧調整回路は、
    アドレスされたワードラインを用いて前記アドレスされたセルからのデータを読み出し、第１状態に対する上部読み出し電圧限度と前記第１状態に直接隣接する第２状態に対する下部読み出し電圧限度との間の前記ワードラインに一定範囲の予備読み出し電圧を印加し、前記予備読み出し電圧のうちどれが最小数の前記マルチレベル不揮発性メモリセルを活性化したかを判別して、前記第１及び第２状態の間を区別するための読み出し電圧を提供する
    ことを特徴とする不揮発性メモリ装置。
19. 前記高電圧発生器回路は、前記多数のマルチレベル不揮発性メモリセルを読み出すための前記アドレスされたワードラインに前記読み出し電圧を印加して、前記読み出し動作を実行させる
    ことを特徴とする請求項１８に記載の不揮発性メモリ装置。
20. 前記読み出し電圧調整回路は、
    前記予備読み出し電圧のうち二つの間に属する前記読み出し電圧を選択する
    ことを特徴とする請求項１９に記載の不揮発性メモリ装置。
21. 前記高電圧発生器回路は、
    前記セルにアクセスするとき後続使用のために前記読み出し電圧を格納する
    ことを特徴とする請求項１９に記載の不揮発性メモリ装置。
22. 電子システムであって、
    電子システムの動作を調整するプロセッサと、
    前記プロセッサに電気的に結合し、前記プロセッサの動作に応じてデータを格納し復旧する揮発性メモリと、
    前記プロセッサに電気的に結合し、前記プロセッサと外部システムの間に通信を提供するシステムインタフェースと、
    前記プロセッサに電気的に結合し、少なくとも一つの不揮発性メモリ装置を備える不揮発性メモリと、を含み、
    前記少なくとも一つの不揮発性メモリ装置は、
    各々のワードラインに関連したマルチレベル不揮発性メモリセルのアレイと、
    読み出し動作の間に前記各々のワードラインを介して前記マルチレベル不揮発性メモリセルのアレイに読み出し電圧を提供する高電圧発生器回路と、
    前記読み出し動作の間に前記マルチレベル不揮発性メモリセルの行を選択する行デコーダ回路と、
    列アドレスに応じて前記読み出し動作の間に前記行アドレスにより選択された前記マルチレベル不揮発性メモリセルのアレイにおけるセルから読み出しデータを受信する列ゲート回路と、
    前記不揮発性メモリ装置に対する前記読み出し動作に応じて、前記セルのうちアドレスされたセルに印加される前記読み出し電圧を変更して、前記セルにより格納された状態の間を区別する読み出し電圧調整回路と、を含み、
    前記読み出し電圧調整回路は、
    アドレスされたワードラインを用いて前記アドレスされたセルからのデータを読み出し、第１状態に対する上部読み出し電圧限度と前記第１状態に直接隣接する第２状態に対する下部読み出し電圧限度との間の前記ワードラインに一定範囲の予備読み出し電圧を印加し、前記予備読み出し電圧のうちどれが最小数の前記マルチレベル不揮発性メモリセルを活性化したかを判別して、前記第１及び第２状態の間を区別するための読み出し電圧を提供する
    ことを特徴とする電子システム。
23. メモリカードであって、
    前記メモリカードの動作を調整する不揮発性メモリコントローラと、
    前記不揮発性メモリコントローラと電気的に連結される不揮発性メモリと、を含み、
    前記不揮発性メモリ装置は、
    各々のワードラインに関連したマルチレベル不揮発性メモリセルのアレイと、
    読み出し動作の間に前記各々のワードラインを介して前記マルチレベル不揮発性メモリセルのアレイに読み出し電圧を提供する高電圧発生器回路と、
    前記読み出し動作の間に前記マルチレベル不揮発性メモリセルの行を選択する行デコーダ回路と、
    列アドレスに応じて前記読み出し動作の間に前記行アドレスにより選択された前記マルチレベル不揮発性メモリセルのアレイにおけるセルから読み出しデータを受信する列ゲート回路と、
    前記不揮発性メモリ装置に対する前記読み出し動作に応じて、前記セルのうちアドレスされたセルに印加される前記読み出し電圧を変更して、前記セルにより格納された状態の間を区別する読み出し電圧調整回路と、を含み、
    前記読み出し電圧調整回路は、
    アドレスされたワードラインを用いて前記アドレスされたセルからのデータを読み出し、第１状態に対する上部読み出し電圧限度と前記第１状態に直接隣接する第２状態に対する下部読み出し電圧限度との間の前記ワードラインに一定範囲の予備読み出し電圧を印加し、前記予備読み出し電圧のうちどれが最小数の前記マルチレベル不揮発性メモリセルを活性化したかを判別して、前記第１及び第２状態の間を区別するための読み出し電圧を提供する
    ことを特徴とするメモリカード。