CN115966234A - 半导体存储器装置和操作半导体存储器装置的方法 - Google Patents

半导体存储器装置和操作半导体存储器装置的方法 Download PDF

Info

Publication number
CN115966234A
CN115966234A CN202210450328.8A CN202210450328A CN115966234A CN 115966234 A CN115966234 A CN 115966234A CN 202210450328 A CN202210450328 A CN 202210450328A CN 115966234 A CN115966234 A CN 115966234A
Authority
CN
China
Prior art keywords
memory block
memory
parameter
block
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210450328.8A
Other languages
English (en)
Inventor
崔皙焕
郭东勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115966234A publication Critical patent/CN115966234A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及半导体存储器装置和操作半导体存储器装置的方法。一种半导体存储器装置包括多个存储块和接触区域。多个存储块中的每一个包括多个存储器单元。接触区域形成在多个存储块之间。半导体存储器装置不同地使用多个存储块当中的不与接触区域相邻的第一存储块和与接触区域相邻的第二存储块。

Description

半导体存储器装置和操作半导体存储器装置的方法
技术领域
本公开涉及半导体存储器装置，更具体地，涉及一种三维半导体存储器装置和操作该半导体存储器装置的方法。
背景技术
半导体存储器装置可形成为在半导体基板上水平布置串的二维结构，或者可形成为在半导体基板上垂直层叠串的三维结构。三维半导体存储器装置是被设计为解决二维存储器装置的集成度的限制的半导体存储器装置，并且可包括垂直层叠在半导体基板上的多个存储器单元。
发明内容
根据本公开的实施方式，一种半导体存储器装置包括多个存储块和接触区域。多个存储块中的每一个包括多个存储器单元。在多个存储块之间形成接触区域。半导体存储器装置不同地使用多个存储块当中的不与接触区域相邻的第一存储块和与接触区域相邻的第二存储块。
根据本公开的另一实施方式，通过操作半导体存储器装置的方法，从存储控制器接收对多个存储块当中的目标存储块的命令，基于目标存储块的类型确定用于执行与命令对应的操作的操作参数，并且基于所确定的操作参数执行对目标存储块的操作。
根据本公开的另一实施方式，通过操作半导体存储器装置的方法，将多个存储块当中的作为第一存储块不与接触区域相邻的存储块与作为第二存储块与接触区域相邻的存储块相区分，属于第二存储块的多个存储块中的任一个被选为目标存储块，检查目标存储块的编程擦除计数值，并且当编程擦除计数值大于预定阈值时，目标存储块被转换为第一存储块。
根据本公开的另一实施方式，一种半导体存储器装置包括多个存储块和接触区域。多个存储块中的每一个包括多个存储器单元。在多个存储块之间形成接触区域。第一操作参数用于对与接触区域间隔开的第一存储块的第一操作，第二操作参数用于对与接触区域相邻的第二存储块的第二操作。第一操作参数不同于第二操作参数，并且第一操作和第二操作相同。
附图说明
图1是示意性地示出半导体存储器装置10的框图。
图2是示出图1所示的外围电路30的实施方式的框图。
图3是示出根据实施方式的存储块的等效电路图。
图4是示出设置在存储器单元阵列的位线上的导电层的图。
图5是示出包括在存储器单元阵列中的多个平面的图。
图6是示出属于平面的多个存储块的设置的图。
图7是示出图6的存储块中所包括的存储器单元的阈值电压分布的曲线图。
图8是示出与接触区域相邻的存储块和包括在其它存储块中的存储器单元的阈值电压分布宽度的曲线图。
图9是示出根据本公开的实施方式的不同地应用不与接触区域相邻的第一存储块和与接触区域相邻的第二存储块的操作条件的半导体存储器装置的图。
图10是示出根据本公开的实施方式的操作半导体存储器装置的方法的流程图。
图11是示出图10的步骤S130的实施方式的流程图。
图12是示出根据本公开的另一实施方式的不同地应用第一存储块和第二存储块的目的的方法的图。
图13是示出根据本公开的另一实施方式的半导体存储器装置的图，其中包括在第二存储块中的存储器单元中所存储的比特数相对小于包括在第一存储块中的存储器单元中所存储的比特数。
图14是示出根据本公开的另一实施方式的半导体存储器装置的图，其中包括在第二存储块中的存储器单元中所存储的比特数相对大于包括在第一存储块中的存储器单元中所存储的比特数。
图15是示出根据本公开的另一实施方式的操作半导体存储器装置的方法的流程图。
图16是示出根据实施方式的存储器系统的配置的框图。
图17是示出根据实施方式的计算系统的配置的框图。
具体实施方式
根据本说明书或申请中公开的概念的实施方式的特定结构或功能描述仅是为了描述根据本公开的概念的实施方式而示出。根据本公开的概念的实施方式可按各种形式执行，不应被解释为限于本说明书或申请中描述的实施方式。
将理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分，而非用于仅定义元件本身或意指特定顺序。将理解，当元件或层被称为“在”另一元件或层“上”、“连接至”另一元件或层或“联接至”另一元件或层时，其可直接在另一元件或层上、连接至另一元件或层或联接至另一元件或层，或者可存在中间元件或层。相比之下，当元件被称为“直接在”另一元件或层“上”、“直接连接至”另一元件或层或“直接联接至”另一元件或层时，不存在中间元件或层。本文中为了易于描述可使用诸如“下方”、“下面”、“下”、“上方”、“上”、“下处”等的空间相对术语来描述如图中所示的一个元件或特征与另一元件或特征的关系。将理解，除了图中所描绘的取向之外，空间相对术语旨在涵盖装置在使用或操作中的不同取向。例如，如果图中的装置翻转，则被描述为在其它元件或特征“下面”或“下方”的元件将被取向为在其它元件或特征“上方”。因此，术语“下方”的示例可涵盖上方和下方两个取向。装置可以其它方式取向(旋转90度或其它取向)，并且本文中使用的空间相对描述符相应地解释。
本公开的实施方式提供一种能够改进操作性能的半导体存储器装置及其操作方法。
在实施方式中，半导体存储器装置可包括位线和逻辑电路。位线可设置在多个存储块和接触区域上。逻辑电路可设置在多个存储块和接触区域下方。
在实施方式中，逻辑电路可包括外围电路，该外围电路对多个存储块当中的所选存储块执行操作。外围电路可在所选存储块是第一存储块时在操作期间使用第一参数，在所选存储块是第二存储块时在操作期间使用不同于第一参数的第二参数。
在实施方式中，半导体存储器装置可将用户数据存储在第一存储块中并将系统数据存储在第二存储块中。
在实施方式中，N比特可被存储在第一存储块中所包括的各个存储器单元中，M比特可被存储在第二存储块中所包括的各个存储器单元中。这里，N可为大于0的自然数，M可为大于N的自然数。
在实施方式中，N比特可被存储在第一存储块中所包括的各个存储器单元中，M比特可被存储在第二存储块中所包括的各个存储器单元中。这里，M可为大于0的自然数，N可为大于M的自然数。
在实施方式中，当第二存储块的编程擦除计数值超过预定阈值时，第二存储块可使用与第一存储块相同的操作参数来操作。
在实施方式中，可在多个存储块之间形成接触区域。在多个存储块当中，不与接触区域相邻的存储块可以是第一存储块，与接触区域相邻的存储块可以是第二存储块。
在实施方式中，确定操作参数可包括：检查目标存储块的类型；以及当目标存储块是第一存储块时，选择第一参数。
在实施方式中，确定操作参数还可包括：当目标存储块是第二存储块时，选择不同于第一参数的第二参数。
在实施方式中，该方法还可包括：当编程擦除计数值不大于预定阈值时，将目标存储块维持为第二存储块。
各种实施方式可提供一种能够改进操作性能的半导体存储器装置及其操作方法。
图1是示意性地示出半导体存储器装置10的框图。
参照图1，半导体存储器装置10包括逻辑电路LC和存储器单元阵列40。逻辑电路LC可包括内部电压发生器20和外围电路30。
内部电压发生器20可被配置为接收外部电压并生成各种内部电压。作为实施方式，内部电压可包括内部接地电压和内部电源电压。
外围电路30可被配置为执行用于将数据存储在存储器单元阵列40中的编程操作、用于输出存储在存储器单元阵列40中的数据的读操作以及用于擦除存储在存储器单元阵列40中的数据的擦除操作。启用外围电路30所需的内部电压可从内部电压发生器20生成并且供应给外围电路30。
图2是示出图1所示的外围电路30的实施方式的框图。
参照图2，外围电路30可包括控制逻辑39、操作电压发生器31、行解码器33、源极线驱动器37和页缓冲器组35。控制逻辑39可被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑39可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
存储器单元阵列40可包括多个存储块。各个存储块可连接至一条或更多条漏极选择线DSLs、多条字线WLs、一条或更多条源极选择线SSLs、多条位线BLs和至少一条公共源极线CSL。
控制逻辑39可响应于命令CMD和地址ADD而控制外围电路30。
操作电压发生器31可响应于控制逻辑39的控制而生成在编程操作、读操作和擦除操作中使用的各种操作电压VOPs。操作电压VOPs可包括编程电压、验证电压、通过电压、选择线电压等。
行解码器33可响应于控制逻辑39的控制而选择存储块。行解码器33可被配置为将操作电压VOPs施加到连接至所选存储块的漏极选择线DSLs、字线WLs和源极选择线SSLs。
源极线驱动器37可通过公共源极线CSL连接至存储器单元阵列40。源极线驱动器37可被配置为响应于控制逻辑39的控制而执行公共源极线CSL的放电操作。源极线驱动器37可响应于控制逻辑39的控制在擦除操作期间将预擦除电压和擦除电压施加到公共源极线CSL。
页缓冲器组35可通过位线BLs连接至存储器单元阵列40。页缓冲器组35可响应于控制逻辑39的控制在编程操作期间暂时存储从输入/输出电路(未示出)接收的要编程的数据。页缓冲器组35可响应于控制逻辑39的控制在读操作或验证操作期间感测位线BLs的电压或电流。页缓冲器组35可响应于控制逻辑39的控制选择性地浮置位线BLs。
从内部电压发生器20输出的内部电压可被供应给外围电路30。作为实施方式，可从内部电压发生器20输出内部接地电压VSSI。内部接地电压VSSI可经由与存储器单元阵列40交叠的线被供应给外围电路30。
图3是示出根据实施方式的存储块的等效电路图。
参照图3，存储块可包括共同连接至公共源极线CSL的多个存储器单元串STR。存储器单元串STR可连接至多条位线BL1至BLm。存储器单元串STR可被分成分别连接至位线BL1至BLm的多个列组。各个列组的存储器单元串STR可并联连接至对应位线。
各个存储器单元串STR可包括设置在对应位线和公共源极线CSL之间的一个或更多个漏极选择晶体管、多个存储器单元和一个或更多个源极选择晶体管。各个漏极选择晶体管的栅极可连接至与之对应的漏极选择线，各个存储器单元的栅极可连接至与之对应的字线，各个源极选择晶体管的栅极可连接至与之对应的源极选择线。
作为实施方式，各个存储器单元串STR可连接至漏极选择线DSL、多条字线WL1至WLn和源极选择线SSL。在这种情况下，各个存储器单元串STR可包括连接至漏极选择线DSL的漏极选择晶体管DST、连接至字线WL1至WLn的存储器单元MC以及连接至源极选择线SSL的源极选择晶体管SST。
多个存储器单元MC可串联连接。漏极选择晶体管DST可设置在多个存储器单元MC和与之对应的位线之间。漏极选择晶体管DST可包括连接至与之对应的位线的结区域。源极选择晶体管SST可设置在多个存储器单元MC和公共源极线CSL之间。源极选择晶体管SST可包括连接至公共源极线CSL的结区域。
各个存储器单元串STR的结构不限于图3所示的实施方式。作为实施方式，各个存储器单元串STR可包括设置在串联连接的多个存储器单元MC和与之对应的位线之间并且串联连接的两个或更多个漏极选择晶体管。在这种情况下，两条或更多条漏极选择线可设置在位线BL1至BLm和字线WL1至WLn之间。作为实施方式，各个存储器单元串STR可包括设置在串联连接的多个存储器单元MC和公共源极线CSL之间并且串联连接的两个或更多个源极选择晶体管。在这种情况下，两条或更多条源极选择线可设置在公共源极线CSL和字线WL1至WLn之间。
作为实施方式，字线WL1至WLn中的至少一条可用作虚设字线。例如，与源极选择线SSL相邻的字线WL1或与漏极选择线DSL相邻的字线WLn中的至少一条可用作虚设字线。
图4是示出设置在存储器单元阵列的位线上的导电层的图。
参照图4，存储器单元阵列40可设置在公共源极线CSL和位线BL1至BLm之间。存储器单元阵列40可包括栅极层叠物GST以及分别穿过栅极层叠物GST的多个沟道结构CH。位线BL1至BLm可在第一方向D1上延伸。尽管图4中未示出，多条字线可在第二方向D2上延伸。此外，沟道结构CH可在第三方向D3上延伸。
栅极层叠物GST可彼此间隔开。图4示出彼此间隔开的两个栅极层叠物GST，并且导电源极接触结构SCT插置在它们之间。除了图4所示的结构之外，存储器单元阵列40可包括彼此间隔开的三个或更多个栅极层叠物GST。
各个沟道结构CH可包括连接至公共源极线CSL的一端和连接至位线BL1至BLm当中的与之对应的位线的另一端。各个沟道结构CH和公共源极线CSL可直接连接。另选地，可形成用于将各个沟道结构CH和公共源极线CSL连接的下沟道结构或接触结构。各个沟道结构CH和与之对应的位线可直接连接。另选地，可形成用于将各个沟道结构CH和与之对应的位线连接的接触结构。
沟道结构CH可按锯齿形或矩阵形式布置在与之对应的栅极层叠物中。
公共源极线CSL可形成在包括逻辑电路LC的基板上。公共源极线CSL可包括不与栅极层叠物GST交叠的接触区域CTA。作为实施方式，公共源极线CSL的接触区域CTA可设置在相邻的栅极层叠物GST之间。源极接触结构SCT可从公共源极线CSL的接触区域CTA朝着上导电层L1延伸。
在实施方式中，如图4所示，上导电层L1可用于将公共源极线CSL连接至图2所示的源极线驱动器37。因此，公共源极线CSL的电位电平可经由上导电层L1通过图2所示的源极线驱动器37放电。另外，在擦除操作期间，通过图2所示的源极线驱动器37提供的擦除电压可经由上导电层L1被传输至公共源极线CSL。然而，本公开的实施方式不限于此。根据本公开的实施方式的上导电层L1可不连接至公共源极线CSL。在这种情况下，上导电层L1可用于将公共源极线CSL连接至图2所示的源极线驱动器37的目的以外的目的。例如，上导电层L1可用作将图2所示的内部电压发生器20和外围电路30彼此连接的线。
此外，在图4中，一个上导电层L1形成在位线BL1至BLm之间。然而，本公开不限于此，可形成设置在第一方向D1或第二方向D2上的多个上导电层。另外，可形成设置在第三方向D3上的多个上导电层。
上导电层L1可包括低电阻金属。上导电层L1可包括诸如铜或铝的金属。
参照图4，公共源极线CSL通过不与栅极层叠物GST交叠的接触区域CTA连接至上导电层。在另一实施方式中，位线BL1至BLm可通过接触区域CTA连接至逻辑电路LC。
图5是示出包括在存储器单元阵列中的多个平面的图。参照图5，存储器单元阵列40包括四个平面41至44。然而，这是示例，包括在存储器单元阵列40中的平面的数量不限于此。例如，存储器单元阵列40可包括两个平面或仅一个平面。
包括在存储器单元阵列40中的平面41至44中的每一个可包括多个存储块。此外，包括在存储器单元阵列40中的各个平面可由图4的栅极层叠物GST形成。
图6是示出属于平面的多个存储块的设置的图。参照图6，示出图5的平面41至44当中的平面41的结构。然而，其它平面42至44也可具有与图5的平面41相同的结构。
参照图6，平面41可包括多个存储块BLK1至BLKz。例如，存储块BLK1至BLKz可在第一方向D1上依次设置。此外，位线BL1至BLm可在存储块BLK1至BLKz上在第一方向D1上延伸。位线BL1至BLm可在第二方向D2上依次设置。
接触区域CTA可形成在图6所示的存储块BLK1至BLKz之间。如图4所示，接触区域CTA可以是栅极层叠物GST之间的区域。因此，在图6中，第一存储块BLK1至第i存储块BLKi可形成一个栅极层叠物GST。另外，第j存储块BLKj至第p存储块BLKp可形成一个栅极层叠物GST。此外，第q存储块BLKq至第z存储块BLKz也可形成一个栅极层叠物GST。
位线触点BC可形成在接触区域CTA中。位线触点BC可形成在接触区域CTA中以将形成在存储块BLK1至BLKz上的位线BL1至BLm与形成在存储块下方的逻辑电路LC连接。
不与接触区域CTA相邻的存储块BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz形成为被其它存储块围绕。因此，不与接触区域CTA相邻的存储块BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz由于与两个相邻存储块的耦合而经受相对大的干扰效应。另一方面，与其它存储块不同，与接触区域CTA相邻设置的存储块BLKi、BLKj、BLKp和BLKq不被存储块包围。因此，与接触区域CTA相邻设置的存储块BLKi、BLKj、BLKp和BLKq由于与其它存储块的耦合而经受相对少的干扰效应。因此，在实施方式中，与剩余存储块BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz相比，与接触区域CTA相邻设置的存储块BLKi、BLKj、BLKp和BLKq具有优异的单元特性。在实施方式中，不与接触区域相邻的存储块(例如，BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz)可被称为与接触区域间隔开的存储块。
根据本公开的实施方式，具有优异单元特性并与接触区域CTA相邻设置的存储块BLKi、BLKj、BLKp和BLKq与剩余存储块BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz的操作条件、目的等不同地应用。因此，根据本公开的实施方式，可高效地使用包括在存储器单元阵列中的存储块。结果，在一些实施方式中，半导体存储器装置的操作性能改进。
图7是示出图6的存储块中所包括的存储器单元的阈值电压分布的曲线图。在图7的曲线图中，水平轴指示存储器单元的阈值电压Vth，垂直轴指示与各个阈值电压Vth对应的存储器单元的数量。
参照图7，图7示出当在相同的条件下执行编程操作时与接触区域CTA相邻设置的存储块BLKi、BLKj、BLKp和BLKq中所包括的存储器单元的阈值电压分布DSB1以及不与接触区域CTA相邻的存储块BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz中所包括的存储器单元的阈值电压分布DSB2。与接触区域CTA相邻设置的存储块BLKi、BLKj、BLKp和BLKq中所包括的存储器单元的阈值电压分布DSB1具有第一分布宽度W1，不与接触区域CTA相邻的存储块BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz中所包括的存储器单元的阈值电压分布DSB2具有第二分布宽度W2。由于第一分布宽度W1比第二分布宽度W2窄，所以与接触区域CTA相邻设置的存储块BLKi、BLKj、BLKp和BLKq可在编程操作、读操作或擦除操作中具有相对优异的操作特性。
图8是示出与接触区域相邻的存储块和包括在其它存储块中的存储器单元的阈值电压分布宽度的曲线图。在图8的曲线图中，水平轴指示距存储块BLK1的距离，垂直轴指示根据距存储块BLK1的距离设置的存储块中所包括的存储器单元的阈值电压分布的宽度。
参照图8，接触区域CTA可形成在由虚线指示的位置，与接触区域CTA相邻设置的存储块中所包括的存储器单元的阈值电压可具有第一分布宽度W1。不与接触区域CTA相邻的存储块中所包括的存储器单元的阈值电压可具有大于第一分布宽度W1的第二分布宽度W2。如上所述，由于与接触区域CTA相邻设置的存储块和剩余存储块具有不同的阈值电压分布特性，所以与接触区域CTA相邻设置的存储块和剩余存储块的操作条件、目的等不同地应用。因此，根据本公开的实施方式，可高效地使用包括在存储器单元阵列中的存储块。结果，在一些实施方式中，半导体存储器装置的操作性能改进。
图9是示出根据本公开的实施方式的半导体存储器装置的图，其中不与接触区域相邻的第一存储块和与接触区域相邻的第二存储块的操作条件不同地应用。
参照图9，包括在第一平面41中的存储块BLK1至BLKz可被分成第一存储块和第二存储块。第一存储块BLK1至BLK(i-1)、BLK(j+1)至BLK(p-1)和BLK(q+1)至BLKz是不与接触区域CTA相邻的存储块，第二存储块BLKi、BLKj、BLKp和BLKq是与接触区域CTA相邻的存储块。在图9中，相邻存储块由偏折线指示。
根据本公开的实施方式，在对第一存储块的操作中使用的操作参数和在对第二存储块的操作中使用的操作参数可不同地应用。这些操作可以是编程操作、读操作或擦除操作中的任一个。操作参数可以是在编程操作中使用的参数、在读操作中使用的参数或在擦除操作中使用的参数中的任一种。
例如，在编程操作的情况下，操作参数可包括施加到所选字线的编程电压、施加到未选字线的编程通过电压、施加到连接至编程允许单元的位线的编程允许电压、施加到连接至编程禁止单元的位线的编程禁止电压和验证操作中使用的验证电压中的至少一个。另外，在编程操作中使用的各种参数可被包括在操作参数中。
作为另一示例，在读操作的情况下，操作参数可包括施加到所选字线的读电压、施加到未选字线的读通过电压和用于对位线进行预充电的预充电电压或预充电时间中的至少一个。另外，在读操作中使用的各种参数可被包括在操作参数中。
作为另一示例，在擦除操作的情况下，操作参数可包括通过连接至所选存储块的位线或公共源极线施加的擦除电压和用于检查存储器单元的阈值电压是否变得足够低的擦除验证电压中的至少一个。另外，在擦除操作中使用的各种参数可被包括在操作参数中。
如上所述，在实施方式中，通过不同地应用在对第一存储块的操作中使用的操作参数和在对第二存储块的操作中使用的操作参数，第一存储块和第二存储块中的每一个的操作性能可最大化。参照图10和图11描述不同地应用在对第一存储块的操作中使用的操作参数和在对第二存储块的操作中使用的操作参数的实施方式。
根据本公开的另一实施方式，可不同地应用存储在第一存储块中的数据的类型和存储在第二存储块中的数据的类型。例如，用户数据可被存储在包括具有相对宽的阈值电压分布的存储器单元的第一存储块中，系统数据可被存储在包括具有相对窄的阈值电压分布的存储器单元的第二存储块中。用户数据可以是从存储器系统外部输入到存储器系统的数据。系统数据可以是半导体存储器装置的操作所需的数据。作为示例，系统数据可包括半导体存储器装置的操作所需的参数。作为另一示例，系统数据可包括外部存储控制器控制半导体存储器装置的操作所需的管理信息。例如，系统数据可包括当存储器系统被引导时执行的引导代码。作为另一示例，系统数据可包括存储在半导体存储器装置中的数据的元数据。例如，元数据可包括用于映射逻辑地址-物理地址的映射数据。作为另一示例，系统数据可包括在读取存储在半导体存储器装置中的数据时用于纠错的奇偶校验数据。
如上所述，在实施方式中，通过将半导体存储器装置的操作所需的系统数据存储在具有更高可靠性的第二存储块中，半导体存储器装置的操作稳定性可改进。参照图12描述不同地应用存储在第一存储块中的数据的类型和存储在第二存储块中的数据的类型的实施方式。
根据本公开的另一实施方式，可不同地应用存储在第一存储块中所包括的各个存储器单元中的比特数和存储在第二存储块中所包括的各个存储器单元中的比特数。作为示例，可使用存储块，以使得存储在第二存储块中所包括的存储器单元中的比特数小于存储在第一存储块中所包括的存储器单元中的比特数。作为另一示例，可使用存储块，以使得存储在第二存储块中所包括的存储器单元中的比特数大于存储在第一存储块中所包括的存储器单元中的比特数。参照图13和图14描述不同地应用存储在第一存储块中所包括的各个存储器单元中的比特数和存储在第二存储块中所包括的各个存储器单元中的比特数的实施方式。
根据本公开的另一实施方式，在与接触区域CTA相邻设置并因此被确定为第二存储块的存储块当中，编程擦除计数超过预定标准的存储块可被转换为第一存储块。由于第二存储块与接触区域CTA相邻设置，所以存储器单元的阈值电压分布特性可相对令人满意，但是存储器单元的阈值电压分布特性可随着第二存储块的使用次数累积而逐渐劣化。因此，在第二存储块当中，编程擦除计数超过预定标准的存储块可被转换为第一存储块并被使用。参照图15描述编程擦除计数超过预定标准的第二存储块被转换为第一存储块的实施方式。本文中关于参数使用的词语“预定”(例如，预定标准和预定阈值)意指在处理或算法中使用参数之前确定参数的值。对于一些实施方式，在处理或算法开始之前确定参数的值。在其它实施方式中，在处理或算法期间但在处理或算法中使用参数之前确定参数的值。
图10是示出根据本公开的实施方式的操作半导体存储器装置的方法的流程图。
参照图10，根据本公开的实施方式的操作半导体存储器装置的方法包括：从存储控制器接收对目标存储块的命令(S110)；基于目标存储块的类型确定用于执行与所接收的命令对应的操作的操作参数(S130)；以及基于所确定的操作参数来对目标存储块执行与所接收的命令对应的操作(S150)。
在步骤S110中，半导体存储器装置可从存储控制器接收指示执行特定操作的命令以及识别作为与所接收的命令对应的操作的对象的目标存储块的地址。例如，半导体存储器装置可接收编程命令和与之对应的地址。半导体存储器装置基于所接收的地址来确定目标存储块。
在步骤S130中，可确定用于对所识别的目标存储块执行与所接收的命令对应的操作的操作参数。即，在步骤S130中，根据目标存储块是图9所示的第一存储块还是第二存储块来确定操作参数。参照图11描述步骤S130。
在步骤S150中，可使用确定的操作参数对目标存储块执行针对所接收的命令的操作。
图11是示出图10的步骤S130的实施方式的流程图。
参照图11，步骤S130包括：检查目标存储块的类型(S210)；以及确定目标存储块是否为第一存储块(S230)。此外，步骤S130还可包括：当目标存储块是第一存储块时(S230：是)，选择第一参数。另一方面，步骤S130还可包括：当目标存储块是第二存储块时(S230：否)，选择不同于第一参数的第二参数。
在步骤S210中，半导体存储器装置10的控制逻辑39基于与命令一起接收的地址来确定目标存储块是第一存储块还是第二存储块。为此，半导体存储器装置100可存储用于识别第一存储块和第二存储块的信息。
作为步骤S230的确定结果，当目标存储块是不与接触区域CTA相邻的存储块(即，第一存储块)时(S230：是)，第一参数被选为操作参数(S250)。所选的第一参数可在图10的步骤S150中对目标存储块执行的操作中使用。
作为步骤S230的确定结果，当目标存储块是与接触区域CTA相邻设置的存储块(即，第二存储块)时(S230：否)，不同于第一参数的第二参数用作操作参数(S270)。所选的第二参数可在图10的步骤S150中对目标存储块执行的操作中使用。
例如，当在图10的步骤S110中接收的命令是编程命令时，图11的第一参数和第二参数可以是与编程操作有关的参数。作为示例，第一参数和第二参数可指示施加到与被选为编程目标的存储器单元连接的字线的编程电压的大小。在这种情况下，在编程操作中使用的编程电压的大小可根据目标存储块是否为第一存储块而变化。作为另一示例，第一参数和第二参数可指示编程通过电压的大小、编程允许电压的大小、编程禁止电压的大小和验证电压的大小中的至少一个。另外，第一参数和第二参数可指示在编程操作中使用的各种值。
作为另一示例，当在图10的步骤S110中接收的命令是读命令时，图11的第一参数和第二参数可以是与读操作有关的参数。作为示例，第一参数和第二参数可指示施加到连接至被选为读目标的存储器单元的字线的读电压的大小。在这种情况下，在数据读取期间施加到所选字线的读电压的大小可根据目标存储块是否为第一存储块而变化。作为另一示例，第一参数和第二参数可指示读通过电压的大小、位线预充电电压的大小和位线预充电时间的长度中的至少一个。另外，第一参数和第二参数可指示在读操作中使用的各种值。
作为另一示例，当在图10的步骤S110中接收的命令是擦除命令时，图11的第一参数和第二参数可以是与擦除操作有关的参数。作为示例，第一参数和第二参数可指示施加到连接至被选为擦除目标的存储块的公共源极线的擦除电压。作为另一示例，第一参数和第二参数可指示施加到连接至被选为擦除目标的存储块的位线的电压或擦除验证电压中的至少一个。另外，第一参数和第二参数可指示在擦除操作中使用的各种值。
如上所述，在实施方式中，通过不同地应用在对第一存储块的操作中使用的操作参数和在对第二存储块的操作中使用的操作参数，第一存储块和第二存储块中的每一个的操作性能可最大化。
图12是示出根据本公开的另一实施方式的不同地应用第一存储块和第二存储块的目的的方法的图。
参照图12，根据本公开的实施方式的半导体存储器装置可使用目标存储块不与接触区域CTA相邻的存储块(即，第一存储块)作为正常块，并且使用目标存储块与接触区域CTA相邻的存储块(即，第二存储块)作为系统块。根据本公开的实施方式，存储在正常块和系统块中的数据的类型不同。
例如，包括具有相对宽的阈值电压分布宽度的存储器单元的第一存储块可用作用于存储用户数据的正常块。此外，包括具有相对窄的阈值电压分布宽度的存储器单元的第二存储块可用作用于存储系统数据的系统块。
如上所述，用户数据可以是从存储器系统外部输入到存储器系统的数据。此外，系统数据是半导体存储器装置的操作所需的数据，并且可包括半导体存储器装置的操作所需的操作参数以及存储控制器控制半导体存储器装置的操作所需的管理信息。例如，系统数据可包括引导代码、元数据、映射数据和奇偶校验数据中的任一个。
如上所述，在实施方式中，通过将半导体存储器装置的操作所需的系统数据存储在具有更高可靠性的第二存储块中，半导体存储器装置的操作稳定性可改进。
图13是示出根据本公开的另一实施方式的半导体存储器装置的图，其中存储在第二存储块中所包括的存储器单元中的比特数相对小于存储在第一存储块中所包括的存储器单元中的比特数。
参照图13，根据本公开的实施方式的半导体存储器装置可使用目标存储块不与接触区域CTA相邻的存储块(即，第一存储块)作为三级单元(TLC)块，并且使用目标存储块与接触区域CTA相邻设置的存储块(即，第二存储块)作为单级单元(SLC)块。因此，三比特数据可存储在第一存储块中所包括的存储器单元中，一比特数据可存储在第二存储块中所包括的存储器单元中。即，存储在第二存储块中所包括的存储器单元中的比特数相对小于存储在第一存储块中所包括的存储器单元中的比特数。在这种情况下，在实施方式中，通过允许在分布特性相对令人满意的第二存储块的存储器单元中存储较少比特数，操作性能可进一步改进。结果，在实施方式中，第二存储块可比第一存储块更高速地操作，并且第二存储块的数据可靠性也高于第一存储块的数据可靠性。
通过利用这种特性，第二存储块可用作半导体存储器装置的SLC缓冲器。当第二存储块用作SLC缓冲器时，要存储在第一存储块中的数据首先被暂时编程到第二存储块，然后第二存储块的数据被迁移到第一存储块。如上所述，在实施方式中，当第二存储块用作SLC缓冲器时，使用SLC缓冲器的编程操作的速度可改进。
此外，图13的实施方式可与图12的实施方式组合使用。即，通过使用第二存储块作为SLC块，系统数据可被存储在第二存储块中。在这种情况下，在实施方式中，可获得系统数据的高可靠性，并且系统数据的编程速度和读取速度可大大改进。
图14是示出根据本公开的另一实施方式的半导体存储器装置的图，其中存储在第二存储块中所包括的存储器单元中的比特数相对大于存储在第一存储块中所包括的存储器单元中的比特数。
参照图14，根据本公开的实施方式的半导体存储器装置可使用目标存储块不与接触区域CTA相邻的存储块(即，第一存储块)作为TLC块，并且使用目标存储块与接触区域CTA相邻设置的存储块(即，第二存储块)作为四级单元(QLC)块。因此，三比特数据可被存储在第一存储块中所包括的存储器单元中，四比特数据可被存储在第二存储块中所包括的存储器单元中。即，存储在第二存储块中所包括的存储器单元中的比特数相对大于存储在第一存储块中所包括的存储器单元中的比特数。在这种情况下，在分布特性相对令人满意的第二存储块的存储器单元中存储更多比特数时，可确保与第一存储块的操作稳定性相似的操作稳定性。结果，在实施方式中，可最大程度地确保半导体存储器装置的存储空间。
图15是示出根据本公开的另一实施方式的操作半导体存储器装置的方法的流程图。
参照图15，根据本公开的另一实施方式的操作半导体存储器装置的方法可包括：将不与接触区域CTA相邻的存储块确定为第一存储块并且将与接触区域CTA相邻的存储块确定为第二存储块(S310)；将属于第二存储块的多个存储块中的任一个确定为目标存储块(S320)；检查目标存储块的编程擦除计数值NPE(S330)；以及确定编程擦除计数值NPE是否大于预定阈值NTH。此外，根据本公开的另一实施方式的操作半导体存储器装置的方法还可包括：当编程擦除计数值NPE大于预定阈值NTH时(S340：是)，将目标存储块从第二存储块转换为第一存储块(S350)。另外，根据本公开的另一实施方式的操作半导体存储器装置的方法还可包括：当编程擦除计数值NPE不大于预定阈值NTH时(S340：否)，将目标存储块维持为第二存储块(S360)。
在实施方式中，当包括半导体存储器装置10的存储器系统被开启时，可执行步骤S310。在另一实施方式中，可在制造半导体存储器装置10之后立即执行步骤S310。在步骤S310中，如图9所示，不与接触区域CTA相邻的存储块被确定为第一存储块，与接触区域CTA相邻的存储块被确定为第二存储块。在执行步骤S310之后，可生成识别第一存储块和第二存储块的信息。该信息可被存储在半导体存储器装置10中或半导体存储器装置10外部的存储控制器中。在一些实施方式中，不与接触区域CTA相邻的存储块可最初被确定为第二存储块，与接触区域CTA相邻的存储块可最初被确定为第一存储块。因此，在一些实施方式中，不管其相对于接触区域CTA的物理位置如何，存储块可被任意确定为第一存储块和第二存储块之一。
当存储控制器向半导体存储器装置10发送特定命令时，可执行步骤S320。在这种情况下，当作为特定命令的对象的存储块对应于第二存储块时，存储块可被确定为目标存储块。即，当对第二存储块执行特定操作(例如，擦除操作、编程操作或读操作)时，所选的第二存储块可被确定为目标块以确定目标存储块是否被转换为第一存储块。
作为另一实施方式，不管命令如何，可周期性地执行步骤S320。在这种情况下，当半导体存储器装置10处于空闲状态时，可对第二存储块执行步骤S320。即，在半导体存储器装置10的空闲时间，可对第二存储块依次执行监测操作。通过监测操作，可确定包括在半导体存储器装置10中的各个第二存储块是否被转换为第一存储块。
在步骤S330中，检查目标存储块的编程擦除计数值NPE。编程擦除计数值NPE可以是指示在制造半导体存储器装置10之后执行多少次编程操作或擦除操作的值。为各个存储块确定编程擦除计数值NPE。因此，半导体存储器装置10可存储各个存储块的编程擦除计数值NPE。在另一实施方式中，存储控制器可存储各个存储块的各个编程擦除计数值NPE。
作为步骤S340的确定结果，当编程擦除计数值NPE大于阈值NTH时，这意味着对作为第二存储块的对应目标存储块执行次数相对多的编程操作或擦除操作。因此，预期目标存储块的存储器单元的特性劣化。因此，目标存储块被转换为第一存储块(S350)。在执行步骤S350之后，可更新识别第一存储块和第二存储块的信息。
作为步骤S340的确定结果，当编程擦除计数值NPE不大于阈值NTH时，这意味着对作为第二存储块的对应目标存储块执行次数相对少的编程操作或擦除操作。因此，预期目标存储块的存储器单元的特性还未劣化。因此，目标存储块被维持为第二存储块(S360)。
图16是示出根据实施方式的存储器系统1100的配置的框图。
参照图16，存储器系统1100包括存储器装置1120和存储控制器1110。
存储器装置1120可以是由多个闪存芯片配置的多芯片封装。作为实施方式，存储器装置1120可包括存储器单元阵列、连接至存储器单元阵列的位线以及与位线交叠并与位线间隔开不同距离的第一上线和第二上线。
存储控制器1110可被配置为控制存储器装置1120，并且可包括静态随机存取存储器(SRAM)1111、CPU 1112、主机接口1113、纠错块1114和存储器接口1115。SRAM 1111用作CPU 1112的操作存储器，CPU 1112对存储控制器1110的数据交换执行总体控制操作，并且主机接口1113包括连接至存储器系统1100的主机的数据交换协议。纠错块1114检测并纠正包括在从存储器装置1120读取的数据中的错误。存储器接口1115执行与存储器装置1120的接口。另外，存储控制器1110还可包括存储用于与主机接口的代码数据的只读存储器(ROM)等。
上述存储器系统1100可以是存储卡或固态盘(SSD)，其中存储器装置1120和存储控制器1110被组合。例如，当存储器系统1100是SSD时，存储控制器1110可通过诸如通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)和集成驱动电子设备(IDE)的各种接口协议之一与外部(例如，主机)通信。
在实施方式中，识别存储器装置1120中的多个存储块中的每一个是第一存储块还是第二存储块的信息可被存储在存储器装置1120中。在另一实施方式中，识别多个存储块中的每一个是第一存储块还是第二存储块的信息可被存储在存储控制器1110中。在这种情况下，该信息可被存储在SRAM 1111中。
图17是示出根据实施方式的计算系统1200的配置的框图。
参照图17，计算系统1200可包括电连接至系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储器系统1210。当计算系统1200是移动装置时，还可包括用于向计算系统1200供应操作电压的电池，并且还可包括应用芯片组、相机图像处理器(CIS)、移动DRAM等。
存储器系统1210可包括存储器装置1212和存储控制器1211。在实施方式中，识别存储器装置1212中的多个存储块中的每一个是第一存储块还是第二存储块的信息可被存储在存储器装置1212中。在另一实施方式中，识别存储器装置1212中的多个存储块中的每一个是第一存储块还是第二存储块的信息可被存储在存储控制器1211中。在另一实施方式中，识别存储器装置1212中的多个存储块中的每一个是第一存储块还是第二存储块的信息可被存储在存储器系统1210中。例如，该信息可被存储在计算系统1200的RAM 1230中。
相关申请的交叉引用
本申请要求2021年10月7日提交于韩国知识产权局的韩国专利申请号10-2021-0133230的优先权，其完整公开通过引用并入本文。

Claims (23)

1.一种半导体存储器装置，该半导体存储器装置包括：
多个存储块，各个存储块包括多个存储器单元；以及
接触区域，该接触区域形成在所述多个存储块之间，
其中，不同地使用所述多个存储块当中的不与所述接触区域相邻的第一存储块和与所述接触区域相邻的第二存储块。
2.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：
位线，该位线设置在所述多个存储块和所述接触区域上；以及
逻辑电路，该逻辑电路设置在所述多个存储块和所述接触区域下方。
3.根据权利要求2所述的半导体存储器装置，其中，所述逻辑电路包括对所述多个存储块当中的所选存储块执行操作的外围电路，并且当所述所选存储块是所述第一存储块时，所述外围电路在所述操作期间使用第一参数，当所述所选存储块是所述第二存储块时，所述外围电路在所述操作期间使用不同于所述第一参数的第二参数。
4.根据权利要求3所述的半导体存储器装置，其中，所述操作是编程操作，并且
所述第一参数和所述第二参数指示在所述所选存储块的所述编程操作中使用的电压值。
5.根据权利要求3所述的半导体存储器装置，其中，所述操作是读操作，并且
所述第一参数和所述第二参数指示在所述所选存储块的所述读操作中使用的电压值。
6.根据权利要求3所述的半导体存储器装置，其中，所述操作是擦除操作，并且
所述第一参数和所述第二参数指示在所述所选存储块的所述擦除操作中使用的电压值。
7.根据权利要求1所述的半导体存储器装置，其中，用户数据被存储在所述第一存储块中，并且系统数据被存储在所述第二存储块中。
8.根据权利要求7所述的半导体存储器装置，其中，所述系统数据包括在对所述多个存储块的操作中使用的参数。
9.根据权利要求7所述的半导体存储器装置，其中，所述系统数据包括引导代码、元数据、映射数据或奇偶校验数据中的任一个。
10.根据权利要求1所述的半导体存储器装置，其中，N比特被存储在所述第一存储块中所包括的各个所述存储器单元中，并且M比特被存储在所述第二存储块中所包括的各个所述存储器单元中，并且
其中，N是大于0的自然数，并且M是大于N的自然数。
11.根据权利要求1所述的半导体存储器装置，其中，N比特被存储在所述第一存储块中所包括的各个所述存储器单元中，并且M比特被存储在所述第二存储块中所包括的各个所述存储器单元中，并且
其中，M是大于0的自然数，并且N是大于M的自然数。
12.根据权利要求1所述的半导体存储器装置，其中，当所述第二存储块的编程擦除计数值超过预定阈值时，所述第二存储块使用与所述第一存储块的操作参数相同的操作参数来进行操作。
13.一种操作半导体存储器装置的方法，该方法包括以下步骤：
从存储控制器接收对多个存储块当中的目标存储块的命令；
基于所述目标存储块的类型，确定用于执行与所述命令对应的操作的操作参数；以及
基于所确定的操作参数对所述目标存储块执行所述操作。
14.根据权利要求13所述的方法，其中，接触区域形成在所述多个存储块之间，并且
在所述多个存储块当中，不与所述接触区域相邻的存储块是第一存储块，并且与所述接触区域相邻的存储块是第二存储块。
15.根据权利要求14所述的方法，其中，确定所述操作参数的步骤包括：
检查所述目标存储块的所述类型；以及
当所述目标存储块是所述第一存储块时，选择第一参数。
16.根据权利要求15所述的方法，其中，确定所述操作参数的步骤还包括：
当所述目标存储块是所述第二存储块时，选择不同于所述第一参数的第二参数。
17.根据权利要求13所述的方法，其中，所述命令是编程命令，并且所述操作参数是对所述目标存储块的编程操作中所包括的参数。
18.根据权利要求13所述的方法，其中，所述命令是读命令，并且所述操作参数是对所述目标存储块的读操作中所包括的参数。
19.根据权利要求13所述的方法，其中，所述命令是擦除命令，并且所述操作参数是对所述目标存储块的擦除操作中所包括的参数。
20.一种操作半导体存储器装置的方法，该方法包括以下步骤：
将多个存储块当中的作为第一存储块不与接触区域相邻的存储块与作为第二存储块与所述接触区域相邻的存储块相区分；
选择属于所述第二存储块的所述存储块中的任一个作为目标存储块；
检查所述目标存储块的编程擦除计数值；以及
当所述编程擦除计数值大于预定阈值时，将所述目标存储块转换为所述第一存储块。
21.根据权利要求20所述的方法，该方法还包括以下步骤：
当所述编程擦除计数值不大于所述预定阈值时，将所述目标存储块维持为所述第二存储块。
22.一种半导体存储器装置，该半导体存储器装置包括：
多个存储块，各个存储块包括多个存储器单元；以及
接触区域，该接触区域形成在所述多个存储块之间，
其中，第一操作参数用于对与所述接触区域间隔开的第一存储块的第一操作，并且第二操作参数用于对与所述接触区域相邻的第二存储块的第二操作，并且其中，所述第一操作参数不同于所述第二操作参数，并且所述第一操作和所述第二操作相同。
23.根据权利要求22所述的半导体存储器装置，其中，所述第一操作和所述第二操作是读操作、擦除操作和编程操作中的至少一个。
CN202210450328.8A 2021-10-07 2022-04-27 半导体存储器装置和操作半导体存储器装置的方法 Pending CN115966234A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210133230A KR20230050020A (ko) 2021-10-07 2021-10-07 반도체 메모리 장치 및 그 동작 방법
KR10-2021-0133230 2021-10-07

Publications (1)

Publication Number Publication Date
CN115966234A true CN115966234A (zh) 2023-04-14

Family

ID=85705575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210450328.8A Pending CN115966234A (zh) 2021-10-07 2022-04-27 半导体存储器装置和操作半导体存储器装置的方法

Country Status (4)

Country Link
US (1) US20230112851A1 (zh)
KR (1) KR20230050020A (zh)
CN (1) CN115966234A (zh)
DE (1) DE102022209367A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216179A (ja) * 2014-05-08 2015-12-03 株式会社東芝 半導体記憶装置
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
KR102691848B1 (ko) * 2016-04-21 2024-08-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20230112851A1 (en) 2023-04-13
DE102022209367A1 (de) 2023-04-13
KR20230050020A (ko) 2023-04-14

Similar Documents

Publication Publication Date Title
KR102423291B1 (ko) 프로그램 전압을 보정하는 플래시 메모리 장치, 3차원 메모리 장치, 메모리 시스템 및 그의 프로그램 방법
US10497452B2 (en) Semiconductor memory device and method of operating the same
US11514997B2 (en) Controller, a storage device including the controller, and a reading method of the storage device
CN110827907A (zh) 包括非易失性存储器器件的储存设备及其操作方法
US11815982B2 (en) Operating method of a nonvolatile memory device for programming multipage data
US12002519B2 (en) Operation method of controller configured to control nonvolatile memory device and operation method of storage device
KR102375751B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN111128280B (zh) 存储装置及其操作方法
US11315649B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
KR20220010210A (ko) 스토리지 장치 및 스토리지 장치의 읽기 동작 방법
US10679705B2 (en) Controller and operating method thereof
US20230153201A1 (en) Memory controller managing strong error information and operating method thereof
US11550492B2 (en) Semiconductor memory device, controller, and memory system having semiconductor memory device and controller
US10937511B2 (en) Semiconductor memory device, memory system including controller, and method of operating controller
US20230112851A1 (en) Semiconductor memory device and method of operating the semiconductor memory device
CN114974364A (zh) 存储器及其编程方法、存储器系统
CN114464221A (zh) 半导体存储器设备及其操作方法
US11966608B2 (en) Memory controller with improved data reliability and memory system including the same
US20240302982A1 (en) Semiconductor memory device and operating method thereof
US12073887B2 (en) Semiconductor device performing block program and operating method thereof
US20230154551A1 (en) Semiconductor device for improving retention performance and operating method thereof
EP4439563A1 (en) Nonvolatile memory device and method of controlling the same
US20230060440A1 (en) Sacrificial strings in a memory device to detect read disturb
US20230386561A1 (en) Semiconductor memory device and controller for reading data with improved speed, and method of operating the semiconductor memory device and the controller
KR20230069802A (ko) 리텐션 성능 개선을 위한 반도체 장치 및 그의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination