CN110827907A - 包括非易失性存储器器件的储存设备及其操作方法 - Google Patents

包括非易失性存储器器件的储存设备及其操作方法 Download PDF

Info

Publication number
CN110827907A
CN110827907A CN201910733387.4A CN201910733387A CN110827907A CN 110827907 A CN110827907 A CN 110827907A CN 201910733387 A CN201910733387 A CN 201910733387A CN 110827907 A CN110827907 A CN 110827907A
Authority
CN
China
Prior art keywords
read
memory
voltage
word line
read voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910733387.4A
Other languages
English (en)
Inventor
李允宑
金灿河
康淑恩
卢承京
李侊祐
李柱元
李镇旭
李熙元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110827907A publication Critical patent/CN110827907A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

公开了一种储存设备，包括：非易失性存储器器件，包括存储器块和存储器控制器。存储器块包括与第一字线连接的第一存储器区域和与第二字线连接的第二存储器区域。存储器控制器基于第一存储器区域的第一读取电压设置读取块电压。存储器控制器基于变化信息和读取块电压确定第二存储器区域的第二读取电压。

Description

包括非易失性存储器器件的储存设备及其操作方法
相关申请的交叉引用
本申请要求于2018年8月14日向韩国知识产权局(KIPO)递交的韩国专利申请No.10-2018-0094844的优先权，其公开通过引用整体并入本文中。
技术领域
本文公开的发明构思的各种示例实施例涉及存储数据的设备，更具体地，涉及包括非易失性存储器器件的储存设备、包括该储存设备的系统、和/或其操作方法。
背景技术
储存设备(例如，固态驱动器(SSD)等)包括非易失性存储器。由于储存设备即使在掉电之后也保持存储在其中的数据(例如，储存设备的电源被关断等)，因此将数据长时间存储在储存设备上是有利的。储存设备用作各种电子设备(例如，计算机、智能电话、智能平板等)中的主储存器。
储存设备的非易失性存储器由于各种因素而随时间劣化，并且储存设备可以以基于劣化程度改变操作状况的方式来应对劣化。例如，储存设备可以以基于储存设备的操作状况调整读取电压的电平的方式来应对劣化。通常，可以针对每个存储器块调整读取电压的电平。然而，存储器块中的连接到不同字线的存储器区域的读取电压可以随着劣化而不同地变化。为了确保与驱动储存设备相关联的可靠性，需要更精细地调整读取电压。
发明内容
本发明构思的各种示例实施例提供了一种包括非易失性存储器器件的储存设备、包括储存设备的系统和/或其操作方法，非易失性存储器器件可以考虑由于非易失性存储器器件的劣化引起的操作状态的改变来确保可靠性。
根据至少一个示例实施例，一种储存设备包括非易失性存储器器件和存储器控制器。非易失性存储器器件包括至少一个存储器块，该至少一个存储器块至少包括与第一字线连接的第一存储器区域和与第二字线连接的第二存储器区域。存储器控制器被配置为：基于要被提供给第一存储器区域的第一读取电压来设置与存储器块相对应的读取块电压；基于第一存储器区域的读取电压的改变和第二存储器区域的读取电压的改变，来设置与第一存储器区域、第二存储器区域和读取块电压相关的变化信息；以及，基于变化信息确定要被提供给第二存储器区域的第二读取电压。
根据至少一个示例实施例，一种储存设备的操作方法包括：使用存储器控制器接收针对与目标字线连接的存储器区域的读取请求；响应于读取请求，使用存储器控制器搜索与存储器区域中包括的存储器块相对应的读取块电压；使用存储器控制器基于读取电压的预测值设置变化信息，读取电压分别被提供给存储器区域的多个字线；以及，使用存储器控制器基于读取块电压和变化信息确定要被提供给目标字线的目标读取电压。
根据至少一个示例实施例，一种储存设备包括：非易失性存储器，包括至少一个存储器块；以及存储器控制器，被配置为：基于与成功读取操作相对应的被提供给字线的读取电压和与字线相对应的位置信息来设置针对至少一个存储器块的读取块电压；以及基于读取块电压和与读取请求的存储器区域连接的目标字线的位置信息，来确定要被提供给目标字线的目标读取电压。
附图说明
通过参考附图详细描述本发明构思的一些示例实施例，本发明构思的上述及其它目的和特征将变得更清楚。
图1是示出了根据本发明构思的至少一个示例实施例的储存设备的框图。
图2是示出了根据至少一个示例实施例的图1所示的存储器块的示例电路图。
图3是用于描述根据至少一个示例实施例的图2中所示的存储器单元的阈值电压分布的改变的曲线图。
图4是用于描述根据至少一个示例实施例的针对图2中所示的存储器单元的每个字线的阈值电压分布的改变的曲线图。
图5是示出了根据至少一个示例实施例的图1的读取电压控制模块的框图。
图6是示出了根据本发明构思的至少一个示例实施例的储存设备的数据读取方法的流程图。
图7是示出了图6的数据读取方法的至少一个示例实施例的流程图。
图8是用于描述根据至少一个示例实施例的当变化信息包括多个表时对表进行分类的处理的图。
图9是示出了图6的数据读取方法的至少一个示例实施例的流程图。
图10是示出了根据至少一个示例实施例的图9的选择变化表的处理的图。
图11是示出了图6的数据读取方法的至少一个示例实施例的流程图。
具体实施方式
下面，将参考附图清楚地并且详细地描述本发明构思的各种示例实施例，使得本领域普通技术人员可以实现本发明构思的示例实施例。
图1是示出了根据本发明构思的至少一个示例实施例的储存设备的框图。参考图1，储存设备100包括非易失性存储器器件110、存储器控制器120和/或缓冲器存储器130等，但是示例实施例不限于此。储存设备100可以以固态驱动器(SSD)、存储卡、嵌入式多媒体卡(eMMC)、和/或通用闪存(UFS)等形式实现，但不限于此。
非易失性存储器器件110可以在存储器控制器120的控制下执行写入操作、读取操作、擦除操作等。非易失性存储器器件110可以从存储器控制器120接收写入命令、地址和数据等，并且响应于写入命令，可以将数据写入到由地址标识的储存空间。非易失性存储器器件110可以从存储器控制器120接收读取命令和地址等，可以从由地址标识的储存空间读取数据，并且可以将读取的数据输出到存储器控制器120。非易失性存储器器件110可以从存储器控制器120接收擦除命令和地址，并且可以擦除由该地址标识的储存空间的数据。
非易失性存储器器件110可以包括多个存储器块BLK1至BLKz，但不限于此。存储器块BLK1至BLKz中的每一个存储器块可以包括多个存储器单元，但不限于此。存储器单元可以形成非易失性存储器器件110的储存空间。存储器块BLK1至BLKz中的每一个存储器块还可以包括选择晶体管，使其能够彼此独立地选择存储器单元，和/或可以以按组共同地选择存储器单元。可以根据非易失性存储器器件110的操作特性和/或结构特性来区分存储器块BLK1至BLKz。
非易失性存储器器件110可以包括闪存、相变随机存取存储器(PRAM)、铁电RAM(FeRAM)、磁RAM(MRAM)、电阻RAM(RRAM)等。
存储器控制器120可以访问非易失性存储器器件110和缓冲器存储器130等。存储器控制器120可以响应于外部主机设备、内置自测设备、至少一个内部/集成处理器等的请求，执行写入操作、读取操作、擦除操作和/或其它命令。存储器控制器120可以将写入请求数据写入到非易失性存储器器件110，并且可以从非易失性存储器器件110读取读取请求数据。
存储器控制器120可以通过使用缓冲器存储器130来管理储存设备100。例如，存储器控制器120可以将要写入到非易失性存储器器件110中的数据和/或从非易失性存储器器件110读取的数据暂时存储在缓冲器存储器130中。存储器控制器120可以将管理非易失性存储器器件110所需和/或必需的元数据加载到缓冲器存储器130上。
存储器控制器120可以包括至少一个中央处理单元(以下称为“CPU”)121、主机接口124、缓冲器控制电路125、存储器接口126和/或总线128等。
CPU 121可以控制存储器控制器120的整体操作，并且可以执行逻辑操作。CPU 121可以通过主机接口124与外部主机设备通信，可以通过存储器接口126与非易失性存储器器件110通信，和/或可以通过缓冲器控制电路125与缓冲器存储器130通信，但不限于此。CPU121可以通过使用缓冲器存储器130来控制储存设备100，但是不限于此。CPU 121可以执行加载到缓冲器存储器130上的读取电压(RV)控制模块131，然而示例实施例不限于此，例如，读取电压控制模块131可以体现为单独的电路和/或处理设备(例如，专用集成电路(ASIC)、片上系统(SoC)、现场可编程门阵列(FPGA)等)等。在读取操作中，当执行读取电压控制模块131时，存储器控制器120可以确定针对非易失性存储器器件110的读取电压。CPU 121可以用包括多个核的多核处理器来实现，作为多处理器系统、分布式处理系统、云计算系统等。
主机接口124被配置为在CPU 121的控制下与主机设备通信。主机接口124可以被配置为通过使用各种通信类型中的至少一种来发送和/或接收通信，例如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式内存模块(DIMM)、寄存式DIMM(RDIMM)、和/或减负载DIMM(LRDIMM)等。
缓冲器控制电路125被配置为在CPU 121的控制下控制缓冲器存储器130。缓冲器控制电路125允许缓冲器存储器130存储和/或临时存储非易失性存储器器件110与主机设备交换的数据。
存储器接口126被配置为在CPU 121的控制下与非易失性存储器器件110通信。存储器接口126可以通过输入/输出通道向非易失性存储器器件110传送命令、地址和/或数据等。存储器接口126可以通过控制通道向非易失性存储器器件110传送控制信号。
存储器接口126可以包括纠错块127(例如，纠错电路等)。纠错块127可以包括纠错码。纠错块127可以执行纠错。纠错块127可以基于要通过存储器接口126写入到非易失性存储器器件110中的数据来执行纠错编码。可以通过存储器接口126向非易失性存储器器件110提供纠错编码后的数据。纠错块127可以对通过存储器接口126从非易失性存储器器件110接收的数据执行纠错解码。
总线128提供存储器控制器120的组件之间的通信通道。CPU 121、主机接口124、缓冲器控制电路125和/或存储器接口126等可以通过总线128彼此交换数据。总线128可以被配置为支持在存储器控制器120中使用的各种类型的通信格式。
缓冲器存储器130可以存储CPU 121执行的代码和/或计算机可读指令。缓冲器存储器130可以存储由CPU 121处理的数据。缓冲器存储器130可以包括随机存取存储器(RAM)。闪存转换层FTL或各种存储器管理模块可以存储在缓冲器存储器130中。闪存转换层FTL可以执行地址映射、碎片(garbage)收集、耗损均衡等，以提供非易失性存储器器件110与主机设备之间的接口连接，但不限于此。
读取电压控制模块131可以存储在缓冲器存储器130中，但是示例实施例不限于此。读取电压控制模块131可以由CPU 121执行，但不限于此。当CPU 121执行读取电压控制模块131时，存储器控制器120可以确定读取电压，以便应对(例如，补偿等)由于在非易失性存储器器件110处发生的和/或影响非易失性存储器器件110的劣化状况而引起的读取电压的改变。当执行读取电压控制模块131时，存储器控制器120可以针对存储器块BLK1至BLKz中的每一个设置读取块电压，并且可以基于所设置的读取块电压和变化信息来确定非易失性存储器器件110的读取电压。变化信息可以是通过预测由于非易失性存储器器件110的劣化导致的读取电压的变化而获得的值。稍后将更全面地描述如何确定读取电压。
图2是根据至少一个示例实施例的图1的存储器块的示例电路图，但是示例实施例不限于此。参考图2，多个单元串CS以行和列布置在基板SUB上。多个单元串CS可以共同连接到在基板SUB上(或中)形成的公共源极线CSL。基板SUB的位置被示出为帮助理解存储器块BLKa的结构的示例，但是示例实施例不限于此。至少一个示例实施例可以包括与单元串CS的下端连接的公共源极线CSL。然而，公共源极线CSL与单元串CS的下端电连接就足够了，并且示例实施例不限于公共源极线CSL物理地位于单元CS的下端的情况。至少一个示例实施例可以包括以4乘4矩阵布置的单元串CS。然而，示例实施例不限于此，并且存储器块BLKa中的单元串CS和对应电路的数量可以增加或减少。
每行的单元串可以连接到第一接地选择线GSL1至第四接地选择线GSL4中对应的一个以及第一串选择线SSL1至第四串选择线SSL4中对应的一个。每列的单元串可以连接到第一位线BL1至第四位线BL4中对应的一个。为了便于说明，连接到第二接地选择线GSL2和第三接地选择线GSL3或第二串选择线SSL2和第三串选择线SSL3的单元串被描绘为模糊的。
每个单元串CS可以包括连接到对应的接地选择线的至少一个接地选择晶体管GST、连接到第一虚设字线DWL1的第一虚设存储器单元DMC1、分别连接到多个字线WL1至WL8的多个存储器单元MC、连接到第二虚设字线DWL2的第二虚设存储器单元DMC2、和/或分别连接到串选择线SSL的串选择晶体管SST，但是示例实施例不限于此。在每个单元串CS中，接地选择晶体管GST、第一虚设存储器单元DMC1、存储器单元MC、第二虚设存储器单元DMC2和/或串选择晶体管SST可以沿着垂直于基板SUB的方向彼此串联连接，并且可以沿着垂直于基板SUB的方向依次堆叠，但是示例实施例不限于此。
在至少一个示例实施例中，在每个单元串CS中，可以在接地选择晶体管GST和存储器单元MC之间布置一个或多个虚设存储器单元。在每个单元串CS中，可以在串选择晶体管SST与存储器单元MC之间布置一个或多个虚设存储器单元。在每个单元串CS中，可以在存储器单元MC之间布置一个或多个虚设存储器单元。虚设存储器单元可以具有与存储器单元MC相同的结构，并且可以不被编程(例如，禁止编程)或者可以与存储器单元MC不同地被编程。例如，当存储器单元被编程以形成两个或更多个阈值电压分布时，虚设存储器单元可以被编程为具有一个阈值电压分布范围或具有数量小于存储器单元MC的阈值电压分布的数量的阈值电压分布。然而，示例实施例不限于此。
单元串CS中的布置在距基板SUB或接地选择晶体管GST相同高度处的存储器单元可以共同电连接。单元串CS中的布置在距基板SUB或接地选择晶体管GST不同高度处的存储器单元可以彼此电分离。图2中将至少一个示例实施例建立为相同高度的存储器单元连接到相同字线。然而，示例实施例不限于此，例如，相同高度的存储器单元可以在形成存储器单元的平面中彼此直接连接，或者可以通过诸如金属层之类的另一层彼此间接连接。
与串(或接地)选择线和字线相对应的存储器单元可以构成页。写入操作和读取操作可以按页来执行。在每一页中，每个存储器单元可以存储两个或更多个比特。写入属于一页的存储器单元中的比特可以形成逻辑页。例如，分别写入每一页的存储器单元中的第k个比特可以形成第k个逻辑页。
存储器块BLKa可以被设置在三维(3D)存储器阵列处，但是示例实施例不限于此。3D存储器阵列在存储器单元MC的阵列的一个或多个物理层级中单片地形成，所述存储器单元MC的阵列具有布置于硅基板之上的有源区以及与那些存储器单元的操作相关联的电路。与存储器单元MC的操作相关联的电路可以位于这种基板之上或之内。术语“单片(monolithic)”意指阵列的每一层级的层直接沉积在3D存储器阵列的每一下层级的层上。
根据本发明构思的至少一个示例实施例，3D存储器阵列包括成竖直取向使得至少一个存储器单元位于另一存储器单元之上的竖直单元串CS(或NAND串)。该至少一个存储器单元可以包括电荷俘获层。每个单元串还可以包括位于存储器单元MC上方的至少一个选择晶体管。该至少一个选择晶体管可以具有与存储器单元MC相同的结构，并且可以与存储器单元MC单片地形成。
图3是用于描述根据至少一个示例实施例的图2中所示的存储器单元的阈值电压分布的改变的曲线图，但是示例实施例不限于此。图3是用于描述阈值电压分布随特定劣化因素而变化的示例的图。参考图3，横轴表示存储器单元的阈值电压Vth，而纵轴表示存储器单元的数量。为了便于描述，假设存储器单元是单级单元(SLC)，但是示例实施例不限于此。单级单元具有擦除状态“E”或编程状态“P”，这取决于单级单元的期望阈值电压。为了便于描述，将参考图1的附图标记/标号来描述图3。
参考图3的(i)至(iii)，实线指示阈值电压分布的初始状态。可以通过使用初始读取电压Vr来标识擦除状态“E”和编程状态“P”。在初始状态中，足以标识擦除状态“E”和编程状态“P”的读取余量可以存在于擦除状态“E”和编程状态“P”之间。
虚线指示在使用储存设备100时期望的阈值电压分布由于非易失性存储器器件的劣化和/或缺陷而改变的示例。例如，在制造储存设备100时和/或通过储存设备100的使用，可能在存储器单元处发生缺陷。在使用储存设备100时可能由于非易失性存储器器件110的劣化而出现缺陷(例如，储存设备100的一个或多个存储器单元所呈现的电压和/或电流泄漏等)，并且劣化可以使得存储器单元的期望阈值电压分布改变。
参考图3的曲线图(i)，阈值电压分布(例如，期望阈值电压分布等)可以在与编程状态“P”相对应的阈值电压减小的方向上改变，但是不限于此。例如，如果非易失性存储器器件110的操作温度增加，则存储器单元的俘获电荷会泄漏，因此，具有编程状态“P”的存储器单元的阈值电压会减小。作为结果，难以通过使用初始读取电压Vr来标识擦除状态“E”和编程状态“P”。因此，可以将初始读取电压Vr调整到第一读取电压Vr1。非易失性存储器器件110的操作温度可以是使得阈值电压改变和/或存储器器件110劣化的劣化因素。
参考图3的曲线图(ii)，阈值电压分布可以在与擦除状态“E”相对应的阈值电压增加的方向上改变，但是不限于此。例如，如果读取存储器单元的次数增加，则由于读取干扰现象会在擦除状态“E”的存储器单元处发生电荷俘获现象，因此，具有擦除状态“E”的存储器单元的阈值电压可以增加。作为另一示例，如果向存储器单元写入的次数增加，则存储器单元的隧道氧化物会劣化，因此，具有擦除状态“E”的存储器单元的阈值电压会增加。作为结果，难以通过使用初始读取电压Vr来标识擦除状态“E”和编程状态“P”。因此，可以将初始读取电压Vr调整到第二读取电压Vrm。关于非易失性存储器器件110，执行读取操作的次数(下文中称为“读取计数”)和执行写入操作的次数(下文中称为“写入计数”)可以是使得存储器单元劣化和存储器单元的阈值电压改变的劣化因素。
参考图3的曲线图(iii)，擦除状态“E”和/或编程状态“P”的阈值电压分布可以在阈值电压分布变宽的方向上改变，但是示例实施例不限于此。例如，在非易失性存储器器件110的编程/擦除周期的数量增加的情况下和/或在保持时间增加的情况下，存储器单元中俘获的电荷会泄漏，从而使得阈值电压分布改变。作为结果，难以通过使用初始读取电压Vr来标识擦除状态“E”和编程状态“P”。因此，可以将初始读取电压Vr调整为第三读取电压Vrn等。关于非易失性存储器器件110，编程/擦除周期的数量和/或保持时间可以是使得非易失性存储器器件110劣化和/或非易失性存储器器件110的阈值电压改变的劣化因素。
根据本发明构思的至少一个示例实施例，储存设备100可以基于预测由于一个或多个劣化因素(例如，如上所述的劣化因素等)引起的读取电压的改变的结果来产生变化信息，并且可以基于变化信息来确定目的用于读取操作的存储器区域的读取电压。可以通过针对与一个或多个劣化因素(例如，上述劣化因素等)相关联的操作状况中的每一个操作状况评价非易失性存储器器件110来确定变化信息。稍后将更详细地描述变化信息。
图4是用于描述根据至少一个示例实施例的针对图2中所示的存储器单元的每个字线的阈值电压分布的改变的曲线图。图4是用于描述针对每个字线的阈值电压分布随特定劣化因素而变化的示例的曲线图。参考图4，横轴表示存储器单元的阈值电压Vth，而纵轴表示存储器单元的数量。存储器单元可以是多级单元(MLC)；为了便于描述，仅示出了与两个编程状态Pa和Pb相对应的阈值电压分布，然而示例实施例不限于此。根据多级单元的阈值电压，多级单元可以具有第一编程状态Pa或第二编程状态Pb。为方便起见，将参考图1的附图标记/标号来描述图4。
参考图4的曲线图，示出了连接到第一字线WL1的存储器单元的阈值电压分布、连接到第二字线WL2的存储器单元的阈值电压分布、以及连接到第三字线WL3的存储器单元的阈值电压分布，但是示例实施例不限于此。关于连接到第一字线WL1的存储器单元，可以通过使用第一读取电压Vr1来标识第一编程状态Pa和第二编程状态Pb。关于连接到第二字线WL2的存储器单元，可以通过使用第二读取电压Vr2来标识第一编程状态Pa和第二编程状态Pb。关于连接到第三字线WL3的存储器单元，可以通过使用第三读取电压Vr3来标识第一编程状态Pa和第二编程状态Pb。
即使存储器单元包括在相同存储器块中，存储器单元的阈值电压分布也可彼此不同。例如，分别与第一字线WL1至第三字线WL3相对应的阈值电压分布可以彼此不同。在这种情况下，用于标识第一编程状态Pa和第二编程状态Pb的改进的和/或最优的读取电压可以针对每个字线而变化。也就是说，第一读取电压Vr1至第三读取电压Vr3可以彼此不同。在向非易失性存储器器件110中包括的存储器单元提供相同读取电压的情况下，会更难以和/或不可能标识关于存储器单元的第一编程状态Pa或第二编程状态Pb。
例如，存储器单元的阈值电压分布可以随着和/或基于存储器单元的位置而变化。例如，参考图2，考虑到柱的宽度，与基板SUB的上表面平行的截面随着与基板SUB相距的距离减小而变小。因此，当通过字线将电压提供给与基板SUB相邻的存储器单元时，在与基板SUB相邻的存储器单元处形成的电场可以大于在远离基板SUB的存储器单元处形成的电场。这会对读取干扰有影响并且可以使得各个字线有不同劣化状态。
此外，由于各种劣化因素(例如，保持时间、编程/擦除周期的数量和/或温度)引起的劣化程度可以随存储器单元的位置等而变化。由于距基板的距离、相邻柱的宽度等相对于连接到相同字线的存储器单元几乎是均匀的，因此存储器单元可以具有相似或相同的劣化状态。此外，由于字线的长度是均匀的或实质上均匀的，因此连接到不同字线的存储器区域可以具有取决于劣化状态的给定相关性。
根据本发明构思的至少一个示例实施例，储存设备100可以基于预测字线的读取电压之间的差的结果，产生变化信息，并且可以基于变化信息确定目的用于读取操作的存储器区域的读取电压。可以通过评价针对每个字线的与各种劣化因素相关联的读取电压的改变来确定变化信息。稍后将更详细地描述变化信息。
图5是示出了根据至少一个示例实施例的图1的读取电压控制模块的框图。参考图5，读取电压控制模块131包括状态管理器131_1、最优读取电压管理器131_2和/或字线变化管理器131_3，但是示例实施例不限于此。读取电压控制模块131可以在CPU 121的控制下在缓冲器存储器130上加载和执行，但是示例实施例不限于此，例如，读取电压控制模块131可以实现为单独的电路和/或处理设备(例如，专用集成电路(ASIC)、片上系统(SoC)、现场可编程门阵列(FPGA)等)等。例如，在通过固件实现读取电压控制模块131的情况下，读取电压控制模块131可以存储在非易失性存储器器件110中。在这种情况下，读取电压控制模块131可以被加载到缓冲器存储器130上，并且可以由CPU 121执行。附加地，读取电压控制模块131可以用诸如专用集成电路(ASIC)或现场可编程门阵列(FPGA)之类的硬件实现。为了便于描述，将参考图1的附图标记/标号来描述图5。
状态管理器131_1可以预测和/或管理分别要提供给多个字线的读取电压的预测值，并且可以根据至少一个存储器块的劣化(例如，劣化状况和/或劣化状态等)来确定预测值。状态管理器131_1可以从缓冲器存储器130接收状态信息SI。状态信息SI可以包括与存储器块中包括的多个存储器区域有关的多条状态信息。这里，多个存储器区域中的每一个存储器区域可以包括与相同字线连接的存储器单元，但是不限于此。
状态信息SI可以包括与非易失性存储器器件110的老化状态有关的信息。此外，状态信息SI还可以包括与评价由于非易失性存储器器件110的劣化引起的读取电压的改变的结果有关的信息。可以预先(和/或实时)执行评价，并且可以针对每个存储器区域预先和/或实时执行与读取电压根据各种劣化因素(例如，编程/擦除计数、保持时间和读取干扰)状况的改变相关联的评价。例如，存储器控制器120可以不单独管理与老化状态有关的信息和/或与预先评价读取电压的改变的结果有关的信息。在这种情况下，存储器控制器120可以仅存储基于状态信息SI产生的变化信息。
例如，状态信息SI可以包括与基于当前劣化状态的存储器区域的状态有关的信息。在至少一个示例实施例中，存储器控制器120可以存储和更新针对非易失性存储器器件110的每个存储器块的编程/擦除计数、针对每个存储器区域的读取计数、温度、保持时间等，这些项被管理以实现损耗均衡。可以使用当前劣化状态的信息来计算稍后要读取的存储器区域的读取电压。
最优读取电压管理器131_2可以针对每个存储器块设置期望读取块电压。在接收到针对特定存储器块中包括的存储器区域的读取请求的情况下，读取块电压可以指示要被参考以计算针对对应的存储器区域的读取电压的电压电平。可以在相同存储器块内使用相同的读取块电压。
最优读取电压管理器131_2可以搜索改进的和/或最优的读取电压，以便产生读取块电压。这里，改进的和/或最优的读取电压可以是读取电压集合，其可以使得所有程序状态均是可标识的，而不会在对特定存储器区域执行读取操作时发生错误。例如，改进的和/或最优的读取电压可以是读取电压集合，在该读取电压集合下先前关于特定存储器块请求的读取操作成功。最优读取电压管理器131_2可以基于找到的改进的和/或最优的读取电压来产生并存储读取块电压。与产生读取块电压相关联的示例实施例将在后面更全面地描述。
在设置读取块电压之后，储存设备100可以从主机设备接收读取请求。在这种情况下，最优读取电压管理器131_2可以接收块信息BI，该块信息BI是关于与读取请求相对应的存储器块的信息。最优读取电压管理器131_2可以基于块信息BI将与读取请求相对应的存储器块的读取块电压输出到字线变化管理器131_3。
字线变化管理器131_3可以基于读取电压的预测值(例如，被预测的值)产生并存储变化信息，预测值存储在状态管理器131_1中并且分别与存储器区域相对应。字线变化管理器131_3可以根据劣化(例如，存储器单元/存储器区域的劣化状态和/或状况等)提取存储器区域之间的相关性，并且可以基于所提取的相关性产生变化信息。变化信息可以用表、关系表达式(例如，期望关系等)、决策树、和/或人工神经网络的权重等来实现。
字线变化管理器131_3可以基于所设置的变化信息来确定与读取请求相对应的存储器区域的读取电压。字线变化管理器131_3可以通过将从最优读取电压管理器131_2提供的读取块电压应用于变化信息来计算读取电压。为了计算读取电压，可以使用与读取请求的存储器区域相对应的字线的位置信息和用于产生读取块电压的字线的位置信息。
例如，字线变化管理器131_3可以通过变化信息计算与读取块电压相对应的字线和目的用于读取操作的字线之间的相关性。可以基于相关性来计算读取块电压的校正值。字线变化管理器131_3可以通过将校正值应用于读取块电压来计算最终读取电压。例如，在状态管理器131_1产生与当前劣化状态有关的信息的情况下，字线变化管理器131_3可以附加地考虑由此产生的信息来计算读取电压。为了将所计算的读取电压提供给非易失性存储器器件110的相关字线，字线变化管理器131_3可以将字线电压信息WI提供给非易失性存储器器件110。
图6是示出了根据本发明构思的至少一个示例实施例的储存设备的数据读取方法的流程图。参考图6，数据读取方法可以在图1的存储器控制器120处执行，但是示例实施例不限于此。为了便于描述，将参考图1的附图标记/标号来描述图6。
在操作S110中，存储器控制器120可以从外部主机设备接收读取请求。可以通过主机接口124接收读取请求。
在操作S120中，存储器控制器120可以确定非易失性存储器器件110中的、其中存储有读取请求的数据的存储器块。存储器控制器120可以搜索是否存在与相关存储器块相对应的期望的和/或最优的读取块电压。例如，可以在接收读取请求之前，基于提供给读取操作成功的字线的读取电压来设置期望的和/或最优的读取块电压。在存在读取块电压的情况下，处理进行到操作S130；在不存在读取块电压的情况下，处理进行到操作S140。
在操作S130中，存储器控制器120可以基于读取块电压和/或变化信息来计算与读取请求的存储器区域相对应的读取电压。针对每个存储器区域，可以基于由于劣化(例如，劣化状态和/或状况等)引起的读取电压的变化来产生变化信息。存储器控制器120可以通过将由于相关存储器区域的劣化引起的读取电压的变化应用于读取块电压来计算读取电压。
在不存在读取块电压的情况下，在操作S140中，存储器控制器120可以将读取电压确定为期望的和/或预设的初始电压。这里，初始电压可以是用户选择的缺省值等。
在操作S150中，存储器控制器120可以基于在操作S130或操作S140中确定的读取电压来执行读取操作。存储器控制器120可以向非易失性存储器器件110提供读取命令和地址，以便对读取请求的数据进行读取。非易失性存储器器件110可以响应于读取命令和地址感测来自存储器单元的数据。所感测的数据可以输出到存储器控制器120。
在操作S150中，存储器控制器120可以确定所执行的读取操作是否成功。例如，存储器控制器120可以通过使用纠错技术检测和校正基于所确定的读取电压读取的数据的错误来确定是否产生了不可校正的纠错码(UECC)。UECC可以指示存储器控制器120的纠错块127未校正的错误包括在读取数据中的状态。纠错块127可以在对从非易失性存储器器件110接收的数据执行纠错解码的同时检测UECC。在检测到UECC的情况下，处理进行到操作S160。在未检测到UECC的情况下，确定读取操作成功，因此终止读取操作。
由于基于UECC的检测确定读取操作不成功，因此在操作S160中，存储器控制器120以任何其他方法校正读取电压。例如，存储器控制器120可以接收与非易失性存储器器件110的当前劣化状态有关的信息，并且可以基于当前劣化状态来校正读取电压。例如，存储器控制器120可以执行通过对读取电压根据劣化状态的改变进行机器学习而创建的预测模式，并且可以基于所创建的预测模式来预测读取电压，但是示例实施例不限于此。存储器控制器120可以通过使用预测的读取电压来校正预先设置的读取电压(例如，预先设置的读取电压)。校正读取电压的方式不限于此，并且可以使用诸如决策树、人工神经网络、基于经验数据校正读取电压之类的各种方式来校正读取电压。校正后的读取电压可以由存储器控制器120管理，并且可以存储到缓冲器存储器130。存储器控制器120可以基于校正后的读取电压来更新读取块电压。
图7是示出了图6的数据读取方法的至少一个示例实施例的流程图。参考图7，数据读取方法可以在图1的存储器控制器120处执行，但不限于此。假设图1的非易失性存储器器件110中包括的存储器单元是多级单元，但不限于此。存储器单元可以具有多个编程状态中的一个，并且可以通过使用第一读取电压RP1至第三读取电压RP3等来标识多个编程状态中的每一个。为了便于描述，将参考图1的附图标记/标号来描述图7。
在操作S210中，可以对连接到第二字线WL2的存储器区域执行读取操作。假设对连接到第二字线WL2的存储器区域执行的读取操作是成功的。假设与连接到第二字线WL2的存储器区域相对应的读取电压Vr2是(aa，bb，cc)。
在操作S220中，存储器控制器120可以计算针对第二字线WL2和第三字线WL3所属的存储器块的读取块电压Vro(例如，存储器控制器120可以针对连接到第二字线WL2和第三字线WL3的存储器块的读取块电压Vro)。可以在对连接到第二字线WL2的存储器区域执行读取操作之后执行操作S220。可以基于提供给读取操作成功的存储器区域的读取电压来设置读取块电压。换句话说，可以基于用于成功读取操作的读取电压来设置新的读取块电压。
可以基于变化信息产生读取块电压Vro。在图7中，可以以变化偏移表Tb的形式管理变化信息，但是不限于此。可以基于读取电压根据存储器块的劣化(例如，劣化状态和/或劣化状况等)的改变的预测值来创建变化偏移表Tb，并且可以分别将读取电压提供到与存储器块相对应的字线。可以预先(和/或实时)评价预测值，并且可以通过将各种劣化因素(例如，编程/擦除计数和保持时间)的状况提供给非易失性存储器器件110来产生预测值。
可以基于参考字线的预测值与其余字线的预测值之间的差来创建变化偏移表Tb。例如，假设参考字线是第一字线WL1，与第一字线WL1相对应的表值(例如，第一偏移信息)可以被设置为“0”。与第二字线WL2相对应的表值(例如，第二偏移信息)可以是对应于第一字线WL1的预测值与对应于第二字线WL2的预测值之间的相对差。与第三字线WL3相对应的表值(例如，第三偏移信息)可以是对应于第一字线WL1的预测值与对应于第三字线WL3的预测值之间的相对差等。也就是说，变化偏移表Tb可以根据特定劣化状况(例如，指定的编程/擦除计数的范围)指示针对各个字线的读取电压的相对关系。
返回操作S220，可以基于变化偏移表Tb计算读取块电压Vro。可以通过将第二偏移信息(例如，10，0，-20)应用于与成功读取操作相关联的读取电压Vr2的值(例如，aa，bb，cc)来计算读取块电压Vro。读取块电压Vro(例如，aa-10，bb，cc+20)可以通过从读取电压Vr2(例如，aa，bb，cc)中减去第二偏移信息(例如，10，0，-20)来计算。
在操作S230中，存储器控制器120可以管理和存储所计算的读取块电压Vro。读取块电压Vro可以存储到缓冲器存储器130。例如，存储器控制器120可以管理用于产生读取块电压Vro的字线的位置信息以及所计算的读取块电压Vro，但是本发明构思的示例实施例不限于此。在图7的至少一个示例实施例中，由于变化偏移表Tb的偏移值已经被应用于存储的读取块电压Vro，因此可以不单独管理字线的位置信息，但是示例实施例不限于此。
在操作S240中，存储器控制器120可以基于设置的读取块电压Vro和变化偏移表Tb计算针对任何其他存储器区域的读取电压。假设在对与第二字线WL2连接的存储器区域执行读取操作之后，对与第三字线WL3连接的存储器区域执行读取操作。根据针对与第三字线WL3连接的存储器区域的读取请求，存储器控制器120可以确定读取块电压Vro是否存在。
在图7中，由于存在读取块电压Vro，因此存储器控制器120可以通过将变化偏移表Tb中包括的第三偏移信息(例如，-5，-10，-5)应用于读取块电压Vro来计算读取电压。读取电压Vr3(例如，aa-15，bb，cc+15)可以通过将读取块电压Vro(例如，aa-10，bb，cc+20)与第三偏移信息(例如，-5，-10，-5)相加来计算。存储器控制器120可以基于所计算的读取电压Vr3对连接到第三字线WL3的存储器区域执行读取操作。
通过使用读取块电压Vro和变化偏移表Tb，不仅可以针对每个存储器块应对由于劣化引起的读取电压的改变，还可以针对每个字线应对由于劣化引起的读取电压的改变。此外，当通过使用偏移值以变化偏移表Tb管理针对每个字线的读取电压根据劣化的相对改变时，用于控制读取电压的资源可以减少。此外，当基于变化偏移表Tb设置读取块电压Vro时，在稍后和/或随后的读取操作中，可以通过简单的加法运算来确定读取电压。也就是说，可以提高用于确定读取电压的操作速度。
图7中示出了通过使用一个变化偏移表Tb来确定读取电压，但是根据至少一个示例实施例，可以提供多个变化偏移表以确定读取电压。多个变化偏移表可以分别与关于各种劣化因素(例如，保持时间、存储器器件的温度、编程/擦除计数、读取计数和/或读取打扰等)中的至少一个分类的状况相对应。在使用多个变化偏移表的情况下，可以基于至少一个劣化状况来选择要使用的变化偏移表，因此，读取电压的精度可以增加。
图8是用于描述根据至少一个示例实施例的当变化信息包括多个表时对表进行分类的处理的图。例如，多个变化偏移表中的每一个可以是图7的变化偏移表Tb。然而，本发明构思的示例实施例不限于此。例如，多个表中的每一个可以与根据劣化(例如，劣化状况和/或劣化状态等)预测的读取电压的值相关联，而不是与针对每个字线的相对偏移值相关联。可以在储存设备100处执行对表进行分类的处理，但是本发明构思的示例实施例不限于此。例如，可以通过单独的测试设备等对表格进行分类。在这种情况下，分类结果可以被设置到储存设备100的存储器控制器120，并且可以用于储存设备100的读取操作等。
参考图8，预先评价非易失性存储器器件110的读取电压根据劣化，但是不限于此。可以针对各种劣化因素中的每一个评价非易失性存储器器件110的读取电压。劣化因素可以包括例如编程/擦除计数、读取计数、保持时间、温度和/或读取干扰等中的至少一个。作为评价的结果，可以产生根据劣化状况分类的读取电压数据RD。取决于要被标识的编程状态，读取电压数据RD可以被划分为多个读取电压RP1、RP2、...等，并且可以被划分为与多个字线WL1、WL2、WL3...相对应的存储器区域。
可以根据劣化因素的状况将读取电压数据RD分类为多个组。首先，取决于第一劣化因素的状况等，读取电压数据RD可以被分类为第一读取电压数据组RD1和第二读取电压数据组RD2。数据组的数量仅用于示例目的，并且可以理解，数据组的数量可以不同于“2”。在至少一个示例实施例中，第一劣化因素可以是编程/擦除计数，但不限于此。编程/擦除计数是第一状况PE1的读取电压数据RD可以包括在第一读取电压数据组RD1中，并且编程/擦除计数是第二状况PE2的读取电压数据RD可以包括在第二读取电压数据组RD2中，但是不限于此。
例如，编程/擦除计数的第一状况PE1可以是小于参考计数的编程/擦除计数，并且第一读取电压数据组RD1可以包括在第一状况PE1下评价的读取电压数据RD。编程/擦除计数的第二状况PE2可以是不小于(例如，大于或等于)参考计数的编程/擦除计数，并且第二读取电压数据组RD2可以包括在第二状况PE2下评价的读取电压数据RD。可以由设计者随机设置和/或根据需要设置参考计数。附加地，可以通过将聚类(clustering)应用于读取电压数据RD来产生改进的和/或最优的参考计数。在至少一个示例实施例中，可以通过机器学习来执行聚类；在存在大量数据的情况下，可以执行用于减少数据量的降维处理。
取决于和/或基于与第一劣化因素不同的第二劣化因素的状况，第一读取电压数据RD1和第二读取电压数据组RD2可以被分类为第一读取电压子数据组RDa至第四读取电压子数据组RDd。子数据组的数量仅用于示例目的，并且可以理解，数据组的数量可以不同于“4”。在至少一个示例实施例中，第二劣化因素可以是保持时间，但不限于此。在第一读取电压数据组RD1中，保持时间是第一状况Ret1的读取电压数据RD可以包括在第一读取电压子数据组RDa中，并且保持时间是第二状况Ret2的读取电压数据RD可以包括在第二读取电压子数据组RDb中。在第二读取电压数据组RD2中，保持时间是第一状况Ret1的读取电压数据RD可以包括在第三读取电压子数据组RDc中，并且保持时间是第二状况Ret2的读取电压数据RD可以包括在第四读取电压子数据组RDd中。
例如，保持时间的第一状况Ret1可以是小于参考时间的时间，并且第一读取电压子数据组RDa和第三读取电压子数据组RDc可以包括在第一状况Ret1下评价的读取电压数据RD。保持时间的第二状况Ret2可以是不小于(例如，大于和/或等于)参考时间的时间，并且第二读取电压子数据组RDb和第四读取电压子数据组RDd可以包括在第二状况Ret2下评价的读取电压数据RD，但是示例实施例不限于此。可以由设计者随机设置和/或根据需要设置参考时间。附加地，可以通过将聚类应用于读取电压数据RD来产生改进的和/或最优的参考时间。在至少一个示例实施例中，可以通过机器学习等来执行聚类，并且如果需要和/或必要可以执行降维处理，但是示例实施例不限于此。
第一读取电压子数据组RDa至第四读取电压子数据组RDd中的每一个可以用于创建一个变化表。针对劣化因素的每个状况，第一读取电压子数据组RDa至第四读取电压子数据组RDd中的每一个的代表值可以被设置为包括在变化表中的值。这里，代表值可以是平均值、中心值和/或模(即，最常出现的值)等，但是本发明构思的示例实施例不限于此。例如，可以将用于选择读取电压的各种值设置为代表值。此外，在所创建的表是变化偏移表的情况下，可以通过从读取电压数据中减去与参考字线(例如，第一字线WL1)相对应的值来设置变化偏移表中包括的预测值。
图9是示出了图6的数据读取方法的至少一个示例实施例的流程图。图9示出了在通过图8的处理创建多个变化表Tb1至Tb3的情况下通过使用多个变化表Tb1至Tb3来读取数据的方法，然而示例实施例不限于此。参考图9，数据读取方法可以在图1的存储器控制器120处执行，但不限于此。假设图1的非易失性存储器器件110中包括的存储器单元是多级单元，但不限于此。存储器单元可以具有多个编程状态中的一个，并且可以通过使用多个读取电压(例如，第一读取电压RP1至第三读取电压RP3)来标识多个编程状态中的每一个。为方便起见，将参考图1的附图标记/标号来描述图9。
在操作S310中，可以对连接到第二字线WL2的存储器区域执行读取操作。假设对连接到第二字线WL2的存储器区域执行的读取操作是成功的。假设与连接到第二字线WL2的存储器区域相对应的读取电压Vr2是(例如，aa，bb，cc)。
在操作S320中，存储器控制器120可以设置读取块电压Vro，并且可以选择用于执行以下读取操作的变化表。可以基于图8的处理创建多个变化表Tb1至Tb3。存储器控制器120可以将与连接到第二字线WL2的存储器区域相对应的读取电压Vr2与第二字线WL2的读取电压进行比较，第二字线WL2的读取电压包括在第一变化表Tb1至第三变化表Tb3中的每一个变化表中。可以基于比较结果来选择具有最相似的读取电压Vr2的变化表。然而，本发明构思的示例实施例不限于此。例如，存储器控制器120可以从非易失性存储器器件110接收当前劣化状态，并且可以选择满足当前劣化状态的状况的变化表。在至少一个示例实施例中，假设选择第一变化表Tb1。
在操作S330中，存储器控制器120可以计算读取块电压Vro。可以参考作为所选择的变化表的第一变化表Tb1来计算读取块电压Vro。操作S330与图7的操作S220实质相同，因此将省略附加描述以避免冗余。可以通过从读取电压Vr2(例如，aa，bb，cc)减去第一变化表Tb1中的与第二字线WL2有关的信息(例如，aa2，bb2，cc2)来计算读取块电压Vro(例如，aa-aa2，bb-bb2，cc-cc2)。
在操作S340中，存储器控制器120可以管理和存储所计算的读取块电压Vro。读取块电压Vro可以存储到缓冲器存储器130。操作S340与图7的操作S230实质相同，因此将省略附加描述以避免冗余。
在操作S350中，根据读取请求，存储器控制器120可以基于设置的读取块电压Vro和所选择的第一变化表Tb1来计算连接到第三字线WL3的存储器区域的读取电压Vr3。操作S350与图7的操作S240实质相同，因此将省略附加描述以避免冗余。可以通过将第一变化表Tb1中的与第三字线WL3有关的信息(例如，aa3，bb3，cc3)与读取块电压Vro(例如，aa-aa2，bb-bb2，cc-cc2)相加来计算读取电压Vr3(例如，aa-aa2+aa3，bb-bb2+bb3，cc-cc2+cc3)。
图10是示出了图9的选择变化表的处理的图。参考图10，成功执行的读取操作的读取电压Vr2和第一变化表Tb1至第三变化表Tb3中的数据被示出为具有数值。然而，数值可以被理解为是为了便于描述而设置的，并且不限于此。可以在图1的存储器控制器120处执行选择变化表的处理。
可以将读取电压Vr2分别与第一变化表Tb1至第三变化表Tb3进行比较。在图8中，由于读取电压Vr2与第二字线WL2相对应，因此可以将读取电压Vr2中包括的值与第二字线WL2相对应的读取电压的值相比较，该与第二字线WL2相对应的读取电压的值包括在第一变化表Tb1至第三变化表Tb3的每一个变化表中。
存储器控制器120可以根据比较来计算结果。存储器控制器120可以计算读取电压Vr2中包括的值与第一变化表Tb1至第三变化表Tb3中的每一个变化表中包括的值之间的差。差可以用绝对值表示。由于获得例如，50-65，0-10，-30+30作为比较读取电压Vr2与第一变化表Tb1的结果，因此可以获得(例如，15，10，0)作为与第一变化表Tb1相对应的偏移值。由于获得例如，50-80，0-20，-30+20作为比较读取电压Vr2与第二变化表Tb2的结果，因此可以获得例如，30，20，10作为与第二变化表Tb2相对应的偏移值。由于获得例如，50-50，0+10，-30+60作为比较读取电压Vr2与第三变化表Tb3的结果，因此可以获得例如，0，10，30作为与第三变化表Tb1相对应的偏移值。
可以针对每个变化表比较所计算的偏移值。作为比较的结果，可以选择最终变化表，以便根据以下读取请求计算读取块电压和读取电压。在至少一个示例实施例中，存储器控制器120可以基于minMax(极大极小)运算来选择变化表，但是不限于此。在使用minMax运算的情况下，存储器控制器120可以选择第一变化表Tb1、第二变化表Tb2和第三变化表Tb3中的每一个变化表中的偏移值的最大值，并且可以选择其最大值是最小的变化表。
参考图10，由于各个变化表Tb1至Tb3的最大值是15、30和30，因此可以选择具有最小最大值15的第一变化表Tb1。然而，本发明构思的示例实施例不限于此。例如，可以以各种方式选择变化表。例如，可以通过计算针对每个变化表的成本函数来选择最终变化表。
图11是示出了图6的数据读取方法的至少一个示例实施例的流程图。图11示出了通过使用关系表达式(例如，期望关系等)来设置根据劣化的字线的相关性并且通过针对该关系表达式使用系数模型CM来读取数据的方法。参考图11，数据读取方法可以在图1的存储器控制器120处执行，但不限于此。假设图1的非易失性存储器器件110中包括的存储器单元是多级单元，但不限于此。存储器单元可以具有多个编程状态中的一个，并且可以通过使用多个读取电压(例如，第一读取电压RP1至第三读取电压RP3)来标识多个编程状态中的每一个。为了便于描述，将参考图1的附图标记/标号来描述图11。
在操作S410中，可以对连接到第二字线WL2的存储器区域执行读取操作。假设对连接到第二字线WL2的存储器区域执行的读取操作是成功的。假设与连接到第二字线WL2的存储器区域相对应的读取电压Vr2是例如，aa，bb，cc。
在操作S420中，存储器控制器120可以管理和存储读取块电压Vro。在至少一个示例实施例中，读取块电压Vro被示出为与读取电压Vr2相同。然而，本发明构思的示例实施例不限于此。例如，在如图7或图9中所示的存储器控制器120中设置有偏移参考的情况下，存储器控制器120可以通过将偏移参考应用于读取电压Vr2来计算读取块电压Vro，但不限于此。
在操作S430中，存储器控制器120可以基于设置的读取块电压Vro和系数模型CM来计算针对任何其他存储器区域的读取电压。例如，响应于针对与第三字线WL3相对应的存储器区域的读取请求，存储器控制器120可以计算针对所请求的存储器区域的读取电压Vr3。
可以基于根据劣化的字线的相关性来创建系数模型CM。根据劣化的字线的相关性可以被定义为关系表达式。图11示出了关系表达式由线性表达式表示的情况，但是示例实施例不限于此，并且可以是任何类型的表达式(例如，几何表达式等)。关系表达式可以被定义为例如“y＝ax+b”。在关系表达式中，“x”可以是读取块电压Vro，“a”可以是斜率，“b”可以是截距，并且“y”可以是要根据读取请求提供的读取电压Vr3。可以参考系数模型来设置斜率和截距。
存储器控制器120可以基于与读取块电压Vro相对应的字线和与目的用于读取操作的存储器区域相对应的字线，从系数模型CM搜索斜率值和截距值。例如，由于与读取块电压Vro相对应的字线是第二字线WL2并且与目的用于读取操作的存储器区域相对应的字线是第三字线WL3，因此存储器控制器120可以提取与这两个字线相对应斜率值和截距值。所提取的斜率值和所提取的截距值可以应用于关系表达式。结果，可以计算读取电压Vr3。
在通过使用系数模型CM来确定读取电压Vr3的情况下，可以在所有劣化情况下考虑读取电压的变化的发展。图11示出了系数模型CM包括与一个关系表达式相对应的斜率和截距相关联的模型。然而，本发明构思的示例实施例不限于此。例如，可以针对劣化因素的各个状况提供各种系数模型CM。此外，在关系表达式是多项式表达式的情况下，系数模型CM可以包括取决于多项式表达式的系数的数量等的更多模型。
参见图7、图9和图11，变化信息可以以变化偏移表Tb、多个变化表Tb1至Tb3、系数模型CM等的形式实现。附加地，变化信息可以基于决策树、人工神经网络等以预测模型的形式实现。在这种情况下，可以考虑不由关系表达式表示的字线之间的相关性来确定读取电压，并且可以在运行期间主动地确定读取电压。在使用决策树或人工神经网络的情况下，读取块电压、用于设置读取块电压的字线的位置信息、与要读取的存储器区域相对应的字线的位置信息等可以输入到预测模型。此外，还可以将当前劣化状态输入到预测模型。
根据本发明构思的至少一个示例实施例，包括非易失性存储器器件的储存设备及其操作方法可以通过使用变化信息来提高读取操作的成功率，在变化信息中，针对每个字线考虑由于劣化引起的操作状态的改变。
尽管已经参考本发明构思的各种示例实施例描述了本发明构思，但是对于本领域普通技术人员来说显而易见的是：在不脱离由所附权利要求阐述的本发明构思的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种储存设备，包括：
非易失性存储器器件，包括至少一个存储器块，所述至少一个存储器块至少包括与第一字线连接的第一存储器区域和与第二字线连接的第二存储器区域；以及
存储器控制器，被配置为：
基于要被提供给所述第一存储器区域的第一读取电压，设置与所述存储器块相对应的读取块电压，
基于所述第一存储器区域的读取电压的改变和所述第二存储器区域的读取电压的改变，设置与所述第一存储器区域、所述第二存储器区域和所述读取块电压相关的变化信息，以及
基于所述变化信息，确定要被提供给所述第二存储器区域的第二读取电压。
2.根据权利要求1所述的储存设备，其中，
所述存储器块还包括与参考字线连接的参考存储器区域；
所述存储器控制器还被配置为：
基于所述参考存储器区域的预测读取电压与所述第一存储器区域的预测读取电压之间的差，设置第一偏移信息，以及
基于所述参考存储器区域的所述预测读取电压与所述第二存储器区域的预测读取电压之间的差，设置第二偏移信息；以及
所述变化信息包括所述第一偏移信息和所述第二偏移信息。
3.根据权利要求2所述的储存设备，其中，所述存储器控制器还被配置为基于所述第一读取电压和所述第一偏移信息，计算所述读取块电压。
4.根据权利要求2所述的储存设备，其中，所述存储器控制器还被配置为基于所述读取块电压和所述第二偏移信息，计算所述第二读取电压。
5.根据权利要求1所述的储存设备，其中，
所述变化信息包括多个变化表，所述多个变化表分别与关于至少一个劣化因素分类的多个状况相对应；以及
所述多个变化表中的每一个变化表包括：
基于所述第一存储器区域的读取电压而产生的第一字线信息，所述第一存储器区域的读取电压是根据针对所述多个变化表中的每一个变化表的对应状况而设置的，以及
基于所述第二存储器区域的读取电压而产生的第二字线信息，所述第二存储器区域的读取电压是根据针对所述多个变化表中的每一个变化表的对应状况而设置的。
6.根据权利要求5所述的储存设备，其中，所述存储器控制器还被配置为基于所述第一读取电压和所述多个变化表中的每一个变化表中包括的所述第一字线信息，选择所述多个变化表中的一个变化表。
7.根据权利要求6所述的储存设备，其中，所述存储器控制器还被配置为：
基于所述第一读取电压和所选择的变化表中包括的所述第一字线信息，计算所述读取块电压；以及
基于所述读取块电压和所选择的变化表中包括的所述第二字线信息，计算所述第二读取电压。
8.根据权利要求5所述的储存设备，其中，所述存储器控制器还被配置为：
检测所述存储器块的与所述至少一个劣化因素相对应的劣化状态；以及
基于所述劣化状态，选择所述多个变化表中的一个变化表。
9.根据权利要求5所述的储存设备，其中，所述至少一个劣化因素包括所述存储器块的编程/擦除计数、读取计数、保持时间、温度、或读取干扰中的至少一个。
10.根据权利要求1所述的储存设备，其中，
所述变化信息包括与所述第一存储器区域的读取电压和所述第二存储器区域的读取电压之间的期望关系相对应的系数信息；以及
所述存储器控制器还被配置为基于所述期望关系、所述系数信息和所述读取块电压来计算所述第二读取电压。
11.根据权利要求1所述的储存设备，其中，
所述存储器控制器还被配置为通过训练所述第二存储器区域的读取电压和所述第一存储器区域的读取电压之间的期望关系来产生预测模型信息；以及
所述变化信息包括所产生的预测模型信息。
12.一种储存设备的操作方法，所述方法包括：
使用存储器控制器接收针对与目标字线连接的存储器区域的读取请求；
响应于所述读取请求，使用所述存储器控制器搜索与所述存储器区域中包括的存储器块相对应的读取块电压；
使用所述存储器控制器基于读取电压的预测值设置变化信息，所述读取电压分别提供给所述存储器区域的多个字线；以及
使用所述存储器控制器基于所述读取块电压和所述变化信息，计算要被提供给所述目标字线的目标读取电压。
13.根据权利要求12所述的方法，还包括：
在接收所述读取请求之前，使用所述存储器控制器基于被提供给与成功读取操作相对应的字线的读取电压，设置所述读取块电压。
14.根据权利要求12所述的方法，还包括：
使用所述存储器控制器设置所述变化信息以包括变化偏移表，所述变化偏移表是基于被提供给参考字线的读取电压的预测值与分别被提供给所述多个字线之中的其余字线的读取电压的预测值之间的差来产生的；以及
使用所述存储器控制器基于所述变化偏移表和被提供给与所述成功读取操作相对应的字线的读取电压，设置所述读取块电压。
15.根据权利要求12所述的方法，还包括：
使用所述存储器控制器设置所述变化信息以包括分别与关于至少一个劣化因素分类的多个状况相对应的多个变化表；
使用所述存储器控制器基于被提供给与成功读取操作相对应的字线的读取电压，选择所述多个变化表中的一个变化表；以及
使用所述存储器控制器基于所述读取电压和所选择的变化表来设置所述读取块电压。
16.根据权利要求12所述的方法，还包括：
使用所述存储器控制器，基于所述读取电压的预测值之间的相关性来设置期望关系；以及
使用所述存储器控制器，设置所述变化信息以包括与所述期望关系相关联的系数模型。
17.根据权利要求12所述的方法，还包括：
响应于所述目标读取电压被提供给所述目标字线，使用所述存储器控制器确定与所述存储器区域相关联的读取操作是否成功。
18.一种储存设备，包括：
非易失性存储器，包括至少一个存储器块；以及
存储器控制器，被配置为：
基于被提供给与成功读取操作相对应的字线的读取电压和与所述字线相对应的位置信息，针对所述至少一个存储器块设置读取块电压，以及
基于所述读取块电压和与读取请求的存储器区域连接的目标字线的位置信息，确定要被提供给所述目标字线的目标读取电压。
19.根据权利要求18所述的储存设备，其中，所述存储器控制器还被配置为基于所述非易失性存储器的当前劣化状态，确定所述目标读取电压。
20.根据权利要求18所述的储存设备，还包括：
缓冲器存储器，被配置为在所述存储器控制器的控制下存储所述读取块电压、所述目标字线的位置信息、和变化信息，
所述变化信息是基于读取电压的预测值而产生的，以及
所述读取电压分别被提供给多个字线；以及
所述存储器控制器还被配置为通过将所述读取块电压、所述字线的位置信息和所述目标字线的位置信息应用于所述变化信息来计算所述目标读取电压。
CN201910733387.4A 2018-08-14 2019-08-08 包括非易失性存储器器件的储存设备及其操作方法 Pending CN110827907A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180094844A KR102634700B1 (ko) 2018-08-14 2018-08-14 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 이의 동작 방법
KR10-2018-0094844 2018-08-14

Publications (1)

Publication Number Publication Date
CN110827907A true CN110827907A (zh) 2020-02-21

Family

ID=69523336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910733387.4A Pending CN110827907A (zh) 2018-08-14 2019-08-08 包括非易失性存储器器件的储存设备及其操作方法

Country Status (3)

Country Link
US (1) US11004517B2 (zh)
KR (1) KR102634700B1 (zh)
CN (1) CN110827907A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164634B2 (en) * 2019-06-24 2021-11-02 Western Digital Technologies, Inc. Non-volatile storage system with fast SLC operation
JP2021149995A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 メモリシステム
US11923025B2 (en) * 2020-12-22 2024-03-05 Kioxia Corporation Generation of programming parameters for non-volatile memory device based on physical device parameters
US11705193B2 (en) 2021-02-01 2023-07-18 Micron Technology, Inc. Error avoidance based on voltage distribution parameters
KR20220122826A (ko) 2021-02-26 2022-09-05 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이를 포함하는 스토리지 장치의 리드 방법
US11735254B2 (en) * 2021-03-30 2023-08-22 Micron Technology, Inc. Error avoidance based on voltage distribution parameters of blocks
US11443830B1 (en) 2021-03-30 2022-09-13 Micron Technology, Inc. Error avoidance based on voltage distribution parameters of block families
US11587627B2 (en) * 2021-04-16 2023-02-21 Micron Technology, Inc. Determining voltage offsets for memory read operations
US11656789B2 (en) * 2021-08-25 2023-05-23 Western Digital Technologies, Inc. Asymmetric read sense
KR20230035820A (ko) * 2021-09-06 2023-03-14 삼성전자주식회사 비휘발성 메모리 장치의 신뢰성 열화 감소 방법 및 이를 이용한 비휘발성 메모리 장치
US11735286B2 (en) * 2021-09-30 2023-08-22 Innogrit Technologies Co., Ltd. Selecting read reference voltage using historical decoding information
US11663074B1 (en) * 2021-11-17 2023-05-30 Macronix International Co., Ltd. Determining read voltages for memory systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US9195586B2 (en) 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
KR102215741B1 (ko) * 2014-06-23 2021-02-17 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR102358463B1 (ko) * 2014-10-20 2022-02-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
US9916237B2 (en) * 2014-12-12 2018-03-13 Sandisk Technologies Llc Model based configuration parameter management
US9785357B2 (en) * 2015-10-20 2017-10-10 Sandisk Technologies Llc Systems and methods for sampling data at a non-volatile memory system
US10347331B2 (en) 2016-06-13 2019-07-09 SK Hynix Inc. Read threshold optimization in flash memories
KR20180027710A (ko) * 2016-09-06 2018-03-15 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법
JP2020009513A (ja) * 2018-07-10 2020-01-16 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
KR20200019385A (ko) 2020-02-24
US20200058359A1 (en) 2020-02-20
US11004517B2 (en) 2021-05-11
KR102634700B1 (ko) 2024-02-13

Similar Documents

Publication Publication Date Title
US11004517B2 (en) Storage device including nonvolatile memory device and operating method thereof
US11537842B2 (en) Storage device inferring read levels based on artificial neural network model and learning method of artificial neural network model
CN107564562B (zh) 包含非易失性存储器设备和控制器的存储设备
CN107015917B (zh) 储存装置和其读取回收方法
US9690654B2 (en) Operation method of nonvolatile memory system
US11862263B2 (en) Storage device and method of operating the same
US10114575B2 (en) Storage device and operating method thereof
US20170371559A1 (en) Systems and Methods for Optimizing Media Read Times
KR102546229B1 (ko) 리드 리클레임 동작 시에 버퍼 메모리를 이용하는 스토리지 장치
CN107039082B (zh) 非易失性存储器系统的操作方法
KR102599117B1 (ko) 블록들의 온 셀 카운트들을 모니터링하고 저장하는 스토리지 장치 및 그것의 동작 방법
CN108694989B (zh) 存储设备及其坏块指派方法
US20230280943A1 (en) Memory system managing number of read operations using two counters
KR102617350B1 (ko) 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US11817170B2 (en) Storage controller determining error count, method of operating the same, and method of operating storage device including the same
CN112783435A (zh) 存储设备和操作存储设备的方法
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
US11941293B2 (en) Operation method of storage controller using history table, and storage device including the storage controller
US20240078018A1 (en) Storage devices calculating a wordline gap value, and methods of operating the same
US20240071514A1 (en) Nand detect empty page scan
KR20230090598A (ko) 히스토리 데이터를 사용하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
CN115966234A (zh) 半导体存储器装置和操作半导体存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination