DE102022209367A1 - Halbleiterspeichervorrichtung und verfahren zum betreiben der halbleiterspeichervorrichtung - Google Patents

Halbleiterspeichervorrichtung und verfahren zum betreiben der halbleiterspeichervorrichtung Download PDF

Info

Publication number
DE102022209367A1
DE102022209367A1 DE102022209367.4A DE102022209367A DE102022209367A1 DE 102022209367 A1 DE102022209367 A1 DE 102022209367A1 DE 102022209367 A DE102022209367 A DE 102022209367A DE 102022209367 A1 DE102022209367 A1 DE 102022209367A1
Authority
DE
Germany
Prior art keywords
memory
memory block
parameter
block
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022209367.4A
Other languages
English (en)
Inventor
Suk Hwan CHOI
Dong Hun Kwak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102022209367A1 publication Critical patent/DE102022209367A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

Eine Halbleiterspeichervorrichtung umfasst eine Vielzahl von Speicherblöcken und einen Kontaktbereich. Jeder der Vielzahl von Speicherblöcken umfasst eine Vielzahl von Speicherzellen. Der Kontaktbereich ist zwischen der Vielzahl von Speicherblöcken gebildet. Die Halbleiterspeichervorrichtung verwendet unter der Vielzahl von Speicherblöcken einen ersten Speicherblock, der nicht an den Kontaktbereich angrenzt, und einen zweiten Speicherblock, der an den Kontaktbereich angrenzt unterschiedlich.

Description

  • HINTERGRUND
  • 1. Technisches Gebiet
  • Die vorliegende Offenbarung betrifft eine Halbleiterspeichervorrichtung, und insbesondere eine dreidimensionale Halbleiterspeichervorrichtung und ein Verfahren zum Betrieb der Halbleiterspeichervorrichtung.
  • 2. Stand der Technik
  • Eine Halbleiterspeichervorrichtung kann in einer zweidimensionalen Struktur gebildet werden, bei der Strings horizontal auf einem Halbleitersubstrat angeordnet sind, oder sie kann in einer dreidimensionalen Struktur gebildet werden, bei der die Strings vertikal auf dem Halbleitersubstrat gestapelt sind. Eine dreidimensionale Halbleiterspeichervorrichtung ist eine Halbleiterspeichervorrichtung, die dazu ausgelegt ist, eine Grenze des Integrationsgrades einer zweidimensionalen Speichervorrichtung zu überwinden, und kann eine Vielzahl von Speicherzellen umfassen, die vertikal auf einem Halbleitersubstrat gestapelt sind.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst eine Halbleiterspeichervorrichtung eine Vielzahl von Speicherblöcken und einen Kontaktbereich. Jeder der Vielzahl von Speicherblöcken umfasst eine Vielzahl von Speicherzellen. Der Kontaktbereich ist zwischen der Vielzahl von Speicherblöcken gebildet. Die Halbleiterspeichervorrichtung verwendet einen ersten Speicherblock, der nicht an den Kontaktbereich angrenzt, und einen zweiten Speicherblock, der an den Kontaktbereich angrenzt, unter der Vielzahl von Speicherblöcken unterschiedlich.
  • Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung wird durch ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung ein Befehl für einen Zielspeicherblock aus einer Vielzahl von Speicherblöcken von einer Speichersteuerung empfangen, ein Operations- bzw. Betriebsparameter zum Durchführen einer dem Befehl entsprechenden Operation wird auf der Grundlage eines Typs des Zielspeicherblocks bestimmt, und die Operation an dem Zielspeicherblock wird auf der Grundlage des bestimmten Operationsparameters durchgeführt.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung werden durch ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung Speicherblöcke, die nicht an einen Kontaktbereich angrenzen, als erste Speicherblöcke unter der Vielzahl von Speicherblöcken von Speicherblöcken, die an den Kontaktbereich angrenzen, als zweite Speicherblöcke unterschieden, ein beliebiger der Speicherblöcke, die zu den zweiten Speicherblöcken gehören, wird als ein Zielspeicherblock ausgewählt, ein Programmier-Lösch-Zählwert des Zielspeicherblocks wird geprüft, und der Zielspeicherblock wird in den ersten Speicherblock umgewandelt, wenn der Programmier-Lösch-Zählwert größer als ein vorgegebener Schwellenwert ist.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung umfasst eine Halbleiterspeichervorrichtung eine Vielzahl von Speicherblöcken und einen Kontaktbereich. Jeder der Vielzahl von Speicherblöcken umfasst eine Vielzahl von Speicherzellen. Der Kontaktbereich ist zwischen der Vielzahl von Speicherblöcken gebildet. Ein erster Operationsparameter wird für eine erste Operation an einem ersten Speicherblock verwendet, der von dem Kontaktbereich beabstandet ist, und ein zweiter Operationsparameter wird für eine zweite Operation an einem zweiten Speicherblock verwendet, der an den Kontaktbereich angrenzt. Der erste Operationsparameter unterscheidet sich von dem zweiten Operationsparameter, und die erste und die zweite Operation sind identisch.
  • Figurenliste
    • 1 zeigt ein Blockdiagramm, das schematisch eine Halbleiterspeichervorrichtung 10 darstellt.
    • 2 zeigt ein Blockdiagramm, das eine Ausführungsform einer in 1 gezeigten Peripherieschaltung 30 darstellt.
    • 3 zeigt ein Ersatzschaltbild, das einen Speicherblock gemäß einer Ausführungsform darstellt.
    • 4 zeigt eine leitfähige Schicht, die auf einer Bitleitung eines Speicherzellenfeldes angeordnet ist.
    • 5 zeigt ein Diagramm, das eine Vielzahl von Ebenen darstellt, die in einem Speicherzellenfeld umfasst sind.
    • 6 zeigt ein Diagramm, das eine Anordnung einer Vielzahl von Speicherblöcken darstellt, die zu einer Ebene gehören.
    • 7 zeigt ein Diagramm, das eine Schwellenspannungsverteilung von Speicherzellen darstellt, die in den Speicherblöcken von 6 umfasst sind.
    • 8 zeigt ein Diagramm, das eine Schwellenspannungsverteilungsbreite von Speicherblöcken, die an einen Kontaktbereich angrenzen, und von Speicherzellen, die in den anderen Speicherblöcken umfasst sind, darstellt.
    • 9 zeigt ein Diagramm, das eine Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt, in der Betriebsbedingungen von ersten Speicherblöcken, die nicht an einen Kontaktbereich angrenzen, und zweiten Speicherblöcken, die an den Kontaktbereich angrenzen, unterschiedlich angewendet werden.
    • 10 zeigt ein Flussdiagramm, das ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 11 zeigt ein Flussdiagramm, das eine Ausführungsform von Schritt S130 von 10 darstellt.
    • 12 zeigt ein Diagramm, das ein Verfahren zum unterschiedlichen Anwenden von Zwecken erster Speicherblöcke und zweiter Speicherblöcke gemäß einer anderen Ausführungsform der vorliegenden Offenbarung darstellt.
    • 13 zeigt ein Diagramm, das eine Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung darstellt, in der die Anzahl der Bits, die in den Speicherzellen gespeichert sind, die in den zweiten Speicherblöcken umfasst sind, relativ geringer ist als die Anzahl der Bits, die in den Speicherzellen gespeichert sind, die in den ersten Speicherblöcken umfasst sind.
    • 14 zeigt ein Diagramm, das eine Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung darstellt, in der die Anzahl der Bits, die in Speicherzellen gespeichert sind, die in zweiten Speicherblöcken umfasst sind, relativ größer ist als die Anzahl der Bits, die in Speicherzellen gespeichert sind, die in ersten Speicherblöcken umfasst sind.
    • 15 zeigt ein Flussdiagramm, das ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung darstellt.
    • 16 zeigt ein Blockdiagramm, das eine Anordnung eines Speichersystems gemäß einer Ausführungsform darstellt.
    • 17 zeigt ein Blockdiagramm, das eine Anordnung eines Computersystems gemäß einer Ausführungsform darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Spezifische strukturelle oder funktionelle Beschreibungen von Ausführungsformen gemäß dem Konzept, die in der vorliegenden Beschreibung oder Anmeldung offenbart sind, werden nur dargestellt, um die Ausführungsformen gemäß dem Konzept der vorliegenden Offenbarung zu beschreiben. Die Ausführungsformen gemäß dem Konzept der vorliegenden Offenbarung können in verschiedenen Formen ausgeführt werden und sollten nicht derart verstanden werden, dass sie auf die in der vorliegenden Beschreibung oder Anmeldung beschriebenen Ausführungsformen beschränkt sind.
  • Es versteht sich, dass, obwohl die Begriffe „erster/erste/erstes“, „zweiter/zweite/zweites“, „dritter/dritte/drittes“ usw. hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe eingeschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element von einem anderen Element zu unterscheiden, aber werden nicht verwendet, um nur das Element selbst zu definieren oder eine bestimmte Reihenfolge zu bezeichnen. Es versteht sich, dass, wenn ein Element oder eine Schicht als „auf“, „verbunden mit“ oder „gekoppelt mit“ einem anderen Element oder einer anderen Schicht bezeichnet wird, es sich direkt auf dem anderen Element oder der anderen Schicht befinden, mit diesem verbunden oder gekoppelt sein kann, oder dazwischenliegende Elemente oder Schichten vorhanden sein können. Wird ein Element dagegen als „direkt auf“, „direkt verbunden mit“ oder „direkt gekoppelt an“ ein anderes Element oder eine andere Schicht bezeichnet, so sind keine dazwischenliegenden Elemente oder Schichten vorhanden. Räumlich relative Begriffe wie „unter“ „unterhalb“, „unten“, „oberhalb“, „oben“, „darunter“ und dergleichen können hier zur einfacheren Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal zu beschreiben, wie in den Figuren dargestellt. Es versteht sich, dass die räumlich relativen Begriffe zusätzlich zu der in den Figuren dargestellten Ausrichtung auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen sollen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, würden Elemente, die als „unter“ oder „unterhalb“ anderer Elemente oder Merkmale beschrieben werden, dann „oberhalb“ den anderen Elementen oder Merkmalen ausgerichtet sein. Somit kann das Beispiel des Begriffs „unten“ sowohl eine Ausrichtung „oben“ als auch „unten“ umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlich relativen Bezeichnungen sind entsprechend zu interpretieren.
  • Eine Ausführungsform der vorliegenden Offenbarung stellt eine Halbleiterspeichervorrichtung und ein Verfahren zum Betreiben derselben bereit, die in der Lage sind, die Betriebsleistung zu verbessern.
  • In einer Ausführungsform kann die Halbleiterspeichervorrichtung eine Bitleitung und eine Logikschaltung umfassen. Die Bitleitung kann auf der Vielzahl von Speicherblöcken und dem Kontaktbereich angeordnet sein. Die Logikschaltung kann unter der Vielzahl von Speicherblöcken und dem Kontaktbereich angeordnet sein.
  • In einer Ausführungsform kann die Logikschaltung eine Peripherieschaltung umfassen, die eine Operation bzw. einen Vorgang an einem ausgewählten Speicherblock aus der Vielzahl von Speicherblöcken durchführt. Die Peripherieschaltung kann einen ersten Parameter während der Operation verwenden, wenn der ausgewählte Speicherblock der erste Speicherblock ist, und einen zweiten Parameter, der sich von dem ersten Parameter unterscheidet, während der Operation verwenden, wenn der ausgewählte Speicherblock der zweite Speicherblock ist.
  • In einer Ausführungsform kann die Halbleiterspeichervorrichtung Benutzerdaten in dem ersten Speicherblock speichern und Systemdaten in dem zweiten Speicherblock speichern.
  • In einer Ausführungsform können N Bit in jeder der Speicherzellen, die in dem ersten Speicherblock umfasst sind, und M Bits in jeder der Speicherzellen, die in dem zweiten Speicherblock umfasst sind, gespeichert werden. Hier kann N eine natürliche Zahl größer als 0 sein, und M kann eine natürliche Zahl größer als N sein.
  • In einer Ausführungsform können N Bits in jeder der Speicherzellen gespeichert werden, die in dem ersten Speicherblock umfasst sind, und M Bits können in jeder der Speicherzellen gespeichert werden, die in dem zweiten Speicherblock umfasst sind. Hier kann M eine natürliche Zahl größer als 0 sein, und N kann eine natürliche Zahl größer als M sein.
  • In einer Ausführungsform kann der zweite Speicherblock unter Verwendung der gleichen Operationsparameter wie der erste Speicherblock betrieben werden, wenn ein Programmier-Lösch-Zählwert des zweiten Speicherblocks einen vorgegebenen Schwellenwert überschreitet.
  • In einer Ausführungsform kann ein Kontaktbereich zwischen der Vielzahl von Speicherblöcken gebildet werden. Unter der Vielzahl von Speicherblöcken kann ein Speicherblock, der nicht an den Kontaktbereich angrenzt, ein erster Speicherblock sein, und ein Speicherblock, der an den Kontaktbereich angrenzt, kann ein zweiter Speicherblock sein.
  • In einer Ausführungsform kann ein Bestimmen des Operationsparameters ein Überprüfen des Typs des Zielspeicherblocks und ein Auswählen eines ersten Parameters umfassen, wenn der Zielspeicherblock der erste Speicherblock ist.
  • In einer Ausführungsform kann ein Bestimmen des Operationsparameters ferner ein Auswählen eines zweiten Parameters, der sich von dem ersten Parameter unterscheidet, umfassen, wenn der Zielspeicherblock der zweite Speicherblock ist.
  • In einer Ausführungsform kann das Verfahren ferner ein Beibehalten des Zielspeicherblocks als den zweiten Speicherblock umfassen, wenn der Programmier-Lösch-Zählwert nicht größer als der vorgegebene Schwellenwert ist.
  • Verschiedene Ausführungsformen können eine Halbleiterspeichervorrichtung und ein Verfahren zum Betreiben derselben bereitstellen, die in der Lage sind, die Betriebsleistung zu verbessern.
  • 1 zeigt ein Blockdiagramm, das schematisch eine Halbleiterspeichervorrichtung 10 darstellt.
  • Unter Bezugnahme auf 1 umfasst die Halbleiterspeichervorrichtung 10 eine Logikschaltung LC und ein Speicherzellenfeld 40. Die Logikschaltung LC kann einen Generator für interne Spannungen 20 und eine Peripherieschaltung 30 umfassen.
  • Der Generator für interne Spannungen 20 kann eingerichtet sein, um eine externe Spannung zu empfangen und verschiedene interne Spannungen zu erzeugen. Als eine Ausführungsform können die internen Spannungen eine interne Massespannung und eine interne Versorgungsspannung umfassen.
  • Die Peripherieschaltung 30 kann eingerichtet sein, um einen Programmiervorgang bzw. eine Programmieroperation zum Speichern von Daten in dem Speicherzellenfeld 40, einen Lesevorgang bzw. eine Leseoperation zum Ausgeben von in dem Speicherzellenfeld 40 gespeicherten Daten und einen Löschvorgang bzw. eine Löschoperation zum Löschen von in dem Speicherzellenfeld 40 gespeicherten Daten durchzuführen. Die internen Spannungen, die zum Aktivieren der Peripherieschaltung 30 erforderlich sind, können von dem Generator für interne Spannungen 20 erzeugt und an die Peripherieschaltung 30 zugeführt werden.
  • 2 zeigt ein Blockdiagramm, das eine Ausführungsform der in 1 gezeigten Peripherieschaltung 30 darstellt.
  • Unter Bezugnahme auf 2 kann die Peripherieschaltung 30 eine Steuerlogik 39, einen Betriebsspannungsgenerator 31, einen Zeilendecoder 33, einen Source-Leitungstreiber 37 und eine Seitenpuffergruppe 35 umfassen. Die Steuerlogik 39 kann als Hardware, Software oder eine Kombination aus Hardware und Software realisiert sein. Beispielsweise kann die Steuerlogik 39 eine Steuerlogikschaltung sein, die gemäß einem Algorithmus arbeitet, und/oder ein Prozessor, der einen Steuerlogikcode ausführt.
  • Das Speicherzellenfeld 40 kann eine Vielzahl von Speicherblöcken umfassen. Jeder der Speicherblöcke kann mit einer oder mehreren Drain-Auswahlleitungen DSLs, einer Vielzahl von Wortleitungen WLs, einer oder mehreren Source-Auswahlleitungen SSLs, einer Vielzahl von Bitleitungen BLs und zumindest einer gemeinsamen Source-Leitung CSL verbunden sein.
  • Die Steuerlogik 39 kann die Peripherieschaltung 30 als Antwort auf einen Befehl CMD und eine Adresse ADD steuern.
  • Der Betriebsspannungsgenerator 31 kann als Antwort auf eine Steuerung der Steuerlogik 39 verschiedene Betriebsspannungen VOPs erzeugen, die in der Programmieroperation, der Leseoperation und der Löschoperation verwendet werden. Die Betriebsspannungen VOPs können eine Programmspannung, eine Prüfspannung, eine Durchgangsspannung, eine Auswahlleitungsspannung und dergleichen umfassen.
  • Der Zeilendecoder 33 kann als Antwort auf die Steuerung der Steuerlogik 39 einen Speicherblock auswählen. Der Zeilendecoder 33 kann eingerichtet sein, um die Betriebsspannungen VOPs an die Drain-Auswahlleitungen DSLs, die Wortleitungen WLs und die Source-Auswahlleitungen SSLs anzulegen, die mit dem ausgewählten Speicherblock verbunden sind.
  • Der Source-Leitungstreiber 37 kann mit dem Speicherzellenfeld 40 über die gemeinsame Source-Leitung CSL verbunden sein. Der Source-Leitungstreiber 37 kann eingerichtet sein, um als Antwort auf die Steuerung der Steuerlogik 39 einen Entladevorgang der gemeinsamen Source-Leitung CSL durchzuführen. Der Source-Leitungstreiber 37 kann während des Löschvorgangs als Antwort auf die Steuerung der Steuerlogik 39 eine Vor-Löschspannung und eine Löschspannung an die gemeinsame Source-Leitung CSL anlegen.
  • Die Seitenpuffergruppe 35 kann mit dem Speicherzellenfeld 40 über die Bitleitungen BLs verbunden sein. Die Seitenpuffergruppe 35 kann während des Programmiervorgangs als Antwort auf die Steuerung der Steuerlogik 39 von einer (nicht gezeigten) Eingabe-/Ausgabeschaltung empfangene Daten, die programmiert werden sollen, vorübergehend speichern. Die Seitenpuffergruppe 35 kann als Antwort auf die Steuerung der Steuerlogik 39 während der Leseoperation oder der Prüfoperation eine Spannung oder einen Strom der Bitleitungen BLs erfassen bzw. abtasten. Die Seitenpuffergruppe 35 kann die Bitleitungen BLs als Antwort auf die Steuerung der Steuerlogik 39 selektiv schweben lassen bzw. floaten.
  • Die von dem Generator für interne Spannungen 20 ausgegebenen internen Spannungen können an die Peripherieschaltung 30 zugeführt werden. Als eine Ausführungsform kann eine interne Massespannung VSSI von dem Generator für interne Spannungen 20 ausgegeben werden. Die interne Massespannung VSSI kann an die Peripherieschaltung 30 über eine Leitung zugeführt werden, die das Speicherzellenfeld 40 überlappt.
  • 3 zeigt ein Ersatzschaltbild, das einen Speicherblock gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 3 kann der Speicherblock eine Vielzahl von Speicherzellenstrings STR umfassen, die gemeinsam mit der gemeinsamen Source-Leitung CSL verbunden sind. Die Speicherzellenstrings STR können mit einer Vielzahl von Bitleitungen BL1 bis BLm verbunden sein. Die Speicherzellenstrings STR können in eine Vielzahl von Spaltengruppen unterteilt sein, die jeweils mit den Bitleitungen BL1 bis BLm verbunden sind. Die Speicherzellenstrings STR jeder Spaltengruppe können parallel an eine entsprechende Bitleitung angeschlossen sein.
  • Jeder der Speicherzellenstrings STR kann einen oder mehrere Drain-Auswahltransistoren, eine Vielzahl von Speicherzellen und einen oder mehrere Source-Auswahltransistoren umfassen, die zwischen einer entsprechenden Bitleitung und der gemeinsamen Source-Auswahlleitung CSL angeordnet sind. Gates jedes der Drain-Auswahltransistoren können mit einer dazu entsprechenden Drain-Auswahlleitung verbunden sein, Gates jeder der Speicherzellen können mit einer dazu entsprechenden Wortleitung verbunden sein, und Gates jedes der Source-Auswahltransistoren können mit einer dazu entsprechenden Source-Auswahlleitung verbunden sein.
  • Als eine Ausführungsform kann jeder der Speicherzellenstrings STR mit der Drain-Auswahlleitung DSL, der Vielzahl von Wortleitungen WL1 bis WLn und der Source-Auswahlleitung SSL verbunden sein. In diesem Fall kann jeder der Speicherzellenstrings STR einen Drain-Auswahltransistor DST, der mit der Drain-Auswahlleitung DSL verbunden ist, Speicherzellen MC, die mit den Wortleitungen WL1 bis WLn verbunden sind, und einen Source-Auswahltransistor SST, der mit der Source-Auswahlleitung SSL verbunden ist, umfassen.
  • Die Vielzahl von Speicherzellen MC kann in Reihe geschaltet sein. Der Drain-Auswahltransistor DST kann zwischen der Vielzahl von Speicherzellen MC und einer dazu entsprechenden Bitleitung angeordnet sein. Der Drain-Auswahltransistor DST kann einen Übergangsbereich umfassen, der mit einer dazu entsprechenden Bitleitung verbunden ist. Der Source-Auswahltransistor SST kann zwischen der Vielzahl von Speicherzellen MC und der gemeinsamen Source-Leitung CSL angeordnet sein. Der Source-Auswahltransistor SST kann einen Übergangsbereich umfassen, der mit der gemeinsamen Source-Leitung CSL verbunden ist.
  • Eine Struktur jedes der Speicherzellenstrings STR ist nicht auf die in 3 gezeigte Ausführungsform beschränkt. Als eine Ausführungsform kann jeder Speicherzellenstring STR zwei oder mehr Drain-Auswahltransistoren umfassen, die zwischen der Vielzahl von in Reihe geschalteten Speicherzellen MC und einer dazu entsprechenden Bitleitung angeordnet und in Reihe geschaltet sind. In diesem Fall können zwei oder mehr Drain-Auswahlleitungen zwischen den Bitleitungen BL1 bis BLm und den Wortleitungen WL1 bis WLn angeordnet sein. Als eine Ausführungsform kann jeder Speicherzellenstring STR zwei oder mehr Source-Auswahltransistoren umfassen, die zwischen der Vielzahl von in Reihe geschalteten Speicherzellen MC und der gemeinsamen Source-Leitung CSL angeordnet und in Reihe geschaltet sind. In diesem Fall können zwei oder mehr Source-Auswahlleitungen zwischen der gemeinsamen Source-Leitung CSL und den Wortleitungen WL1 bis WLn angeordnet sein.
  • Als eine Ausführungsform kann zumindest eine der Wortleitungen WL1 bis WLn als eine Dummy-Wortleitung verwendet werden. Beispielsweise kann zumindest eine der Wortleitungen WL1, die an die Source-Auswahlleitung SSL angrenzt, oder die Wortleitung WLn, die an die Drain-Auswahlleitung DSL angrenzt, als Dummy-Wortleitung verwendet werden.
  • 4 zeigt ein Diagramm, das eine leitfähige Schicht darstellt, die auf einer Bitleitung eines Speicherzellenfeldes angeordnet ist.
  • Unter Bezugnahme auf 4 kann das Speicherzellenfeld 40 zwischen der gemeinsamen Source-Leitung CSL und den Bitleitungen BL1 bis BLm angeordnet sein. Das Speicherzellenfeld 40 kann Gatestapel GST und Kanalstrukturen CH umfassen, die durch die Gatestapel GST verlaufen. Die Bitleitungen BL1 bis BLm können sich in einer ersten Richtung D1 erstrecken. Obwohl in 4 nicht gezeigt, kann sich eine Vielzahl von Wortleitungen in einer zweiten Richtung D2 erstrecken. Unterdessen können sich die Kanalstrukturen CH in einer dritten Richtung D3 erstrecken.
  • Die Gatestapel GST können voneinander beabstandet sein. 4 zeigt zwei voneinander beabstandete Gatestapel GST mit einer dazwischen angeordneten leitfähigen Source-Kontaktstruktur SCT. Zusätzlich zu der in 4 gezeigten Struktur kann das Speicherzellenfeld 40 drei oder mehr Gatestapel GST umfassen, die voneinander beabstandet sind.
  • Jede der Kanalstrukturen CH kann ein Ende, das mit der gemeinsamen Source-Leitung CSL verbunden ist, und ein anderes Ende, das mit einer dazu entsprechenden Bitleitung unter den Bitleitungen BL1 bis BLm verbunden ist, umfassen. Jede der Kanalstrukturen CH und die gemeinsame Source-Leitung CSL können direkt miteinander verbunden sein. Alternativ kann eine untere Kanalstruktur oder eine Kontaktstruktur zum Verbinden jeder der Kanalstrukturen CH und der gemeinsamen Source-Leitung CSL gebildet werden. Jede der Kanalstrukturen CH und eine dazu entsprechende Bitleitung können direkt verbunden werden. Alternativ dazu kann eine Kontaktstruktur zum Verbinden jeder der Kanalstrukturen CH und einer dazu entsprechenden Bitleitung gebildet werden.
  • Die Kanalstrukturen CH können in Zickzack- oder Matrixform in einem dazu entsprechenden Gatestapel angeordnet sein.
  • Die gemeinsame Source-Leitung CSL kann auf einem Substrat gebildet werden, das die Logikschaltung LC umfasst. Die gemeinsame Source-Leitung CSL kann einen Kontaktbereich CTA umfassen, der sich nicht mit den Gatestapeln GST überlappt. Als eine Ausführungsform kann der Kontaktbereich CTA der gemeinsamen Source-Leitung CSL zwischen den benachbarten Gatestapeln GST angeordnet sein. Die Source-Kontaktstruktur SCT kann sich vom Kontaktbereich CTA der gemeinsamen Source-Leitung CSL in Richtung einer oberen leitfähigen Schicht L1 erstrecken.
  • In einer Ausführungsform, wie in 4 gezeigt, kann die obere leitfähige Schicht L1 verwendet werden, um die gemeinsame Source-Leitung CSL mit dem Source-Leitungstreiber 37, die in 2 gezeigt sind, zu verbinden. Dementsprechend kann ein Potentialpegel der gemeinsamen Source-Leitung CSL durch den in 2 gezeigten Source-Leitungstreiber 37 über die obere leitfähige Schicht L1 entladen werden. Darüber hinaus kann während des Löschvorgangs die durch den in 2 gezeigten Source-Leitungstreiber 37 bereitgestellte Löschspannung über die obere leitfähige Schicht L1 an die gemeinsame Source-Leitung CSL übertragen werden. Eine Ausführungsform der vorliegenden Offenbarung ist jedoch nicht darauf beschränkt. Die obere leitfähige Schicht L1 gemäß einer Ausführungsform der vorliegenden Offenbarung ist möglicherweise nicht mit der gemeinsamen Source-Leitung CSL verbunden. In diesem Fall kann die obere leitfähige Schicht L1 für einen anderen Zweck als den eines Verbindens der gemeinsamen Source-Leitung CSL mit dem Source-Leitungstreiber 37, die in 2 gezeigt sind, verwendet werden. Beispielsweise kann die obere leitfähige Schicht L1 als Leitungen verwendet werden, die den Generator für interne Spannungen 20 und die Peripherieschaltung 30, die in 2 gezeigt sind, miteinander verbinden.
  • Unterdessen ist in 4 eine obere leitfähige Schicht L1 zwischen den Bitleitungen BL1 bis BLm gebildet. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt und es kann eine Vielzahl von oberen leitfähigen Schichten gebildet werden, die in der ersten Richtung D1 oder in der zweiten Richtung D2 angeordnet sind. Darüber hinaus kann eine Vielzahl von oberen leitfähigen Schichten gebildet werden, die in der dritten Richtung D3 angeordnet sind.
  • Die obere leitfähige Schicht L1 kann ein Metall mit niedrigem Widerstand umfassen. Die obere leitfähige Schicht L1 kann ein Metall wie Kupfer oder Aluminium umfassen.
  • Unter Bezugnahme auf 4 ist die gemeinsame Source-Leitung CSL mit der oberen leitfähigen Schicht über den Kontaktbereich CTA verbunden, der die Gate-Stapel GST nicht überlappt. In einer anderen Ausführungsform können die Bitleitungen BL1 bis BLm über den Kontaktbereich CTA mit der Logikschaltung LC verbunden sein.
  • 5 zeigt ein Diagramm, das eine Vielzahl von Ebenen darstellt, die in dem Speicherzellenfeld umfasst sind. Unter Bezugnahme auf 5 umfasst das Speicherzellenfeld 40 vier Ebenen 41 bis 44. Hierbei handelt es sich jedoch um ein Beispiel, und die Anzahl der Ebenen, die in dem Speicherzellenfeld 40 umfasst sind, ist nicht darauf beschränkt. Das Speicherzellenfeld 40 kann zum Beispiel zwei Ebenen oder nur eine Ebene umfassen.
  • Jede der Ebenen 41 bis 44, die in dem Speicherzellenfeld 40 umfasst sind, kann eine Vielzahl von Speicherblöcken umfassen. Unterdessen kann jede der Ebenen, die in dem Speicherzellenfeld 40 umfasst sind, aus den Gatestapeln GST von 4 gebildet sein.
  • 6 zeigt ein Diagramm, das eine Anordnung der Vielzahl von Speicherblöcken darstellt, die zu der Ebene gehören. Unter Bezugnahme auf 6 ist eine Struktur der Ebene 41 unter den Ebenen 41 bis 44 von 5 dargestellt. Die anderen Ebenen 42 bis 44 können jedoch auch die gleiche Struktur wie die Ebene 41 von 5 aufweisen.
  • Unter Bezugnahme auf 6 kann die Ebene 41 eine Vielzahl von Speicherblöcken BLK1 bis BLKz umfassen. Zum Beispiel können die Speicherblöcke BLK1 bis BLKz sequentiell in der ersten Richtung D1 angeordnet sein. Unterdessen können sich die Bitleitungen BL1 bis BLm in der ersten Richtung D1 auf den Speicherblöcken BLK1 bis BLKz erstrecken. Die Bitleitungen BL1 bis BLm können sequentiell in der zweiten Richtung D2 angeordnet sein.
  • Der Kontaktbereich CTA kann zwischen den in 6 gezeigten Speicherblöcken BLK1 bis BLKz gebildet werden. Wie in 4 gezeigt, kann der Kontaktbereich CTA ein Bereich zwischen den Gatestapeln GST sein. Daher können in 6 die ersten bis i-ten Speicherblöcke BLK1 bis BLKi einen Gatestapel GST bilden. Darüber hinaus können die j-ten bis p-ten Speicherblöcke BLKj bis BLKp einen Gatestapel GST bilden. Unterdessen können auch die q-ten bis z-ten Speicherblöcke BLKq bis BLKz einen Gatestapel GST bilden.
  • Ein Bitleitungskontakt BC kann in dem Kontaktbereich CTA gebildet werden. Die Bitleitungskontakte BC können in dem Kontaktbereich CTA gebildet werden, um die auf den Speicherblöcken BLK1 bis BLKz gebildeten Bitleitungen BL1 bis BLm mit der unter den Speicherblöcken gebildeten Logikschaltung LC zu verbinden.
  • Speicherblöcke BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz, die nicht an den Kontaktbereich CTA angrenzen, sind derart gebildet, dass sie von anderen Speicherblöcken umgeben sind. Dementsprechend unterliegen die Speicherblöcke BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz, die nicht an den Kontaktbereich CTA angrenzen, einem relativ großen Störeffekt aufgrund der Kopplung von zwei benachbarten Speicherblöcken. Andererseits sind die Speicherblöcke BLKi, BLKj, BLKp und BLKq, die neben dem Kontaktbereich CTA angeordnet sind, im Gegensatz zu den anderen Speicherblöcken nicht von den Speicherblöcken umgeben. Daher sind die Speicherblöcke BLKi, BLKj, BLKp und BLKq, die neben dem Kontaktbereich CTA angeordnet sind, einem relativ geringeren Störeffekt aufgrund der Kopplung mit anderen Speicherblöcken ausgesetzt. Dementsprechend weisen in einer Ausführungsform die neben dem Kontaktbereich CTA angeordneten Speicherblöcke BLKi, BLKj, BLKp und BLKq im Vergleich zu den übrigen Speicherblöcken BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz eine hervorragende Zelleigenschaft auf. In einer Ausführungsform können Speicherblöcke, zum Beispiel BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz, die nicht an den Kontaktbereich angrenzen, als Speicherblöcke bezeichnet werden, die von dem Kontaktbereich beabstandet sind.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung werden die Betriebsbedingungen, Zwecke und dergleichen der Speicherblöcke BLKi, BLKj, BLKp und BLKq, die eine hervorragende Zelleigenschaft aufweisen und neben dem Kontaktbereich CTA angeordnet sind, und der übrigen Speicherblöcke BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz unterschiedlich angewendet. Dementsprechend können gemäß Ausführungsformen der vorliegenden Offenbarung die in dem Speicherzellenfeld umfassenden Speicherblöcke effizient verwendet werden. Als Ergebnis wird in einigen Ausführungsformen die Betriebsleistung der Halbleiterspeichervorrichtung verbessert.
  • 7 zeigt ein Diagramm, das eine Schwellenspannungsverteilung der Speicherzellen darstellt, die in den Speicherblöcken von 6 umfasst sind. In dem Diagramm von 7 gibt eine horizontale Achse eine Schwellenspannung Vth der Speicherzelle an, und eine vertikale Achse gibt die Anzahl der Speicherzellen an, die jeder Schwellenspannung Vth entsprechen.
  • Unter Bezugnahme auf 7 zeigt 7 eine Schwellenspannungsverteilung DSB1 der Speicherzellen, die in den Speicherblöcken BLKi, BLKj, BLKp und BLKq umfasst sind, die neben dem Kontaktbereich CTA angeordnet sind, und eine Schwellenspannungsverteilung DSB2 der Speicherzellen, die in den Speicherblöcken BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz umfasst sind, die sich nicht neben dem Kontaktbereich CTA befinden, wenn die Programmieroperation unter denselben Bedingungen durchgeführt wird. Die Schwellenspannungsverteilung DSB1 der Speicherzellen, die in den Speicherblöcken BLKi, BLKj, BLKp und BLKq umfasst sind, die neben dem Kontaktbereich CTA angeordnet sind, weist eine erste Verteilungsbreite W1 auf, und die Schwellenspannungsverteilung DSB2 der Speicherzellen, die in den Speicherblöcken BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz umfasst sind, die sich nicht neben dem Kontaktbereich CTA befinden, weist eine zweite Verteilungsbreite W2 auf. Da die erste Verteilungsbreite W1 schmaler ist als die zweite Verteilungsbreite W2, können die Speicherblöcke BLKi, BLKj, BLKp und BLKq, die benachbart zu dem Kontaktbereich CTA angeordnet sind, eine relativ ausgezeichnete Betriebscharakteristik in der Programmieroperation, der Leseoperation oder der Löschoperation aufweisen.
  • 8 zeigt ein Diagramm, das eine Schwellenspannungsverteilungsbreite der an den Kontaktbereich angrenzenden Speicherblöcke und der in den anderen Speicherblöcken umfassten Speicherzellen darstellt. In dem Diagramm von 8 gibt eine horizontale Achse einen Abstand von dem Speicherblock BLK1 an, und eine vertikale Achse gibt eine Breite der Schwellenspannungsverteilung der Speicherzellen an, die in den Speicherblöcken umfasst sind, die gemäß einem Abstand von dem Speicherblock BLK1 angeordnet sind.
  • Unter Bezugnahme auf 8 kann der Kontaktbereich CTA an einer Position gebildet werden, die durch eine gestrichelte Linie angegeben ist, und eine Schwellenspannung der Speicherzellen, die in den benachbart zu dem Kontaktbereich CTA angeordneten Speicherblöcken umfasst sind, kann eine erste Verteilungsbreite W1 aufweisen. Schwellenspannungen der Speicherzellen, die in den Speicherblöcken umfasst sind, die nicht an den Kontaktbereich CTA angrenzen, können eine zweite Verteilungsbreite W2 aufweisen, die größer als die erste Verteilungsbreite W1 ist. Wie oben beschrieben, da die neben dem Kontaktbereich CTA angeordneten Speicherblöcke und die übrigen Speicherblöcke unterschiedliche Schwellenspannungsverteilungseigenschaften aufweisen, werden die Betriebsbedingungen, die Zwecke und dergleichen der neben dem Kontaktbereich CTA angeordneten Speicherblöcke und der übrigen Speicherblöcke unterschiedlich angewendet. Dementsprechend können gemäß Ausführungsformen der vorliegenden Offenbarung die in dem Speicherzellenfeld umfassten Speicherblöcke effizient verwendet werden. Als Ergebnis wird in einigen Ausführungsformen die Betriebsleistung der Halbleiterspeichervorrichtung verbessert.
  • 9 zeigt ein Diagramm, das eine Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt, in der Betriebsbedingungen von ersten Speicherblöcken, die nicht an einen Kontaktbereich angrenzen, und zweiten Speicherblöcken, die an den Kontaktbereich angrenzen, unterschiedlich angewendet werden.
  • Unter Bezugnahme auf 9 können die Speicherblöcke BLK1 bis BLKz, die in der ersten Ebene 41 umfasst sind, in die ersten Speicherblöcke und die zweiten Speicherblöcke unterteilt werden. Die ersten Speicherblöcke BLK1 bis BLK(i-1), BLK(j+1) bis BLK(p-1) und BLK(q+1) bis BLKz sind die Speicherblöcke, die nicht an den Kontaktbereich CTA angrenzen, und die zweiten Speicherblöcke BLKi, BLKj, BLKp und BLKq sind die an den Kontaktbereich CTA angrenzenden Speicherblöcke. In 9 sind die benachbarten Speicherblöcke durch eine abweichende Falzlinie gekennzeichnet.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung können die in einer Operation an den ersten Speicherblöcken verwendeten Operationsparameter und die in einer Operation an den zweiten Speicherblöcken verwendeten Operationsparameter unterschiedlich angewendet werden. Bei der Operation kann es sich um eine aus der Programmieroperation, Leseoperation oder Löschoperation handeln. Bei den Operationsparametern kann es sich um einen von Parametern handeln, die bei der Programmieroperation verwendet werden, von Parametern, die bei der Leseoperation verwendet werden, oder von Parametern, die bei der Löschoperation verwendet werden.
  • Zum Beispiel kann der Operationsparameter im Fall der Programmieroperation zumindest eine einer Programmspannung, die an eine ausgewählte Wortleitung angelegt wird, einer Programmdurchgangsspannung, die an eine nicht ausgewählte Wortleitung angelegt wird, einer Programmberechtigungsspannung, die an eine Bitleitung angelegt wird, die mit einer Zelle mit zulässiger Programmierung verbunden ist, einer Programmsperrspannung, die an eine Bitleitung angelegt wird, die mit einer Zelle mit gesperrter Programmierung verbunden ist, und eine Prüfspannung, die in einer Verifizierungs- bzw. Prüfoperation verwendet wird, umfassen. Darüber hinaus können verschiedene Parameter, die in der Programmieroperation verwendet werden, in den Operationsparametern umfasst sein.
  • Als weiteres Beispiel kann der Operationsparameter im Falle der Leseoperation zumindest eine einer Lesespannung, die an die ausgewählte Wortleitung angelegt wird, einer Lesedurchgangsspannung, an die nicht ausgewählte Wortleitung angelegt wird, und einer Vorladespannung oder einer Vorladezeit, die zum Vorladen der Bitleitung verwendet wird, umfassen. Darüber hinaus können verschiedene Parameter, die bei der Leseoperation verwendet werden, in den Operationsparametern umfasst sein.
  • Als weiteres Beispiel kann der Operationsparameter im Falle der Löschoperation zumindest eine einer Löschspannung, die über die gemeinsame Source-Leitung oder die mit dem ausgewählten Speicherblock verbundene BitLeitung angelegt wird, sowie einer Löschprüfspannung zum Prüfen, ob die Schwellenspannung der Speicherzelle ausreichend niedrig wird. Darüber hinaus können verschiedene Parameter, die bei der Löschoperation verwendet werden, in den Operationsparametern umfasst sein.
  • Wie oben beschrieben, kann in einer Ausführungsform durch unterschiedliches Anwenden der Operationsparameter, die in der Operation an den ersten Speicherblöcken verwendet werden, und der Operationsparameter, die in der Operation an den zweiten Speicherblöcken verwendet werden, die Betriebsleistung jedes der ersten Speicherblöcke und der zweiten Speicherblöcke maximiert werden. Eine Ausführungsform, bei der die Operationsparameter, die bei der Operation für die ersten Speicherblöcke verwendet werden, und die Operationsparameter, die bei der Operation für die zweiten Speicherblöcke verwendet werden, unterschiedlich angewendet werden, wird unter Bezugnahme auf die 10 und 11 beschrieben.
  • Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung kann ein Typ von in den ersten Speicherblöcken gespeicherten Daten und ein Typ von in den zweiten Speicherblöcken gespeicherten Daten unterschiedlich angewendet werden. Beispielsweise können Benutzerdaten in den ersten Speicherblöcken gespeichert werden, die die Speicherzellen umfassen, die eine relativ breite Schwellenspannungsverteilung aufweisen, und Systemdaten können in den zweiten Speicherblöcken gespeichert werden, die die Speicherzellen umfassen, die eine relativ enge Schwellenspannungsverteilung aufweisen. Bei den Benutzerdaten kann es sich um Daten handeln, die von außerhalb des Speichersystems in das Speichersystem eingegeben werden. Bei den Systemdaten kann es sich um Daten handeln, die für den Betrieb der Halbleiterspeichervorrichtung erforderlich sind. Beispielsweise können die Systemdaten einen für den Betrieb der Halbleiterspeichervorrichtung erforderlichen Parameter umfassen. Als weiteres Beispiel können die Systemdaten Verwaltungsinformationen umfassen, die von einer externen Speichersteuerung zum Steuern des Betriebs der Halbleiterspeichervorrichtung benötigt werden. Die Systemdaten können zum Beispiel einen Boot-Code umfassen, der beim Hochfahren des Speichersystems ausgeführt wird. Als weiteres Beispiel können die Systemdaten Metadaten für Daten umfassen, die in der Halbleiterspeichervorrichtung gespeichert sind. Die Metadaten können zum Beispiel Abbildungsdaten für die Abbildung einer logischen Adresse auf eine physikalische Adresse umfassen. Als weiteres Beispiel können die Systemdaten Paritätsdaten umfassen, die für eine Fehlerkorrektur beim Lesen von in der Halbleiterspeichervorrichtung gespeicherten Daten verwendet werden.
  • Wie oben beschrieben, kann in einer Ausführungsform durch Speichern der für den Betrieb bzw. die Operation der Halbleiterspeichervorrichtung erforderlichen Systemdaten in den zweiten Speicherblöcken, die eine höhere Zuverlässigkeit aufweisen, die Betriebsstabilität der Halbleiterspeichervorrichtung verbessert werden. Eine Ausführungsform, bei der der Typ der in den ersten Speicherblöcken gespeicherten Daten und der Typ der in den zweiten Speicherblöcken gespeicherten Daten unterschiedlich angewendet werden, wird unter Bezugnahme auf 12 beschrieben.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung kann die Anzahl der Bits, die in jeder der Speicherzellen, die in den ersten Speicherblöcken umfasst sind, gespeichert sind, und die Anzahl der Bits, die in jeder der Speicherzellen, die in den zweiten Speicherblöcken umfasst sind, gespeichert sind, unterschiedlich angewendet werden. Als ein Beispiel können die Speicherblöcke derart verwendet werden, dass die Anzahl der Bits, die in den in den zweiten Speicherblöcken umfassten Speicherzellen gespeichert sind, geringer ist als die Anzahl der Bits, die in den Speicherzellen gespeichert sind, die in den ersten Speicherblöcken umfasst sind. Als weiteres Beispiel können die Speicherblöcke derart verwendet werden, dass die Anzahl der Bits, die in den in den zweiten Speicherblöcken umfassten Speicherzellen gespeichert sind, größer ist als die Anzahl der Bits, die in den Speicherzellen gespeichert sind, die in den ersten Speicherblöcken umfasst sind. Eine Ausführungsform, bei der die Anzahl der Bits, die in jeder der in den ersten Speicherblöcken umfassten Speicherzellen gespeichert sind, und die Anzahl der Bits, die in jeder der in den zweiten Speicherblöcken umfassten Speicherzellen gespeichert sind, unterschiedlich angewendet werden, wird unter Bezugnahme auf die 13 und 14 beschrieben.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung kann unter den Speicherblöcken, die neben dem Kontaktbereich CTA angeordnet und somit als die zweiten Speicherblöcke bestimmt sind, ein Speicherblock, dessen Programmier-Lösch-Zählwert ein vorgegebenes Kriterium überschreitet, in den ersten Speicherblock umgewandelt werden. Da die zweiten Speicherblöcke neben dem Kontaktbereich CTA angeordnet sind, kann eine Schwellenspannungsverteilungseigenschaft der Speicherzellen relativ zufriedenstellend sein, aber die Schwellenspannungsverteilungseigenschaft der Speicherzellen kann sich allmählich verschlechtern, wenn die Anzahl, wie viele Male die zweiten Speicherblöcke verwendet werden, akkumuliert wird. Daher kann von den zweiten Speicherblöcken derjenige, dessen Programmier-Lösch-Zählwert das vorgegebene Kriterium überschreitet, in den ersten Speicherblock umgewandelt und verwendet werden. Eine Ausführungsform, bei der der zweite Speicherblock, dessen Programmier-Lösch-Zählwert das vorgegebene Kriterium überschreitet, in den ersten Speicherblock umgewandelt wird, wird unter Bezugnahme auf 15 beschrieben. Das Wort „vorgegeben“, wie es hier in Bezug auf einen Parameter, wie z.B. ein vorgegebenes Kriterium und einen vorgegebenen Schwellenwert, verwendet wird, bedeutet, dass ein Wert für den Parameter bestimmt wird, bevor der Parameter in einem Prozess oder Algorithmus verwendet wird. Bei einigen Ausführungsformen wird der Wert für den Parameter vor Beginn des Prozesses oder Algorithmus bestimmt. In anderen Ausführungsformen wird der Wert für den Parameter während des Prozesses oder Algorithmus bestimmt, aber bevor der Parameter in dem Prozess oder Algorithmus verwendet wird.
  • 10 zeigt ein Flussdiagramm, das ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 10 umfasst das Verfahren zum Betreiben der Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung ein Empfangen eines Befehls für einen Zielspeicherblock von einer Speichersteuerung (S110), ein Bestimmen eines Betriebs- bzw. Operationsparameters zum Durchführen einer dem Befehl entsprechenden Operation auf der Grundlage eines Typs des Zielspeicherblocks (S130), und ein Durchführen der dem empfangenen Befehl entsprechenden Operation auf dem Zielspeicherblock auf der Grundlage des bestimmten Operationsparameters (S150).
  • In Schritt S110 kann die Halbleiterspeichervorrichtung von der Speichersteuerung einen Befehl, der anweist, eine bestimmte Operation durchzuführen, und eine Adresse, die den Zielspeicherblock identifiziert, der ein Objekt der dem empfangenen Befehl enzsprechenden Operation ist, empfangen. So kann die Halbleiterspeichervorrichtung beispielsweise einen Programmbefehl und eine dazu entsprechende Adresse empfangen. Die Halbleiterspeichervorrichtung bestimmt den Zielspeicherblock auf der Grundlage der empfangenen Adresse.
  • In Schritt S130 kann der Operationsparameter, der zum Durchführen der dem empfangenen Befehl entsprechenden Operation an dem identifizierten Zielspeicherblock bestimmt werden. Das heißt, in Schritt S130 wird der Operationsparameter abhängig davon bestimmt, ob der Zielspeicherblock der erste oder der zweite in 9 gezeigte Speicherblock ist. Schritt S130 wird unter Bezugnahme auf 11 beschrieben.
  • In Schritt S150 kann die Operation für den empfangenen Befehl an dem Zielspeicherblock unter Verwendung des bestimmten Operationsparameters durchgeführt werden.
  • 11 zeigt ein Flussdiagramm, das eine Ausführungsform von Schritt S130 von 10 darstellt.
  • Unter Bezugnahme auf 11 umfasst Schritt S130 ein Überprüfen des Typs des Zielspeicherblocks (S210) und ein Bestimmen, ob der Zielspeicherblock der erste Speicherblock (S230) ist. Unterdessen kann Schritt S130 ferner ein Auswählen eines ersten Parameters umfassen, wenn der Zielspeicherblock der erste Speicherblock ist (S230: Ja). Andererseits kann Schritt S130 auch ein Auswählen eines zweiten Parameters umfassen, der sich vom ersten Parameter unterscheidet, wenn der Zielspeicherblock der zweite Speicherblock ist (S230: Nein).
  • In Schritt S210 bestimmt die Steuerlogik 39 der Halbleiterspeichervorrichtung 10 auf der Grundlage der zusammen mit dem Befehl empfangenen Adresse, ob der Zielspeicherblock der erste oder der zweite Speicherblock ist. Zu diesem Zweck kann die Halbleiterspeichervorrichtung 100 Informationen zum Identifizieren des ersten Speicherblocks und des zweiten Speicherblocks speichern.
  • Als Ergebnis des Bestimmens von Schritt S230, wenn der Zielspeicherblock der Speicherblock ist, der nicht an den Kontaktbereich CTA angrenzt, d.h. der erste Speicherblock (S230: Ja), wird der erste Parameter als der Operationsparameter ausgewählt (S250). Der ausgewählte erste Parameter kann in einer Operation verwendet werden, die an dem Zielspeicherblock in Schritt S150 von 10 durchgeführt wird.
  • Als Ergebnis des Bestimmens von Schritt S230, wenn der Zielspeicherblock der Speicherblock ist, der neben dem Kontaktbereich CTA angeordnet ist, d.h. der zweite Speicherblock (S230: Nein), wird der zweite Parameter, der sich vom ersten Parameter unterscheidet, als der Operationsparameter verwendet (S270). Der ausgewählte zweite Parameter kann in der Operation verwendet werden, die in Schritt S150 von 10 an dem Zielspeicherblock durchgeführt wird.
  • Wenn es sich bei dem in Schritt S110 von 10 empfangenen Befehl beispielsweise um den Programmbefehl handelt, können der erste Parameter und der zweite Parameter von 11 Parameter in Bezug auf die Programmieroperation sein. Als ein Beispiel können der erste und der zweite Parameter eine Größe der Programmspannung angeben, die an die Wortleitung angelegt wird, die mit den als Programmziel ausgewählten Speicherzellen verbunden ist. In diesem Fall kann die Größe der Programmspannung, die bei der Programmieroperation verwendet wird, abhängig davon variieren, ob der Zielspeicherblock der erste Speicherblock ist oder nicht. Als weiteres Beispiel können der erste und der zweite Parameter zumindest eine Größe der Programmdurchgangsspannung, eine Größe der Programmberechtigungsspannung, eine Größe der Programmsperrspannung und eine Größe einer Prüfspannung angeben. Darüber hinaus können der erste und der zweite Parameter verschiedene Werte angeben, die bei der Programmieroperation verwendet werden.
  • Wenn der in Schritt S110 von 10 empfangene Befehl der Lesebefehl ist, können der erste und der zweite Parameter von 11 als ein Beispiel Parameter in Bezug auf die Leseoperation sein. Als ein Beispiel können der erste und der zweite Parameter eine Größe der Lesespannung angeben, die an die Wortleitung angelegt wird, die mit den als Leseziel ausgewählten Speicherzellen verbunden ist. In diesem Fall kann die Größe der Lesespannung, die während eines Lesens von Daten an die ausgewählte Wortleitung angelegt wird, abhängig davon variieren, ob der Zielspeicherblock der erste Speicherblock ist oder nicht. Als weiteres Beispiel können der erste und der zweite Parameter zumindest eine der Größe der Lesedurchgangsspannung, einer Größe der Vorladespannung der Bitleitung und Länge der Vorladezeit der Bitleitung angeben. Darüber hinaus können der erste und der zweite Parameter verschiedene Werte angeben, die bei der Leseoperation verwendet werden.
  • Als weiteres Beispiel, wenn der in Schritt S110 von 10 empfangene Befehl der Löschbefehl ist, können der erste und der zweite Parameter von 11 Parameter in Bezug auf die Löschoperation sein. Als ein Beispiel können der erste und der zweite Parameter die Löschspannung angeben, die an die gemeinsame Source-Leitung angelegt wird, die mit dem als Löschziel ausgewählten Speicherblock verbunden ist. Als weiteres Beispiel können der erste und der zweite Parameter zumindest eine von einer Spannung, die an die Bitleitung angelegt wird, die mit dem als Löschziel ausgewählten Speicherblock verbunden ist, oder der Löschprüfspannung angeben. Darüber hinaus können der erste und der zweite Parameter verschiedene Werte angeben, die bei der Löschoperation verwendet werden.
  • Wie oben beschrieben, kann in einer Ausführungsform durch unterschiedliches Anwenden der bei der Operation an den ersten Speicherblöcken verwendeten Operationsparameter und der bei der Operation an den zweiten Speicherblöcken verwendeten Operationsparameter die Betriebsleistung jedes der ersten Speicherblöcke und der zweiten Speicherblöcke maximiert werden.
  • 12 zeigt ein Diagramm, das ein Verfahren zum unterschiedlichen Anwenden von Zwecken erster Speicherblöcke und zweiter Speicherblöcke gemäß einer anderen Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 12 kann die Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung den Speicherblock, bei dem der Zielspeicherblock nicht an den Kontaktbereich CTA angrenzt, d.h. den ersten Speicherblock, als normalen Block verwenden und den Speicherblock, bei dem der Zielspeicherblock an den Kontaktbereich CTA angrenzt, d.h. den zweiten Speicherblock, als Systemblock verwenden. Gemäß einer Ausführungsform der vorliegenden Offenbarung sind die in dem normalen Block und in dem Systemblock gespeicherten Datentypen unterschiedlich.
  • Zum Beispiel können die ersten Speicherblöcke, die die Speicherzellen umfassen, die eine relativ breite Schwellenspannungsverteilung aufweisen, als normaler Block zum Speichern der Benutzerdaten verwendet werden. Unterdessen können die zweiten Speicherblöcke, die die Speicherzellen mit einer relativ schmalen Schwellenspannungsverteilungsbreite umfassen, als Systemblock zum Speichern der Systemdaten verwendet werden.
  • Wie oben beschrieben, können die Benutzerdaten die Daten sein, die in das Speichersystem von außerhalb des Speichersystems eingegeben werden. Unterdessen sind die Systemdaten die für den Betrieb der Halbleiterspeichervorrichtung erforderlichen Daten und können die für den Betrieb der Halbleiterspeichervorrichtung erforderlichen Operationsparameter sowie die von der Speichersteuerung zum Steuern des Betriebs der Halbleiterspeichervorrichtung benötigten Verwaltungsinformationen umfassen. Die Systemdaten können beispielsweise einen Boot-Code, Metadaten, Abbildungsdaten und Paritätsdaten umfassen.
  • Wie oben beschrieben, kann in einer Ausführungsform durch Speichern der für den Betrieb der Halbleiterspeichervorrichtung erforderlichen Systemdaten in den zweiten Speicherblöcken, die eine höhere Zuverlässigkeit aufweisen, die Betriebsstabilität der Halbleiterspeichervorrichtung verbessert werden.
  • 13 zeigt ein Diagramm, das eine Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung darstellt, in der die Anzahl der Bits, die in den Speicherzellen gespeichert sind, die in den zweiten Speicherblöcken umfasst sind, relativ geringer ist als die Anzahl der Bits, die in den Speicherzellen gespeichert sind, die in den ersten Speicherblöcken umfasst sind.
  • Unter Bezugnahme auf 13 kann die Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung den Speicherblock, in dem der Zielspeicherblock nicht an den Kontaktbereich CTA angrenzt, d.h. den ersten Speicherblock, als Triple-Level-Cell-Block (TLC) verwenden und den Speicherblock, in dem der Zielspeicherblock neben dem Kontaktbereich CTA angeordnet ist, d.h. den zweiten Speicherblock, als Single-Level-Cell-Block (SLC) verwenden. Dementsprechend können drei Datenbits in den Speicherzellen, die in dem ersten Speicherblock umfasst sind, und ein Datenbit in den Speicherzellen, die in dem zweiten Speicherblock umfasst sind, gespeichert werden. Das heißt, die Anzahl der Bits, die in den in dem zweiten Speicherblock umfassten Speicherzellen gespeichert sind, ist relativ geringer als die Anzahl der Bits, die in den in dem ersten Speicherblock umfassten Speicherzellen gespeichert sind. In diesem Fall kann in einer Ausführungsform die Betriebsleistung weiter verbessert werden, indem ermöglicht wird, dass eine geringere Anzahl von Bits in den Speicherzellen der zweiten Speicherblöcke gespeichert wird, deren Verteilungseigenschaften relativ zufriedenstellend sind. Infolgedessen können in einer Ausführungsform die zweiten Speicherblöcke mit einer höheren Geschwindigkeit als die ersten Speicherblöcke arbeiten, und die Datenzuverlässigkeit der zweiten Speicherblöcke ist auch höher als die der ersten Speicherblöcke.
  • Durch die Verwendung einer solchen Eigenschaft können die zweiten Speicherblöcke als SLC-Puffer der Halbleiterspeichervorrichtung verwendet werden. Wenn der zweite Speicherblock als SLC-Puffer verwendet wird, werden die in dem ersten Speicherblock zu speichernden Daten zunächst vorübergehend in den zweiten Speicherblock programmiert, und dann werden die Daten des zweiten Speicherblocks in den ersten Speicherblock migriert. Wie oben beschrieben, kann in einer Ausführungsform, wenn der zweite Speicherblock als der SLC-Puffer verwendet wird, eine Geschwindigkeit der Programmieroperation unter Verwendung des SLC-Puffers verbessert werden.
  • Unterdessen kann die Ausführungsform von 13 in Kombination mit der Ausführungsform von 12 verwendet werden. Das heißt, unter Verwendung der zweiten Speicherblöcke als SLC-Blöcke können die Systemdaten in dem zweiten Speicherblock gespeichert werden. In diesem Fall kann in einer Ausführungsform eine hohe Zuverlässigkeit der Systemdaten erreicht werden, und eine Programm- und Lesegeschwindigkeit der Systemdaten kann drastisch verbessert werden.
  • 14 zeigt ein Diagramm, das eine Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung darstellt, in der die Anzahl der Bits, die in Speicherzellen gespeichert sind, die in zweiten Speicherblöcken umfasst sind, relativ größer ist als die Anzahl der Bits, die in Speicherzellen gespeichert sind, die in ersten Speicherblöcken umfasst sind.
  • Unter Bezugnahme auf 14 kann die Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung den Speicherblock, in dem der Zielspeicherblock, der nicht an den Kontaktbereich CTA angrenzt, d.h. der erste Speicherblock, als TLC-Block verwendet wird, und den Speicherblock, in dem der Zielspeicherblock neben dem Kontaktbereich CTA angeordnet ist, d.h. der zweite Speicherblock, als Quad-Level-Cell (QLC)-Block verwenden. Dementsprechend können drei Datenbits in den Speicherzellen, die in dem ersten Speicherblock umfasst sind, gespeichert werden, und vier Datenbits können in den Speicherzellen, die in dem zweiten Speicherblock umfasst sind, gespeichert werden. Das heißt, die Anzahl der Bits, die in den in den zweiten Speicherblöcken umfassten Speicherzellen gespeichert sind, ist relativ größer als die Anzahl der Bits, die in den in den ersten Speicherblöcken umfassten Speicherzellen gespeichert sind. In diesem Fall kann, während eine größere Anzahl von Bits in den Speicherzellen der zweiten Speicherblöcke gespeichert wird, deren Verteilungseigenschaften relativ zufriedenstellend ist, eine Betriebsstabilität ähnlich der des ersten Speicherblocks sichergestellt werden. Als Ergebnis kann in einer Ausführungsform ein Speicherplatz der Halbleiterspeichervorrichtung maximal gesichert werden.
  • 15 zeigt ein Flussdiagramm, das ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 15 kann das Verfahren zum Betreiben der Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung umfassen ein Bestimmen der Speicherblöcke, die nicht an den Kontaktbereich CTA angrenzen, als den ersten Speicherblock und ein Bestimmen der Speicherblöcke, die an den Kontaktbereich CTA angrenzen, als den zweiten Speicherblock (S310), ein Bestimmen eines beliebigen der Speicherblöcke, die zu dem zweiten Speicherblock gehören, als den Zielspeicherblock (S320), ein Überprüfen eines Programmier-Lösch-Zählwert NPE des Zielspeicherblocks (S330) und ein Bestimmen, ob der Programmier-Lösch-Zählwert NPE größer als ein vorgegebener Schwellenwert NTH ist. Indessen kann das Verfahren zum Betreiben der Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung ferner umfassen ein Konvertieren bzw. Umwandeln des Zielspeicherblocks von dem zweiten Speicherblock in den ersten Speicherblock (S350), wenn der Programmier-Lösch-Zählwert NPE größer ist als der vorgegebene Schwellenwert NTH (S340: Ja). Darüber hinaus kann das Verfahren zum Betreiben der Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung ferner ein Beibehalten des Zielspeicherblocks als zweiten Speicherblock (S360) umfassen, wenn der Programmier-Lösch-Zählwert NPE nicht größer ist als der vorgegebene Schwellenwert NTH (S340: Nein).
  • In einer Ausführungsform kann Schritt S310 durchgeführt werden, wenn das Speichersystem, das die Halbleiterspeichervorrichtung 10 umfasst, eingeschaltet wird. In einer anderen Ausführungsform kann Schritt S310 unmittelbar nach der Herstellung der Halbleiterspeichervorrichtung 10 durchgeführt werden. In dem in 9 gezeigten Schritt S310 werden die Speicherblöcke, die nicht an den Kontaktbereich CTA angrenzen, als der erste Speicherblock bestimmt, und die an den Kontaktbereich CTA angrenzenden Speicherblöcke werden als der zweite Speicherblock bestimmt. Nachdem Schritt S310 durchgeführt worden ist, können die Informationen, die den ersten Speicherblock und den zweiten Speicherblock identifizieren, erzeugt werden. Die Informationen können in der Halbleiterspeichervorrichtung 10 oder in einer Speichersteuerung außerhalb der Halbleiterspeichervorrichtung 10 gespeichert werden. In einigen Ausführungsformen kann ein Speicherblock, der nicht an den Kontaktbereich CTA angrenzt, anfänglich als der zweite Speicherblock bestimmt werden, und ein Speicherblock, der an den Kontaktbereich CTA angrenzt, kann anfänglich als der erste Speicherblock bestimmt werden. Somit kann in einigen Ausführungsformen ein Speicherblock willkürlich als einer der ersten und zweiten Speicherblöcke bestimmt werden, unabhängig von seiner physischen Position in Bezug auf den Kontaktbereich CTA.
  • Schritt S320 kann durchgeführt werden, wenn die Speichersteuerung einen spezifischen Befehl an die Halbleiterspeichervorrichtung 10 sendet bzw. überträgt. In diesem Fall, wenn der Speicherblock, der ein Objekt des spezifischen Befehls ist, dem zweiten Speicherblock entspricht, kann der Speicherblock als der Zielspeicherblock bestimmt werden. Das heißt, wenn ein bestimmter Vorgang bzw. eine bestimmte Operation, zum Beispiel die Löschoperation, die Programmieroperation oder die Leseoperation an dem zweiten Speicherblock durchgeführt wird, kann der ausgewählte zweite Speicherblock als der Zielblock bestimmt werden, um zu bestimmen, ob der Zielspeicherblock in den ersten Speicherblock umgewandelt wird.
  • Als andere Ausführungsform kann Schritt S320 unabhängig von dem Befehl periodisch durchgeführt werden. In diesem Fall kann Schritt S320 an den zweiten Speicherblöcken durchgeführt werden, wenn sich die Halbleiterspeichervorrichtung 10 in einem Leerlauf- bzw. Ruhezustand befindet. Das heißt, in einer Ruhezeit der Halbleiterspeichervorrichtung 10 kann ein Überwachungsvorgang sequentiell an den zweiten Speicherblöcken durchgeführt werden. Es kann bestimmt werden, ob jeder der zweiten Speicherblöcke, die in der Halbleiterspeichervorrichtung 10 umfasst sind, durch den Überwachungsvorgang in den ersten Speicherblock umgewandelt wird.
  • In Schritt S330 wird der Programmier-Lösch-Zählwert NPE des Zielspeicherblocks überprüft. Der Programmier-Lösch-Zählwert NPE kann ein Wert sein, der angibt, wie oft die Programmieroperation oder die Löschoperation nach der Herstellung der Halbleiterspeichervorrichtung 10 durchgeführt wurde. Der Programmier-Lösch-Zählwert NPE wird für jeden Speicherblock bestimmt. Dementsprechend kann die Halbleiterspeichervorrichtung 10 den Programmier-Lösch-Zählwert NPE von jedem der Speicherblöcke speichern. In einer anderen Ausführungsform kann die Speichersteuerung jeden Programmier-Lösch-Zählwert NPE von jedem Speicherblock speichern.
  • Als Ergebnis des Bestimmens von Schritt S340, wenn der Programmier-Lösch-Zählwert NPE größer als der Schwellenwert NTH ist, bedeutet dies, dass eine relativ große Anzahl von Programmieroperationen oder Löschoperationen an dem entsprechenden Zielspeicherblock, der der zweite Speicherblock ist, durchgeführt werden. Es ist daher zu erwarten, dass sich eine Eigenschaft der Speicherzellen des Zielspeicherblocks verschlechtert. Daher wird der Zielspeicherblock in den ersten Speicherblock umgewandelt (S350). Nachdem der Schritt S350 durchgeführt wurde, können die Informationen, die den ersten Speicherblock und den zweiten Speicherblock identifizieren, aktualisiert werden.
  • Als Ergebnis des Bestimmens von Schritt S340, wenn der Programmier-Lösch-Zählwert NPE nicht größer als der Schwellenwert NTH ist, bedeutet dies, dass eine relativ kleine Anzahl von Programmieroperationen oder Löschoperationen an dem entsprechenden Zielspeicherblock, der der zweite Speicherblock ist, durchgeführt werden. Es ist daher zu erwarten, dass sich die Eigenschaften der Speicherzellen des Zielspeicherblocks noch nicht verschlechtert haben. Daher wird der Zielspeicherblock als der zweite Speicherblock (S360) beibehalten.
  • 16 zeigt ein Blockdiagramm, das eine Anordnung eines Speichersystems 1100 gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 16 umfasst das Speichersystem 1100 eine Speichervorrichtung 1120 und eine Speichersteuerung 1110.
  • Bei der Speichervorrichtung 1120 kann es sich um eine Multi-Chip-Packung handeln, die aus einer Vielzahl von Flash-Speicherchips gebildet ist. Als eine Ausführungsform kann die Speichervorrichtung 1120 ein Speicherzellenfeld, Bitleitungen, die mit dem Speicherzellenfeld verbunden sind, und eine erste obere Leitung und eine zweite obere Leitung umfassen, die die Bitleitungen überlappen und von den Bitleitungen durch unterschiedliche Abstände beabstandet sind.
  • Die Speichersteuerung 1110 kann eingerichtet sein, um die Speichervorrichtung 1120 zu steuern, und kann einen statischen Direktzugriffsspeicher (Static Random Access Memory - SRAM) 1111, eine CPU 1112, eine Host-Schnittstelle 1113, einen Fehlerkorrekturblock 1114 und eine Speicherschnittstelle 1115 umfassen. Der SRAM 1111 wird als Betriebsspeicher der CPU 1112 verwendet, die CPU 1112 führt eine Gesamtsteuerungsoperation zum Datenaustausch der Speichersteuerung 1110 durch, und die Host-Schnittstelle 1113 umfasst ein Datenaustauschprotokoll eines mit dem Speichersystem 1100 verbundenen Hosts. Der Fehlerkorrekturblock 1114 erfasst und korrigiert einen Fehler, der in den von der Speichervorrichtung 1120 gelesenen Daten umfasst ist. Die Speicherschnittstelle 1115 führt eine Schnittstellenbildung mit der Speichervorrichtung 1120 durch. Darüber hinaus kann die Speichersteuerung 1110 einen Nur-Lese-Speicher (Read Only Memory - ROM) oder dergleichen umfassen, der Codedaten zur Schnittstellenbildung mit dem Host speichert.
  • Das oben beschriebene Speichersystem 1100 kann eine Speicherkarte oder eine Solid-State-Laufwerk (Solid State Drive - SSD) sein, in das die Speichervorrichtung 1120 und die Speichersteuerung 1110 kombiniert sind. Wenn es sich bei dem Speichersystem 1100 beispielsweise um das SSD handelt, kann die Speichersteuerung 1110 mit der Außenseite (z.B. dem Host) über eines von verschiedenen Schnittstellenprotokollen kommunizieren bzw. in Verbindung treten, wie z.B. Universal Serial Bus (USB), eine Multimediakarte (MMC), Peripheral Component Interconnection-Express (PCI-E), Serial Advanced Technology Attachment (SATA), Parallel Advanced Technology Attachment (PATA), Small Computer System Interface (SCSI), Enhanced Small Disk Interface (ESDI) und Integrated Drive Electronics (IDE).
  • In einer Ausführungsform kann in der Speichervorrichtung 1120 eine Information gespeichert werden, die angibt, ob es sich bei jedem der Vielzahl von Speicherblöcken in der Speichervorrichtung 1120 um den ersten Speicherblock oder den zweiten Speicherblock handelt. In einer anderen Ausführungsform kann die Information, die angibt, ob es sich bei jedem der Vielzahl von Speicherblöcken um den ersten Speicherblock oder den zweiten Speicherblock handelt, in der Speichersteuerung 1110 gespeichert werden. In diesem Fall kann die Information in dem SRAM 1111 gespeichert werden.
  • 17 zeigt ein Blockdiagramm, das eine Anordnung eines Computersystems 1200 gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 17 kann das Computersystem 1200 eine CPU 1220, einen Direktzugriffsspeicher (Random Access Memory - RAM) 1230, eine Benutzerschnittstelle 1240, ein Modem 1250 und ein Speichersystem 1210 umfassen, das elektrisch mit einem Systembus 1260 verbunden ist. Wenn das Computersystem 1200 eine mobile Vorrichtung ist, kann ferner eine Batterie zum Zuführen einer Betriebsspannung an das Computersystem 1200 umfasst sein, und ein Anwendungs-Chipsatz, ein Kamera-Bildprozessor (Camera Image Processor - CIS), ein mobiler DRAM und dergleichen können ferner umfasst sein.
  • Das Speichersystem 1210 kann eine Speichervorrichtung 1212 und eine Speichersteuerung 1211 umfassen. In einer Ausführungsform kann die Information, die angibt, ob jeder der Vielzahl von Speicherblöcken in der Speichervorrichtung 1212 der erste Speicherblock oder der zweite Speicherblock ist, in der Speichervorrichtung 1212 gespeichert werden. In einer anderen Ausführungsform kann die Information, die angibt, ob jeder der Vielzahl von Speicherblöcken in der Speichervorrichtung 1212 der erste Speicherblock oder der zweite Speicherblock ist, in der Speichervorrichtung 1211 gespeichert werden. In einer weiteren Ausführungsform kann die Information, die angibt, ob es sich bei jedem der Vielzahl von Speicherblöcken in der Speichervorrichtung 1212 um den ersten Speicherblock oder den zweiten Speicherblock handelt, in dem Speichersystem 1210 gespeichert werden. Zum Beispiel kann die Information in dem RAM 1230 des Computersystems 1200 gespeichert werden.

Claims (23)

  1. Halbleiterspeichervorrichtung, aufweisend: eine Vielzahl von Speicherblöcken, die jeweils eine Vielzahl von Speicherzellen umfassen; und einen Kontaktbereich, der zwischen der Vielzahl von Speicherblöcken gebildet ist, wobei unter der Vielzahl von Speicherblöcken ein erster Speicherblock, der nicht an den Kontaktbereich angrenzt, und ein zweiter Speicherblock, der an den Kontaktbereich angrenzt, unterschiedlich verwendet werden.
  2. Halbleiterspeichervorrichtung nach Anspruch 1, ferner aufweisend: eine Bitleitung, die auf der Vielzahl von Speicherblöcken und dem Kontaktbereich angeordnet ist; und eine Logikschaltung, die unter der Vielzahl von Speicherblöcken und dem Kontaktbereich angeordnet ist.
  3. Halbleiterspeichervorrichtung nach Anspruch 2, wobei die Logikschaltung eine Peripherieschaltung umfasst, die eine Operation an einem ausgewählten Speicherblock unter der Vielzahl von Speicherblöcken durchführt, und die Peripherieschaltung einen ersten Parameter während der Operation verwendet, wenn der ausgewählte Speicherblock der erste Speicherblock ist, und einen zweiten Parameter, der sich von dem ersten Parameter unterscheidet, während der Operation unterscheidet verwendet, wenn der ausgewählte Speicherblock der zweite Speicherblock ist.
  4. Halbleiterspeichervorrichtung nach Anspruch 3, wobei die Operation eine Programmieroperation ist, und der erste Parameter und der zweite Parameter einen Spannungswert angeben, der bei der Programmieroperation des ausgewählten Speicherblocks verwendet wird.
  5. Halbleiterspeichervorrichtung nach Anspruch 3, wobei die Operation eine Leseoperation ist, und der erste Parameter und der zweite Parameter einen Spannungswert angeben, der in der Leseoperation des ausgewählten Speicherblocks verwendet wird.
  6. Halbleiterspeichervorrichtung nach Anspruch 3, wobei die Operation eine Löschoperation ist, und der erste Parameter und der zweite Parameter einen Spannungswert angeben, der in der Löschoperation des ausgewählten Speicherblocks verwendet wird.
  7. Halbleiterspeichervorrichtung nach Anspruch 1, wobei Benutzerdaten in dem ersten Speicherblock und Systemdaten in dem zweiten Speicherblock gespeichert sind.
  8. Halbleiterspeichervorrichtung nach Anspruch 7, wobei die Systemdaten einen Parameter umfassen, der bei einer Operation an der Vielzahl von Speicherblöcken verwendet wird.
  9. Halbleiterspeichervorrichtung nach Anspruch 7, wobei die Systemdaten einen Boot-Code, Metadaten, Abbildungsdaten oder Paritätsdaten umfassen.
  10. Halbleiterspeichervorrichtung nach Anspruch 1, wobei N Bit in jeder der Speicherzellen, die in dem ersten Speicherblock umfasst sind, gespeichert sind und M Bits in jeder der Speicherzellen, die in dem zweiten Speicherblock umfasst sind, gespeichert sind, und wobei N eine natürliche Zahl größer als 0 ist, und M eine natürliche Zahl größer als N ist.
  11. Halbleiterspeichervorrichtung nach Anspruch 1, wobei N Bits in jeder der Speicherzellen, die in dem ersten Speicherblock umfasst sind, gespeichert sind und M Bit in jeder der Speicherzellen, die in dem zweiten Speicherblock umfasst sind, gespeichert sind, und wobei M eine natürliche Zahl größer als 0 ist und N eine natürliche Zahl größer als M ist.
  12. Halbleiterspeichervorrichtung nach Anspruch 1, wobei, wenn ein Programmier-Lösch-Zählwert des zweiten Speicherblocks einen vorgegebenen Schwellenwert überschreitet, der zweite Speicherblock unter Verwendung der gleichen Operationsparameter wie der erste Speicherblock betrieben wird.
  13. Verfahren zum Betreiben einer Halbleiterspeichervorrichtung, das Verfahren aufweisend: Empfangen eines Befehls für einen Zielspeicherblock unter einer Vielzahl von Speicherblöcken von einer Speichersteuerung; Bestimmen eines Operationsparameters zum Durchführen einer dem Befehl entsprechenden Operation auf der Grundlage eines Typs des Zielspeicherblocks; und Durchführen der Operation an dem Zielspeicherblock auf der Grundlage des bestimmten Operationsparameters.
  14. Verfahren nach Anspruch 13, wobei ein Kontaktbereich zwischen der Vielzahl von Speicherblöcken gebildet wird, und unter der Vielzahl von Speicherblöcken ein Speicherblock, der nicht an den Kontaktbereich angrenzt, ein erster Speicherblock ist, und ein an den Kontaktbereich angrenzender Speicherblock ein zweiter Speicherblock ist.
  15. Verfahren nach Anspruch 14, wobei das Bestimmen des Operationsparameters aufweist: Prüfen des Typs des Zielspeicherblocks; und Auswählen eines ersten Parameters, wenn der Zielspeicherblock der erste Speicherblock ist.
  16. Verfahren nach Anspruch 15, wobei ein Bestimmen des Operationsparameters ferner aufweist: Auswählen eines zweiten Parameters, der sich von dem ersten Parameter unterscheidet, wenn der Zielspeicherblock der zweite Speicherblock ist.
  17. Verfahren nach Anspruch 13, wobei der Befehl ein Programmbefehl ist und der Operationsparameter ein Parameter ist, der in einer Programmieroperation für den Zielspeicherblock umfasst ist.
  18. Verfahren nach Anspruch 13, bei dem der Befehl ein Lesebefehl ist und der Operationsparameter ein Parameter ist, der in einer Leseoperation für den Zielspeicherblock umfasst ist.
  19. Verfahren nach Anspruch 13, bei dem der Befehl ein Löschbefehl ist und der Operationsparameter ein Parameter ist, der in einer Löschoperation für den Zielspeicherblock umfasst ist.
  20. Verfahren zum Betreiben einer Halbleiterspeichervorrichtung, das Verfahren aufweisend: Unterscheiden von Speicherblöcken, die nicht an einen Kontaktbereich angrenzen, als erste Speicherblöcke unter der Vielzahl von Speicherblöcken von Speicherblöcken, die an den Kontaktbereich angrenzen, als zweite Speicherblöcke; Auswählen eines der Speicherblöcke, die zu den zweiten Speicherblöcken gehören, als Zielspeicherblock; Prüfen eines Programmier-Lösch-Zählwertes des Zielspeicherblocks; und Umwandeln des Zielspeicherblocks in den ersten Speicherblock, wenn der Programmier-Lösch-Zählwert größer als ein vorgegebener Schwellenwert ist.
  21. Verfahren nach Anspruch 20, ferner aufweisend: Beibehalten des Zielspeicherblocks als den zweiten Speicherblock, wenn der Programmier-Lösch-Zählwert nicht größer als der vorgegebene Schwellenwert ist.
  22. Halbleiterspeichervorrichtung, aufweisend: eine Vielzahl von Speicherblöcken, die jeweils eine Vielzahl von Speicherzellen umfassen; und einen Kontaktbereich, der zwischen der Vielzahl von Speicherblöcken gebildet ist, wobei ein erster Operationsparameter für eine erste Operation an einem ersten Speicherblock verwendet wird, der von dem Kontaktbereich beabstandet ist, und ein zweiter Operationsparameter für eine zweite Operation an einem zweiten Speicherblock verwendet wird, der an den Kontaktbereich angrenzt, und wobei sich der erste Operationsparameter von dem zweiten Operationsparameter unterscheidet und die erste und die zweite Operation die gleichen sind.
  23. Halbleiterspeichervorrichtung nach Anspruch 22, wobei die erste und die zweite Operation zumindest eine aus einer Leseoperation, einer Löschoperation oder einer Programmieroperation ist.
DE102022209367.4A 2021-10-07 2022-09-08 Halbleiterspeichervorrichtung und verfahren zum betreiben der halbleiterspeichervorrichtung Pending DE102022209367A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210133230A KR20230050020A (ko) 2021-10-07 2021-10-07 반도체 메모리 장치 및 그 동작 방법
KR10-2021-0133230 2021-10-07

Publications (1)

Publication Number Publication Date
DE102022209367A1 true DE102022209367A1 (de) 2023-04-13

Family

ID=85705575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022209367.4A Pending DE102022209367A1 (de) 2021-10-07 2022-09-08 Halbleiterspeichervorrichtung und verfahren zum betreiben der halbleiterspeichervorrichtung

Country Status (4)

Country Link
US (1) US20230112851A1 (de)
KR (1) KR20230050020A (de)
CN (1) CN115966234A (de)
DE (1) DE102022209367A1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216179A (ja) * 2014-05-08 2015-12-03 株式会社東芝 半導体記憶装置
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
KR102691848B1 (ko) * 2016-04-21 2024-08-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20230112851A1 (en) 2023-04-13
CN115966234A (zh) 2023-04-14
KR20230050020A (ko) 2023-04-14

Similar Documents

Publication Publication Date Title
DE112017001761B4 (de) NAND-Struktur mit Stufenauswahl-Gate-Transistoren
DE112019000164B4 (de) Speichervorrichtung mit verbundenen wortleitungen zur schnellen programmierung
DE112017004208B4 (de) 3d-nand mit teilblocklöschen
DE102011089880B4 (de) Verfahren zum Programmieren eines Speicherblocks eines nichtflüchtigen Speicherelements, nichtflüchtiges Speicherelement und Speichersystem
DE102008030264B4 (de) Verfahren zum Lesen eines Flashspeichers und Speichersystem
DE102013108456B4 (de) Nichtflüchtige Speichervorrichtung und Programmierverfahren
DE102013200952A1 (de) Halbleiterspeichervorrichtung
DE102013108907A1 (de) Nichtflüchtige Speichervorrichtung mit nahen/fernen Speicherzellengruppierungen und Datenverarbeitungsverfahren
DE102013108491A1 (de) Nichtflüchtige Speichervorrichtung und Betriebsverfahren mit variablen Speicherzellenzustandsdefinitionen
DE102018117357A1 (de) Speichervorrichtung mit einer Schaltung zum Erfassen eines Wortleitungsdefektes und Betriebsverfahren derselben
DE102015011991A1 (de) Codierungsschema für vertikale 3D-Flash-Speicher
DE112016003568B4 (de) Intelligente Überprüfung bzw. Verifizierung zur Programmierung nicht-flüchtiger Speicher
DE102008033511A1 (de) Verfahren zum Programmieren eines Flashspeichers, Flashspeicher und Flashspeichersystem
DE102020115698B4 (de) Betriebsverfahren für nichtflüchtige Speichervorrichtung, nichtflüchtige Speichervorrichtung, welche dieses durchführt und Betriebsverfahren für ein Speichersystem, das dieses verwendet
DE102020105991A1 (de) SUBBLOCK-GRÖßENREDUKTION FÜR NICHTFLÜCHTIGE 3D-SPEICHER
DE102008032235A1 (de) Nichtflüchtiges Speicherbauelement, Löschverfahren und Löschtestverfahren
DE102020105946A1 (de) Speicherzellen-fehlform-abschwächung
DE102021130481A1 (de) Betriebsverfahren eines Controllers, der konfiguriert ist, eine nichtflüchtige Speichervorrichtung zu steuern, und Betriebsverfahren einer Speicherungsvorrichtung
DE102020107504A1 (de) Nichtflüchtiges speicher-array, das zur leistungsverbesserung von beiden seiten angesteuert wird
DE102021108207A1 (de) Speichervorrichtung und Lesebetriebsverfahren derselben
DE102005057112B4 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE102021115150A1 (de) Speichersystem, das eine nichtflüchtige speichervorrichtung enthält, und ein löschverfahren dafür
DE102021114317A1 (de) Nichtflüchtige Speichervorrichtung, Betriebsverfahren derselben, Controller zur Steuerung derselben und Speichervorrichtung, welche diese umfasst
DE102021108389A1 (de) Nichtflüchtige speichervorrichtung und betriebsverfahren dafür
DE102021110403A1 (de) Nichtflüchtige Speichervorrichtung und Betriebsverfahren eines nichtflüchtigen Speichers