CN108735253B - 非易失性存储器存储系统 - Google Patents

Abstract

提供了一种非易失性存储器存储系统。非易失性存储器存储系统包括多个存储器单元和存储器控制器，存储器控制器被配置为基于多个读取电压向非易失性存储器装置传输读取命令。非易失性存储器装置基于所述多个读取电压之中的第一读取电压对N个电平之中的第一电平执行第一读取操作，对所述多个存储器单元之中的响应于第一读取电压的导通单元的数量进行计数，根据导通单元的计数的数量与参考单元的数量的比较结果调整所述多个读取电压之中的将要用于对所述N个电平之中的第一电平或第二电平执行第二读取操作的第二读取电压的电平。

Description

非易失性存储器存储系统

技术领域

发明构思涉及电子装置，更具体地，涉及一种非易失性存储器存储系统。

背景技术

使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体实现半导体存储器装置。半导体存储器装置被划分为易失性存储器装置或非易失性存储器装置。

非易失性存储器装置即使在电源中断时也保留其存储的数据。非易失性存储器装置的示例是只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。

由于操作速度高、功耗低，所以闪存正在被用于各种领域中。闪存可以包括电荷捕获闪速(CTF)存储器单元。电荷捕获闪速(CTF)存储器单元可通过在电荷存储层中存储电荷来记住编程状态。存储在电荷捕获闪速(CTF)存储器单元的电荷存储层中的电荷被编程，随后流入沟道中。当电荷流入沟道中时，可以改变电荷捕获闪速(CTF)存储器单元的阈值电压分布。由于电荷捕获闪速(CTF)存储器单元的物理特性，存储器单元中存储的数据的可靠性会下降。

发明内容

一些示例实施例可以提供一种非易失性存储器存储系统。非易失性存储器存储系统包括非易失性存储器装置和存储器控制器。非易失性存储器装置包括均由N(N是大于2的自然数)个电平的单元构成的多个存储器单元并且基于多个读取电压来读取存储在所述多个存储器单元中的数据。存储器控制器向非易失性存储器装置传输读取命令，使得从非易失性存储器装置读取数据。

非易失性存储器装置基于所述多个读取电压之中的第一读取电压对所述N个电平之中的第一电平执行第一读取操作，对所述多个存储器单元之中的响应于第一读取电压的导通单元的数量进行计数，根据导通单元的计数的数量与参考单元的数量的比较结果，通过调整所述多个读取电压之中的将要用于对所述第一电平或者所述N个电平之中的第二电平执行第二读取操作的第二读取电压的电平来执行第二读取操作，并在第一读取电压之后施加第二读取电压。

一些示例性实施例可以提供一种非易失性存储器存储系统。非易失性存储器存储系统包括具有三维结构的多个存储器单元以及被配置为控制非易失性存储器装置使得从非易失性存储器装置读取数据的存储器控制器。

非易失性存储器装置包括多个存储器单元，每个存储器单元由N个电平的单元构成，其中，N为大于1的自然数，基于多个读取电压来读取存储在所述多个存储器单元中的数据，基于所述多个读取电压之中的第一读取电压来对所述N个电平之中的第一电平执行第一读取操作，对所述多个存储器单元之中响应于第一读取电压的导通单元或截止单元的数量进行计数，根据导通单元或截止单元的计数的数量与参考单元的数量的比较结果，通过调整所述多个读取电压之中的将要用于对所述第一电平和所述N个电平之中的第二电平执行第二读取操作的第二读取电压的电平来执行第二读取操作，并在第一读取电压之后施加第二读取电压。

附图说明

下面将参照附图更详细地描述发明构思的实施例。然而，发明构思的实施例可以以不同的形式实现，并且不应理解为限于本文所阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达发明构思的范围。同样的标记始终指示同样的元件。

图1是描述根据发明构思的示例实施例的非易失性存储器存储系统的框图。

图2是示出根据发明构思的其它示例实施例的非易失性存储器存储系统的框图。

图3是示出图1中示出的存储器控制器的框图。

图4是示出图2中示出的存储器控制器的框图。

图5是示出根据发明构思的示例实施例的非易失性存储器装置的框图。

图6是示出包括在图5的非易失性存储器装置中的存储器块的电路图。

图7是示出存储器单元的初始编程阈值电压分布和存储器单元的随时间流逝而改变的阈值电压分布的分布图。

图8是示出根据发明构思的示例实施例的读取电压电平查找表的图。

图9是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。

图10是描述根据图9中描述的顺序的单元计数比较操作的流程图。

图11是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。

图12是描述根据图11中描述的顺序的单元计数比较操作的流程图。

图13是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。

图14是描述根据图13中描述的顺序的单元计数比较操作的流程图。

图15是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。

图16是示出根据发明构思的示例实施例的包括非易失性存储器存储系统的固态驱动器(SSD)系统的框图。

具体实施方式

在下面，清楚且详细地描述了发明构思的实施例使得发明构思所属本领域的技术人员可以容易地实施发明构思。

图1是示出根据发明构思的示例实施例的非易失性存储器存储系统的框图。参照图1，非易失性存储器存储系统100可以包括存储器控制器110和非易失性存储器装置120。

存储器控制器110可以控制非易失性存储器装置120的总体操作。例如，存储器控制器110可以传输地址ADDR和读取命令CMD_r以读取存储在非易失性存储器装置120中的数据DATA。

非易失性存储器装置120可以在存储器控制器110的控制下进行操作。例如，非易失性存储器装置120可以从存储器控制器110接收地址ADDR和读取命令CMD_r。非易失性存储器装置120可以响应于接收到的读取命令CMD_r将与接收到的地址ADDR对应的数据DATA传输到存储器控制器110。

存储器控制器110可以包括读取电压电平查找表(RVL LUT)111。读取电压电平查找表111可以包括根据参考单元计数来映射读取电压与读取电压电平改变之间的关系的信息。参考单元计数是被设定为调整读取电压的值。将参照图8描述读取电压电平查找表111。

在完成存储器单元的编程之后，阈值电压分布可以改变。当使用预定的读取电压执行存储器单元的读取操作时，可能发生错误。为了减少错误的数量及错误的发生概率，非易失性存储器装置120可以调整读取电压电平。将通过图3至图15详细地描述调整读取电压的电平的具体方法。

存储器控制器110可以将读取电压电平查找表111的信息与读取命令CMD_r一起传输到非易失性存储器装置120。例如，存储器控制器110可以将读取电压电平查找表111的信息与读取命令CMD_r一起仅一次传输到非易失性存储器装置120。在另一实施例中，无论何时将读取命令CMD_r传输到非易失性存储器装置120，存储器控制器110都可以一起传输读取电压电平查找表111的信息。在又一实施例中，响应于非易失性存储器装置120的请求，存储器控制器110可以将读取电压电平查找表111的信息与读取命令CMD_r一起传输到非易失性存储器装置120。在再一实施例中，响应于用户的请求，存储器控制器110可以将读取电压电平查找表111的信息与读取命令CMD_r一起传输到非易失性存储器装置120。

例如，读取电压电平查找表111可以定期更新。读取电压电平查找表111可以根据用户的请求进行更新。当更新读取电压电平查找表111时，存储器控制器110可以一起传输读取电压电平查找表111的信息。

存储器控制器110可以将控制信号CNTL传输到非易失性存储器装置120以调整非易失性存储器装置120的读取电压电平。非易失性存储器装置120可以响应于控制信号CNTL调整读取电压电平。

非易失性存储器装置120可以对响应于读取电压而形成沟道中的电流路径的存储器单元进行计数。此外，非易失性存储器装置120可以对响应于读取电压而切断沟道中的电流路径的存储器单元进行计数。单元计数可以是响应于读取电压形成沟道中的电流路径的存储器单元或切断沟道中的电流路径的存储器单元的计数结果。响应于读取电压形成沟道中的电流路径的存储器单元的计数是导通单元(on-cell)计数。响应于读取电压切断沟道的电流路径的存储器单元的计数是截止单元(off-cell)计数。

非易失性存储器装置120可以从存储器控制器110接收读取电压电平查找表111的信息。非易失性存储器装置120可以将读取电压电平查找表111的信息存储在ROM中或存储在存储器(例如，代码存储器)中作为非易失性存储器装置120的固件代码的一部分。非易失性存储器装置120可以响应于控制信号CNTL使用读取电压电平查找表111的信息和单元计数来调整读取电压电平。当单元计数大于参考单元计数时，非易失性存储器装置120可以参照读取电压电平查找表111调整读取电压电平。读取电压电平查找表111可以根据与参考单元计数的比较的结果包括参照单个读取电平的两个或更多个调整电压电平。

非易失性存储器装置120可以通过调整的读取电压来读取数据DATA。非易失性存储器装置120可以将读取的数据DATA传输到存储器控制器110。存储器控制器110可以基于在对非易失性存储器装置120进行存取时的存取环境信息来计算读取电压电平改变。将参照图2描述环境信息。

图2是示出根据发明构思的其它示例实施例的非易失性存储器存储系统的框图。参照图2，非易失性存储器存储系统200可以包括存储器控制器210和非易失性存储器装置220。因为图2中示出的存储器控制器210和非易失性存储器装置220与图1中示出的存储器控制器110和非易失性存储器装置120相似或相同，所以省略对其的描述。

存储器控制器210可以包括读取电压电平查找表211和读取电压电平计算器(RVLCAL)212。读取电压电平查找表211可以包括根据参考单元计数映射读取电压电平改变之中的关系的信息。

读取电压电平计算器212可以包括硬件配置、软件配置或者其混合配置。读取电压电平计算器212可以包括被配置为执行特定操作的专用硬件电路。读取电压电平计算器212可以包括能够运行被配置为执行特定操作的编程代码的指令集的至少一个处理器内核。读取电压电平计算器212可以基于存取环境信息计算读取电压电平改变。存取环境信息可以包括目标块信息、目标串选择线信息、目标字线信息、温度信息、编程和擦除计数信息以及单元计数信息中的至少一种。

目标块信息可以包括执行读取操作的存储器块的地址或者与所有存储器块中的目标块的位置有关的信息(例如，与目标块是位于存储器块的中心处还是存储器块的外围处有关的信息)。目标串选择线信息可以包括与执行读取操作的页对应的串选择线的地址或者与目标块中的串选择线的位置有关的信息。

目标字线信息可以包括与执行读取操作的页所连接的字线的地址有关的信息或者与目标块中的字线的位置有关的信息。温度信息表示在存储器控制器210对非易失性存储器装置220执行读取操作时的温度。

编程和擦除计数信息表示执行编程操作和擦除操作的次数。单元计数表示导通单元计数或截止单元计数。

存储器控制器210可以将读取电压电平查找表211的信息和与读取电压电平计算器212中计算的读取电压电平改变有关的信息中的至少一种传输到非易失性存储器装置220。

图2中示出的存储器控制器210包括读取电压电平查找表211和读取电压电平计算器212。然而，发明构思不限于此，存储器控制器210可以仅包括读取电压电平计算器212。当存储器控制器210使用读取电压电平计算器212计算读取电压电平改变时，存储器控制器210可以直接反映在对非易失性存储器装置220进行存取时的存取环境信息。因为这一点，存储器控制器210可以精确地计算读取电压中反映的读取电压电平改变。

图3是示出图1所示的存储器控制器的框图。参照图3，存储器控制器110可以包括读取电压电平查找表111、处理器112、RAM 113、ECC(纠错码)引擎114、随机化器115、ROM116、主机接口117、存储器接口118和总线119。

处理器112可以包括至少一个处理器内核，所述至少一个处理器内核能够运行被配置为执行特定操作的编程代码的指令集。ECC引擎114和随机化器115中的每个可以包括硬件配置、软件配置或其混合配置以执行稍后将描述的操作。ECC引擎114和随机化器115中的每个可以包括被配置为执行特定操作的专用硬件电路。ECC引擎114和随机化器115中的每个可以包括至少一个处理器内核，所述至少一个处理器内核能够运行被配置为执行特定操作的编程代码的指令集。

可以基于每个存储器块来管理读取电压电平查找表111。可以根据存储器块的编程和擦除计数以及存储器块的特性来预定或者更新读取电压电平查找表111。可以基于每条字线来管理读取电压电平查找表111。可以根据字线的位置来预定或者更新读取电压电平查找表111。可以以读取电压为单位来管理读取电压电平查找表111。可以针对每个读取电压来预定或者更新读取电压电平查找表111。

读取电压电平查找表111可以存储在RAM 113中，并且可以由处理器112进行更新。读取电压电平查找表111可以以固件的形式存储在ROM 116中。由处理器112更新的读取电压电平查找表111可以被刷新(flush)到非易失性存储器装置120。

处理器112可以控制存储器控制器110的总体操作。处理器112可以运行存储在ROM116中的固件的命令代码。RAM 113可以用作缓冲存储器、高速缓冲存储器、工作存储器和主存储器中的至少一个。RAM 113可以存储读取电压电平查找表111。RAM 113可以是SRAM。

ECC引擎114可以对将要存储在非易失性存储器装置120中的数据生成纠错码。ECC引擎114可以检测从非易失性存储器装置120读取的数据DATA的错误并且可以基于纠错码纠正检测到的错误。

随机化器115可以使将要存储在非易失性存储器装置120中的数据DATA随机化。例如，非易失性存储器装置120的存储器单元可以是均存储3位数据的三级单元(TLC)。在这种情况下，每个三级单元(TLC)可以被编程为具有多个编程状态和擦除状态中的一种状态。随机化器115可以使数据DATA随机化，使得连接到一条字线的存储器单元的编程状态具有相同的比率。当被随机化的数据存储在连接到一条字线的存储器单元中时，连接到一条字线的存储器单元之中具有擦除状态的存储器单元的数量与连接到一条字线的存储器单元之中均具有编程状态的存储器单元的数量是相同的。

ROM 116可以存储操作存储器控制器110所需要的各种类型的信息。ROM 116可以以固件的形式存储各种类型的信息。

存储器控制器110可以通过主机接口117与外部装置(例如，主机)通信。存储器控制器110可以通过存储器接口118与非易失性存储器装置120通信。主机接口117可以包括各种接口，诸如USB(通用串行总线)、MMC(多媒体卡)、eMMC(嵌入式MMC)、PCI(外围组件互连)、PCI-E(PCI高速)、ATA(高级技术附件)、串行ATA、并行ATA、SCSI(小型计算机小型接口)、ESDI(增强型小型磁盘接口)、IDE(集成驱动电子)、MIPI(移动工业处理器接口)、NVMe(非易失性存储器高速)等。

总线119可以将读取电压电平查找表111、处理器112、RAM 113、ECC引擎114、随机化器115、ROM 116、主机接口117和存储器接口118彼此连接。读取电压电平查找表111、处理器112、RAM 113、ECC引擎114、随机化器115、ROM 116、主机接口117和存储器接口118可以通过总线119彼此通信。

如上所述，存储器控制器110将读取命令CMD_r和读取电压电平查找表111的信息一起发送到非易失性存储器装置120。非易失性存储器装置120参考读取命令CMD_r和读取电压电平查找表111的信息来调整读取电压电平。

图4是示出图2中示出的存储器控制器的框图。存储器控制器210可以包括处理器201、RAM 203、ECC引擎205、随机化器207、数据模式调制器209、读取电压电平计算器212、ROM 213、主机接口215、存储器接口217和总线219。

由于处理器201、ECC引擎205、随机化器207、ROM 213、主机接口215、存储器接口217以及总线219与处理器112、ECC引擎114、随机化器115、ROM 116、主机接口117、存储器接口118和总线119相似或相同，所以省略对其的描述。

读取电压电平查找表211可以存储在RAM 203中，并且可以由处理器201进行更新。读取电压电平查找表211可以以固件的形式存储在ROM 213中。然而，本发明构思不限于此，由处理器201更新的读取电压电平查找表211可以被刷新到非易失性存储器装置220。

数据模式调制器209可以包括硬件配置、软件配置或其混合配置以执行稍后将描述的操作。数据模式调制器209可以包括被配置为执行特定操作的专用硬件电路。数据模式调制器209可以包括至少一个处理器内核，其能够运行被配置为执行特定操作的编程代码的指令集。

数据模式调制器209可以减少与容易出错的编程状态对应的数据的数量以防止存储在非易失性存储器装置220的存储器单元中的数据的劣化。当非易失性存储器装置220包括三级单元(TLC)时，包括在非易失性存储器装置220中的存储器单元可以被编程为第一至第七编程状态和擦除状态中的一种状态。此时，第七编程状态的阈值电压具有最高电平。数据模式调制器209可以通过减少与第七编程状态对应的3位数据的数量来减少被编程到第七编程状态的存储器单元的数量。

图5是示出根据发明构思的示例实施例的非易失性存储器装置的框图。参照图5，非易失性存储器装置300可以包括存储器单元阵列310、地址解码器320、控制逻辑和电压发生器330、页缓冲器340、单元计数器350和输入/输出电路360。参照图1、图2和图5，非易失性存储器装置300可以与图1和图2中示出的非易失性存储器装置120和220相似或相同。

存储器单元阵列310包括多个存储器块(BLK1至BLKn，n为等于或大于2的整数)。每个存储器块包括多个串。每个串连接到多条位线BL中的一条位线。每个串连接到多个存储器单元。多个存储器单元分别连接到多条字线WL。每个存储器单元可以被设置为包括大于2位的多个位的三级单元(TLC)或四级单元(QLC)。将参照图6描述存储器单元阵列310。

地址解码器320通过多条字线WL、至少一条串选择线SSL和至少一条地选择线GSL连接到存储器单元阵列310。地址解码器320从存储器控制器110或210接收地址ADDR。地址解码器320被配置为对接收到的地址ADDR进行解码。地址解码器320可以基于解码的地址ADDR来控制施加到字线WL的电压。

控制逻辑和电压发生器330可以包括单元计数比较电路331和读取电压电平选择器332。控制逻辑和电压发生器330可以控制地址解码器320和输入/输出电路360。控制逻辑和电压发生器330接收读取命令CMD_r。控制逻辑和电压发生器330可以响应于接收到的读取命令CMD_r来控制地址解码器320、页缓冲器340和输入/输出电路360以执行读取操作。

控制逻辑和电压发生器330可以在读取操作期间的特定时间点处执行单元计数比较操作。当执行多个读取操作中的至少一个读取操作时，控制逻辑和电压发生器330可以一起执行单元计数比较操作。单元计数比较操作是基于读取电压比较参考单元计数与单元计数的操作。单元计数比较电路331可以参考包括在读取命令CMD_r中的读取电压电平查找表111或211的信息以执行单元计数比较操作。单元计数比较电路331可以参考从读取电压电平计算器212计算的读取电压电平改变的信息。单元计数比较电路331可以参考从单元计数器350提供的单元计数nC。

在一个读取操作中，单元计数比较电路331可以基于一个读取电压将参考单元计数与单元计数nC进行比较。在多个读取操作中，单元计数比较电路331可以多次执行单元计数比较操作。单元计数比较电路331将比较结果传输到读取电压电平选择器332。读取电压电平选择器332从单元计数比较电路331接收比较结果。

读取电压电平选择器332可以通过比较结果选择读取电压电平。读取电压电平选择器332可以参考读取电压电平查找表111的读取电压电平改变的信息来选择读取电压电平。读取电压电平选择器332可以调整读取操作中未使用的读取电压的至少一个电平。读取电压电平选择器332可以输出具有调整的电压电平的新的读取电压RD'。单元计数比较电路331和读取电压电平选择器332可以以硬件的形式实现。

单元计数器350可以在特定时间内响应于读取电压对在沟道中形成电流路径的存储器单元(例如，导通单元)进行计数。单元计数器350可以在特定时间内响应于读取电压对切断沟道的电流路径的存储器单元(例如，截止单元)进行计数。单元计数器350可在多个读取操作中的一个读取操作中响应于读取电压对在沟道中形成电流路径的存储器单元(例如，导通单元)或切断沟道的电流路径的存储器单元(例如，截止单元)进行计数。单元计数器350将单元计数nC传输到控制逻辑和电压发生器330。

输入/输出电路360将从外部提供的数据DATA提供到页缓冲器340。在非易失性存储器装置300的读取操作中，输入/输出电路360从页缓冲器340接收数据DATA。输入/输出电路360可以将接收到的数据传输到存储器控制器110或210。

图6是描述图5的非易失性存储器装置中包括的存储器块的电路图。将参照图6描述具有三维(3D)结构的存储器块BLKn。然而，本发明构思不限于此，剩余的存储器块BLK1至BLKn-1可以具有与存储块BLKn的结构相同或相似的结构。参照图6，存储器块BLKn包括多个单元串CS11、CS12、CS21和CS22。单元串CS11、CS12、CS21和CS22可以沿行方向和列方向布置以形成行和列。

单元串CS11、CS12、CS21和CS22中的每个单元串可以包括多个单元晶体管。例如，单元串CS11、CS12、CS21和CS22中的每个可以包括串选择晶体管SSTa和SSTb、多个存储器单元MC1至MC8、地选择晶体管GSTa和GSTb以及虚设存储器单元DMC1和DMC2。在示例性实施例中，包括在单元串CS11、CS12、CS21和CS22中的存储器单元MC1至MC8中的每个可以是电荷捕获闪速(CTF)存储器单元。

在每个单元串中，存储器单元MC1至MC8可以彼此串联连接并且可以在高度方向上堆叠，所述高度方向是与由行方向和列方向限定的平面垂直的方向。在每个单元串中，串选择晶体管SSTa和SSTb可以彼此串联连接并且可以布置在存储器单元MC1至MC8与位线BL之间。在每个单元串中，地选择晶体管GSTa和GSTb可以彼此串联连接并且可以布置在存储器单元MC1至MC8与共源极线CSL之间。

在示例性实施例中，在每个单元串中，第一虚拟存储器单元DMC1可以布置在存储器单元MC1至MC8与地选择晶体管GSTa和GSTb之间。在示例性实施例中，在每个单元串中，第二虚设存储器单元DMC2可以布置在存储器单元MC1至MC8与串选择晶体管SSTa和SSTb之间。

单元串CS11、CS12、CS21和CS22的地选择晶体管GSTa和GSTb可以共同连接到地选择线GSL。在示例性实施例中，同一行中的地选择晶体管可以连接到同一条地选择线，不同行中的地选择晶体管可以连接到不同的地选择线。例如，第一行中的单元串CS11和CS12的第一地选择晶体管GSTa可以连接到第一地选择线，第二行中的单元串CS21和CS22的第一地选择晶体管GSTa可以是连接到第二地选择线。

在示例性实施例中，尽管图6中未示出，但距基底(未示出)相同高度的地选择晶体管可以连接到同一条地选择线，在不同高度处的地选择晶体管可以连接到不同的地选择线。例如，单元串CS11、CS12、CS21和CS22的第一地选择晶体管GSTa可以连接到第一地选择线，其第二地选择晶体管GSTb可以连接到第二地选择线。

距基底或地选择晶体管GSTa和GSTb相同高度的存储器单元可以共同连接到同一条字线，距基底或地选择晶体管GSTa和GSTb不同高度的存储器单元可以连接到不同的字线。例如，单元串CS11、CS12、CS21和CS22中的第一至第八存储器单元MC1至MC8可以分别共同连接到第一至第八字线WL1至WL8。

同一高度处的第一串选择晶体管SSTa之中的属于同一行的第一串选择晶体管可以连接到同一条串选择线，属于不同行的第一串选择晶体管可以连接到不同的串选择线。例如，第一行中的单元串CS11和CS12的第一串选择晶体管SSTa可以共同连接到串选择线SSL1a，第二行中的单元串CS21和CS22的第一串选择晶体管SSTa可以共同连接到串选择线SSL2a。

类似地，同一高度处的第二串选择晶体管SSTb之中的属于同一行的第二串选择晶体管可以连接到同一条串选择线，不同行中的第二串选择晶体管可以连接到不同的串选择线。例如，第一行中的单元串CS11和CS12的第二串选择晶体管SSTb可以共同连接到串选择线SSL1b，第二行中的单元串CS21和CS22的第二串选择晶体管SSTb可以共同连接到串选择线SSL2b。

尽管图6中未示出，但是同一行中的单元串的串选择晶体管可以共同连接到同一条串选择线。例如，第一行中的单元串CS11和CS12的第一串选择晶体管SSTa和第二串选择晶体管SSTb可以共同连接到同一条串选择线。第二行中的单元串CS21和CS22的第一串选择晶体管SSTa和第二串选择晶体管SSTb可以共同连接到同一条串选择线。

在示例性实施例中，在同一高度处的虚设存储器单元可以与同一条虚设字线连接，在不同高度处的虚设存储器单元可以与不同的虚设字线连接。例如，第一虚设存储器单元DMC1可以与第一虚设字线DWL1连接，第二虚设存储器单元DMC2可以与第二虚设字线DWL2连接。

在示例性实施例中，图6示出的存储器块BLKz仅是示例。单元串的数量可以增加或减少，单元串的行数和单元串的列数可以根据单元串的数量而增加或减少。此外，在存储器块BLKz中，单元晶体管(GST、MC、DMC、SST等)的数量可以增加或减少。此外，存储块BLKn的高度可以根据单元晶体管的数量而增大或减小。此外，与单元晶体管连接的线(GSL、WL、DWL、SSL等)的数量可以根据单元晶体管的数量而增加或减少。

通过引用包含于此的下面的专利文献描述了用于3D存储器阵列的合适构造，其中，三维存储器阵列被构造为多层，并且字线和/或位线在多层之间共享：美国专利第7,679,133号；第8,553,466号；第8,654,587号；第8,559,235号和美国专利公开第2011/0233648号。

图7是描述存储器单元的初始编程阈值电压分布和存储器单元的随时间改变的阈值电压分布的分布图。参照图7，公开了一种以每页为基础来读取存储3位数据的三级单元(TLC)的方法。

存储器单元的阈值电压分布的改变可以根据编程状态而不同。例如，在擦除状态E或低阶(low-order)编程状态(例如，P1)的情况下，阈值电压分布倾向于在阈值电压增大的方向上偏移。在高阶编程状态(例如，P6和P7)的情况下，阈值电压分布倾向于在阈值电压减小的方向上偏移。在中阶编程状态(例如，P2、P3、P4和P5)的情况下，阈值电压分布很少或没有偏移。

一起参照图1、图2和图5，非易失性存储器装置120、220和300可以使用第一读取电压RD1至第七读取电压RD7来确定被编程的存储器单元的编程状态。第一读取电压RD1至第七读取电压RD7可以由控制逻辑和电压发生器330产生。第一读取电压RD1至第七读取电压RD7中的每个可以具有预定的电压电平以确定被编程的存储器单元的编程状态。

为了读取最低有效位(LSB)页，可以顺序施加第二读取电压RD2和第五读取电压RD5。第二读取电压RD2可以用于区分阈值电压比第一编程状态P1低的状态与阈值电压比第二编程状态P2高的状态。第五读取电压RD5可以用于区分阈值电压比第四编程状态P4低的状态与阈值电压比第五编程状态P5高的状态。

为了读取中心有效位(CSB)页，可以顺序施加第一读取电压RD1、第三读取电压RD3和第六读取电压RD6。第一读取电压RD1可以用于区分阈值电压比擦除状态E低的状态与阈值电压比第一编程状态P1高的状态。第三读取电压RD3可以用于区分阈值电压比第二编程状态P2低的状态与阈值电压比第三编程状态P3高的状态。第六读取电压RD6可以用于区分阈值电压比第五编程状态P5低的状态与阈值电压比第六编程状态P6高的状态。

为了读取最高有效位(MSB)页，可以顺序施加第四读取电压RD4和第七读取电压RD7。第四读取电压RD4可以用于区分阈值电压比第三编程状态P3低的状态与阈值电压比第四编程状态P4高的状态。第七读取电压RD7可以用于区分阈值电压比第六编程状态P6低的状态与阈值电压比第七编程状态P7高的状态。

可以基于稳定的阈值电压分布(例如，在预定时间过去之后的阈值电压分布)来确定非易失性存储器装置300(120和220)的第一读取电压RD1至第七读取电压RD7。然而，如图7示出的，编程状态E至P7的阈值电压分布会随时间的流逝而偏移。编程状态E到P7也会由于编程干扰、读取干扰或耦合现象而偏移。在使用读取电压RD1至RD7读取被编程的存储器单元的情况下，非易失性存储器装置300(120和220)会读取包括错误的数据DATA。为了防止包含错误的数据被读取，非易失性存储器装置300(120和220)在特定时间执行单元计数。非易失性存储器装置300(120和220)可以根据单元计数来调整读取操作中未使用的读取电压的至少一个电平。

图8是描述根据本发明构思的示例性实施例的读取电压电平查找表的图。参照图1、图2和图8，存储器控制器110和210可以包括读取电压电平查找表111(211)。读取电压电平查找表111(211)包括与根据参考单元计数的读取电压电平改变有关的映射信息。

读取电压电平查找表111(211)是用于针对包含三级单元(TLC)的页调整读取电压的表。这是用于描述发明构思的示例。包含在读取电压电平查找表111(211)中的信息可以根据非易失性存储器装置120、220的页的可存储的位而变得不同。读取电压电平查找表111可以包括多个表111_1(211_1)至111_7(211_7)。多个表111_1(211_1)至111_7(211_7)分别映射针对读取电压RD1至RD7的多个读取电压电平改变。读取电压RD1至RD7可以是基于被偏移之前的阈值电压分布(例如，稳定的阈值电压分布)而确定的电压。

参照第一读取电压电平查找表111_1(211_1)，第一读取电压RD1是参考单元计数并具有第一参考单元计数C1。当对第一读取电压RD1执行单元计数比较操作时，第一读取电压电平查找表111_1(211_1)可以包括读取电压RD2至RD7和多个读取电压电平改变ΔRD2_1至ΔRD7_1的映射信息。第二读取电压RD2至第七读取电压RD7中的至少一个可以被改变像多个读取电压电平改变ΔRD2_1至ΔRD7_1之中对应的读取电压电平改变那样多。

参照图5和图7，根据第一读取电压RD1的第二读取电压电平改变ΔRD2_1和第三读取电压电平改变ΔRD3_1可以是正值。这是因为，在低阶编程状态P1和P2的情况下，阈值电压分布倾向于在阈值电压增大的方向上偏移。为了执行精确的读取操作，第二读取电压电平RD2和第三读取电压电平RD3必须增大。根据第一读取电压RD1的第四读取电压电平改变ΔRD4_1到第七读取电压电平改变ΔRD7_1可以是负值。这是因为，在中心编程状态P3至P5和高阶状态P6和P7的情况下，阈值电压分布倾向于在阈值电压减小的方向上偏移。为了执行精确的读取操作，第四读取电压电平RD4至第七读取电压电平RD7必须减小。这仅是发明构思的示例，根据第一读取电压RD1的多个读取电压电平改变ΔRD2_1至ΔRD7_1可以根据阈值电压分布偏移的趋势而变得不同。

参照第二读取电压电平查找表111_2(211_2)，第二读取电压RD2是参考单元计数并具有第二参考单元计数C2。当对第二读取电压RD2执行单元计数比较操作时，第二读取电压电平查找表111_2(211_2)可以包括读取电压RD1与RD3至RD7和多个读取电压电平改变ΔRD1_2与ΔRD3_2至ΔRD7_2的映射信息。第一读取电压RD1和第三至第七读取电压RD3至RD7中的至少一个可以被改变像多个读取电压电平改变ΔRD1_2与ΔRD3_2至ΔRD7_2之中对应的读取电压电平改变那样多。

参照图5和图7，根据第二读取电压RD2的第一读取电压电平改变ΔRD1_2和第三读取电压电平改变ΔRD3_2可以是正值。根据第二读取电压RD2的第四读取电压电平改变ΔRD4_2到第七读取电压电平改变ΔRD7_2可以是负值。这仅是发明构思的示例，根据第二读取电压RD2的多个读取电压电平改变ΔRD1_2、ΔRD3_2、ΔRD4_2至ΔRD7_2可以根据阈值电压分布偏移的趋势而变得不同。

参照第三读取电压电平查找表111_3(211_3)，第三读取电压RD3是参考单元计数并具有第三参考单元计数C3。当对第三读取电压RD3执行单元计数比较操作时，第三读取电压电平查找表111_3(211_3)可以包括读取电压RD1、RD2、RD4至RD7和多个读取电压电平改变ΔRD1_3、ΔRD2_3、ΔRD4_3至ΔRD7_3的映射信息。第一读取电压RD1、第二读取电压RD2、第四至第七读取电压RD4至RD7中的至少一个可以被改变像多个读取电压电平改变ΔRD1_3、ΔRD2_3、ΔRD4_3至ΔRD7_3之中的对应的读取电压电平改变那样多。

参照图5和图7，根据第三读取电压RD3的第一读取电压电平改变ΔRD1_3和第二读取电压电平改变ΔRD2_3可以是正值。根据第三读取电压RD3的第四读取电压电平改变ΔRD4_3至第七读取电压电平改变ΔRD7_3可以是负值。这仅是发明构思的示例，根据第三读取电压RD3的多个读取电压电平改变ΔRD1_3、ΔRD2_3、ΔRD4_3至ΔRD7_3可以根据阈值电压分布偏移的趋势而变得不同。

参照第四读取电压电平查找表111_4(211_4)，第四读取电压RD4是参考单元计数并具有第四参考单元计数C4。当对第四读取电压RD4执行单元计数比较操作时，第四读取电压电平查找表111_4(211_4)可以包括读取电压RD1至RD3、RD5至RD7和多个读取电压电平改变ΔRD1_4至ΔRD3_4、ΔRD5_4至ΔRD7_4的映射信息。第一读取电压RD1至第三读取电压RD3、第五读取电压RD5至第七读取电压RD7中的至少一个可以被改变像多个读取电压电平改变ΔRD1_4至ΔRD3_4、ΔRD5_4至ΔRD7_4之中对应的读取电压电平改变那样多。

参照图5和图7，根据第四读取电压RD4的第一读取电压电平改变ΔRD1_4至第三读取电压电平改变ΔRD3_4可以是正值。根据第四读取电压RD4的第四读取电压电平改变ΔRD5_4到第七读取电压电平改变ΔRD7_4可以是负值。这仅是发明构思的示例，根据第四读取电压RD4的多个读取电压电平改变ΔRD1_4至ΔRD3_4、ΔRD5_4至ΔRD7_4可以根据阈值电压分布偏移的趋势而变得不同。

参照第五读取电压电平查找表111_5(211_5)，第五读取电压RD5是参考单元计数并具有第五参考单元计数C5。当对第五读取电压RD5执行单元计数比较操作时，第五读取电压电平查找表111_5(211_5)可以包括读取电压RD1至RD4、RD6、RD7和多个读取电压电平改变ΔRD1_5至ΔRD4_5、ΔRD6_5、ΔRD7_5的映射信息。第一读取电压RD1至第四读取电压RD4、第六读取电压RD6和第七读取电压RD7中的至少一个可以被改变像多个读取电压电平改变ΔRD1_5至ΔRD4_5、ΔRD6_5和ΔRD7_5之中对应的读取电压电平改变那样多。

参照图5和图7，根据第五读取电压RD5的第一读取电压电平改变ΔRD1_5至第三读取电压电平改变ΔRD3_5可以是正值。根据第五读取电压RD5的第四读取电压电平改变ΔRD4_5、第六读取电压电平改变ΔRD6_5和第七读取电压电平改变ΔRD7_5可以是负值。这仅是发明构思的示例，根据第五读取电压RD5的多个读取电压电平改变ΔRD1_5至ΔRD4_5、ΔRD6_5和ΔRD7_5可以根据阈值电压分布偏移的趋势而变得不同。

参照第六读取电压电平查找表111_6(211_6)，第六读取电压RD6是参考单元计数并具有第六参考单元计数C6。当对第六读取电压RD6执行单元计数比较操作时，第六读取电压电平查找表111_6(211_6)可以包括读取电压RD1至RD5和RD7与多个读取电压电平改变ΔRD1_6至ΔRD5_6和ΔRD7_6的映射信息。第一读取电压RD1至第五读取电压RD5和第七读取电压RD7中的至少一个可以被改变像多个读取电压电平改变ΔRD1_6至ΔRD5_6和ΔRD7_6中对应的读取电压电平改变那样多。

参照图5和图7，根据第六读取电压RD6的第一读取电压电平改变ΔRD1_6至第三读取电压电平改变ΔRD3_6可以是正值。根据第六读取电压RD6的第四读取电压电平改变ΔRD4_6、第五读取电压电平改变ΔRD5_6和第七读取电压电平改变ΔRD7_6可以是负值。这仅是发明构思的示例，根据第六读取电压RD6的多个读取电压电平改变ΔRD1_6至ΔRD5_6和ΔRD7_6可以根据阈值电压分布偏移的趋势而变得不同。

参照第七读取电压电平查找表111_7(211_7)，第七读取电压RD7是参考单元计数并具有第七参考单元计数C7。当对第七读取电压RD7执行单元计数比较操作时，第七读取电压电平查找表111_7(211_7)可以包括读取电压RD1至RD6和多个读取电压电平改变ΔRD1_7至ΔRD6_7的映射信息。第一读取电压RD1至第六读取电压RD6中的至少一个可以被改变像多个读取电压电平改变ΔRD1_7至ΔRD6_7中对应的读取电压电平改变那样多。

参照图5和图7，根据第七读取电压RD7的第一读取电压电平改变ΔRD1_7至第三读取电压电平改变ΔRD3_7可以是正值。根据第七读取电压RD7的第四读取电压电平改变ΔRD4_7到第六读取电压电平改变ΔRD6_7可以是负值。这仅是发明构思的示例，根据第七读取电压RD7的多个读取电压电平改变ΔRD1_7至ΔRD6_7可以根据阈值电压分布偏移的趋势而变得不同。

参照图5和图7，多个参考单元计数C1至C7中的每个可以是使读取操作中的错误的发生概率最小化的值。多个参考单元计数C1至C7中的每个也可以是使读取操作中的错误的数量和错误的发生概率之和最小化的值。读取电压电平查找表111(211)中包括的信息与读取命令CMD_r一起传输到非易失性存储器装置300(120和220)。

图9是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。参照图9，根据页对读取顺序进行分类，其中，所述读取顺序用于在三级单元(TLC)的页的读取操作之中根据单元计数比较操作来施加读取电压电平调整。可以对每个页执行多个读取操作。

一起参照图5和图9，第二读取电压RD2和第五读取电压RD5可以顺序地施加到存储器单元阵列310以执行最低有效位(LSB)的页的读取操作。第一读取电压RD1和第三读取电压RD3可以顺序地施加到存储器单元阵列310以执行中心有效位(CSB)的页的读取操作。可以在施加第六读取电压RD6之前执行单元计数操作和单元计数比较操作。

单元计数器350可以参照第三读取电压RD3执行单元计数操作。单元计数器350可以将针对第三读取电压RD3的单元计数nC传输到单元计数比较电路331。单元计数比较电路331可在预定时刻执行单元计数比较操作。单元计数比较电路331也可以响应于存储器控制器110和210的控制信号CNTL执行单元计数比较操作。

在施加第三读取电压RD3之后，单元计数比较电路331执行单元计数比较操作。为了执行单元计数比较操作，单元计数比较电路331对从单元计数器350提供的单元计数nC进行参考。单元计数器350可以响应于第三读取电压RD3来对具有第三编程状态P3的存储器单元中的导通单元或截止单元的数量进行计数。

为了执行单元计数比较操作，单元计数比较电路331可以参考针对第三读取电压RD3的读取电压电平查找表111_3(211_3)的信息。单元计数比较电路331可以参考从读取电压电平计算器212计算出的读取电压电平改变的信息。单元计数比较电路331可以将针对第三读取电压RD3的第三参考单元计数C3与针对第三读取电压RD3的单元计数nC进行比较。

当单元计数nC是导通单元计数时，如果第三参考单元计数C3大于针对第三读取电压RD3的单元计数nC，并且第三参考单元计数C3与针对第三读取电压RD3的单元计数nC之间的差大于参考值，那么单元计数比较电路331可以输出控制读取电压电平选择器332的信号。当单元计数nC是截止单位数时，如果第三参考单元计数C3小于针对第三读取电压RD3的单元计数nC并且第三参考单元计数C3与针对第三读取电压RD3的单元计数nC之间的差大于参考值，那么单元计数比较电路331可以输出控制读取电压电平选择器332的信号。以这种方式，单元计数比较电路331可以根据针对第三读取电压RD3的单元计数nC与第三参考单元计数C3的比较结果来输出控制读取电压电平选择器332的信号。

读取电压电平选择器332可以输出通过使第六读取电压电平改变ΔRD6_3与第六读取电压RD6相加而获得的新的第六读取电压(RD6'＝RD6+ΔRD6_3)。可以将新的第六读取电压RD6'用作针对存储在存储器单元阵列310的存储器单元中的数据的读取电压。在中心有效位(CSB)页的读取操作中，可以将新的第六读取电压RD6'施加到存储器单元阵列310来替代第六读取电压RD6。为了执行最高有效位(MSB)页的读取操作，第四读取电压RD4和第七读取电压RD7顺序地施加到存储器单元阵列310。

图10是描述根据图9所述的顺序的单元计数比较操作的流程图。参照图1、图2、图5和图10，在操作S110中，非易失性存储器装置300(120，220)可以从存储器控制器110和210接收读取命令CMD_r。读取命令CMD_r可以包括读取电压电平查找表111(211)的信息。读取命令CMD_r可以包括从读取电压电平计算器212计算出的读取电压电平改变的信息。在操作S120中，非易失性存储器装置300(120，220)可以响应于读取命令CMD_r执行读取操作。

在操作S130中，非易失性存储器装置300(120，220)可以执行单元计数操作和单元计数比较操作。非易失性存储器装置300(120，220)可以对多个读取电压之中的一个读取电压执行单元计数操作和单元计数比较操作。

在操作S140中，非易失性存储器装置300(120，220)可以参考读取电压电平查找表111(211)和单元计数nC来调整在读取操作中未使用的读取电压的至少一个电平。非易失性存储器装置300(120，220)可以参考从读取电压电平计算器212计算出的读取电压电平改变的信息以及单元计数nC来调整读取操作中未使用的读取电压的至少一个电平。当对多个读取电压之中的一个读取电压的单元计数超出特定范围时，非易失性存储器装置300(120和220)可以调整读取操作中未使用的读取电压的至少一个电平。

图11是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。参照图1、图2、图5和图11，为了执行最低有效位(LSB)的页的读取操作，可以将第二读取电压RD2施加到存储器单元阵列310。可以在施加第五读取电压RD5之前执行单元计数操作和单元计数比较操作。单元计数器350可以对第二读取电压RD2执行单元计数操作。单元计数器350可以将针对第二读取电压RD2的单元计数nC传输到单元计数比较电路331。单元计数器350可以对第二读取电压RD2执行导通单元计数操作或截止单元计数操作。

为了执行单元计数比较操作，单元计数比较电路331可以参考针对第二读取电压RD2的读取电压电平查找表111_2(211_2)的信息。单元计数比较电路331可以参考从读取电压电平计算器212计算出的读取电压电平改变的信息。单元计数比较电路331可以将针对第二读取电压RD2的第二参考单元计数C2与针对第二读取电压RD2的单元计数nC进行比较。

根据比较结果，单元计数比较电路331可以输出控制读取电压电平选择器332的信号。根据控制信号，读取电压电平选择器332可以输出通过将第五读取电压电平改变ΔRD5_2与第五读取电压RD5相加而获得的新的第五读取电压(RD5'＝RD5+ΔRD5_2)。在图11的中心有效位(CSB)的页的读取操作中，可以与第三读取电压RD3的读取操作同时执行单元计数操作和单元计数比较操作。由于单元计数操作和单元计数比较操作与第三读取电压RD3的读取操作同时执行，可以减少总读取操作时间。为了执行单元计数比较操作，单元计数比较电路331可以参考针对第一读取电压RD1的读取电压电平查找表111_1(211_1)的信息。

单元计数器350可以将针对第一读取电压RD1的单元计数nC传输到单元计数比较电路331。单元计数比较电路331将针对第一读取电压RD1的第一参考单元计数C1与针对第一读取电压RD1的单元计数nC进行比较。通过单元计数比较操作，新的第六读取电压RD6'被施加到存储器单元以替代第六读取电压RD6。新的第六读取电压RD6'是通过将第六读取电压电平改变ΔRD6_1与第六读取电压RD6相加而获得的值。

图12是描述根据图11中描述的顺序的单元计数比较操作的流程图。参照图1、图2、图5、图11和图12，在操作S210中，非易失性存储器装置300(120，220)可以从存储器控制器110和210接收读取命令CMD_r。读取命令CMD_r可以包括读取电压电平查找表111(211)的信息。读取命令CMD_r可以包括从读取电压电平计算器212计算出的读取电压电平改变的信息。

在操作S220中，非易失性存储器装置300(120，220)可以响应于读取命令CMD_r而执行读取操作。在操作S230中，非易失性存储器装置300(120，220)可以在读取操作期间执行单元计数操作和单元计数比较操作。在操作S240中，非易失性存储器装置300(120，220)可以参考读取电压电平查找表111(211)和单元计数nC来调整读取操作中未使用的读取电压的至少一个电平。

根据单元计数比较结果，非易失性存储器装置300(120，220)可以将读取电压电平查找表111(211)的读取电压电平改变反映到读取电压，并随后可以执行读取操作。非易失性存储器装置300(120和220)可以参考从读取电压电平计算器212计算出的读取电压电平改变以及单元计数nC来调整读取操作中未使用的读取电压的至少一个电平。

图13是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。参照图1、图2、图5和图13，可以施加第二读取电压RD2来执行最低有效位(LSB)的读取操作。在施加第二读取电压RD2之后，可以执行单元计数操作和单元计数比较操作。作为单元计数比较的结果，当针对第二读取电压RD2的单元计数nC在特定的范围内时，读取电压电平选择器332可以输出第五读取电压RD5。

图13的中心有效位(CSB)的页的读取操作的处理可以与图11的读取操作的处理相同或类似。对第一读取电压RD1的单元计数操作和单元计数比较操作可以与针对第三读取电压RD3的读取操作一起执行。作为单元计数比较的结果，当针对第一读取电压RD1的单元计数nC在特定范围内时，读取电压电平选择器332可以输出第六读取电压RD6。

在完成中心有效位(CSB)的页的读取操作之后，执行最高有效位(MSB)的页的读取操作。可以施加第四读取电压RD4以执行最高有效位(MSB)的页的读取操作。在施加第四读取电压RD4之后，可以执行单元计数操作和单元计数比较操作。可以根据单元计数比较操作的结果来调整第七读取电压RD7的电平。

第四读取电压RD4施加到存储器单元阵列310以执行最高有效位(MSB)的页的读操作。可以对第四读取电压RD4执行单元计数操作和单元计数比较操作。根据比较结果，新的第七读取电压RD7'施加到存储器单元阵列310以替代第七读取电压RD7。新的第七读取电压RD7'是通过将第七读取电压电平改变ΔRD7_4与第七读取电压RD7相加而获得的值。

图14是描述根据图13中描述的顺序的单元计数比较操作的流程图。参照图1、图2、图5、图13和图14中，在操作S310中，非易失性存储器装置300(120和220)可以从存储器控制器110和210接收读取命令CMD_r。读取命令CMD_r可以包括读取电压电平查找表111(211)的信息。读取命令CMD_r可以包括从读取电压电平计算器212计算出的读取电压电平改变的信息。在操作S320中，非易失性存储器装置300(120和220)可以响应于读取命令CMD_r执行第一读取操作。

在操作S330中，非易失性存储器装置300(120，220)可以执行单元计数操作和单元计数比较操作。非易失性存储器装置300(120和220)可以对被施加以执行第一读取操作的读取电压执行单元计数操作和单元计数比较操作。在操作S340中，非易失性存储器装置300(120和220)可以在单元计数操作和单元计数比较操作期间执行第二读取操作。非易失性存储器装置300(120和220)可以在对被施加以执行第一读取操作的读取电压执行单元计数操作和单元计数比较操作的同时执行第二读取操作。

在操作S350中，非易失性存储器装置300(120和220)可以参考读取电压电平查找表111(211)以及单元计数nC来调整读取操作中未使用的读取电压的至少一个电平。非易失性存储器装置300(120和220)可以参考从读取电压电平计算器212计算出的读取电压电平改变的信息以及单元计数nC来调整读取操作中未使用的读取电压的至少一个电平。当被施加以执行第一读取操作的读取电压超出特定的范围时，非易失性存储器装置300(120和220)可以调整读取操作中未使用的读取电压的至少一个电平。

图15是描述根据发明构思的示例实施例选择性地应用的单元计数比较操作的特点的表。参照图11和图15，中心有效位(CSB)的页的第三读取电压RD3的读取操作的处理可以彼此相同或彼此相似。可以根据单元计数比较操作来调整第六读取电压RD6和第七读取电压RD7的电平。在施加第三读取电压RD3之后，可以施加新的第六读取电压RD6'。可以施加第四读取电压RD4以执行最高有效位(MSB)的页的读取操作。施加新的第七读取电压RD7'以替代第七读取电压RD7。参照图15，可以通过单元计数比较操作来调整至少一个读取电压的电平。

参照图9、图11至图15，可以在具有多个位(LSB至MSB)的每个页中至少执行一次单元计数操作和单元计数比较操作。可以根据存储器单元的编程状态执行导通单元计数操作和截止单元计数操作中的至少一个。可以对被编程为低阶编程状态P1和P2的存储单元执行导通单元计数操作。可以对被编程为高阶编程状态P6和P7的存储单元执行截止单元计数操作。可以对所有读取电压RD1至RD7执行导通单元计数操作或截止单元计数操作。也可以对读取电压RD1至RD7中的一些读取电压执行导通单元计数操作或截止单元计数操作。

单元计数比较操作不仅可以在第三读取电压RD3的读取操作中执行而且可以在另一读取电压RD1、RD2和RD4至RD7的读取操作中执行。

可以通过单元计数比较操作来调整读取电压RD1至RD7的电平。例如可以调整阈值电压分布严重偏移的高阶读取电压(例如，RD6和RD7)的电平。

如上所述，调整读取电压的电平，从而可以减少非易失性存储器装置120的读取误差。读取错误减少，从而可以改善非易失性存储器装置120的数据可靠性。

图16是描述根据发明构思的示例实施例的包括非易失性存储器存储系统的固态驱动器(SSD)系统的框图。参照图16，SSD系统可以包括主机1100和SSD 1200。

主机1100在SSD 1200中写入数据或者读取存储在SSD 1200中的数据。主机1100可以通过主机接口1101与SSD 1200交换诸如命令、地址和状态信息的信号SGL。主机接口1101可以包括诸如USB、MMC、PCI、PCI-E、ATA、SATA、PATA、SCSI、ESDI、IDE、MIPI和NVMe等的各种接口。

SSD 1200可以通过主机接口1101与主机1100交换信号SGL并且可以通过电源连接器1102接收电源。SSD 1200可以包括多个非易失性存储器装置1221至122n、SSD控制器1210和辅助电源1230。除了NAND型闪存之外，可以通过PRAM、MRAM、ReRAM和FRAM等实现多个非易失性存储器装置1221至122n中的每个。

非易失性存储器装置1221至122n可以用作SSD 1200的存储媒介。非易失性存储器装置1221至122n可以通过多个沟道CH1至CHn连接到SSD控制器1210。至少一个非易失性存储器装置可以连接到一个沟道。连接到一个沟道的非易失性存储器装置可以连接到同一条数据总线。

SSC控制器1210通过主机接口1201与主机1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机控制器1210根据主机1100的命令将数据写入对应的非易失性存储器中或者从对应的非易失性存储器装置中读取数据。

辅助电源1230通过电源连接器1201连接到主机1100。辅助电源1230可以从主机1100接收电源。辅助电源1230可以位于SSD 1200的内部或者外部。例如，辅助电源1230可以位于主板中，并且可以向SSD 1200提供辅助电源。

SSD 1200可以是参照图1至图13描述的非易失性存储器存储系统100。SSD 1200可以执行单元计数比较操作以调整读取电压的电平。调整读取电压的电平从而可以减少非易失性存储器装置300(120和220)的读取错误。读取错误减少，从而可以改善非易失性存储器装置300(120和220)的数据可靠性。

根据发明构思的非易失性存储器存储系统可以基于在执行读取操作时的时间内的特定时间点处执行的单元计数操作来调整读取电压。因此，可以提供具有改善的可靠性和改善的性能的非易失性存储器存储系统。

上述内容是用于实现发明构思的具体实施例。发明构思不仅可以包括上述实施例而且还可以包括设计简单或容易地能够改变的实施例。发明构思也可以包括易于改变以使用实施例实现的技术。

Claims (15)

1.一种非易失性存储器存储系统，所述非易失性存储器存储系统包括：

非易失性存储器装置，包括形成三维结构的多个存储器单元，每个存储器单元由离散的N个电平的单元构成并被配置为基于多个读取电压读取存储在所述多个存储器单元中的数据，所述多个读取电压对应于所述离散的N个电平，其中，N是大于2的自然数；以及

存储器控制器，被配置为向非易失性存储器装置传输读取命令，使得通过施加与所述离散的N个电平相关联的读取序列中的所述多个读取电压来从非易失性存储器装置读取数据，

其中，非易失性存储器装置还被配置为：

基于所述多个读取电压之中的第一读取电压对所述离散的N个电平之中的第一电平执行第一读取操作；

对所述多个存储器单元之中的响应于第一读取电压的导通单元的数量进行计数；以及

通过调整所述多个读取电压之中的将要用于对所述离散的N个电平之中的第一电平或者第二电平执行第二读取操作的剩余的第二读取电压的值来执行第二读取操作，其中，调整剩余的第二读取电压的值的步骤基于导通单元的计数的数量与参考单元的数量的比较结果，

其中，读取序列包括在第一读取电压之后施加的第二读取电压。

2.根据权利要求1所述的非易失性存储器存储系统，其中，参考单元的数量是用来减少错误的发生概率与由于所述多个存储器单元的阈值电压分布的偏移而发生的错误的数量中的至少一者的值。

3.根据权利要求1所述的非易失性存储器存储系统，其中，存储器控制器被配置为将读取电压值查找表的信息与读取命令一起传输到非易失性存储器装置，所述读取电压值查找表包括多个读取电压值改变与根据对应于第一读取电压的参考单元的数量的多个读取电压之间的对应关系。

4.根据权利要求3所述的非易失性存储器存储系统，其中，非易失性存储器装置包括被配置为产生所述多个读取电压的控制逻辑和电压发生器，

其中，控制逻辑和电压发生器包括：

单元计数比较电路，被配置为将导通单元的计数的数量与参考单元的数量进行比较；以及

读取电压值选择器，被配置为根据比较结果输出新的读取电压，所述新的读取电压通过将所述多个读取电压值改变之中的与第二读取电压对应的值与第二读取电压相加而获得。

5.根据权利要求1所述的非易失性存储器存储系统，其中，所述非易失性存储器存储系统还包括：单元计数器，被配置为对响应于第一读取电压的导通单元的数量进行计数。

6.根据权利要求1所述的非易失性存储器存储系统，其中，非易失性存储器装置进一步被配置为：

基于所述多个读取电压之中的第一读取电压对所述离散的N个电平之中的第一电平执行第一读取操作；

在基于所述多个读取电压之中的第三读取电压对所述离散的N个电平之中的第一电平、第二电平和第三电平中的一个电平执行第三读取操作的同时，对所述多个存储器单元之中响应于第一读取电压的导通单元的数量进行计数；

根据导通单元的计数的数量和参考单元的数量的比较结果来调整第二读取电压的值。

7.根据权利要求1所述的非易失性存储器存储系统，其中，存储器控制器被配置为计算根据与第一读取电压对应的参考单元的数量的多个读取电压值改变，并将计算出的所述多个读取电压值改变的信息与读取命令一起传输到非易失性存储器装置。

8.根据权利要求1所述的非易失性存储器存储系统，其中，第二读取电压是最高的读取电压。

9.根据权利要求1所述的非易失性存储器存储系统，其中，当导通单元的计数的数量大于参考单元的数量时，非易失性存储器装置调整第二读取电压的值。

10.一种非易失性存储器存储系统，所述非易失性存储器存储系统包括：

非易失性存储器装置，被配置为包括形成三维结构的多个存储器单元；以及

存储器控制器，被配置为控制非易失性存储器装置，使得通过施加读取序列中的多个读取电压来从非易失性存储器装置读取数据，

其中，非易失性存储器装置包括多个存储器单元，每个存储器单元由离散的N个电平的单元构成，其中，N是大于1的自然数；

其中，所述非易失性存储器装置还被配置为：

基于所述多个读取电压来读取存储在所述多个存储器单元中的数据；

基于所述多个读取电压之中的第一读取电压来对所述离散的N个电平之中的第一电平执行第一读取操作；

对所述多个存储器单元之中响应于第一读取电压的导通单元或截止单元的数量进行计数；

通过调整所述多个读取电压之中的剩余的第二读取电压的值来执行第二读取操作，其中，第二读取电压将要用于对所述离散的N个电平之中的第一电平或者第二电平执行第二读取操作，调整剩余的第二读取电压的值的步骤基于导通单元或截止单元的计数的数量与参考单元的数量的比较结果，

其中，读取序列包括在第一读取电压之后施加的第二读取电压。

11.根据权利要求10所述的非易失性存储器存储系统，其中，存储器控制器被配置为计算根据与第一读取电压对应的参考单元的数量的多个读取电压值改变，并将计算出的所述多个读取电压值改变的信息与读取命令一起传输到非易失性存储器装置。

12.根据权利要求11所述的非易失性存储器存储系统，其中，存储器控制器被配置为基于对非易失性存储器装置进行存取时的存取环境信息来计算所述多个读取电压值改变。

13.根据权利要求12所述的非易失性存储器存储系统，其中，非易失性存储器装置包括被配置为产生所述多个读取电压的控制逻辑和电压发生器，

其中，控制逻辑和电压发生器包括：

单元计数比较电路，被配置为将导通单元或截止单元的计数的数量与参考单元的数量进行比较；以及

读取电压值选择器，被配置为根据比较结果输出新的读取电压，所述新的读取电压通过将所述多个读取电压值改变之中的与第二读取电压对应的值与第二读取电压相加而获得。

14.根据权利要求10所述的非易失性存储器存储系统，所述非易失性存储器存储系统还包括单元计数器，单元计数器被配置为对响应于第一读取电压的导通单元或截止单元的数量进行计数。

15.根据权利要求10所述的非易失性存储器存储系统，其中，当截止单元的计数的数量小于参考单元的数量时，非易失性存储器装置被配置为调整第二读取电压的值；

其中，当导通单元的计数的数量大于参考单元的数量时，非易失性存储器装置被配置为调整第二读取电压的值。

Images