CN106486161B - 一种nandflash编程的防干扰方法 - Google Patents
一种nandflash编程的防干扰方法 Download PDFInfo
- Publication number
- CN106486161B CN106486161B CN201510523078.6A CN201510523078A CN106486161B CN 106486161 B CN106486161 B CN 106486161B CN 201510523078 A CN201510523078 A CN 201510523078A CN 106486161 B CN106486161 B CN 106486161B
- Authority
- CN
- China
- Prior art keywords
- voltage
- programming
- word line
- value
- read operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种NANDFLASH编程的防干扰方法。该方法包括：对选中字线施加编程电压，未选中字线施加导通电压；对所述选中字线进行读操作，确定所述字线是否被编程成功；若所述读操作状态为编程失败，以设定步进值抬升当前编程电压值和导通电压值，返回执行所述读操作，直到所述读操作状态为编程成功为止。本发明实施例提供的一种NANDFLASH编程的防干扰方法，保证编程电压和导通电压之间合适的电压窗口，有效降低编程干扰和导通电压干扰。
Description
技术领域
本发明实施例涉及集成电路领域，尤其涉及一种NANDFLASH编程的防干扰方法。
背景技术
NANDFLASH是一种非易失闪存，可以在给定的芯片尺寸内提供较高的容量。NANDFLASH以页为基本单元进行存储，以块为基本单元进行擦除，具有很快的写入和擦除速度，是一种比硬盘驱动器更好的存储设备。
在拥有诸多优点的同时，NANDFLASH在使用SBPI(Self-boosted programinhibit)编程方案的编程过程中，对选中的字线施加编程电压(VPP)，未选中的字线施加导通电压(VPASS)。选中字线采用ISPP编程时序，编程电压逐渐升高到较高电压时，如果导通电压还保持初始的电压，那么最后阶段在选中字线上所施加的高压将会对相邻的未选中字线产生编程干扰。另一方面，如果一开始就对未选中字线施加较高的导通电压，那么较高的导通电压可能对存储单元中数据产生导通电压干扰，形成软编程效应。
可见，NANDFLASH在编程过程中，如果对选中字线施加较高的编程电压会对其相邻的未选中字线产生编程干扰，施加的编程电压较低时会产生导通电压干扰。
发明内容
本发明实施例提供的一种NANDFLASH编程的防干扰方法，有效降低编程干扰和导通电压干扰。
本发明实施例提供了一种NANDFLASH编程的防干扰方法，该方法包括：
对选中字线施加编程电压，未选中字线施加导通电压；
对所述选中字线进行读操作，确定所述字线是否被编程成功；
若所述读操作状态为编程失败，以设定步进值抬升当前编程电压值和导通电压值，返回执行所述读操作，直到所述读操作状态为编程成功为止。
进一步的，所述导通电压大于未选中字线的开启电压，使所述未选中字线处于导通状态；并且导通电压小于编程电压。
进一步的，以设定步进值抬升当前编程电压值和导通电压值包括：以设定步进值抬升当前编程电压值和导通电压值，且所述导通电压步进值随编程电压步进值增加/减小而增加/减小。
进一步的，选中字线施加编程电压值为5V-28V；未选中字线施加导通电压值为4V-12V；
进一步的，所述以设定步进值抬升当前编程电压值和导通电压值，包括：通过控制单元控制电压泵以设定步进值抬升编程电压值和导通电压值。
本发明实施例提供的一种NANDFLASH编程的防干扰方法，对选中字线施加编程电压，未选中字线施加导通电压，然后对所述选中字线进行读操作，确定所述字线是否被编程成功，若读操作状态为编程失败，那么以设定步进值抬升当前编程电压值和导通电压值，再次返回执行所述读操作，直到所述读操作状态为编程成功为止。可见，采用本方案，以设定步进值抬升当前编程电压值和导通电压值，能够保证编程电压和导通电压之间合适的电压窗口，有效降低编程干扰和导通电压干扰。
附图说明
图1是本发明实施例一中的一种NANDFLASH编程的防干扰方法的流程示意图；
图2是本发明实施例一中的NANDFLASH结构图；
图3是本发明实施例一中的NANDFLASH编程时施加电压的波形示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的NANDFLASH编程的防干扰方法的流程示意图，本实施例可适用于对NANDFLASH进行编程的情况下。本实施例提供的一种NANDFLASH编程的防干扰方法具体包括如下步骤：
步骤S110、对选中字线施加编程电压，未选中字线施加导通电压。
其中，NANDFLASH存储单元阵列由多个MOS管组成。在MOS管中，栅极所接线就是字线，漏极所接线是位线。字线为高电平时T管导通，字线为低电平时则截止。
上述操作中，具体可以是，在使用SBPI(Self-boosted program inhibit)编程过程中，对未选中的字线施加导通电压，即，不编程时的电压。选中字线采用ISPP(IncrementStaircase Program Pulse)编程时序时，对选中的字线施加编程电压。如图2所示，图2为本发明实施例一中的NANDFLASH结构图。存储单元阵列中存储数据包括字线和位线，控制单元来控制编程(Program)电压泵和导通(Pass)电压泵对选中字线和非选中字线来施加不同的电压，其中，Program电压泵对选中字线来施加编程电压。Pass电压泵对未选中字线施加导通电压，保持未选中字线处于导通状态。
优选的，所述导通电压大于未选中字线的开启电压，使所述未选中字线处于导通状态；并且导通电压小于编程电压。
步骤S120、对所述选中字线进行读操作，确定所述字线是否被编程成功。
其中，NANDFLASH以页(512Byte)为单位读写数据，按照这样的组织方式可以形成所谓的三类地址，列地址：Column Address，页地址：Page Address，块地址：BlockAddress：对于NANDFLASH来讲，地址和命令只能在I/O[7:0]上传递，数据宽度也是8位。
对于NANDFLASH来说，读操作的最小操作单位为页(Page)，读操作有两个，分别是Read1,Read2其中Read1用于读取数据区(Data Field)的数据，而Read2则是用于读取备用区(Spare Field)的数据。读操作的最小操作单位为页(Page)，也就是说当我们给定了读取的起始位置后，读操作将从该位置开始，连续读取到本页(Page)的最后一个字节(Byte)为止(可以包括备用区(Spare Field))。
上述操作中，具体可以是，Program电压泵对选中字线施加编程电压后，对选中字线进行编程，并对选中字线进行读操作，根据读操作的状态来判断选中字线是否被编程成功。
步骤S130、若所述读操作状态为编程失败，以设定步进值抬升当前编程电压值和导通电压值，返回执行所述读操作，直到所述读操作状态为编程成功为止。
优选的，选中字线施加编程电压值为5V-28V；未选中字线施加导通电压值为4V-12V。
上述操作中，具体可以是，示例性的，如果当前对选中字线施加的编程电压为18V，未选中字线施加的导通电压为10V，对选中字线进行读操作后，读操作状态为编程失败，那么就以设定的编程电压步进值来提升选中字线施加的编程电压，和设定导通电压步进值来提升非选中字线施加的导通电压，直到编程成功为止。如图3所示，图3是本发明实施例一中的NANDFLASH编程时施加电压的波形示意图，Vpp是对选中字线施加的编程电压，Vpass是对非选中字线施加的导通电压，当读操作状态为编程失败时，相应的提升Vpp编程电压步进值和Vpass导通电压步进值，如果提升后，读操作状态还是编程失败，那么再次相应的提升Vpp编程电压步进值和Vpass导通电压步进值。最终保持编程电压和导通电压之间合适的电压范围值，一般编程电压和导通电压差值保持在5V-10V为合适的范围值。以设定步进值抬升当前编程电压值和导通电压值的好处在于，防止编程电压逐渐升高到较高的电压，此时如果导通电压还保持初始的电压，那么最后阶段在选中字线上所施加的高压将会对相邻的未选中字线产生编程干扰。如果一开始就对未选中字线施加较高的导通电压，那么较高的导通电压可能对存储单元阵列产生Vpass导通电压干扰，形成软编程效应。
优选的，以设定步进值抬升当前编程电压值和导通电压值，且所述导通电压步进值随编程电压步进值的增加/减小而增加/减小，即当编程电压步进值增加时，导通电压步进值也随之增加，当编程电压步进值减小时，导通电压步进值也随之减小。
上述操作中，具体可以是，基于步骤S130所述的读操作，如果读操作状态为编程失败，控制单元控制Program电压泵步进值和Pass电压泵步进值来抬升当前的编程电压值和导通电压值。例如，设定抬升Program电压泵步进值为1V,当前编程电压值为18V，设定抬升Pass电压泵导通电压步进值为1V,当前导通电压为10V,读操作状态为编程失败时，控制单元控制Program电压泵增加步进值1V编程电压抬升到19V，设定Pass电压泵步进值为1V，控制单元控制Pass电压泵抬升导通电压到11V,当编程电压步进值减小时，导通电压的步进值也相应的减小，然后，在进行读操作，如果读操作状态还是为编程失败，再继续通过Program电压泵和Pass电压泵来抬升编程电压步进值和导通电压步进值，直到编程成功为止。最终保持编程电压和导通电压差值在5V-10V之间。设置导通电压步进值随编程电压步进值的增加/减小而增加/减小，可以防止因编程电压过高，导通电压过低，对选中字线相邻的未选中字线产生编程干扰。
具体的，设定导通电压步进值可以与编程电压步进值可以不同，也可以相同，具体以需求为准。最终达到编程电压和导通电压之间差值范围在5V-10V范围内。
优选的，通过控制单元控制电压泵以设定步进值抬升编程电压值和导通电压值。
本发明实施例提供的一种NANDFLASH编程的防干扰方法，对选中字线施加编程电压，未选中字线施加导通电压，然后对所述选中字线进行读操作，确定所述字线是否被编程成功，若读操作状态为编程失败，那么以设定步进值抬升当前编程电压值和导通电压值，再次返回执行所述读操作，直到所述读操作状态为编程成功为止。可见，采用本方案，以设定步进值抬升当前编程电压值和导通电压值，能够保证编程电压和导通电压之间合适的电压窗口，有效降低编程干扰和导通电压干扰。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (4)
1.一种NANDFLASH编程的防干扰方法，其特征在于，包括：
对选中字线施加编程电压，未选中字线施加导通电压；
对所述选中字线进行读操作，确定所述选中字线是否被编程成功，其中，所述读操作包括读取数据区的数据和读取备用区的数据；
若所述读操作状态为编程失败，以设定步进值抬升当前编程电压值和导通电压值，且所述导通电压步进值随编程电压步进值增加或减小而增加或减小，返回执行所述读操作，直到所述读操作状态为编程成功为止；保持编程电压和导通电压差值在5V-10V之间。
2.根据权利要求1所述的方法，其特征在于：
所述导通电压大于未选中字线的开启电压，使所述未选中字线处于导通状态；并且导通电压小于编程电压。
3.根据权利要求1所述的方法，其特征在于，选中字线施加编程电压值为5V-28V；未选中字线施加导通电压值为4V-12V。
4.根据权利要求1所述的方法，其特征在于，所述以设定步进值抬升当前编程电压值和导通电压值，包括：
通过控制单元控制电压泵以设定步进值抬升编程电压值和导通电压值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510523078.6A CN106486161B (zh) | 2015-08-24 | 2015-08-24 | 一种nandflash编程的防干扰方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510523078.6A CN106486161B (zh) | 2015-08-24 | 2015-08-24 | 一种nandflash编程的防干扰方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106486161A CN106486161A (zh) | 2017-03-08 |
| CN106486161B true CN106486161B (zh) | 2019-12-13 |
Family
ID=58233181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510523078.6A Active CN106486161B (zh) | 2015-08-24 | 2015-08-24 | 一种nandflash编程的防干扰方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106486161B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411002B (zh) * | 2017-08-15 | 2021-01-29 | 华为技术有限公司 | 一种数据读取的方法及闪存控制器 |
| CN113823347A (zh) | 2020-04-15 | 2021-12-21 | 长江存储科技有限责任公司 | 3d nand闪存及其操作方法 |
| CN111785308B (zh) * | 2020-06-10 | 2021-09-10 | 芯天下技术股份有限公司 | 减少非型闪存编程泵面积的方法、系统、储存介质和终端 |
| KR20230098341A (ko) | 2021-10-30 | 2023-07-03 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 장치 및 그 프로그램 동작 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716454A (zh) * | 2004-06-23 | 2006-01-04 | 三星电子株式会社 | 包括位线电压箝位电路的闪存装置及其位线电压控制方法 |
| CN1777960A (zh) * | 2003-03-05 | 2006-05-24 | 桑迪斯克公司 | 利用自升压技术来避免编程干扰的与非闪存 |
| CN1973336A (zh) * | 2004-05-05 | 2007-05-30 | 桑迪士克股份有限公司 | 用于非易失性存储器的编程控制的双调谐管理方法 |
| CN101162609A (zh) * | 2006-10-12 | 2008-04-16 | 三星电子株式会社 | 非易失性存储器件以及对其编程的方法 |
| CN101556827A (zh) * | 2008-04-11 | 2009-10-14 | 海力士半导体有限公司 | 使用自升压对闪存器件编程的方法 |
| CN102347071A (zh) * | 2010-07-29 | 2012-02-08 | 海力士半导体有限公司 | 半导体存储装置以及将半导体存储装置的字线放电的方法 |
-
2015
- 2015-08-24 CN CN201510523078.6A patent/CN106486161B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1777960A (zh) * | 2003-03-05 | 2006-05-24 | 桑迪斯克公司 | 利用自升压技术来避免编程干扰的与非闪存 |
| CN1973336A (zh) * | 2004-05-05 | 2007-05-30 | 桑迪士克股份有限公司 | 用于非易失性存储器的编程控制的双调谐管理方法 |
| CN1716454A (zh) * | 2004-06-23 | 2006-01-04 | 三星电子株式会社 | 包括位线电压箝位电路的闪存装置及其位线电压控制方法 |
| CN101162609A (zh) * | 2006-10-12 | 2008-04-16 | 三星电子株式会社 | 非易失性存储器件以及对其编程的方法 |
| CN101556827A (zh) * | 2008-04-11 | 2009-10-14 | 海力士半导体有限公司 | 使用自升压对闪存器件编程的方法 |
| CN102347071A (zh) * | 2010-07-29 | 2012-02-08 | 海力士半导体有限公司 | 半导体存储装置以及将半导体存储装置的字线放电的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106486161A (zh) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
| JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
| US7808829B2 (en) | Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof | |
| KR100781041B1 (ko) | 플래시 메모리 장치 및 그 소거 동작 제어 방법 | |
| US8374038B2 (en) | Erase process for use in semiconductor memory device | |
| KR102239868B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| KR20120098080A (ko) | 불휘발성 메모리 장치와 이를 포함하는 메모리 시스템 | |
| CN106486161B (zh) | 一种nandflash编程的防干扰方法 | |
| JP2007272952A (ja) | 半導体記憶装置 | |
| US20160062656A1 (en) | Command Set Extension for Non-Volatile Memory | |
| KR20180082830A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| KR20120005848A (ko) | 불휘발성 메모리 장치 및 이의 소거 방법 | |
| US20140036598A1 (en) | Semiconductor memory device and operating method thereof | |
| US11056196B2 (en) | Methods of enhancing speed of reading data from memory device | |
| US9036418B2 (en) | Read voltage generation circuit, memory and memory system including the same | |
| JP4336342B2 (ja) | 不揮発性半導体記憶装置 | |
| US9672914B1 (en) | Semiconductor memory device and operating method thereof | |
| JP2019153361A (ja) | 半導体記憶装置および消去方法 | |
| CN112037835A (zh) | 存储器装置及其操作方法 | |
| JP2009134848A (ja) | 揮発性メモリ素子の消去方法 | |
| KR20200132566A (ko) | 메모리 장치 및 이의 동작 방법 | |
| US20220051725A1 (en) | Memory device and method of operating the same | |
| US20020036921A1 (en) | Non-volatile semiconductor memory device capable of suppressing writing and erasure failure rate | |
| JP2006012398A (ja) | 不揮発性セルの低電力プログラミング | |
| WO2008136826A1 (en) | Word line voltage boost system and method for non-volatile memory devices and memory devices and processor-based system using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |