CN111785308B - 减少非型闪存编程泵面积的方法、系统、储存介质和终端 - Google Patents

减少非型闪存编程泵面积的方法、系统、储存介质和终端 Download PDF

Info

Publication number
CN111785308B
CN111785308B CN202010524808.5A CN202010524808A CN111785308B CN 111785308 B CN111785308 B CN 111785308B CN 202010524808 A CN202010524808 A CN 202010524808A CN 111785308 B CN111785308 B CN 111785308B
Authority
CN
China
Prior art keywords
programming
voltage
word line
jumping
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010524808.5A
Other languages
English (en)
Other versions
CN111785308A (zh
Inventor
温靖康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202010524808.5A priority Critical patent/CN111785308B/zh
Publication of CN111785308A publication Critical patent/CN111785308A/zh
Application granted granted Critical
Publication of CN111785308B publication Critical patent/CN111785308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种减少非型闪存编程泵面积的方法、系统、储存介质和终端,通过将编程字线电压的负载进行了划分,编程字线电压电荷泵只需要负责一块被选中编程的存储单元阵列的状态切换,每次电压切换只需要对一块存储单元阵列的负载电容进行充放电,不会增加编程字线电压的建立时间,缩短了编程流程时间;而且本技术方案适用于各种容量的非易失性存储器,尤其是在高容量非易失性存储器的设计中,不但满足缩短编程流程时间的要求,同时节省了编程字线电荷泵的电路面积,节省了芯片的面积,从而降低了非易失性存储器在晶圆端的制造成本。

Description

减少非型闪存编程泵面积的方法、系统、储存介质和终端
技术领域
本发明涉及电路技术领域,尤其涉及的是一种减少非型闪存编程泵面积的方法、系统、储存介质和终端。
背景技术
在非易失性存储器的电路设计中,电荷泵电路是一个非常主要的组成部分,非易失性存储器芯片的写操作需要电荷泵输出一个特定的电压或者电流让非易失性存储器单元工作在一个正确的状态,从而实现正确的写功能,而且在非易失性存储器芯片中,电荷泵电路所占用的面积是芯片外围电路(芯片外围电路即非易失性存储器芯片内除存储单元阵列、行解码和列解码外的电路)面积的主要组成部分,电荷泵电路占用的面积往往决定了非易失性存储器芯片在晶圆端的成本。
这里选取非易失性存储器之一的NOR Flash为例,以下图1是NOR Flash存储器中对存储器单元的写操作示意图。从图1可以看到,NOR Flash写操作需要电荷泵工作在正确的状态,数据编程时需要电荷泵输出8.4V左右的电压给到存储单元的栅端(字线),同时另一个电荷泵输出一个3.9V电压给到存储单元的漏端(位线)。
在高容量NOR Flash中,因为编程电荷泵未对存储单元阵列的电容负载进行划分(这个电容负载大小和芯片的存储容量成正比),会导致图2中的编程字线电压建立时间和编程校验字线电压建立时间大幅增加,从而极大地增加了整个编程流程的时间。如果想要缩短这些建立时间,需要大幅增加高容量NOR Flash编程字线电荷泵电路的面积,增加芯片的面积,从而增加芯片在晶圆端的制造成本。
因此,现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种减少非型闪存编程泵面积的方法、系统、储存介质和终端,旨在解决编程电荷泵同时对所有储存单元阵列的电容负载进行供压,导致需要通过增加编程电荷泵面积的方法来缩短编程流程时间的问题。
本发明的技术方案如下:一种减少非型闪存编程泵面积的方法,其中,具体包括以下步骤:
S1:判断非易失性存储器芯片中的块是否被选中进行编程流程,是则跳转至S2,否则跳转至S3;
S2:被选中进行编程操作的块的电容负载由编程字线电压电荷泵供压实现编程流程;
S3:未被选中的块由电源电压实现供压。
本技术方案中,在NOR Flash进入到编程操作之后,将选中的块和未选中的块分别连接字线编程电压和电源电压,在被选中的块的状态切换时,编程字线电压电荷泵A2提供的字线编程电压的切换只需要针对被选中块的负载电容进行充放电,不会增加状态切换时字线电压的建立时间,可以提高编程流程的时间,但不需要增加编程字线电压电荷泵的面积来实现。
所述的减少非型闪存编程泵面积的方法,其中,所述电源电压为非易失性存储器芯片的供电电压。
本技术方案中,因为编程操作不会跨越块地址,所以未选中的块的地址范围内接电源电压没有影响,同时还可以节省能耗。
所述的减少非型闪存编程泵面积的方法,其中,所述编程流程包括以下步骤:
s11:判断被选中进行编程操作的块的电容负载电压是否达到预设的编程前字线电压预设值,是则跳转至s12,否则跳转至s11;
s12:使被选中进行编程操作的块处于编程字线电压供压状态,对被选中进行编程操作的块进行编程操作;
s13:被选中的块编程操作完毕,判断被选中的块的电容负载电压是否达到预设的编程检验字线电压预设值,是则跳转至s14,否则跳转至s12;
s14:非易失性存储器芯片进入待机模式。
所述的减少非型闪存编程泵面积的方法,其中,所述s13和s14还包括以下步骤:
s13:被选中的块编程操作完毕,判断被选中的块的电容负载电压是否达到预设的编程检验字线电压预设值,是则跳转至s15,否则跳转至s12;
s15:判断非易失性存储器芯片中所有需要编程的块是否都已经编程完毕,是则跳转至s14,否则跳转至S1;
s14:非易失性存储器芯片进入待机模式。
一种采用如上述任一所述的减少非型闪存编程泵面积的方法的系统,其中,包括:
判断非易失性存储器芯片中的块是否被选中进行编程流程的判断模块;
为被选中进行编程操作的块的电容负载实现供压的编程字线电压电荷泵;
为未被选中的块实现供压的电源。
所述的系统,其中,还包括用于根据判断模块的判断控制编程字线电压电荷泵为被选中进行编程操作的块的电容负载实现供压、控制电源为未被选中的块实现供压的控制模块。
所述的系统,其中,所述控制模块采用块地址解码电路实现。
本技术方案中,通过块地址解码电路自动控制针对不同的块存储单元阵列的负载采用不同的供压源,操作简单。
一种存储介质,其特征在于,所述存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行上述任一项所述的方法。
一种终端,其中,包括处理器和存储器,所述存储器中存储有计算机程序,所述处理器通过调用所述存储器中存储的所述计算机程序,用于执行上述任一项所述的方法。
本发明的有益效果:本发明通过提供一种减少非型闪存编程泵面积的方法、系统、储存介质和终端,通过将编程字线电压的负载进行了划分,编程字线电压电荷泵只需要负责一块被选中编程的存储单元阵列的状态切换,每次电压切换只需要对一块存储单元阵列的负载电容进行充放电,不会增加编程字线电压的建立时间,缩短了编程流程时间;而且本技术方案适用于各种容量的非易失性存储器,尤其是在高容量非易失性存储器的设计中,不但满足缩短编程流程时间的要求,同时节省了编程字线电荷泵的电路面积,节省了芯片的面积,从而降低了非易失性存储器在晶圆端的制造成本。
附图说明
图1是现有技术中NOR Flash存储器中对存储器单元的读写擦示意图。
图2是现有技术中编程操作字线电压切换示意图。
图3是本发明中减少非型闪存编程泵面积的方法的步骤流程图。
图4是本发明中系统的示意图。
图5是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图3所示,一种减少非型闪存编程泵面积的方法,适用于各种容量的非易失性存储器,尤其是在高容量非易失性存储器的设计中极大地节省了编程字线电荷泵电路面积,具体包括以下步骤:
S1:判断非易失性存储器芯片中的块是否被选中进行编程流程,是则跳转至S2,否则跳转至S3;
S2:被选中进行编程操作的块的电容负载由编程字线电压电荷泵供压实现编程流程;
S3:未被选中的块由电源电压实现供压。
在某些具体实施例中,所述电源电压为非易失性存储器芯片的供电电压。
在某些具体实施例中,所述编程流程包括以下步骤:
s11:判断被选中进行编程操作的块的电容负载电压是否达到预设的编程前字线电压预设值,是则跳转至s12,否则跳转至s11;
s12:使被选中进行编程操作的块处于编程字线电压供压状态,对被选中进行编程操作的块进行编程操作;
s13:被选中的块编程操作完毕,判断被选中的块的电容负载电压是否达到预设的编程检验字线电压预设值,是则跳转至s14,否则跳转至s12;
s14:非易失性存储器芯片进入待机模式。
在某些具体实施例中,所述s13和s14还包括以下步骤:
s13:被选中的块编程操作完毕,判断被选中的块的电容负载电压是否达到预设的编程检验字线电压预设值,是则跳转至s15,否则跳转至s12;
s15:判断非易失性存储器芯片中所有需要编程的块是否都已经编程完毕,是则跳转至s14,否则跳转至S1;
s14:非易失性存储器芯片进入待机模式。
如图4所示,一种采用如上述所述的减少非型闪存编程泵面积的方法的系统,包括:
判断非易失性存储器芯片中的块是否被选中进行编程流程的判断模块A1;
为被选中进行编程操作的块的电容负载实现供压的编程字线电压电荷泵A2;
为未被选中的块实现供压的电源A3。
在某些具体实施例中,所述系统还包括用于根据判断模块A1的判断控制编程字线电压电荷泵A2为被选中进行编程操作的块的电容负载实现供压、控制电源A3为未被选中的块实现供压的控制模块A4。
在某些具体实施例中,所述控制模块A4可以根据实际需要采用不同的元器件实现。本实施例例中,所述控制模块A4采用块地址解码电路实现,所述块地址解码电路与判断模块A1连接,块地址解码电路与编程字线电压电荷泵A2连接,块地址解码电路与电源A3连接;所述块地址解码电路与现有的块地址解码电路功能一致,本领域技术人员可以根据实际需要采用不同的电气元件实现,这里不加以限制。
本发明还提供了一种存储介质,该存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行上述任一项所述的方法,以实现以下功能:判断非易失性存储器芯片中的块是否被选中进行编程流程,是则由编程字线电压电荷泵供压实现编程流程,否则由电源电压实现供压。
请参照图5,本发明实施例还提供一种终端,如示7所示,终端B300包括处理器B301和存储器B302。其中,处理器B301与存储器B302电性连接。处理器B301是终端B300的控制中心,利用各种接口和线路连接整个终端的各个部分,通过运行或调用存储在存储器B302内的计算机程序,以及调用存储在存储器B302内的数据,执行终端的各种功能和处理数据,从而对终端B300进行整体监控。
在本实施例中,终端B300中的处理器B301会按照如下的步骤,将一个或一个以上的计算机程序的进程对应的指令加载到存储器B302中,并由处理器B301来运行存储在存储器B302中的计算机程序,从而实现各种功能:判断非易失性存储器芯片中的块是否被选中进行编程流程,是则由编程字线电压电荷泵供压实现编程流程,否则由电源电压实现供压。
存储器B302可用于存储计算机程序和数据。存储器B302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器B301通过调用存储在存储器B302的计算机程序,从而执行各种功能应用以及数据处理。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (8)

1.一种减少非型闪存编程泵面积的方法,其特征在于,应用在NOR Flash中,具体包括以下步骤:
S1:判断非易失性存储器芯片中的块是否被选中进行编程流程,是则跳转至S2,否则跳转至S3;
S2:被选中进行编程操作的块的电容负载由编程字线电压电荷泵供压实现编程流程;
S3:未被选中的块由电源电压实现供压,所述电源电压为非易失性存储器芯片的供电电压。
2.根据权利要求1所述的减少非型闪存编程泵面积的方法,其特征在于,所述编程流程包括以下步骤:
s11:判断被选中进行编程操作的块的电容负载电压是否达到预设的编程前字线电压预设值,是则跳转至s12,否则跳转至s11;
s12:使被选中进行编程操作的块处于编程字线电压供压状态,对被选中进行编程操作的块进行编程操作;
s13:被选中的块编程操作完毕,判断被选中的块的电容负载电压是否达到预设的编程检验字线电压预设值,是则跳转至s14,否则跳转至s12;
s14:非易失性存储器芯片进入待机模式。
3.根据权利要求2 所述的减少非型闪存编程泵面积的方法,其特征在于,所述s13和s14还包括以下步骤:
s13:被选中的块编程操作完毕,判断被选中的块的电容负载电压是否达到预设的编程检验字线电压预设值,是则跳转至s15,否则跳转至s12;
s15:判断非易失性存储器芯片中所有需要编程的块是否都已经编程完毕,是则跳转至s14,否则跳转至S1;
s14:非易失性存储器芯片进入待机模式。
4.一种采用如权利要求1至3任一所述的减少非型闪存编程泵面积的方法的系统,其特征在于,包括:
判断非易失性存储器芯片中的块是否被选中进行编程流程的判断模块(A1);
为被选中进行编程操作的块的电容负载实现供压的编程字线电压电荷泵(A2);
为未被选中的块实现供压的电源(A3)。
5.根据权利要求4所述的系统,其特征在于,还包括用于根据判断模块(A1)的判断控制编程字线电压电荷泵(A2)为被选中进行编程操作的块的电容负载实现供压、控制电源(A3)为未被选中的块实现供压的控制模块(A4)。
6.根据权利要求5所述的系统,其特征在于,所述控制模块(A4)采用块地址解码电路实现。
7.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,当所述计算机程序在计算机上运行时,使得所述计算机执行权利要求1至3任一项所述的方法。
8.一种终端,其特征在于,包括处理器(B301)和存储器(B302),所述存储器(B302)中存储有计算机程序,所述处理器(B301)通过调用所述存储器(B302)中存储的所述计算机程序,用于执行权利要求1至3任一项所述的方法。
CN202010524808.5A 2020-06-10 2020-06-10 减少非型闪存编程泵面积的方法、系统、储存介质和终端 Active CN111785308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010524808.5A CN111785308B (zh) 2020-06-10 2020-06-10 减少非型闪存编程泵面积的方法、系统、储存介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010524808.5A CN111785308B (zh) 2020-06-10 2020-06-10 减少非型闪存编程泵面积的方法、系统、储存介质和终端

Publications (2)

Publication Number Publication Date
CN111785308A CN111785308A (zh) 2020-10-16
CN111785308B true CN111785308B (zh) 2021-09-10

Family

ID=72755832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010524808.5A Active CN111785308B (zh) 2020-06-10 2020-06-10 减少非型闪存编程泵面积的方法、系统、储存介质和终端

Country Status (1)

Country Link
CN (1) CN111785308B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091996A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
CN101060013A (zh) * 2005-12-23 2007-10-24 株式会社东芝 高速可写半导体存储器装置
CN101303893A (zh) * 2007-05-09 2008-11-12 晶豪科技股份有限公司 非易失半导体存储装置及其编程方法
CN102055318A (zh) * 2009-11-04 2011-05-11 上海宏力半导体制造有限公司 电荷泵装置及其稳压方法
CN102651237A (zh) * 2011-02-28 2012-08-29 三星电子株式会社 非易失性存储器件、包括其的存储器系统及其操作方法
CN104091613A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器
US9263142B2 (en) * 2012-09-11 2016-02-16 Seagate Technology Llc Programming a memory cell using a dual polarity charge pump
CN106486161A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种nandflash编程的防干扰方法
CN107945831A (zh) * 2016-10-12 2018-04-20 北京京存技术有限公司 减小nand闪存编程建立时间的电路和nand闪存
CN107994768A (zh) * 2017-11-30 2018-05-04 上海华虹宏力半导体制造有限公司 一种可有效减小面积的电荷泵电路
CN108053853A (zh) * 2017-12-25 2018-05-18 珠海博雅科技有限公司 字线电压产生电路和方法、编程装置和方法
CN110211623A (zh) * 2019-07-04 2019-09-06 合肥联诺科技有限公司 一种nor flash存储单元阵列的电源系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
US6347052B1 (en) * 2000-08-31 2002-02-12 Advanced Micro Devices Inc. Word line decoding architecture in a flash memory
JP4405216B2 (ja) * 2003-09-16 2010-01-27 株式会社ルネサステクノロジ 半導体装置
KR100655430B1 (ko) * 2005-11-17 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법
US7626865B2 (en) * 2006-06-13 2009-12-01 Micron Technology, Inc. Charge pump operation in a non-volatile memory device
US8559229B2 (en) * 2010-09-30 2013-10-15 Samsung Electronics Co., Ltd. Flash memory device and wordline voltage generating method thereof
US8804429B2 (en) * 2011-12-08 2014-08-12 Silicon Storage Technology, Inc. Non-volatile memory device and a method of programming such device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091996A (ja) * 2001-09-19 2003-03-28 Seiko Epson Corp 不揮発性半導体記憶装置
CN101060013A (zh) * 2005-12-23 2007-10-24 株式会社东芝 高速可写半导体存储器装置
CN101303893A (zh) * 2007-05-09 2008-11-12 晶豪科技股份有限公司 非易失半导体存储装置及其编程方法
CN102055318A (zh) * 2009-11-04 2011-05-11 上海宏力半导体制造有限公司 电荷泵装置及其稳压方法
CN102651237A (zh) * 2011-02-28 2012-08-29 三星电子株式会社 非易失性存储器件、包括其的存储器系统及其操作方法
US9263142B2 (en) * 2012-09-11 2016-02-16 Seagate Technology Llc Programming a memory cell using a dual polarity charge pump
CN104091613A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器
CN106486161A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种nandflash编程的防干扰方法
CN107945831A (zh) * 2016-10-12 2018-04-20 北京京存技术有限公司 减小nand闪存编程建立时间的电路和nand闪存
CN107994768A (zh) * 2017-11-30 2018-05-04 上海华虹宏力半导体制造有限公司 一种可有效减小面积的电荷泵电路
CN108053853A (zh) * 2017-12-25 2018-05-18 珠海博雅科技有限公司 字线电压产生电路和方法、编程装置和方法
CN110211623A (zh) * 2019-07-04 2019-09-06 合肥联诺科技有限公司 一种nor flash存储单元阵列的电源系统

Also Published As

Publication number Publication date
CN111785308A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
EP1537483B1 (en) A memory circuit comprising a non-volatile ram and a ram
US7505338B2 (en) Memory systems and memory cards that use a bad block due to a programming failure therein in single level cell mode and methods of operating the same
CN100447899C (zh) 具有稳定源线不考虑位线耦合及加载效应的快闪存储设备
CN101867169A (zh) 应用于快闪存储器的保护电路及电源系统
US7483330B2 (en) Power efficient memory and cards
CN1043928C (zh) 半导体存储器的多位测试电路
US20190339761A1 (en) Electronic device, apparatus and method for power supplying therefor
US8675420B2 (en) Devices and systems including enabling circuits
US8681561B2 (en) Apparatuses and methods including memory write operation
CN101183559B (zh) 调整动态随机存取存储器更新周期的方法
CN104778974A (zh) 串行存储器装置向外部主机通知内部自计时操作的完成
CN102201258B (zh) 非易失性存储器件
US7212441B2 (en) Non volatile semiconductor memory device
US9666297B1 (en) Memory device, memory system including the same and operation method of the memory system
TW385451B (en) Multi-bits storage memory IC and method for accessing its storage data
US8848476B2 (en) Flash memory device and associated charge pump circuit
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
CN111785308B (zh) 减少非型闪存编程泵面积的方法、系统、储存介质和终端
CN108538333B (zh) Nand闪存的读操作处理方法、装置和nand存储设备
CN100454436C (zh) 半导体存储装置
JP2002133883A (ja) 不揮発性メモリ装置
US20220392546A1 (en) Power management
US8284608B2 (en) Combined EEPROM/flash non-volatile memory circuit
CN113409849A (zh) 一种降低编程功耗的方法、装置、存储介质和终端
US20150325275A1 (en) Memory generating method of memory compiler and generated memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Applicant after: XTX Technology Inc.

Address before: 518000, Guangdong province Shenzhen Longgang District Henggang street Longgang road 8288, Dayun software town tenth, 1 floor

Applicant before: Paragon Technology (Shenzhen) Ltd.

GR01 Patent grant
GR01 Patent grant