CN108053853A - 字线电压产生电路和方法、编程装置和方法 - Google Patents
字线电压产生电路和方法、编程装置和方法 Download PDFInfo
- Publication number
- CN108053853A CN108053853A CN201711424518.8A CN201711424518A CN108053853A CN 108053853 A CN108053853 A CN 108053853A CN 201711424518 A CN201711424518 A CN 201711424518A CN 108053853 A CN108053853 A CN 108053853A
- Authority
- CN
- China
- Prior art keywords
- signal
- wordline
- module
- clock
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000003860 storage Methods 0.000 claims abstract description 87
- 230000015654 memory Effects 0.000 claims abstract description 68
- 238000007493 shaping process Methods 0.000 claims abstract description 9
- 230000009194 climbing Effects 0.000 claims description 39
- 230000000052 comparative effect Effects 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 12
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 2
- 235000008434 ginseng Nutrition 0.000 claims description 2
- 241000208340 Araliaceae Species 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 244000131316 Panax pseudoginseng Species 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
公开了一种用于存储器的字线电压产生电路和方法、编程装置和方法，存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，其中，字线电压产生电路包括：电荷泵，用于基于第一时钟信号产生字线电压信号；第一时钟模块，用于提供第一时钟信号；选择模块，用于将字线电压信号提供至存储器的指定字线；以及调节模块，用于判断字线电压信号是否符合预设的条件，如果是则进入工作模式，否则进入调节模式，在调节模式下，关闭选择模块并控制第一时钟模块调节第一时钟信号，在工作模式下，禁止第一时钟模块调节第一时钟信号并开启选择模块。精确控制存储单元的栅极电压，实现对存储单元阈值电压的精确调节。
Description
技术领域
本发明涉及闪存存储器技术领域，更具体地涉及一种用于存储器的字线电压产生电路、字线电压产生方法、编程装置以及编程方法。
背景技术
存储器是一种用来存储信息或数据的半导体元件，随着计算机微处理器的发展，通过软件执行的程序与操作也随之增加。因此，具有高存储容量存储器的需求也逐渐增加。
存储器通常分为易失性存储器(volatile memory)和非易失性存储器(non-volatile memory)。易失性存储器在断电状态下会丢失存储的数据，其示例包括静态RAM(静态随机存取存储器)、动态RAM(DRAM)、同步DRAM(SDRAM)等。相反地，非易失性存储器在断电状态下仍然保留存储的数据，其示例包括只读存储器(ROM)、可操作ROM (PROM)、电阻式RAM(RERAM)、铁电RAM(FRAM)等。
在非易失性存储器中，尤其是闪存存储器已经由于其固有的操作优势(诸如高存储容量、低噪声特性、低功耗和运行速度块)而被广泛应用。
根据存储单元阵列的结构，闪存存储器分为NOR闪存存储器和 NAND闪存存储器。
为了实现高存储容量存储器，一方面需要减小单个存储单元器件的体积，另一方面是在一个存储单元中存储多比特数据。为了实现在一个存储单元中存储多比特数据，就需要对存储单元的阈值电压的精确调节。图1示出根据现有技术的编程方法得到的存储单元的阈值电压分布示意图，水平轴表示存储单元的阈值电压，垂直轴表示存储单元的数量。如图1所示，根据现有技术的编程方法无法实现对存储单元的阈值电压的精确调节，因此得到的存储单元的阈值电压的分布宽度较宽，在存储多比特数据时不同电平的阈值电压分布可能会重叠，在存储单元中出现错误。
发明内容
有鉴于此，本发明的目的在于提供一种用于存储器的字线电压产生电路、字线电压产生方法、编程装置和编程方法，可以精确控制存储单元的栅极电压，最终实现对存储单元阈值电压的精确调节。
根据本发明的一方面提供一种用于存储器的字线电压产生电路，存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，其中，字线电压产生电路包括：电荷泵，用于基于第一时钟信号产生字线电压信号；第一时钟模块，用于提供第一时钟信号；选择模块，用于将字线电压信号提供至存储器的指定字线；以及调节模块，用于判断字线电压信号是否符合预设的条件，如果是则进入工作模式，否则进入调节模式，在调节模式下，关闭选择模块并控制第一时钟模块调节第一时钟信号，在工作模式下，禁止第一时钟模块调节第一时钟信号并开启选择模块。
优选地，调节模块包括：比较模块，将字线电压信号的爬升速度与参考电压信号的爬升速度进行比较，并输出比较结果信号；逻辑模块，用于当比较结果信号指示字线电压信号的爬升速度不等于参考电压信号的爬升速度时，关闭选择模块并控制第一时钟模块调节第一时钟信号，当比较结果信号指示字线电压信号的爬升速度等于参考电压信号的爬升速度时，禁止第一时钟模块调节第一时钟信号并开启选择模块。
优选地，逻辑模块包括与门，比较模块的比较结果信号被提供给第一时钟模块和与门，与门的第一输入端接收比较结果信号，第二输入端接收启动信号，输出端提供控制信号给选择模块；比较结果信号在字线电压信号的爬升速度等于参考电压信号的爬升速度时具有高电平，否则具有低电平；启动信号为高电平有效；并且第一时钟模块设置成当接收到的比较结果信号为低电平时使能调节第一时钟信号的占空比，为高电平时禁止对第一时钟信号的调节。
优选地，逻辑模块包括：计数器，用于计算来自比较模块的比较结果信号具有低电平或高电平的次数；以及与门，与门的第一输入端接收比较结果信号，第二输入端接收启动信号，输出端提供控制信号给选择模块，比较结果信号在字线电压信号的爬升速度等于参考电压信号的爬升速度时具有高电平，否则具有低电平，启动信号为高电平有效；第一时钟模块设置成根据次数来调节第一时钟信号的频率和/或幅度。
优选地，第一时钟模块包括振荡器。
优选地，选择电路包括译码器。
优选地，比较模块包括比较器。
优选地，调节模块还包括：第二时钟模块，用于提供比较模块工作的第二时钟信号。
根据本发明的第二方面提供一种用于存储器的字线电压产生方法，存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，其中，字线电压产生方法包括：提供第一时钟信号；基于第一时钟信号产生字线电压信号；判断字线电压信号是否符合预设的条件，如果是则进入工作模式，否则进入调节模式，在调节模式下，根据字线电压信号调节第一时钟信号；在工作模式下，将产生的所述字线电压信号提供至所述字线。
优选地，预设的条件包括字线电压信号的爬升速度等于参考电压信号的爬升速度。
优选地，调节包括：调节第一时钟信号的占空比、频率和幅度中的至少一个。
根据本发明的第三方面提供一种用于存储器的编程装置，存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，每一列存储单元的漏极与对应的位线相连，其中，编程装置包括：上述的字线电压产生电路；以及位线电压产生电路，与存储器的位线相连，用于向存储器的位线提供位线电压信号。
根据本发明的第四发明提供一种存储器的编程方法，存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，每一列存储单元的漏极耦合到对应的位线，其中，编程方法包括：在充电阶段，利用上述的字线电压产生电路向存储器的字线施加字线电压信号；在编程阶段，利用位线电压产生电路向存储器的位线提供位线电压信号。
优选地，当字线电压产生电路提供的字线电压信号爬升了预设的时间之后进入编程阶段。
优选地，还包括：在完成编程阶段之后针对存储单元执行编程检验。
根据本发明实施例提供的用于存储器的字线电压产生电路、字线电压产生方法、编程装置以及编程方法，通过调节字线电压信号的爬升速度，精确控制存储单元的栅极电压，最终实现对存储单元阈值电压的精确调节，减小存储单元阈值电压的分布宽度。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的编程方法得到的存储单元的阈值电压分布示意图。
图2示出传统的存储器结构示意图。
图3示出根据本发明第一实施例的编程装置的结构示意图。
图4示出根据本发明第二实施例的字线电压产生电路的结构示意图。
图5示出根据本发明第三实施例的字线电压产生电路的结构示意图。
图6示出根据本发明第四实施例的编程方法的流程示意图。
图7示出根据本发明第五实施例的字线电压产生方法的流程示意图。
图8A示出使用图6的编程方法过程中存储单元的漏极电压变化示意图。
图8B示出使用图6的编程方法过程中存储单元的栅极电压变化示意图。
图9示出使用图6的编程方法得到的存储单元的阈值电压分布示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图2示出传统的存储器结构示意图。
如图2所示，存储器100包括成阵列排列的多个存储单元，一列的存储单元Ca-Cn组成一个单元串120，每个单元串120耦合到对应的位线上，为了方便说明，图1只示出位线BL1-BL3。
每个单元串120包括串联耦合漏极选择晶体管DST(drain select transistor)、存储单元Ca、C1-Cn(n为正整数)以及源极选择晶体管(source select transistor)。漏极选择晶体管DST的漏极耦合到对应的位线上，源极选择晶体管SST的源极耦合到公共源极线DSL(common select line)。此外，漏极选择晶体管DST的栅极耦合到漏极选择线DSL(drainselect line)，源极选择晶体管SST的栅极耦合到源极选择线SSL(source select line)。
多个存储单元的栅极耦合到对应的字线WL0-WLn(n为正整数)。如图1所示，存储单元Ca、Cb和Cc耦合到字线WL0上，形成一个页 110。
在存储器中，以页为单位将数据存储在特定的存储单元中，例如，不同的数据被同时存储在一个页110中包括的存储单元Ca、Cb和Cc中。
图3示出根据本发明第一实施例的编程装置的结构示意图。
如图3所示，编程装置包括字线电压产生电路200以及位线电压产生电路300。其中，字线电压产生电路200与存储器100的字线相连，用于向存储器100的字线提供字线电压信号。位线电压产生电路300与存储器100的位线相连，用于向存储器100的位线提供位线电压信号。
图4示出根据本发明第二实施例的字线电压产生电路的结构示意图。
如图4所示，字线电压产生电路200包括电荷泵210、第一时钟模块220、调节模块230以及选择模块240。
其中，电荷泵210包括在输入端和输出端之间依次级联的多个电压级(图中未示出)，每个电压级包括电容单元，电容单元的第一端接收第一时钟信号，第二端输出本级的输出电压。电荷泵210的输入端接收电源电压，电荷泵210用于在第一时钟信号的作用下在输出端提供大于电源电压的字线电压信号VWL。
第一时钟模块220用于提供电荷泵210工作的第一时钟信号。
选择模块240的第一输入端接收字线电压信号VWL，第二输入端接收控制信号，输出端与存储器100的字线WL0-WLn(n为正整数)相连接。当控制信号有效时，选择模块240根据设定程序选择存储器100中的一条字线，将字线电压信号VWL提供至该字线上，为与该字线相互耦合的存储单元的栅极充电。在本发明的一些实施例中，选择模块240可以通过x译码电路来实现。
调节模块230用于判断字线电压信号VWL的爬升速度是否符合预设条件。当字线电压信号VWL的爬升速度符合预设条件时，进入工作模式，控制选择模块240将字线电压信号VWL提供至存储器100的字线上；当字线电压信号VWL的爬升速度不符合预设条件时，进入调节模式，关闭选择模块240并控制第一时钟模块220调节第一时钟信号。
其中，调节模块230包括比较模块231、逻辑模块232以及第二时钟模块233。比较模块231用于采集字线电压信号VWL和参考电压信号 Vref。比较模块231每隔一段时间采集电荷泵210提供的字线电压信号 VWL，得到电荷泵210提供的字线电压信号VWL爬升速度。将字线电压信号VWL的爬升速度与参考电压信号Vref的爬升速度进行比较，输出比较结果信号。
逻辑模块232用于在比较结果信号指示字线电压信号VWL的爬升速度不等于参考电压信号Vref的爬升速度时，关闭选择模块240并控制第一时钟模块220调节第一时钟信号，当比较结果信号指示字线电压信号 VWL的爬升速度等于参考电压信号Vref的爬升速度时，禁止第一时钟模块220调节第一时钟信号并开启选择模块240。
逻辑模块232包括与门U1，比较模块231的比较结果信号被提供至第一时钟模块220和与门U1，与门U1的第一输入端接收比较结果信号，第二输入端接收启动信号，输出端提供控制信号至选择模块240。在本发明的一些实施例中，比较结果信号在电压信号VWL的爬升速度与参考电压信号Vref的爬升速度相等时为高电平，否则为低电平。并且启动信号也是高电平有效。
其中，第一时钟模块220在接收到比较结果信号为低电平时，使能调节第一时钟信号的占空比，在比较结果信号为高电平时禁止对第一时钟信号的调节。
在本发明其他的一些实施例中，比较模块231包括比较器，第一时钟模块220可以采用振荡器。
第二时钟模块233用于提供比较模块231工作的第二时钟信号。
图5示出根据本发明第三实施例的字线电压产生电路的结构示意图。
如图5所示，字线电压产生电路400包括电荷泵410、第一时钟模块420、调节模块430以及选择模块440。其中，电荷泵410、第一时钟模块420、以及选择模块440与图3相同，在此不再赘述。
调节模块430包括比较模块431、逻辑模块432以及第二时钟模块 433。逻辑模块432包括计数器N1和与门U1，计数器N1用于计算来自比较模块431的比较结果信号具有低电平或高电平的次数，第一时钟模块420用于根据计数器N1中的次数来调节第一时钟信号的频率和/或幅度。例如，在比较结果信号为低电平时，计数器N1的计数加1，第一时钟模块420根据该计数值加快第一时钟信号的频率和/或幅度。
图6示出根据本发明第四实施例的编程方法的流程示意图。
如图6所示，本发明提供的一种用于存储器的编程方法包括：
步骤S401，进行充电阶段，通过上述的字线电压产生电路向存储器的字线施加字线电压信号。
在字线电压信号爬升了预设时间后进入步骤S402，进行编程阶段，利用位线电压产生电路向存储器的位线施加位线电压信号。例如向存储单元的漏极加编程电压，在此编程电压的作用下对存储单元进行一段时间的编程。当然，本领域的技术人员也可以根据具体情况选择所加编程电压的电压值和编程时间。
步骤S403，编程结束后，进行编程检验，将存储单元的阈值电压与目标电压进行比较，当存储单元的阈值电压小于目标电压时，重复上述的充电阶段、编程阶段以及编程检验，直到存储单元的阈值电压大于/ 等于目标电压。
图7示出根据本发明第五实施例的字线电压产生方法的流程示意图。
如图7所示，本发明提供的字线电压产生方法包括：步骤S501，提供第一时钟信号；步骤S502，基于第一时钟信号产生字线电压信号；步骤S503，判断字线电压信号的爬升速度是否合适，在本发明的实施例中，将字线电压信号的爬升速度与参考电压信号的爬升速度进行比较，当字线电压信号的爬升速度与参考电压信号的爬升速度不相等时，进行步骤S504，调节第一时钟信号；当字线电压信号的爬升速度与参考电压信号的爬升速度相等，进行步骤S505，判断此时状态机是否就绪，若状态机就绪，则进行步骤S506，将字线电压信号提供至闪存存储器的字线，为与该字线耦合的存储单元的栅极充电。
图8A示出使用图6的编程方法过程中存储单元的漏极电压变化示意图。图8B示出使用图6的编程方法过程中存储单元的栅极电压变化示意图。
以下以与字线WL0相耦合的存储单元Ca为例对本发明提供的操作方法进行说明。
如图8A所示，本发明的编程方法包括多个编程过程，例如图8A示出了第一编程过程T1和第二编程过程T2，每个操作过程包括充电阶段、编程阶段和编程检验。
例如第一编程过程T1包括第一充电阶段T11、第一编程阶段T12 和第一编程检验T13，在第一充电阶段T11，通过向与存储单元Ca的栅极电连接的字线WL0施加字线电压信号向存储单元Ca的栅极充电，充电完成后，进行第一编程阶段T12，通过位线BL1向存储单元Ca的漏极施加位线电压信号对存储单元Ca进行编程。
优选地，通过位线BL1向存储单元Ca的漏极施加编程电压的电压值和时间可以调节，本领域的技术人员可以根据具体情况选择合适的电压和编程时间。
编程完成后进行第一编程检验T13，将此时存储单元Ca的阈值电压和目标电压进行对比。若阈值电压大于目标电压，则停止对存储单元Ca 的编程过程，若阈值电压小于目标电压，则进行第二编程过程T2，对存储单元Ca进行第二充电阶段T21、第二编程阶段T22和第二编程检验 T23，直到存储单元Ca的阈值电压大于/等于目标电压。
其中，如图8B所示，在第一充电阶段T11和第二充电阶段T21中，通过图4和/或图5示出的字线电压产生电路产生施加到存储单元Ca的栅极的字线电压信号。可通过调节电荷泵的时钟频率、时钟占空比和时钟电压中的至少一个来控制字线电压信号的爬升速度。
其中，在本发明其他的一些实施例中，在每个编程过程的充电阶段的字线电压信号的爬升速度不相同。
图9示出使用图6的编程方法得到的存储单元的阈值电压分布示意图。水平轴表示存储单元的阈值电压，垂直轴表示存储单元的数量。
如图9所示，通过精确控制存储单元栅极电压的爬升速度，可以实现对存储单元阈值电压的精确调节，减小存储单元阈值电压的分布宽度，最终实现在一个存储单元存储多比特数据。
综上所述，根据本发明提供的字线电压产生电路、字线电压产生方法、编程装置以及编程方法，通过调节字线电压信号的爬升速度，精确控制存储单元的栅极电压，实现对存储单元阈值电压的精确调节，可减小存储单元阈值电压的分布宽度，最终实现在一个存储单元单元中存储多比特数据。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (15)
1.一种用于存储器的字线电压产生电路，所述存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，其中，所述字线电压产生电路包括：
电荷泵，用于基于第一时钟信号产生字线电压信号；
第一时钟模块，用于提供所述第一时钟信号；
选择模块，用于将所述字线电压信号提供至所述存储器的指定字线；以及
调节模块，用于判断所述字线电压信号是否符合预设的条件，如果是则进入工作模式，否则进入调节模式，在所述调节模式下，关闭所述选择模块并控制所述第一时钟模块调节所述第一时钟信号，在所述工作模式下，禁止所述第一时钟模块调节所述第一时钟信号并开启所述选择模块。
2.根据权利要求1所述的字线电压产生电路，其中，所述调节模块包括：
比较模块，将所述字线电压信号的爬升速度与参考电压信号的爬升速度进行比较，并输出比较结果信号；
逻辑模块，用于当所述比较结果信号指示所述字线电压信号的爬升速度不等于所述参考电压信号的爬升速度时，关闭所述选择模块并控制所述第一时钟模块调节所述第一时钟信号，当所述比较结果信号指示所述字线电压信号的爬升速度等于所述参考电压信号的爬升速度时，禁止所述第一时钟模块调节所述第一时钟信号并开启所述选择模块。
3.根据权利要求2所述的字线电压产生电路，其中，
所述逻辑模块包括与门，所述比较模块的比较结果信号被提供给所述第一时钟模块和所述与门，所述与门的第一输入端接收所述比较结果信号，第二输入端接收启动信号，输出端提供控制信号给所述选择模块；
所述比较结果信号在所述字线电压信号的爬升速度等于所述参考电压信号的爬升速度时具有高电平，否则具有低电平；
所述启动信号为高电平有效；并且
所述第一时钟模块设置成当接收到的比较结果信号为低电平时使能调节所述第一时钟信号的占空比，为高电平时禁止对第一时钟信号的调节。
4.根据权利要求2所述的字线电压产生电路，其中，所述逻辑模块包括：
计数器，用于计算来自比较模块的比较结果信号具有低电平或高电平的次数；以及
与门，所述与门的第一输入端接收所述比较结果信号，第二输入端接收启动信号，输出端提供控制信号给所述选择模块，
所述比较结果信号在所述字线电压信号的爬升速度等于所述参考电压信号的爬升速度时具有高电平，否则具有低电平，所述启动信号为高电平有效；
所述第一时钟模块设置成根据所述次数来调节第一时钟信号的频率和/或幅度。
5.根据权利要求1所述的字线电压产生电路，其中，所述第一时钟模块包括振荡器。
6.根据权利要求1所述的字线电压产生电路，其中，所述选择电路包括译码器。
7.根据权利要求2所述的字线电压产生电路，其中，所述比较模块包括比较器。
8.根据权利要求2所述字线电压产生电路，其中，所述调节模块还包括：
第二时钟模块，用于提供所述比较模块工作的第二时钟信号。
9.一种用于存储器的字线电压产生方法，所述存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，其中，所述字线电压产生方法包括：
提供第一时钟信号；
基于第一时钟信号产生字线电压信号；
判断所述字线电压信号是否符合预设的条件，如果是则进入工作模式，否则进入调节模式，
在所述调节模式下，根据所述字线电压信号调节所述第一时钟信号；
在所述工作模式下，将产生的所述字线电压信号提供至所述字线。
10.根据权利要求9所述的字线电压产生方法，其中，所述预设的条件包括所述字线电压信号的爬升速度等于所述参考电压信号的爬升速度。
11.根据权利要求9所述的字线电压产生方法，其中，所述调节包括：调节所述第一时钟信号的占空比、频率和幅度中的至少一个。
12.一种用于存储器的编程装置，所述存储器包括成阵列排列的多个存储单元，其中每一行所述存储单元的栅极耦合到对应字线，每一列存储单元的漏极与对应的位线相连，其中，所述编程装置包括：
根据权利要求1至8中任一项所述的字线电压产生电路；以及
位线电压产生电路，与所述存储器的位线相连，用于向所述存储器的位线提供位线电压信号。
13.一种存储器的编程方法，所述存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，每一列存储单元的漏极耦合到对应的位线，其中，所述编程方法包括：
在充电阶段，利用根据权利要求1至8中任一项所述的字线电压产生电路向存储器的字线施加字线电压信号；
在编程阶段，利用位线电压产生电路向所述存储器的位线提供位线电压信号。
14.根据权利要求12所述的编程方法，其中，当所述字线电压产生电路提供的字线电压信号爬升了预设的时间之后进入所述编程阶段。
15.根据权利要求12所述的编程方法，其中，还包括：在完成编程阶段之后针对存储单元执行编程检验。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711424518.8A CN108053853A (zh) | 2017-12-25 | 2017-12-25 | 字线电压产生电路和方法、编程装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711424518.8A CN108053853A (zh) | 2017-12-25 | 2017-12-25 | 字线电压产生电路和方法、编程装置和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108053853A true CN108053853A (zh) | 2018-05-18 |
Family
ID=62131829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711424518.8A Pending CN108053853A (zh) | 2017-12-25 | 2017-12-25 | 字线电压产生电路和方法、编程装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108053853A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648710A (zh) * | 2018-06-26 | 2020-01-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
| CN111785308A (zh) * | 2020-06-10 | 2020-10-16 | 深圳市芯天下技术有限公司 | 减少非型闪存编程泵面积的方法、系统、储存介质和终端 |
| CN112289357A (zh) * | 2019-07-23 | 2021-01-29 | 华邦电子股份有限公司 | 存储器装置及其控制方法 |
| CN112447206A (zh) * | 2019-08-29 | 2021-03-05 | 美光科技公司 | 将存取线驱动到目标电压电平 |
| CN112447206B (zh) * | 2019-08-29 | 2024-05-31 | 美光科技公司 | 将存取线驱动到目标电压电平的方法和设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696730A (en) * | 1996-06-13 | 1997-12-09 | Waferscale Integration Inc. | First read cycle circuit for semiconductor memory |
| US6215708B1 (en) * | 1998-09-30 | 2001-04-10 | Integrated Device Technology, Inc. | Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness |
| US20050270848A1 (en) * | 2004-06-07 | 2005-12-08 | Dong-Hyuk Chae | Non-volatile memory device capable of changing increment of program voltage according to mode of operation |
| CN1783343A (zh) * | 2004-10-26 | 2006-06-07 | 三星电子株式会社 | 非易失性存储器件及其编程方法 |
| US20080094902A1 (en) * | 2006-10-20 | 2008-04-24 | Samsung Electronics Co., Ltd. | Flash memory devices and methods of operating the same |
| US20110080771A1 (en) * | 2009-10-05 | 2011-04-07 | Nanya Technology Corp. | Dram positive wordline voltage compensation device for array device threshold voltage and voltage compensating method thereof |
| CN207587388U (zh) * | 2017-12-25 | 2018-07-06 | 珠海博雅科技有限公司 | 字线电压产生电路和编程装置 |
-
2017
- 2017-12-25 CN CN201711424518.8A patent/CN108053853A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696730A (en) * | 1996-06-13 | 1997-12-09 | Waferscale Integration Inc. | First read cycle circuit for semiconductor memory |
| US6215708B1 (en) * | 1998-09-30 | 2001-04-10 | Integrated Device Technology, Inc. | Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness |
| US20050270848A1 (en) * | 2004-06-07 | 2005-12-08 | Dong-Hyuk Chae | Non-volatile memory device capable of changing increment of program voltage according to mode of operation |
| CN1783343A (zh) * | 2004-10-26 | 2006-06-07 | 三星电子株式会社 | 非易失性存储器件及其编程方法 |
| US20080094902A1 (en) * | 2006-10-20 | 2008-04-24 | Samsung Electronics Co., Ltd. | Flash memory devices and methods of operating the same |
| US20110080771A1 (en) * | 2009-10-05 | 2011-04-07 | Nanya Technology Corp. | Dram positive wordline voltage compensation device for array device threshold voltage and voltage compensating method thereof |
| CN207587388U (zh) * | 2017-12-25 | 2018-07-06 | 珠海博雅科技有限公司 | 字线电压产生电路和编程装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648710A (zh) * | 2018-06-26 | 2020-01-03 | 北京兆易创新科技股份有限公司 | 字线电压的施加方法、装置、电子设备和存储介质 |
| CN112289357A (zh) * | 2019-07-23 | 2021-01-29 | 华邦电子股份有限公司 | 存储器装置及其控制方法 |
| CN112447206A (zh) * | 2019-08-29 | 2021-03-05 | 美光科技公司 | 将存取线驱动到目标电压电平 |
| CN112447206B (zh) * | 2019-08-29 | 2024-05-31 | 美光科技公司 | 将存取线驱动到目标电压电平的方法和设备 |
| CN111785308A (zh) * | 2020-06-10 | 2020-10-16 | 深圳市芯天下技术有限公司 | 减少非型闪存编程泵面积的方法、系统、储存介质和终端 |
| CN111785308B (zh) * | 2020-06-10 | 2021-09-10 | 芯天下技术股份有限公司 | 减少非型闪存编程泵面积的方法、系统、储存介质和终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100946431B1 (ko) | 메모리 셀 관리 방법 및 메모리 장치 | |
| DE102011087105B4 (de) | Verfahren zum Erzeugen einer Betriebsspannung in einem nichtflüchtigen Speicherelement und nichtflüchtiges Speicherelement | |
| TWI621124B (zh) | 非揮發性記憶體的控制電壓搜尋方法 | |
| CN108053853A (zh) | 字线电压产生电路和方法、编程装置和方法 | |
| US20110170349A1 (en) | Drift compensation in a flash memory | |
| US9305659B2 (en) | Dynamic program window determination in a memory device | |
| KR101347287B1 (ko) | 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리장치 및 그 프로그래밍 방법 | |
| US20070081388A1 (en) | Program method of flash memory device | |
| CN100495571C (zh) | 改变非挥发性内存的操作条件的方法及设备 | |
| US20160358664A1 (en) | Multi-vt sensing method by varying bit line voltage | |
| CN1930633A (zh) | 用于非易失性存储器的粗略/精细编程的电荷包计量 | |
| US20190354312A1 (en) | Memory system with a variable sampling rate mechanism | |
| CN106158039A (zh) | 非易失性存储器中的动态读取低谷搜索 | |
| JP2012169031A (ja) | 不揮発性メモリにおける消去ランプパルス幅制御 | |
| US9536601B2 (en) | Threshold voltage grouping of memory cells in same threshold voltage range | |
| CN1930632A (zh) | 用于非易失性存储器的粗略/精细编程的有效验证 | |
| DE102015108143A1 (de) | Nand-Vorab-Lese-Fehlerkorrektur | |
| CN101017708A (zh) | 根据温度变化控制高压生成器输出电压的半导体存储装置 | |
| EP3221893A1 (en) | Three dimensional non-volatile memory with separate source lines | |
| US20100027348A1 (en) | Program method of flash memory device | |
| DE102005052213A1 (de) | Programmierverfahren und nichtflüchtiges Speicherbauelement | |
| CN111833948A (zh) | Nand闪存的擦写能力测试方法、装置、设备及介质 | |
| US6246610B1 (en) | Symmetrical program and erase scheme to improve erase time degradation in NAND devices | |
| CN207587388U (zh) | 字线电压产生电路和编程装置 | |
| US8351263B2 (en) | Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Unit a1005-1007, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province, 519080 Applicant after: Zhuhai Boya Technology Co.,Ltd. Address before: 519080 unit a1005-1007, block a, entrepreneurship building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant before: ZHUHAI BOYA TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information |