KR20180043431A - 저항성 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

저항성 메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20180043431A
KR20180043431A KR1020160135657A KR20160135657A KR20180043431A KR 20180043431 A KR20180043431 A KR 20180043431A KR 1020160135657 A KR1020160135657 A KR 1020160135657A KR 20160135657 A KR20160135657 A KR 20160135657A KR 20180043431 A KR20180043431 A KR 20180043431A
Authority
KR
South Korea
Prior art keywords
resistive memory
read
region
memory cells
resistive
Prior art date
Application number
KR1020160135657A
Other languages
English (en)
Inventor
권정현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160135657A priority Critical patent/KR20180043431A/ko
Priority to US15/617,090 priority patent/US10020052B2/en
Publication of KR20180043431A publication Critical patent/KR20180043431A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항성 메모리 장치는, 다수의 제1저항성 메모리 셀을 포함하고, 상기 다수의 제1저항성 메모리 셀에 주기적으로 상기 리커버리 펄스가 인가되는 제1영역; 및 다수의 제2저항성 메모리 셀을 포함하고, 리드 동작시에 리드 대상 제2저항성 메모리 셀에 리커버리 펄스가 인가되는 제2영역을 포함할 수 있다.

Description

저항성 메모리 장치 및 이를 포함하는 메모리 시스템 {RESISTIVE MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허 문헌은 저항성 메모리 장치 및 메모리 장치를 제어하는 메모리 콘트롤러에 관한 것이다.
최근 디램(DRAM)과 플래시(Flash) 메모리를 대체하기 위한 차세대 메모리 정치에 대한 연구가 활발하게 수행되고 있다. 이러한 차세대 메모리 중 하나는, 인가되는 바이어스에 따라 저항이 급격하게 변화하여 적어도 사러 다른 두 저항 상태를 스위칭할 수 있는 물질, 즉 가변 저항 물질을 이용하는 저항성 메모리 장치이며, 그 대표적인 예로, PCRAM(Phase-Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등을 들 수 있다.
특히, 저항성 메모리 장치는 크로스 포인트 어레이(cross point array) 구조로 메모리 셀 어레이를 구성하고 있다. 크로스 포인트 어레이 구조란 복수의 하부 전극(예, 복수의 로우 라인들(워드 라인들))과 복수의 상부 전극(예, 복수의 컬럼 라인들(비트 라인들))이 서로 교차하도록 형성되고, 그 교차점들 각각에 가변 저항 소자와 선택 소자가 직렬로 연결된 메모리 셀이 배치된 구조를 의미한다.
저항성 메모리 장치는 비휘발성으로 개발되었으나, 실제로는, 메모리 셀에 데이터가 라이트된 이후에 시간이 지날수록 저항값이 변동되는 드리프트 현상 등이 발생해 데이터가 유실되는 현상이 발생하고 있다.
본 발명의 실시예들은 저항성 메모리 장치의 드리프트 현상을 효과적으로 리커버리하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 저항성 메모리 장치는, 다수의 제1저항성 메모리 셀을 포함하고, 상기 다수의 제1저항성 메모리 셀에 주기적으로 상기 리커버리 펄스가 인가되는 제1영역; 및 다수의 제2저항성 메모리 셀을 포함하고, 리드 동작시에 리드 대상 제2저항성 메모리 셀에 리커버리 펄스가 인가되는 제2영역을 포함할 수 있다.
상기 제2영역의 리드 동작시에, 상기 리드 대상 제2저항성 메모리 셀에 상기 리커버리 펄스가 인가되고, 상기 리커버리 펄스의 인가 후에 상기 리드 대상 제2저항성 메모리 셀에 리드 전압이 인가되어 데이터가 리드될 수 있다.
상기 저항성 메모리 장치는, 다수의 제3저항성 메모리 셀을 포함하고, 슬립 모드시에 상기 다수의 제3저항성 메모리 셀에 상기 리커버리 펄스가 인가되지 않는 제3영역을 더 포함할 수 있다.
상기 제3영역에 대한 리드 동작이 요구되는 경우에, 상기 슬립 모드가 종료되는 상기 슬립 모드의 종료 이후에 다수의 제3저항성 메모리 셀에 상기 리커버리 펄스가 1회 이상씩 인가된 이후에 상기 제3영역에 대한 리드 동작이 시작될 수 있다.
상기 제3영역에 대한 리드 동작은 상기 제1영역의 리드 동작과 동일한 방식으로 수행될 수 있다.
상기 슬립 모드의 종료 이후에 상기 다수의 제3저항성 메모리 셀에 대한 리드 동작은 상기 제2영역의 리드 동작과 동일한 방식으로 수행될 수 있다.
상기 저항성 메모리 장치는, 다수의 제4저항성 메모리 셀을 포함하는 제4영역을 더 포함하고, 상기 제4영역에 대한 리드 동작시에 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨이 조절될 수 있다.
상기 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨은 상기 제4영역에 데이터가 라이트된 이후에 경과된 시간에 따라 조절될 수 있다.
상기 다수의 제1저항성 메모리 셀 및 상기 다수의 제2저항성 메모리 셀 각각은, 저항성 메모리 소자; 및 선택 소자를 포함할 수 있다.
상기 저항성 메모리 소자는 상변화 메모리 소자이고, 상기 선택 소자는 OTS (Ovonic Threshold Switch) 소자일 수 있다.
본 발명의 일실시예에 따른 메모리 시스템은, 다수의 제1저항성 메모리 셀을 포함하는 제1영역과 다수의 제2저항성 메모리 셀을 포함하는 제2영역을 포함하는 저항성 메모리 장치; 및 리커버리 커맨드와 함께 상기 다수의 제1저항성 메모리 셀의 일부를 지정하는 어드레스를 주기적으로 상기 저항성 메모리 장치로 인가하고, 상기 제2영역에 대한 리드 동작시에 리드 위드 리커버리 커맨드와 함께 상기 다수의 제2저항성 메모리 셀 중 일부를 지정하는 어드레스를 상기 저항성 메모리 장치로 인가하는 메모리 콘트롤러를 포함할 수 있다.
상기 메모리 콘트롤러는, 상기 제1영역에 대한 리드 동작시에 리드 커맨드와 함께 상기 다수의 제1저항성 메모리 셀 중 일부를 지정하는 어드레스를 상기 저항성 메모리 장치로 인가할 수 있다.
상기 리드 위드 리커버리 커맨드의 인가시에 상기 다수의 제2저항성 메모리 셀 중 선택된 제2저항성 메모리 셀에는 리커버리 펄스가 인가되고, 상기 리커버리 펄스의 인가 후에 상기 선택된 제2저항성 메모리 셀에 리드 전압이 인가되어 데이터가 리드될 수 있다.
상기 저항성 메모리 장치는, 다수의 제3저항성 메모리 셀을 포함하고, 슬립 모드시에 상기 다수의 제3저항성 메모리 셀에 리커버리 펄스가 인가되지 않는 제3영역을 더 포함할 수 있다.
상기 제3영역에 대한 리드 동작이 요구되는 경우에, 상기 슬립 모드가 종료될 수 있다.
상기 슬립 모드의 종료 이후에, 상기 메모리 콘트롤러는 상기 다수의 제3저항성 메모리 셀에 상기 리커버리 펄스가 적어도 1회 이상 인가되도록 상기 저항성 메모리 장치로 상기 제3영역에 대한 리커버리 커맨드와 어드레스를 다수회 인가한 이후에, 상기 제3영역에 대한 리드 커맨드와 어드레스를 인가할 수 있다.
상기 슬립 모드의 종료 이후에, 상기 메모리 콘트롤러는 상기 제3영역의 리드 동작시에, 상기 제3영역에 대한 리드 위드 리커버리 커맨드와 어드레스를 인가할 수 있다.
상기 저항성 메모리 장치는, 다수의 제4저항성 메모리 셀을 포함하는 제4영역을 더 포함하고, 상기 메모리 콘트롤러는 상기 제4영역에 대한 리드 동작시에 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨을 조절할 수 있다.
상기 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨은 상기 제4영역에 데이터가 라이트된 이후 경과된 시간에 따라 조절될 수 있다.
본 발명의 실시예들에 따르면, 저항성 메모리 장치의 드리프트가 효과적으로 리커버리될 수 있다.
도 1은 저항성 메모리 장치의 저항성 메모리 셀(100)을 도시한 도면.
도 2는 저항성 메모리 셀(100)의 I-V 곡선(curve)을 도시한 도면.
도 3은 저항성 메모리 장치 내의 메모리 셀들의 문턱 전압의 분포를 나타낸 도면.
도 4는 본 발명의 일실시예에 따른 저항성 메모리 장치의 셀 어레이(400)를 도시한 도면.
도 5는 본 발명의 일실시예에 따른 메모리 시스템(500)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 저항성 메모리 장치의 저항성 메모리 셀(100)을 도시한 도면이고, 도 2는 저항성 메모리 셀(100)의 I-V 곡선(curve)을 도시한 도면이다.
도 1을 참조하면, 저항성 메모리 셀(100)은 저항성 메모리 소자(M)와 선택 소자(S)를 포함할 수 있다.
저항성 메모리 소자(M)는 저장된 데이터에 따라 저저항 상태(이를 셋(SET) 상태라고도 함)이거나 고저항 상태(이를 리셋(RESET) 상태라고도 함)일 수 있다. 저항성 메모리 소자(M)는 상변화(Phase-Change) 메모리 소자일 수 있으며, 저항성 메모리 소자(M)가 결정질 상태(crystalline state)인 경우에는 낮은 저항값을 가지고 비결정질 상태(amorphous state)인 경우에는 높은 저항값을 가질 수 있다.
선택 소자(S)는 턴오프시에 매우 적은 전류만을 흘리다가 메모리 셀에 흐르는 전류량이 문턱 값(Ith)을 넘으면 턴온되어, 턴온 이전보다 훨씬 많은 전류를 흘릴 수 있다. 선택 소자(S)는 턴온 이후로 메모리 셀(100) 양단의 전압 레벨이 급격하게 줄어드는 스냅백(snapback) 현상이 발생할 수 있다. 선택 소자는 OTS (Ovonic Threshold Switch) 소자일 수 있다.
도 2는 메모리 셀(100)의 양단에 인가되는 전압에 따른 메모리 셀(100)에 흐르는 전류를 도시한 도면인데, 고저항 상태(RESET)인 메모리 셀이던지 저저항 상태(SET)인 메모리 셀이던지 양단에 인가되는 전압의 레벨이 높아질수록 메모리 셀에 흐르는 전류량은 증가하는데, 동일한 전압 레벨에서 저저항 상태(SET)인 메모리 셀에는 고저항 상태(RESET)인 메모리 셀보다 더 많은 전류가 흐를 수 있다.
저저항 상태(SET)인 메모리 셀의 양단의 전압이 저저항 상태의 문턱값(SET_Vth)에 도달하면, 즉 저저항 상태(SET)인 메모리 셀에 흐르는 전류량이 문턱 값(Ith)에 도달하면, 저저항 상태(SET)인 메모리 셀의 선택 소자(S)가 턴온되고 메모리 셀의 양단의 전압 레벨이 급격하게 줄어들고 메모리 셀에 흐르는 전류량은 급격하게 늘어나는 스냅백 현상이 발생할 수 있다.
고저항 상태(RESET)인 메모리 셀의 양단의 전압이 고저항 상태의 문턱값(RESET_Vth)에 도달하면, 즉 고저항 상태(RESET)인 메모리 셀에 흐르는 전류량이 문턱 값(Ith)에 도달하면, 고저항 상태(RESET)인 메모리 셀의 선택 소자(S)가 턴온되고 메모리 셀의 양단의 전압 레벨이 급격하게 줄어들고 메모리 셀에 흐르는 전류량은 급격하게 늘어나는 스냅백 현상이 발생할 수 있다.
메모리 셀(100)에 저장된 데이터의 리드는 스냅백 현상을 이용해 이루어질 수 있다. 메모리 셀(100)의 양단에 저저항 상태의 문턱 전압 값(SET_Vth)보다 크고 고저항 상태의 문턱 전압 값(RESET_Vth)보다 작은 리드 전압(V_READ)을 인가하면, 메모리 셀(100)이 저저항 상태이면 메모리 셀(100)에 스냅백 현상이 발생해 메모리 셀(100)에 많은 양의 전류가 흐르고, 메모리 셀(100)이 고저항 상태이면 메모리 셀(100)에 스냅백 현상이 발생하지 않으므로 메모리 셀(100)에 적은 양의 전류가 흐를 수 있다. 그러므로 메모리 셀(100)의 양단에 리드 전압(V_READ)을 인가하고 메모리 셀(100)에 흐르는 전류량을 센싱하는 것에 의해 메모리 셀(100)이 저저항 상태인지 또는 고저항 상태인지 알 수 있다.
메모리 셀(100)의 데이터의 라이트(프로그램)는 메모리 셀(100)에 라이트 전류를 인가해 메모리 셀(100)의 저항성 메모리 소자(M)를 멜팅(melting) 상태로 만드는 것에 의해 이루어질 수 있다. 저항성 메모리 소자(M)를 멜팅 상태로 만든 이후에 라이트 전류를 서서히 줄이면 저항성 메모리 소자(M)가 결정질(crystalline) 상태가되어 저저항 상태가 될 수 있다. 그리고 저항성 메모리 소자(M)를 멜팅 상태로 만든 이후에 라이트 전류를 빠르게 줄이면 저항성 메모리 소자(M)가 비결정질(amorphos) 상태가되어 고저항 상태가 될 수 있다.
메모리 셀(100)의 저항성 메모리 소자(M)의 저항값은 드리프트(drift)라고 불리우는 현상에 의해, 시간이 지남에 따라 변동될 수 있다. 또한, 선택 소자(S)의 저항값도 드리프트 현상에 의해 시간이 지남에 따라 변동될 수 있는 것으로 알려져 있다. 즉, 메모리 셀(100)에 저장된 데이터가 드리프트에 의해 유실될 수 있다. 메모리 셀(100)의 드리프트 회복은 메모리 셀(100)에 문턱 값(Ith) 이상의 전류를 흘려주는 것에 의해 회복될 수 있다. 즉, 메모리 셀(100)의 양단에 고저항 상태의 문턱 전압 값(RESET_Vth) 이상의 전압 레벨을 가지는 리커버리 펄스(recovery pulse)를 인가해 메모리 셀(100)에 문턱 값(Ith)이상의 전류를 흐르게하는 것에 의해 메모리 셀(100)의 드리프트가 회복될 수 있다.
도 3은 저항성 메모리 장치 내의 메모리 셀들의 문턱 전압의 분포를 나타낸 도면이다.
도 3의 (a)는 데이터가 라이트 된 직후의 메모리 셀들의 문턱 전압(Vth)분포를 나타낸다. X축은 Vth를 나타내고 Y축은 메모리 셀들의 개수를 나타낸다. 도 3의 메모리 셀들의 문턱 전압 분포가 (a)와 같은 경우에 리드 전압(V_READ)을 이용해 셋(SET) 상태의 메모리 셀들과 리셋(RESET) 상태의 메모리 셀들을 구별할 수 있다.
도 3의 (b)는 (a)로부터 시간이 경과해 메모리 셀들에 드리프트 현상이 발생한 것을 나타낸다. 도 3의 (b)를 참조하면, 셋(SET) 상태의 메모리 셀들과 리셋(RESET) 상태의 메모리 셀들의 문턱 전압값이 모두 증가한 것을 확인할 수 있다. 드리프트 현상이 발생하면 보다 높은 리드 전압(V_READ')을 이용해 셋(SET) 상태의 메모리 셀들과 리셋(RESET) 상태의 메모리 셀들을 구별해야 하는데, 드리프트 값이 시간에 따라 증가하는 경향을 가지기는 하지만 드리프트 값이 일정하지는 않으므로 리드 전압(V_READ') 값을 적절하게 조절하는 것이 매우 어려우며, 드리프트가 많이 발생한 경우에는 메모리 셀들에 저장된 데이터가 유실될 수 있다. 도 3의 (c)는 메모리 셀들에 리커버리 펄스가 인가되어 드리프트 현상이 회복되는 것을 도시한 도면이다. (b)와 같이 드리프트 현상이 발생한 메모리 셀들의 양단에 리커버리 펄스를 인가하면 (c)와 같이 드리프트가 회복될 수 있다.
도 4는 본 발명의 일실시예에 따른 저항성 메모리 장치의 셀 어레이(400)를 도시한 도면이다.
도 4를 참조하면, 셀 어레이(400)는 제1 내지 제4영역들(R1~R4)을 포함할 수 있다. 제1 내지 제4영역들(R1~R4) 각각은 다수의 저항성 메모리 셀들을 포함하고 제1 내지 제4영역들(R1~R4) 각각은 서로 다른 리커버리 정책(recovery policy)이 사용될 수 있다. 셀 어레이(400)에서 제1 내지 제4영역들(R1~R4)의 구별은 리커버리 정책에 따른 영역 구별을 의미하며, 이는 고정적인 것이 아니다. 예를 들어, 셀 어레이(400) 내에서 제4영역(R4)으로 구별되어 있던 영역이 제1영역(R1)으로 변경될 수 있으며, 셀 어레이(400) 내에 제1영역(R1)과 제2영역(R2)만 존재하고 제3영역(R3)과 제4영역(R4)은 존재하지 않을 수도 있다.
제1영역(R1)의 저항성 메모리 셀들은 주기적으로 리커버리될 수 있다. 일정 시간 간격으로 제1영역(R1) 내의 저항성 메모리 셀들에 순차적으로 리커버리 펄스가 인가될 수 있다. 마치 DRAM의 메모리 셀들이 주기적으로 리프레시되는 것처럼, 제1영역(R1) 내의 저항성 메모리 셀들에 주기적으로 리프레시 펄스가 인가될 수 있다. 제1영역(R1)에서는 저항성 메모리 셀들이 주기적으로 리커버리되므로, 저항성 메모리 셀들에 대한 드리프트 현상을 걱정할 필요가 없다. 그러므로, 드리프트에 대한 고려 없이 즉각적인 리드 동작이 가능할 수 있다. 그러나, 주기적인 리커버리 동작에 의한 전류 소모가 늘어날 수 있다. 이러한 특성으로 인해 제1영역(R1)에는 리드 레이턴시(read latency)가 중요한, 즉 퍼포먼스가 중요한, 데이터가 기록될 수 있다. 저항성 메모리 셀들이 리커버리되는 주기는 저항성 메모리 장치의 데이터 유지 시간(data retention time)에 따라 결정될 수 있다. 예를 들어, 저항성 메모리 장치의 데이터 유지 시간이 짧은 경우에는 수분만다 리커버리될 수 있으며, 저항성 메모리 장치의 데이터 유지 시간이 긴 경우에는 수시간, 수일 또는 수개월마다 리커버리될 수도 있다.
제2영역(R2)의 저항성 메모리 셀들에 대한 리커버리 동작은 리드 동작과 함께 수행될 수 있다. 리드 동작시마다 리드 대상 저항성 메모리 셀에 리커버리 펄스가 인가되고, 리드 대상 저항성 메모리 셀이 리커버리된 이후에 리드 전압이 인가되어 데이터가 리드될 수 있다. 제2영역(R2)에서는 리드 동작시마다 리드 대상 저항성 메모리 셀에 리커버리 펄스가 인가되고, 다시 리드 전압이 인가된 이후에 데이터가 리드되어야 하므로 리드 동작에 보다 많은 시간이 소요될 수 있다. 즉, 리드 레이턴시가 늘어날 수 있다. 그러나 리드 동작이 필요한 경우에만 리커버리 동작이 수행되므로 불필요한 리커버리 동작이 수행되지 않아 전류 소모를 줄일 수 있다. 이러한 특성으로 인해 제2영역(R2)에는 리드 레이턴시가 중요하지 않은 데이터가 기록될 수 있다.
제3영역(R3)은 슬립(Sleep) 영역일 수 있다. 당분간 리드 동작이 필요하지 않은 영역은 제3영역(R3)으로 구별되고 슬립 모드(sleep mode)로 전환될 수 있다. 슬립 모드시에 제3영역(R3) 내의 저항성 메모리 셀들에 대한 리커버리 동작은 수행되지 않을 수 있다. 제3영역(R3)에 대한 리드 동작이 요구되는 경우에는 슬립 모드가 종료될 수 있다. 슬립 모드의 종료 방식에는 다음의 2가지 방식중 하나가 있을 수 있다. (1)슬립 모드를 급하게 끝낼 필요가 없는 경우에는, 먼저 제3영역의 저항성 메모리 셀들 전체에 대한 리커버리 동작을 1회 실시한 이후에, 리드 동작을 수행할 수 있다. 이후에는 제1영역(R1)과 동일한 방식으로 동작할 수 있다. (2)슬립 모드를 급하게 끝내야 하는 경우에는, 즉 바로 리드 동작을 수행할 필요가 있는 경우에는, 제3영역(R3)의 리커버리 정책을 제2영역(R2)과 동일한 방식으로 변경한 후 바로 리드 동작을 수행할 수 있다.
제4영역(R4)은 리커버리 동작을 수행하지 않고, 리드 전압(V_READ)의 레벨을 변경하는 것에 의해 드리프트 현상을 해결하는 영역일 수 있다. 제4영역(R4)의 저항성 메모리 셀들에는 리커버리 펄스가 인가되지 않는다. 대신에 저항성 메모리 셀들의 리드 동작시에 사용되는 리드 전압(V_READ)이 드리프트 현상에 대응해 조절될 수 있다. 드리프트 현상은 데이터가 라이트된 이후에 시간이 경과할수록 증가하므로, 리드 전압(V_READ)도 제4영역(R4)에 데이터가 라이트된 이후에 경과된 시간에 늘어날수록 보다 높은 값을 가지도록 조절될 수 있다. 제4영역(R4)과 같은 리드 동작 방식을 사용할 경우에 리드 동작 이전에 리드 전압(V_READ)의 레벨을 조절해야 하므로 리드 동작을 준비하는 과정에 많은 시간이 소모된다. 제4영역(R4)의 특성상 제4영역(R4)에는 스트리밍(streaming) 데이터와 같이 연속적으로 대량의 데이터를 리드하지만 리드 동작이 자주 수행되지는 않는 데이터가 기록될 수 있다.
도 5는 본 발명의 일실시예에 따른 메모리 시스템(500)의 구성도이다.
도 5를 참조하면, 메모리 시스템(500)은 메모리 콘트롤러(510)와 저항성 메모리 장치(520)를 포함할 수 있다.
메모리 콘트롤러(510)는 호스트(HOST)의 요청에 따라 저항성 메모리 장치(520)의 동작을 제어할 수 있다. 호스트(HOST)에는 CPU(Central Processing Unit), GPU(Graphic Processing Unit), AP(Application Processor) 등이 있을 수 있다. 메모리 콘트롤러(510)는 호스트 인터페이스(511), 스케쥴러(512), 커맨드 생성기(513), 영역 분배부(514), 리커버리 관리부(515) 및 메모리 인터페이스(516)를 포함할 수 있다.
호스트 인터페이스(511)는 메모리 콘트롤러(510)와 호스트 (HOST)간의 인터페이스를 위한 것일 수 있다. 호스트 인터페이스(511)를 통해 호스트(HOST)의 요청들이 수신될 수 있으며, 요청들의 처리 결과들이 호스트(HOST)로 전송될 수 있다.
스케쥴러(512)는 호스트(HOST)로부터의 요청들 중 저항성 메모리 장치(520)에 지시할 요청의 순서를 정할 수 있다. 스케쥴러(512)는 저항성 메모리 장치(520)의 퍼포먼스 향상을 위해 호스트(HOST)로부터 요청들이 수신된 순서와 메모리 장치(520)로 지시할 동작의 순서를 다르게 할 수 있다. 예를 들어, 호스트(HOST)가 저항성 메모리 장치(520)의 리드 동작을 먼저 요청하고 라이트 동작을 이후에 요청했다고 하더라도, 라이트 동작이 리드 동작보다 먼저 수행되도록 순서를 조절할 수 있다.
커맨드 생성기(515)는 스케쥴러(513)에 의해 정해진 동작의 순서에 맞게 저항성 메모리 장치(520)로 인가할 커맨드를 생성할 수 있다.
영역 분배부(514)는 저항성 메모리 장치(520)의 셀 어레이(400)를 제1 내지 제4영역(R1~R4)으로 분배할 수 있다. 영역 분배부(514)의 영역 분배는 호스트(HOST)의 지시에 따라 이루어질 수 있다. 즉 호스트(HOST)는 저항성 메모리 장치(520)에 저장할 데이터의 양 및 종류 등에 따라 각 영역들의 크기를 조절하도록 영역 분배부(514)에 지시할 수 있다. 셀 어레이(400) 반드시 4개의 영역으로 나뉘어지는 것은 아니다. 예를 들어, 호스트(HOST)가 리드 데이턴시가 중요한 데이터만을 저항성 메모리 장치(420)에 저장하려고 하는 경우, 호스트(HOST)는 셀 어레이(400) 전체를 제1영역(R1)으로 지정하도록 영역 분배부(514)에 지시할 수 있다.
리커버리 관리부(515)는 영역 분배부(514)에 의해 분배된 영역들(R1~R4)에 대한 리커버리 동작을 관리할 수 있다. 제1 내지 제4영역들(R1~R4)의 리커버리 동작은 앞서 설명한 제1 내지 제4영역(R1~R4)들별 리커버리 정책에 따라 수행될 수 있다.
메모리 인터페이스(516)는 메모리 콘트롤러(510)와 저항성 메모리 장치(520) 간의 인터페이스를 위한 것일 수 있다. 메모리 인터페이스(516)를 통해 메모리 콘트롤러(510)로부터 저항성 메모리 장치(520)로 커맨드(CMD)와 어드레스(ADD)가 전달되고, 저항성 메모리 장치(520)와 메모리 콘트롤러(510) 간에 데이터(DATA)가 송/수신될 수 있다. 메모리 인터페이스(516)를 PHY 인터페이스라고도 한다.
저항성 메모리 장치(520)는 메모리 콘트롤러(510)의 제어에 따라, 리드(read), 라이트(write) 및 리커버리(recovery) 등의 동작을 수행할 수 있다. 저항성 메모리 장치(520)는 셀 어레이(400), 리드/라이트 회로(410), 리커버리 펄스 인가 회로(420), 리드 전압 조절 회로(430) 및 제어 회로(440)를 포함할 수 있다.
셀 어레이(400)는 복수의 로우 라인들(워드 라인들이라고도 함)과 복수의 컬럼 라인들(비트 라인들이라고도 함)이 교차하는 영역들에 각각 배치되는 다수의 저항성 메모리 셀들을 포함할 수 있다. 그리고 저항성 메모리 셀들 중 억세스될 메모리 셀을 선택하기 위한 로우 디코더 및 컬럼 디코더를 포함할 수 있다. 셀 어레이(400)의 저항성 메모리 셀들 중 억세스될 저상성 메모리 셀은 어드레스(ADD)에 의해 선택될 수 있다. 셀 어레이(400)는 앞서 설명한 바와 같이, 제1 내지 제4영역(R1~R4)으로 나뉘어질 수 있다.
리드/라이트 회로(410)는 셀 어레이(400)의 저항성 메모리 셀들 중 선택된 저항성 메모리 셀의 데이터를 리드하거나 선택된 메모리 셀에 데이터를 라이트할 수 있다. 데이터의 리드는 선택된 메모리 셀의 양단에 리드 전압을 인가한 후에 메모리 셀에 흐르는 전류량을 센싱하는 것에 의해 수행될 수 있다. 데이터의 라이트는 선택된 메모리 셀에 라이트 전류를 인가해 메모리 셀의 저항성 메모리 소자를 멜팅 상태로 만들고, 라이트 전류를 서서히 줄이거나(저저항 상태) 빠르게 줄이는(고저항 상태) 것에 의해 수행될 수 있다. 리드/라이트 회로(420)는 라이트 동작시에는 메모리 콘트롤러(510)로부터 라이트될 데이터(DATA)를 전달받고, 리드 동작시에는 리드된 데이터(DATA)를 메모리 콘트롤러(510)로 전달할 수 있다.
리커버리 펄스 인가 회로(420)는 셀 어레이(400)의 저항성 메모리 셀들 중 선택된 저항성 메모리 셀의 양단에 리커버리 펄스를 인가할 수 있다.
리드 전압 조절 회로(430)는 메모리 콘트롤러(510)의 제어에 따라 리드 동작시에 사용될 리드 전압(V_READ)의 레벨을 조절할 수 있다.
제어 회로(440)는 셀 어레이(400), 리드/라이트 회로(410), 리커버리 펄스 인가 회로(420) 및 리드 전압 조절 회로(430)를 제어해 메모리 콘트롤러(510)로부터 지시된 리드 동작, 라이트 동작 및 리커버리 동작이 수행되도록 제어할 수 있다.
이하에서는 메모리 시스템(500)에서 제1 내지 제4영역들(R1~R4) 별로 리커버리 동작 및 리드 동작이 어떻게 수행되는지에 대해 알아보기로 한다.
제1영역(R1)의 리커버리 및 리드 동작
메모리 콘트롤러(510)는 제1영역(R1)의 저항성 메모리 셀들을 리커버리하기 위한 커맨드(CMD), 즉 리커버리 커맨드, 와 제1영역(R1)의 메모리 셀을 지정하는 어드레스(ADD)를 주기적으로 저항성 메모리 장치(520)로 인가할 수 있다. 그러면, 저항성 메모리 장치(520)는 어드레스(ADD)에 의해 선택된 저항성 메모리 셀에 리커버리 펄스를 인가하는 리커버리 동작을 수행할 수 있다. 메모리 콘트롤러(510)가 저항성 메모리 장치(520)로 리커버리 커맨드를 인가하는 빈도는 저항성 메모리 장치(510)의 데이터 유지 시간에 따라 결정될 수 있다. 예를 들어, 저항성 메모리 장치(520)의 데이터 유지 시간이 1시간이라면, 메모리 콘트롤러(510)는 1시간 동안에 제1영역(R1) 내의 모든 저항성 메모리 셀들에 1번 이상씩 리커버리 펄스가 인가될 수 있는 빈도로 리커버리 커맨드를 저항성 메모리 장치(520)로 인가할 수 있다. 리커버리 커맨드의 인가시마다 리커버리 커맨드와 함께 인가되는 어드레스(ADD)의 값은 변경될 수 있다.
제1영역(R1)에 대한 리드 동작은 메모리 콘트롤러(510)가 리드 동작을 위한 커맨드(CMD), 즉 리드 커맨드, 와 제1영역(R1)의 메모리 셀을 지정하는 어드레스(ADD)를 저항성 메모리 장치(520)로 인가하는 것에 의해 수행될 수 있다. 그러면 저항성 메모리 장치(520)에서 어드레스(ADD)에 의해 지정된 제1영역(R1)의 메모리 셀에 리드 전압(V_READ)이 인가되고 데이터가 리드되어 메모리 콘트롤러(510)로 전달될 수 있다.
제2영역(R2)의 리커버리 및 리드 동작
제2영역(R2)의 리커버리 동작과 리드 동작은 동시에 수행될 수 있다. 메모리 콘트롤러는 제2영역(R2)의 저항성 메모리 셀에 대한 리드 동작이 필요한 경우에, 리커버리 동작과 리드 동작을 수행하라는 커맨드(CMD), 즉 리드 위드 리커버리(read with recovery) 커맨드, 와 함께 제2영역(R2)의 저항성 메모리 셀을 지정하는 어드레스(ADD)를 저항성 메모리 장치(520)로 인가할 수 있다. 그러면, 저항성 메모리 장치(520)에서 어드레스(ADD)에 의해 지정된 저항성 메모리 셀의 양단에 리커버리 펄스가 인가되고, 리커버리 펄스의 인가 후에 리드 전압(V_READ)이 인가되어 데이터가 리드될 수 있다. 그리고 리드된 데이터는 메모리 콘트롤러(520)로 전달될 수 있다.
제3영역(R3)의 리커버리 및 리드 동작
제3영역(R3)이 슬립 모드 상태인 경우에는 제3영역(R3)에서 아무런 동작이 수행될 필요가 없으므로, 메모리 콘트롤러(510)는 저항성 메모리 장치(520)로 제3영역(R3)과 관련된 어떠한 커맨드도 인가하지 않을 수 있다.
제3모드(R3)의 슬립 모드를 종료하고 리드 동작을 수행할 필요가 있는 경우에, 메모리 콘트롤러(510)는 제3영역(R3)의 모든 저항성 메모리 셀들이 1회 이상 리커버리 될 수 있도록, 리커버리 커맨드와 어드레스(ADD)를 다수회 저항성 메모리 장치(520)로 인가할 수 있다. 제3영역(R3)의 모든 저항성 메모리 셀들에 1회 이상 리커버리 펄스가 인가된 이후에는, 메모리 콘트롤러(510)는 제3영역(R3)을 제1영역(R1)과 동일하게 제어해 리드 및 리커버리 동작을 수행할 수 있다.
제3영역(R3)의 슬립 모드를 종료하고 바로(즉시) 리드 동작을 수행할 필요가 있는 경우에, 메모리 콘트롤러(510)는 제3영역(R3)을 제2영역(R2)과 동일하게 제어할 수 있다. 이 경우 개별적인 리드 동작의 레이턴시는 늘어나지만 바로 리드 동작의 수행이 가능해질 수 있다.
제4영역(R4)의 리드 동작
앞서 설명한 바와 같이, 제4영역(R4)에 대한 리커버리 동작은 수행되지 않을 수 있다. 제4영역(R4)에 대한 리드 동작의 수행이 필요한 경우에, 메모리 콘트롤러(510)는 리드 전압(V_READ)의 레벨을 조절하기 위한 커맨드(CMD), 즉 리드 전압 조절 커맨드, 와 함께 어드레스(ADD)를 저항성 메모리 장치(520)로 인가할 수 있다. 그러면 저항성 메모리 장치(520)의 리드 전압 조절 회로(430)는 리드 전압 조절 커맨드와 함께 인가된 어드레스(ADD)의 값에 따라 리드 전압(V_READ)의 레벨을 조절할 수 있다. 저항성 메모리 셀의 드리프트 값은 라이트 동작이 수행된 이후 경과된 시간이 경과할수록 증가하는 경향을 가지므로, 메모리 콘트롤러는 제4영역(R4)에 라이트 동작이 수행된 이후 경과된 시간을 리드 전압의 레벨을 조절하는데 참조할 수 있다.
리드 전압(V_READ)의 레벨이 조절된 이후에, 메모리 콘트롤러(510)는 리드 동작을 위한 커맨드(CMD), 즉 리드 커맨드, 와 제4영역(R4)의 저항성 메모리 셀을 지정하는 어드레스(ADD)를 저항성 메모리 장치(520)로 인가할 수 있다. 그리고 저항성 메모리 장치(520)의 제4영역(R4)에서 리드 동작이 수행될 수 있다.
제4영역(R4)에 대한 리드 동작이 수행된 이후에는 메모리 콘트롤러(510)가 리드 전압 조절 커맨드와 어드레스(ADD)를 저항성 메모리 장치(520)로 인가해, 리드 전압(V_READ)의 레벨을 다시 원래의 레벨로 조절할 수 있다. 이는 다른 영역들(R1~R3)에서 리드 동작이 정확히 수행되도록 하기 위함일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예들에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
500: 메모리 시스템
510: 메모리 콘트롤러
520: 저항성 메모리 장치

Claims (20)

  1. 다수의 제1저항성 메모리 셀을 포함하고, 상기 다수의 제1저항성 메모리 셀에 주기적으로 상기 리커버리 펄스가 인가되는 제1영역; 및
    다수의 제2저항성 메모리 셀을 포함하고, 리드 동작시에 리드 대상 제2저항성 메모리 셀에 리커버리 펄스가 인가되는 제2영역
    을 포함하는 저항성 메모리 장치.
  2. 제 1항에 있어서,
    상기 제2영역의 리드 동작시에,
    상기 리드 대상 제2저항성 메모리 셀에 상기 리커버리 펄스가 인가되고,
    상기 리커버리 펄스의 인가 후에 상기 리드 대상 제2저항성 메모리 셀에 리드 전압이 인가되어 데이터가 리드되는
    저항성 메모리 장치.
  3. 제 1항에 있어서,
    다수의 제3저항성 메모리 셀을 포함하고, 슬립 모드시에 상기 다수의 제3저항성 메모리 셀에 상기 리커버리 펄스가 인가되지 않는 제3영역
    을 더 포함하는 저항성 메모리 장치.
  4. 제 3항에 있어서,
    상기 제3영역에 대한 리드 동작이 요구되는 경우에, 상기 슬립 모드가 종료되는
    저항성 메모리 장치.
  5. 제 4항에 있어서,
    상기 슬립 모드의 종료 이후에 다수의 제3저항성 메모리 셀에 상기 리커버리 펄스가 1회 이상씩 인가된 이후에 상기 제3영역에 대한 리드 동작이 시작되는
    저항성 메모리 장치.
  6. 제 5항에 있어서,
    상기 제3영역에 대한 리드 동작은 상기 제1영역의 리드 동작과 동일한 방식으로 수행되는
    저항성 메모리 장치.
  7. 제 4항에 있어서,
    상기 슬립 모드의 종료 이후에 상기 다수의 제3저항성 메모리 셀에 대한 리드 동작은 상기 제2영역의 리드 동작과 동일한 방식으로 수행되는
    저항성 메모리 장치.
  8. 제 1항에 있어서,
    다수의 제4저항성 메모리 셀을 포함하는 제4영역을 더 포함하고,
    상기 제4영역에 대한 리드 동작시에 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨이 조절되는
    저항성 메모리 장치.
  9. 제 8항에 있어서,
    상기 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨은 상기 제4영역에 데이터가 라이트된 이후에 경과된 시간에 따라 조절되는
    저항성 메모리 장치.
  10. 제 1항에 있어서,
    상기 다수의 제1저항성 메모리 셀 및 상기 다수의 제2저항성 메모리 셀 각각은
    저항성 메모리 소자; 및
    선택 소자를 포함하는
    저항성 메모리 장치.
  11. 제 10항에 있어서,
    상기 저항성 메모리 소자는 상변화 메모리 소자이고, 상기 선택 소자는 OTS (Ovonic Threshold Switch) 소자인
    저항성 메모리 장치.
  12. 다수의 제1저항성 메모리 셀을 포함하는 제1영역과 다수의 제2저항성 메모리 셀을 포함하는 제2영역을 포함하는 저항성 메모리 장치; 및
    리커버리 커맨드와 함께 상기 다수의 제1저항성 메모리 셀의 일부를 지정하는 어드레스를 주기적으로 상기 저항성 메모리 장치로 인가하고, 상기 제2영역에 대한 리드 동작시에 리드 위드 리커버리 커맨드와 함께 상기 다수의 제2저항성 메모리 셀 중 일부를 지정하는 어드레스를 상기 저항성 메모리 장치로 인가하는 메모리 콘트롤러
    를 포함하는 메모리 시스템.
  13. 제 12항에 있어서,
    상기 메모리 콘트롤러는
    상기 제1영역에 대한 리드 동작시에 리드 커맨드와 함께 상기 다수의 제1저항성 메모리 셀 중 일부를 지정하는 어드레스를 상기 저항성 메모리 장치로 인가하는
    메모리 시스템.
  14. 제 12항에 있어서,
    상기 리드 위드 리커버리 커맨드의 인가시에 상기 다수의 제2저항성 메모리 셀 중 선택된 제2저항성 메모리 셀에는 리커버리 펄스가 인가되고, 상기 리커버리 펄스의 인가 후에 상기 선택된 제2저항성 메모리 셀에 리드 전압이 인가되어 데이터가 리드되는
    메모리 시스템.
  15. 제 12항에 있어서,
    상기 저항성 메모리 장치는
    다수의 제3저항성 메모리 셀을 포함하고, 슬립 모드시에 상기 다수의 제3저항성 메모리 셀에 리커버리 펄스가 인가되지 않는 제3영역을 더 포함하는
    메모리 시스템.
  16. 제 15항에 있어서,
    상기 제3영역에 대한 리드 동작이 요구되는 경우에, 상기 슬립 모드가 종료되는
    메모리 시스템.
  17. 제 16항에 있어서,
    상기 슬립 모드의 종료 이후에, 상기 메모리 콘트롤러는 상기 다수의 제3저항성 메모리 셀에 상기 리커버리 펄스가 적어도 1회 이상 인가되도록 상기 저항성 메모리 장치로 상기 제3영역에 대한 리커버리 커맨드와 어드레스를 다수회 인가한 이후에, 상기 제3영역에 대한 리드 커맨드와 어드레스를 인가하는
    메모리 시스템.
  18. 제 16항에 있어서,
    상기 슬립 모드의 종료 이후에, 상기 메모리 콘트롤러는 상기 제3영역의 리드 동작시에, 상기 제3영역에 대한 리드 위드 리커버리 커맨드와 어드레스를 인가하는
    메모리 시스템.
  19. 제 12항에 있어서,
    상기 저항성 메모리 장치는
    다수의 제4저항성 메모리 셀을 포함하는 제4영역을 더 포함하고,
    상기 메모리 콘트롤러는 상기 제4영역에 대한 리드 동작시에 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨을 조절하는
    메모리 시스템.
  20. 제 19항에 있어서,
    상기 리드 대상 제4저항성 메모리 셀에 인가될 리드 전압의 레벨은
    상기 제4영역에 데이터가 라이트된 이후 경과된 시간에 따라 조절되는
    메모리 시스템.
KR1020160135657A 2016-10-19 2016-10-19 저항성 메모리 장치 및 이를 포함하는 메모리 시스템 KR20180043431A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160135657A KR20180043431A (ko) 2016-10-19 2016-10-19 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
US15/617,090 US10020052B2 (en) 2016-10-19 2017-06-08 Resistive memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160135657A KR20180043431A (ko) 2016-10-19 2016-10-19 저항성 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20180043431A true KR20180043431A (ko) 2018-04-30

Family

ID=61904051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135657A KR20180043431A (ko) 2016-10-19 2016-10-19 저항성 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US10020052B2 (ko)
KR (1) KR20180043431A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631458B2 (en) 2020-10-14 2023-04-18 Samsung Electronics Co., Ltd. Memory device including an ovonic threshold switch element and a method of operating thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108054A (ko) 2020-02-25 2021-09-02 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
AT524925A1 (de) * 2021-03-25 2022-10-15 B & R Ind Automation Gmbh Verfahren zum Betreiben einer Transportanlage in Form eines Langstatorlinearmotors
US11776634B2 (en) 2021-06-25 2023-10-03 Western Digital Technologies, Inc. Pulsed bias for power-up or read recovery
DE102021121750A1 (de) 2021-08-23 2023-02-23 Rheinisch-Westfälische Technische Hochschule (RWTH) Aachen, Körperschaft des öffentlichen Rechts Verfahren zum Betreiben einer elektrisch programmierbaren Speicherzelle mit einem Chalkogenid für Mehrfach-Pegel Datenspeicher

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914801B2 (en) 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US7965545B2 (en) 2008-03-31 2011-06-21 Intel Corporation Reducing temporal changes in phase change memories
US9558823B1 (en) * 2015-09-04 2017-01-31 Macronix International Co., Ltd. Resistance drift recovery method for MLC PCM
US9812505B2 (en) * 2015-11-16 2017-11-07 Sandisk Technologies Llc Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631458B2 (en) 2020-10-14 2023-04-18 Samsung Electronics Co., Ltd. Memory device including an ovonic threshold switch element and a method of operating thereof

Also Published As

Publication number Publication date
US20180108408A1 (en) 2018-04-19
US10020052B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6240340B2 (ja) クロスポイントメモリにおける読み出しディスターブの軽減
US10163506B2 (en) Apparatuses including memory cells and methods of operation of same
KR102493820B1 (ko) 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법
KR20180043431A (ko) 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
JP2020074252A (ja) メモリおよびその動作を含む装置および方法
US9070473B2 (en) Refresh architecture and algorithm for non-volatile memories
KR101374319B1 (ko) 가변 저항 메모리 장치 및 그것의 동작 방법
KR102300559B1 (ko) 메모리 장치 및 그 동작 방법
JP2008192278A (ja) 選択的リフレッシュ動作を含む抵抗メモリ
KR20140128482A (ko) 저항변화 메모리 소자와 이를 위한 쓰기제어 회로, 이를 포함하는 메모리 장치 및 데이터 처리 시스템과 동작 방법
KR20110027939A (ko) 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR20100134375A (ko) 리프레쉬 동작을 수행하는 메모리 시스템
JP7097792B2 (ja) メモリ装置及びその動作方法
US20120155162A1 (en) Semiconductor storage apparatus or semiconductor memory module
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
KR20180052152A (ko) 메모리 셀들을 리프레시하는 방법 및 메모리 시스템
US20180322940A1 (en) Memory system and operation method of the same
CN113096705B (zh) 电阻式存储器件及其操作方法
KR102407455B1 (ko) 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal