KR20100134375A - 리프레쉬 동작을 수행하는 메모리 시스템 - Google Patents

리프레쉬 동작을 수행하는 메모리 시스템 Download PDF

Info

Publication number
KR20100134375A
KR20100134375A KR1020090052975A KR20090052975A KR20100134375A KR 20100134375 A KR20100134375 A KR 20100134375A KR 1020090052975 A KR1020090052975 A KR 1020090052975A KR 20090052975 A KR20090052975 A KR 20090052975A KR 20100134375 A KR20100134375 A KR 20100134375A
Authority
KR
South Korea
Prior art keywords
memory
refresh
cell array
memory cell
time
Prior art date
Application number
KR1020090052975A
Other languages
English (en)
Inventor
서희권
손한구
김세진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090052975A priority Critical patent/KR20100134375A/ko
Priority to US12/662,949 priority patent/US8767450B2/en
Priority to US12/662,948 priority patent/US20100318733A1/en
Publication of KR20100134375A publication Critical patent/KR20100134375A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 메모리 시스템은 메모리 섹터들을 포함하는 메모리 셀 어레이와 쓰기 신호에 응답하여, 상기 메모리 셀 어레이에 데이터를 입력하는 제어기를 포함한다. 본 발명에 따른 제어기는 상기 쓰기 신호가 있을 때마다, 상기 메모리 섹터들 중 하나의 메모리 섹터를 리프레쉬한다.

Description

리프레쉬 동작을 수행하는 메모리 시스템{MEMORY SYSTEM CONDUCTING REFRESH OPERATION}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 리프레쉬 동작을 수행하는 메모리 시스템에 관한 것이다.
최근 들어, 반도체 메모리 장치(semiconductor memory device)를 사용하는 메모리 시스템이 증가하고 있다. 반도체 메모리 장치(semiconductor memory device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM, DRAM, SDRAM 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터가 소멸하지 않는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM, PROM, EPROM, EEPROM, 플래시 메모리 장치, PRAM, MRAM, RRAM, FRAM 등이 있다.
본 발명의 목적은 신뢰성을 향상시킬 수 있는 메모리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 섹터들을 포함하는 메모리 셀 어레이와 쓰기 신호에 응답하여, 상기 메모리 셀 어레이에 데이터를 입력하는 제어기를 포함하되, 상기 제어기는 상기 쓰기 신호가 있을 때마다, 상기 메모리 섹터들 중 하나의 메모리 섹터를 리프레쉬한다.
실시 예로서, 상기 메모리 시스템은 리프레쉬된 메모리 섹터의 위치 정보를 저장하는 리프레쉬 레지스터를 더 포함한다.
실시 예로서, 상기 제어기는 상기 리프레쉬 레지스터를 체크하고, 상기 리프레쉬된 메모리 섹터의 위치 정보에 따라 상기 리프레쉬된 메모리 섹터의 다음 메모리 섹터를 리프레쉬한다.
실시 예로서, 상기 메모리 섹터들은 재프로그램 방식에 의하여 리프레쉬된다.
실시 예로서, 상기 제어기는 상기 메모리 섹터들을 정해진 순서에 의하여 리프레쉬한다.
실시 예로서, 상기 메모리 시스템은 파워-없 시 현재시간을 저장하도록 구성된 시간 제어 유닛을 더 포함한다.
실시 예로서, 상기 시간 제어 유닛은 상기 메모리 셀 어레이의 모든 메모리 섹터들에 대하여 리프레쉬 동작이 완료된 리프레쉬 사이클 완료 시간을 저장한다.
실시 예로서, 상기 현재시간과 상기 리프레쉬 완료 시간의 차이가 기준 시간 이상인 경우에 상기 메모리 셀 어레이의 모든 메모리 섹터들의 리프레쉬가 행해진다.
실시 예로서, 상기 기준 시간은 상기 메모리 셀 어레이의 보증 시간보다 짧다.
실시 예로서, 상기 기준 시간은 상기 메모리 섹터들의 개수가 많은 수록 짧아진다.
본 발명에 따른 메모리 시스템은 호스트로부터 쓰기 명령이 있을 때마다 리프레쉬 동작을 수행한다. 따라서, 메모리 셀 어레이에 저장된 데이터의 신뢰성을 향상시킬 수 있다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 메모리 시스템(100)은 호스트(110), 메모리 컨트롤러(120), 그리고 불휘발성 메모리 장치(130)를 포함한다.
호스트(110)는 메모리 컨트롤러(120)에 연결된다. 호스트(110)는 메모리 컨트롤러(120)를 통하여 불휘발성 메모리 장치(130)에 저장된 데이터를 전달받을 것이다. 또한, 호스트(110)는 메모리 컨트롤러(120)를 통하여 불휘발성 메모리 장치(130)에 데이터를 전달할 것이다. 이 경우, 호스트(110)는 데이터 기입 명령(Write_SGN)을 발생할 것이다. 이는 이하의 도 3에서 좀더 상세하게 설명될 것이다.
메모리 컨트롤러(120)는 호스트(110) 및 불휘발성 메모리 장치(130)에 연결된다. 본 발명의 실시 예에 따른 메모리 컨트롤러(120)는 버퍼 메모리(121), 리프레쉬 메모리(123) 및 리프레쉬 레지스터(125)를 포함한다.
버퍼 메모리(121)는 불휘발성 메모리(130)에 기입될 데이터를 임시로 저장할 것이다. 즉, 버퍼 메모리(121)는 호스트(110)로부터 데이터를 전달받을 것이다. 버퍼 메모리(121)에 전달된 데이터는 데이터 버퍼(133)를 통하여 메모리 셀 어레이(131)에 기입될 것이다.
또한, 버퍼 메모리(121)는 불휘발성 메모리(130)로부터 읽은 데이터를 임시로 저장할 것이다. 즉, 데이터 버퍼(133)는 메모리 셀 어레이(131)로부터 읽은 데이터를 버퍼 메모리(121)에 전달할 것이다. 버퍼 메모리(121)는 데이터 버퍼(133)로부터 전달받은 데이터를 호스트(110)에 전달할 것이다.
리프레쉬 메모리(123)는 메모리 셀 어레이(131)로부터 읽은 데이터를 임시로 저장할 것이다. 본 발명에 따른 실시 예에 있어서, 리프레쉬 메모리(123)는 메모리 셀 어레이(131)의 섹터(Sector)에 저장된 데이터를 임시로 저장할 것이다.
리프레쉬 레지스터(125)는 메모리 셀 어레이(231)의 리프레쉬 정보를 저장할 것이다. 본 발명에 따른 실시 예에 있어서, 리프레쉬 레지스터(125)는 리프레쉬 동작이 수행된 섹터(Sector)들에 대한 위치 정보를 저장할 것이다. 리프레쉬 메모리(123) 및 리프레쉬 레지스터(125)는 리프레쉬 동작을 수행하기 위하여 구비된다. 이는 이하의 도 3에서 좀더 상세하게 설명될 것이다.
한편, 메모리 컨트롤러(120)는 호스트(110)로부터 전달된 데이터를 불휘발성 메모리 장치(130)에 전달하기 위한 쓰기 제어 신호(Write_CTRL)를 발생할 것이다. 또한, 메모리 컨트롤러(120)는 타겟 섹터(Target Sector)에 저장된 데이터를 리프레쉬하기 위한 리프레쉬 제어 신호(Refresh_CTRL)를 발생할 것이다. 여기서, 타겟 섹터(Target Sector)는 리프레쉬 동작이 수행될 섹터(Sector)를 의미한다. 이는 이하의 도 3에서 좀더 상세하게 설명될 것이다.
불휘발성 메모리 장치(130)는 메모리 셀 어레이(131), 비트 라인 선택 회로(132), 데이터 버퍼(133), 어드레스 디코더(134) 및 제어 로직(135)을 포함한다.
메모리 셀 어레이(131)는 데이터를 저장하기 위한 복수의 메모리 셀들을 포함할 것이다. 본 발명의 실시 예에 따른 메모리 셀 어레이(131)는 미리 정해진 개수의 섹터들(Sector)을 포함할 것이다. 이 경우, 섹터(Sector)들의 개수는 메모리 셀의 디스터브 특성 등에 따라 미리 정해질 것이다. 이는 이하의 도 2에서 좀더 상세하게 설명될 것이다.
비트 라인 선택 회로(132)는 비트 라인들(BL)을 통해 메모리 셀 어레이(131) 에 연결된다. 비트 라인 선택 회로(132)는 어드레스 디코더(134)의 제어에 응답하여 비트 라인을 선택할 것이다. 본 발명의 실시 예에 따른 비트 라인 선택 회로(132)는 메모리 셀 어레이(131)의 섹터(Sector)에 대응하는 비트 라인을 선택할 것이다. 이는 이하의 도 2에서 좀더 상세하게 설명될 것이다.
데이터 버퍼(133)는 데이터 라인들(DL)을 통해 비트 라인 선택 회로(132)에 연결된다. 데이터 버퍼(133)는 메모리 컨트롤러(120)로부터 전달된 데이터를 메모리 셀 어레이(131)에 저장할 것이다. 데이터 버퍼(133)는 메모리 셀 어레이(131)로부터 읽은 데이터를 메모리 컨트롤러(120)에 전달할 것이다.
어드레스 디코더(134)는 워드 라인을 통하여 메모리 셀 어레이(231)에 연결된다. 어드레스 디코더(134)는 행 디코더(Row Decoder, 미도시) 및 열 디코더(Column, 미도시)를 포함할 것이다. 행 디코더는 메모리 컨트롤러(120)로부터 행 어드레스(RA, Row Address)를 전달받을 것이다. 행 디코더는 행 어드레스(RA)를 디코딩하고, 디코딩된 행 어드레스에 응답하여 메모리 셀 어레이(131)의 워드 라인(WL)을 선택할 것이다. 열 디코더는 메모리 컨트롤러(120)로부터 열 어드레스(CA, Column Address)를 전달받을 것이다. 열 디코더는 열 어드레스(CA)를 디코딩하고, 디코딩된 열 어드레스에 응답하여, 비트 라인 선택 회로(132)를 제어할 것이다.
본 발명에 따른 어드레스 디코더(134)는 메모리 컨트롤러(120)로부터 어드레스(Address)를 전달받아 타겟 섹터(Target Sector)를 선택할 것이다. 이는 이하의 도 3에서 좀더 상세하게 설명될 것이다.
제어 로직(135)은 외부로부터 제어 신호(CTRL)를 제공받는다. 제어 로직(134)은 제어 신호(CTRL)에 응답하여, 불휘발성 메모리 장치(100)의 제반 동작을 제어할 것이다.
도 2는 도 1의 메모리 셀 어레이를 보여주는 블록도이다.
도 2를 참조하면, 메모리 셀 어레이(131)는 복수의 섹터(Sector)들을 포함한다. 각 섹터(Sector)들은 데이터를 저장하기 위한 복수의 메모리 셀들(미도시)을 포함할 것이다.
간략한 설명을 위하여, 메모리 셀 어레이(131)는 복수의 어드레스 그룹들(AG)을 포함한다고 가정된다. 이 경우, 비트 라인 선택 회로(132)에 의하여 선택된 비트 라인에 대응하는 메모리 셀들의 집합은 어드레스 그룹(AG)이라고 칭해질 수 있다. 메모리 셀 어레이(131)는 복수의 뱅크들(BANK)을 포함한다고 가정된다. 이 경우, 어드레스 디코더(134)에 의하여 선택된 워드 라인에 대응하는 메모리 셀들의 집합은 뱅크(BANK)라고 칭해질 수 있다. 각 어드레스 그룹(AG) 및 각 뱅크(BANK)에 대응하는 메모리 셀들의 집합은 섹터(Sector)라고 칭해진다. 예시적으로, 제 1 어드레스 그룹(AG1) 및 제 1 뱅크(BANK)에 대응하는 메모리 셀들의 집합은 섹터(S11)라고 칭해진다. 메모리 셀 어레이는 'm×n'개의 섹터들을 포함한다고 가정된다.
본 발명에 따른 메모리 셀 어레이(131)는 복수의 섹터(Sector)들을 포함한다. 이 경우, 섹터(Sector)의 개수는 메모리 셀의 디스터브 특성 등에 따라 미리 정해진다. 이는 메모리 셀 어레이(131)의 메모리 셀에 저장된 데이터가 변경되기 전에, 적어도 한번 이상의 리프레쉬 동작이 수행됨을 보장하기 위함이다. 이는 데이터-보유 특성의 향상을 의미하고, 그 결과 불휘발성 메모리 장치(100)의 신뢰성이 향상될 것이다.
구체적으로, 메모리 셀 어레이(131)는 복수의 상 변화 메모리 셀(PRAM)들을 포함한다고 가정된다. 상 변화 메모리 셀들은 인가되는 온도에 따라 가변되는 저항을 가질 것이다. 예시적으로, 상 변화 메모리 셀들은 인가되는 온도에 따라 저항이 가변되는 칼코겐 화합물(Chalcogenide)을 포함할 것이다.
칼코겐 화합물의 용융 온도보다 높은 온도가 짧은 시간 동안 칼코겐 화합물에 인가되면, 칼코겐 화합물은 비정질 상태(Amorphous)로 전이된다. 칼코겐 화합물의 용융 온도보다 낮은 온도가 긴 시간 동안 칼코겐 화합물에 인가되면, 칼코겐 화합물은 결정 상태(Crystalline)로 전이된다. 결정 상태인 칼코겐 화합물의 저항은 비정질 상태인 칼코겐 화합물의 저항보다 낮다. 즉, 상 변화 메모리 장치는 칼코겐 화합물을 결정 상태 또는 비정질 상태로 전이함으로써, 데이터를 저장한다. 또한, 비정질 상태가 많을수록, 칼코겐 화합물의 저항은 높다.
칼코겐 화합물은 메모리 셀에 전류가 흐를 때 발생하는 열에 의하여 결정 상태 또는 비정질 상태로 전이된다. 즉, 데이터 기입 동작이 수행되는 경우, 비트 라인을 통하여 상 변화 메모리 셀에 기입 전류가 공급된다. 기입 전류에 의하여 발생되는 주울(joule)열은 기입 전류의 제곱에 비례하기 때문에, 칼코겐 화합물의 상태를 전이할 수 있을 정도의 충분한 열이 상 변화 메모리 셀에 제공된다.
그런데, 이 경우에 데이터가 기입될 메모리 셀(이하, 타겟 메모리 셀)에 인접한 메모리 셀들이 주울 열에 의하여 영향을 받을 수 있다. 구체적으로, 타겟 메모리 셀과 인접 메모리 셀들은 상부 전극 또는 하부 전극을 통하여 공통 비트 라인에 연결될 수 있다. 타겟 메모리 셀에 기입 전류가 제공되는 경우, 타겟 메모리 셀에 주울 열이 발생할 것이다. 이 경우, 주울 열은 비트 라인을 통하여 타겟 메모리 셀과 인접한 메모리 셀들에 전달될 수 있다. 이는 인접한 메모리 셀들의 저항이 변화될 수 있음을 의미한다. 또한, 이는 상 변화 메모리 셀에 저장된 데이터의 신뢰성이 하락됨을 의미한다.
본 발명에 따른 메모리 시스템은 메모리 시스템은 메모리 셀 어레이의 모든 섹터들에 대하여, 미리 정해진 순서에 의한 리프레쉬 동작을 수행함으로써 타겟 메모리에 인접한 메모리 셀의 신뢰성을 향상시킬 수 있다. 구체적으로, 본 발명에 따른 메모리 시스템은 호스트(110)로부터 데이터 기입 명령(Write_SGN)이 있을 때마다, 각 섹터(Sector)에 대한 리프레쉬 동작을 수행할 것이다.
간략한 설명을 위하여, 예시적으로, 데이터 기입 동작이 동일한 메모리 셀에 연속하여 1000번 수행되는 경우, 인접한 상 변화 메모리 셀의 칼코겐 화합물이 결정 상태에서 비정질 상태로 전이된다고 가정된다. 이는 최악의 경우(worst case)로서 1000번의 데이터 기입 동작이 동일한 메모리 셀에 수행되는 경우, 인접한 메모리 셀에 저장된 데이터가 변경될 수 있음을 의미한다.
이 경우, 메모리 셀 어레이(131)는 1000개의 섹터(Sector)들을 포함할 수 있다. 즉, 메모리 셀 어레이(131)는 미리 정해진 1000 개의 섹터(Sector)들을 포함할 것이다. 호스트(110)로부터 데이터 기입 명령이 있는 경우, 하나의 데이터 기입 명령에 응답하여 하나의 섹터(Sector)가 리프레쉬될 것이다.
또한, 리프레쉬 동작은 미리 정해진 순서에 의하여 진행될 것이다. 예시적으로, 리프레쉬 동작은 순차적으로 수행될 수 있으나, 이에 한정되는 것은 아니다. 예시적으로, 리프레쉬 동작이 순차적으로 수행된다고 가정된다. 이 경우, 먼저 섹터(S11)에 대한 리프레쉬 동작이 수행될 것이다. 이후, 다음 데이터 기입 요청이 있는 경우, 섹터(S21)에 대한 리프레쉬 동작이 수행될 것이다.
이 방법에 의하면, 총 1000번의 쓰기 명령이 있는 경우, 1000개의 섹터(Sector)들에 대한 리프레쉬 동작이 순차적으로 수행될 것이다. 따라서, 1000번의 데이터 기입 요청이 있는 경우, 메모리 셀 어레이(131)의 모든 상 변화 메모리 셀들에 대한 리프레쉬 동작이 수행될 것이다.
상술한 방법에 의하면, 메모리 셀의 데이터-보유 특성이 향상될 수 있다. 모든 메모리 셀에 대하여, 적어도 한번 이상의 리프레쉬 동작이 수행되기 때문이다. 다만, 상술한 설명은 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 메모리 셀 어레이(131)의 메모리 셀들은 플래시 메모리(Flash Memory)인 경우를 포함할 수 있다. 메모리 셀들은 강유전체 메모리(FRAM)인 경우를 포함할 수 있다. 메모리 셀들은 자기 랜덤 액세스 메모리(MRAM)인 경우를 포함할 수 있다. 메모리 셀들은 저항 메모리(RRAM)인 경우를 포함할 수 있다.
또한, 메모리 셀 어레이(131)의 섹터들의 개수는 다른 기준에 의하여 설정될 수 있다. 예를 들어, 섹터들의 개수는 외부의 조건에 의하여 미리 설정될 수 있다. 예를 들어, 섹터들의 개수는 타겟 메모리 셀의 내구성 등에 의하여 설정될 수 있을 것이다.
한편, 리프레쉬 동작은 재프로그램 방식에 의하여 수행될 것이다. 재프로그램 방식에 따르면, 타겟 섹터(Target Sector)로부터 읽혀진 데이터는 타겟 섹터(Target Sector)의 메모리 셀들에 저장될 것이다.
도 3은 도 1의 메모리 시스템의 리프레쉬 동작을 보여주는 순서도이다.
도 3에서는, 도 1 및 도 2를 참조하여, 본 발명의 실시 예에 따른 리프레쉬동작이 상세하게 설명될 것이다. 간략한 설명을 위하여, 일반적인 쓰기 동작(Normal Write Operation)이 수행된 후, 리프레쉬 동작이 수행된다고 가정될 것이다. 또한, 리프레쉬 동작은 순차적으로 수행된다고 가정될 것이다.
S110 단계에서, 호스트(110)로부터 데이터 기입 명령(Write_SGN)이 전달될 것이다. 데이터 기입 명령(Write_SGN)에 응답하여, 메모리 컨트롤러(120)는 쓰기 제어 신호(Write_CTRL)를 발생할 것이다. 이는 일반적인 쓰기 동작을 수행하기 위함이며, S120 단계에서 상세히 설명될 것이다.
메모리 컨트롤러(120)는 데이터 기입 명령(Write_SGN)에 응답하여, 리프레쉬 제어 신호(Refresh_CTRL)를 발생할 것이다. 이는 리프레쉬 동작을 수행하기 위함이며, S130 단계에서 상세히 설명될 것이다.
S120 단계에서, 일반적인 쓰기 동작(Normal Write Operation)이 수행될 것이다. 메모리 컨트롤러(120)는 호스트(110)로부터 데이터를 전달받을 것이다. 호스트(110)로부터 전달된 데이터는 버퍼 메모리(121)에 임시로 저장될 것이다. 메모리 컨트롤러(120)는 버퍼 메모리(121)에 저장된 데이터를 메모리 셀 어레이(131)에 기입하기 위한 쓰기 제어 신호(Write_CTRL)를 불휘발성 메모리 장치(130)에 전달할 것이다.
제어 로직(135)은 쓰기 제어 신호 (Write_CTRL)에 응답하여, 버퍼 메모리(221)에 저장된 데이터가 메모리 셀 어레이(231)에 저장되도록 불휘발성 메 모리 장치(130)를 제어할 것이다. 예를 들어, 제어 로직(135)은 버퍼 메모리(121)에 저장된 데이터가 메모리 셀 어레이(131)에 저장되도록 불휘발성 메모리 장치(130)를 제어할 것이다.
S130 단계에서, 리프레쉬 동작(Refresh Operation)이 수행될 것이다. 간략한 설명을 위하여, 리프레쉬 동작이 순차적으로 진행되며, 섹터(S11)에 대한 리프레쉬 동작이 완료되었다고 가정된다. 다시 말하면, 타겟 섹터(Target Sector)는 섹터(S21)이며, 타겟 섹터(S21)에 대한 리프레쉬 동작이 수행될 것이다.
S131 단계에서, 리프레쉬 레지스터(125)에 저장된 리프레쉬 동작이 완료된 섹터(Sector)의 위치 정보가 체크될 것이다. 예를 들어, 메모리 컨트롤러(120)는 리프레쉬 레지스터(125)에 저장된 섹터(S11)의 어드레스를 체크할 것이다. 메모리 컨트롤러(120)는 섹터(S11)의 다음 섹터인 타겟 섹터(S21)에 대하여 리프레쉬 동작이 수행되도록, 리프레쉬 제어 신호(Refresh_CTRL)를 발생할 것이다. 이 경우, 리프레 쉬 제어 신호는 타겟 섹터(S21)에 대한 어드레스 신호(Address, 미도시)를 포함할 것이다.
S133 단계에서, 타겟 섹터에 저장된 데이터가 리프레쉬 메모리(123)에 임시로 저장될 것이다. 예를 들어, 제어 로직(135)은 메모리 컨트롤러(120)로부터 리프레쉬 제어 신호(Refresh_CTRL)를 전달받을 것이다. 이 경우, 제어 로직(135)은 리프레쉬 동작을 위한 읽기 동작을 수행하도록 불휘발성 메모리 장치(130)를 제어할 것이다.
즉, 제어 로직(135)은 타겟 섹터(S21)에 저장된 데이터를 읽기 위하여 어드레스 디코더(134)를 제어할 것이다. 어드레스 디코더(134)는 제어 로직(135) 및 어드레스 신호(Address, 미도시)에 응답하여 타겟 섹터(S21)를 선택할 것이다. 타겟 섹터(S21)에 저장된 데이터는 데이터 버퍼(133)를 통하여 리프레쉬 메모리(123)에 저장될 것이다.
S135 단계에서, 리프레쉬 메모리(123)에 저장된 데이터가 타겟 섹터에 다시 저장될 것이다. 예를 들어, 메모리 컨트롤러(120)는 리프레쉬 메모리(123)에 저장된 데이터가 타겟 섹터(S21)에 다시 저장되도록, 리프레쉬 제어 신호(Refresh_CTRL)를 발생할 것이다. 이 경우, 리프레쉬 제어 신호는 타겟 섹터(S21)에 데이터를 기입하기 위한 서브 쓰기 제어 신호(Sub_Write_CTRL)를 포함할 것이다.
제어 로직(135)은 리프레쉬 제어 신호(Refresh_CTRL)에 응답하여 리프레쉬 메모리(123)에 저장된 데이터가 타겟 섹터(S21)에 저장되도록 불휘발성 메모리 장치(130)를 제어할 것이다.
S137 단계에서, 리프레쉬 레지스터(370)에 저장된 리프레쉬 동작이 완료된 섹터에 대한 위치 정보가 갱신될 것이다. 예를 들어, 타겟 섹터(S21)에 대한 리프레쉬 동작이 완료된 경우, 타겟 섹터(S21)에 대한 어드레스 정보가 리프레쉬 레지스터(370)에 저장될 것이다.
이 후, 다시 호스트(110)로부터 데이터 기입 명령이 있다고 가정된다. 이 경우, 상술한 단계에 의하여 리프레쉬 동작이 다시 수행될 것이다. 다만, 이 경우에 타겟 섹터는 섹터(S21)의 다음 섹터인 섹터(S31)이 될 것이다.
상술한 방법에 의하여, 메모리 셀 어레이(131)에 포함된 섹터들에 대한 리프레쉬 동작이 수행될 수 있다. 도 1 내지 도 3을 참조하면, 호스트(110)로부터 m×n 번의 데이터 기입 명령이 있는 경우, 메모리 셀 어레이(131)의 모든 섹터들은 미리 정해진 순서에 의하여 한 번씩 리프레쉬될 것이다. 따라서, 메모리 셀 어레이(131)의 데이터-보유 특성이 향상될 수 있다.
한편, 메모리 셀 어레이의 모든 섹터들에 대한 리프레쉬 동작이 수행되면, 다시 처음의 섹터에 대한 리프레쉬 동작이 순차적으로 수행될 것이다. 예를 들어, 섹터(Smn)에 대한 리프레쉬 동작이 수행된 후에 호스트로부터 데이터 기입 명령이 있는 경우, 섹터(S11)에 대한 리프레쉬 동작이 수행될 것이다.
한편, 상술한 리프레쉬 동작 순서는 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 일반적인 쓰기 동작(Normal Write Operation)이 수행된 후에, 리프레쉬 동작(Refresh Operation)이 수행될 수 있을 것이다. 또한, 타겟 섹터에 저장된 데이터가 리프레쉬 레지스터에 저장된 후, 리프레쉬 레지스터에 저장된 타겟 섹터의 위치 정보가 갱신될 수 있을 것이다.
도 4는 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 4를 참조하면, 메모리 시스템(200)은 호스트(210), 메모리 컨트롤러(220) 및 불휘발성 메모리 장치(230)를 포함한다. 메모리 컨트롤러(220)는 타임 컨트롤 유닛(225)을 포함하며, 타임 컨트롤 유닛(225)은 타임 레지스터(223)를 포함한다.
타임 컨트롤 유닛(221)은 기준 시간 이상이 되었을 때 리프레쉬 동작이 수행되도록 메모리 시스템(200)을 제어한다. 타임 레지스터(223)는 메모리 셀 어레이(231)의 모든 섹터(Sector)들에 대한 리프레쉬 동작이 완료되었을 때의 시간 정보를 제어한다.
도 4의 메모리 시스템(200)의 동작은 도 1의 메모리 시스템(100)의 동작과 유사할 것이다. 이하에서는 도 4 및 도 1의 메모리 시스템의 차이점인, 타임 컨트롤 유닛(221)을 중심으로 설명될 것이다. 간략한 설명을 위하여, 리프레쉬 동작은 순차적으로 수행된다고 가정된다.
도 2를 참조하면, 모든 섹터(Sector)들에 대한 리프레쉬 동작이 순차적으로 수행될 것이다. 섹터(Smn)에 대한 리프레쉬 동작이 완료되는 경우, 메모리 셀 어레이의 모든 섹터들에 대한 한 사이클(cycle)의 리프레쉬 동작이 수행될 것이다.
한 사이클(cycle)의 리프레쉬 동작이 완료되는 시간은 리프레쉬 사이클 완료 시간이라 칭해진다. 타임 레지스터(223)는 리프레쉬 사이클 완료 시간 정보를 저장할 것이다. 예를 들어, 타임 레지스터(223)는 섹터(Smn)에 대한 리프레쉬 동작이 완료되었을 때의 시간 정보를 저장할 것이다.
타임 컨트롤 유닛(221)은 메모리 시스템(200)이 파워-온 되었을 때의 현재 시간 정보를 저장하도록 구성될 수 있다. 현재시간 정보는 외부(예를 들어, 호스트, 외부 타이머 등)로부터 제공될 것이다. 또한, 타임 컨트롤 유닛(221)은 기준 시간 정보를 저장하도록 구성될 수 있다. 여기서, 기준 시간(Reference Time)은 1개월(1 month), 2개월(2 month) 등의 시간의 양(hour)을 나타낸다. 예를 들어, 타임 컨트롤 유닛(221)은 현재시간 정보 및 기준 시간 정보를 저장할 수 있는 레지스터들을 더 포함할 수 있다.
타임 컨트롤 유닛(221)은 리프레쉬 사이클 완료 시간 정보와 현재시간 정보를 비교하여, 시간 차이를 계산할 것이다. 타임 컨트롤 유닛(221)은 계산된 시간 차이와 기준 시간 정보를 비교하여, 리프레쉬 동작의 수행 여부를 결정할 것이다. 예를 들어, 기준 시간 정보가 2개월이라고 가정된다. 이 경우, 리프레쉬 사이클 완료 시간 정보와 현재시간 정보의 차이가 2개월 이하인 경우, 리프레쉬 동작은 수행되지 않을 것이다. 타임 컨트롤 유닛(221)은 리프레쉬 사이클 완료 시간 정보와 현 재시간 정보를 비교하여, 기준 시간 이상인 경우에 리프레쉬 동작이 수행되도록 메모리 시스템(200)을 제어할 것이다.
리프레쉬 사이클 완료 시간 정보와 현재시간 정보의 차이가 기준 시간 이상인 경우, 리프레쉬 동작이 수행될 것이다. 즉, 리프레쉬 사이클 완료 시간 정보와 현재시간 정보의 차이가 기준 시간 이상인 경우, 호스트로부터 데이터 기입 요청이 있을 때마다, 메모리 셀 어레이(231)의 섹터에 대한 리프레쉬 동작이 각각 수행될 것이다. 이는 도 1에서 설명한 리프레쉬 동작들과 유사하므로, 상세한 설명은 생략될 것이다. 리프레쉬 동작은 한 사이클의 리프레쉬 동작이 완료될 때까지 계속될 것이다.
한 사이클의 리프레쉬 동작이 완료되면, 타임 레지스터(223)는 새로운 리프레쉬 사이클 완료 시간 정보를 저장할 것이다. 이 경우, 타임 컨트롤 유닛(220)은 새로운 리프레쉬 사이클 완료 시간 기준 정보와 시간 정보를 비교하여, 리프레쉬 동작의 수행 여부를 결정할 것이다.
상술한 방법에 의하면, 리프레쉬 동작은 일정한 시간 간격마다 수행될 수 있다. 즉, 일정한 시간 간격마다 한 사이클에 대한 리프레쉬 동작이 수행된다. 이는 메모리 시스템의 성능이 향상됨을 의미한다.
한편, 기준 시간은 다양하게 정의될 수 있을 것이다. 예를 들어, 기준 시간은 메모리 셀 어레이의 메모리 셀들의 보증 시간보다 짧게 설정될 것이다. 여기서, 보증 시간은 디스터브에 의하여 메모리 셀에 저장된 데이터-보유 특성이 변하지 않는 시간을 의미할 수 있다. 다른 예로, 기준 시간은 메모리 셀 어레이의 메모리 셀 들의 보증 시간과 메모리 섹터들의 개수가 함께 고려되어 설정될 것이다. 예를 들어, 메모리 섹터들의 개수가 많을수록, 기준 시간은 점점 짧게 설정될 수 있다.
한편, 본 발명의 실시 예에 따른 타임 컨트롤 유닛(220)은 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 제어 로직(235)은 현재시간 정보를 저장하도록 구성될 수 있을 것이다. 불휘발성 메모리 장치(230)는 리프레쉬 사이클 완료 시간 정보를 저장하도록 구성될 수 있을 것이다.
도 5는 도 4의 메모리 시스템의 리프레쉬 동작을 보여주는 순서도이다.
S210 단계에서, 호스트(110)로부터 데이터 기입 명령(Write_SGN)이 전달될 것이다. S210 단계에서의 메모리 시스템(200)의 동작은 도 3의 S110 단계와 동일하므로 자세한 설명은 생략될 것이다.
S230 단계에서, 일반적인 쓰기 동작(Normal Write Operation)이 수행될 것이다. S230 단계에서의 메모리 시스템(200)의 동작은 도 3의 S120 단계와 동일하므로 자세한 설명은 생략될 것이다.
S250 단계에서, 리프레쉬 사이클 완료 시간과 현재시간과의 차이가 기준 시간(Reference Time)보다 큰 지의 여부가 판단될 것이다. 자세히 설명하면, 한 사이클(cycle)의 리프레쉬 동작이 완료되는 경우, 리프레쉬 사이클 완료 시간 정보가 타임 레지스터(223)에 저장될 것이다. 메모리 시스템(200)이 파워-온 되었을 때의 현재시간 정보는 타임 컨트롤 유닛(221)에 저장될 것이다.
타임 컨트롤 유닛(221)은 리프레쉬 사이클 완료 시간과 현재 시간의 차이를 계산할 것이다. 계산된 시간이 기준 시간보다 큰 경우, 리프레쉬 동작이 수행될 것 이다(S270). 리프레쉬 동작이 수행되는 단계(S270)는 도 3의 S130 단계와 동일하므로, 자세한 설명은 생략될 것이다. 한편, 계산된 시간이 기준 시간보다 작은 경우, 리프레쉬 동작은 수행되지 않을 것이다.
상술한 방법에 의하면, 리프레쉬 동작은 일정한 시간 간격마다 수행될 수 있다. 즉, 일정한 시간 간격마다 한 사이클에 대한 리프레쉬 동작이 수행된다. 이는 메모리 시스템의 성능이 향상됨을 의미한다.
도 6은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 6을 참조하면, 메모리 시스템(300)은 호스트(310), 메모리 컨트롤러(320), 제 1 및 제 2 불휘발성 메모리 장치(330, 340)를 포함한다. 메모리 컨트롤러(320)는 제 1 및 제 2 버퍼 메모리를 포함한다. 메모리 컨트롤러(320)는 제 1 및 제 2 리프레쉬 메모리를 포함한다.
제 1 및 제 2 버퍼 메모리는 각각 제 1 및 제 2 불휘발성 메모리 장치(330, 340)에 데이터를 저장하기 위하여 사용되는 메모리이다. 제 1 및 제 2 리프레쉬 메모리는 각각 제 1 및 제 2 불휘발성 메모리 장치(330, 340)에 대한 리프레쉬 동작을 수행하기 위하여 사용되는 메모리이다.
제 1 및 제 2 불휘발성 메모리 장치(330, 340)는 메모리 셀 어레이 및 데이터 버퍼를 포함한다. 다만, 이는 예시적인 것으로, 제 1 및 제 2 불휘발성 메모리 장치의 구조는 도 1 및 도 4에서 상세히 설명된 것과 유사할 것이다.
제 1 및 제 2 불휘발성 메모리 장치(330, 340)는 각각 제 1 및 제 2 칩선택 신호(CS1, CS2)에 의하여 선택된다. 예를 들어, 제 1 불휘발성 메모리 장치(330)는 제 1 칩선택 신호(CS1)에 의하여 선택될 것이다. 제 1 불휘발성 메모리 장치(340)는 제 2 칩선택 신호(CS2)에 의하여 선택될 것이다.
이하에서는 도 6을 참조하여, 메모리 시스템(300)에서 리프레쉬 동작이 수행되는 과정이 설명될 것이다. 간략한 설명을 위하여, 제 1 불휘발성 메모리 장치(330)에 대한 리프레쉬 동작이 먼저 수행되고, 이 후에 제 2 불휘발성 메모리 장치(340)에 대한 리프레쉬 동작이 수행된다고 가정된다.
호스트(310)로부터 데이터 기입 명령(Write_SGN)이 있는 경우, 호스트(310)로부터 전달된 데이터는 제 1 버퍼 메모리에 저장될 것이다. 이 후, 제 1 칩선택 신호(CS1)에 의하여 제 1 불휘발성 메모리 장치(330)가 활성화될 것이다. 이 경우, 제 1 버퍼 메모리에 저장된 데이터는 제 1 불휘발성 메모리 장치(330)의 메모리 셀 어레이에 저장될 것이다. 제 1 불휘발성 메모리 장치(330)의 섹터(Sector)에 저장된 데이터는 제 1 리프레쉬 메모리를 이용하여 리프레쉬될 것이다. 이는 도 1 및 도 4에서 설명한 방식과 유사하므로 자세한 설명은 생략된다.
이 후, 호스트(310)로부터 다시 데이터 기입 요청이 있는 경우, 호스트(310)로부터 전달된 데이터는 제 2 버퍼 메모리에 저장될 것이다. 이 후, 제 2 칩선택 신호(CS2)에 의하여 제 2 불휘발성 메모리 장치(330)가 활성화될 것이다. 제 2 불휘발성 메모리 장치(340)의 리프레쉬 동작은 제 1 불휘발성 메모리 장치와 동일할 것이다. 다만, 제 2 불휘발성 메모리 장치(340)를 제 2 리프레쉬 메모리를 사용하여 리프레쉬 동작을 수행할 것이다.
상술한 방법에 의하면, 하나의 메모리 컨트롤러(320)에 의하여 두 개의 불휘발성 메모리 장치들이 제어될 수 있다. 다만, 이는 예시적인 것으로, 하나의 메모리 컨트롤러에 의하여 복수의 불휘발성 메모리 장치들이 제어될 수 있음이 이해될 것이다.
한편, 도 6의 메모리 컨트롤러(320)의 구조는 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 도 6의 메모리 컨트롤러(320)는 타임 컨트롤 유닛(Time Control Unit)을 포함할 수 있을 것이다. 다시 말하면, 도 6의 메모리 컨트롤러(320)의 구조는 도 4의 메모리 컨트롤러(220)의 구조와 유사할 수 있음이 이해될 것이다.
도 7은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 7을 참조하면, 메모리 시스템(400)은 호스트(410), 메모리 컨트롤러(420) 및 불휘발성 메모리 장치(430)를 포함한다. 불휘발성 메모리 장치(430)는 메모리 셀 어레이(431), 비트 라인 선택 회로(432), 리프레쉬 메모리(433), 데이터 버퍼(434), 어드레스 디코더(435), 리프레쉬 레지스터(436) 및 제어 로직(437)을 포함한다.
도 7의 메모리 시스템(400)의 동작은 도 1의 메모리 시스템(100)의 동작과 유사할 것이다. 이하에서는 도 7의 메모리 시스템(400)과 도 1의 메모리 시스템(100)의 동작의 차이점이 주로 설명될 것이다. 간략한 설명을 위하여, 리프레쉬 동작은 순차적으로 진행된다고 가정될 것이다. 도 2를 참조하면, 리프레쉬 동 작은 섹터(S11)부터 섹터(Smn)까지 순차적으로 진행된다고 가정될 것이다.
호스트(410)로부터 데이터 기입 명령(Write_SGN)이 있는 경우, 메모리 컨트롤러(420)는 쓰기 제어 신호(Write_CTRL)를 불휘발성 메모리 장치(430)에 전달할 것이다. 제어 로직(437)은 쓰기 제어 신호(Write_CTRL)에 응답하여, 호스트(410)로부터 전달된 데이터를 메모리 셀 어레이(431)에 저장할 것이다. 이는 도 1 및 도 3에서 상세히 설명되었으므로, 자세한 설명은 생략된다.
또한, 제어 로직(437)은 쓰기 제어 신호(Write_CTRL)에 응답하여, 타겟 섹터(S11)에 대한 리프레쉬 동작을 수행하도록 불휘발성 메모리 장치(430)를 제어할 것이다. 예를 들어, 제어 로직(437)은 타겟 섹터(S11)에 저장된 데이터를 리프레쉬 메모리(433)에 임시로 저장하도록 불휘발성 메모리 장치(430)를 제어할 것이다. 리프레쉬 메모리(433)에 저장된 데이터는 다시 타겟 섹터(S11)에 저장될 것이다. 예를 들어, 제어 로직(437)은 리프레쉬 메모리(433)에 저장된 데이터를 섹터(S11)에 저장하도록 불휘발성 메모리 장치(430)를 제어할 것이다.
한편, 리프레쉬 동작이 수행된 타겟 섹터(S11)에 대한 위치 정보는 리프레쉬 레지스터(436)에 저장될 것이다. 예를 들어, 제어 로직(436)은 리프레쉬 동작이 수행된 섹터(S11)의 위치 정보를 리프레쉬 레지스터(436)에 저장하도록 불휘발성 메모리 장치(430)를 제어할 것이다.
이 후, 호스트(410)로부터 다시 데이터 기입 명령이 있는 경우, 제어 로직(437)은 리프레쉬 레지스터(436)에 저장된 리프레쉬 동작이 수행된 섹터의 위치 정보를 파악할 것이다. 제어 로직(437)은 리프레쉬 동작이 수행된 섹터의 다음 섹터에 대한 리프레쉬 동작이 수행되도록 불휘발성 메모리 장치(430)를 제어할 것이다. 예를 들어, 제어 로직(437)은 리프레쉬 동작이 수행된 섹터(S11)의 다음 섹터(S21)에 대한 리프레쉬 동작이 수행되도록 불휘발성 메모리 장치(430)를 제어할 것이다.
상술한 방법에 의하여, 메모리 셀 어레이(431)에 포함된 섹터들에 대한 리프레쉬 동작이 수행될 수 있다. 도 2를 참조하면, 호스트(410)로부터 m×n 번의 데이터 기입 요청이 있는 경우, 메모리 셀 어레이(431)의 모든 섹터들은 미리 정해진 순서에 의하여 한 번씩 리프레쉬될 것이다. 따라서, 메모리 셀 어레이(431)의 데이터-보유 특성이 향상될 수 있다.
한편, 상술한 메모리 시스템(400)의 구조는 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 메모리 컨트롤러(420)는 도 4의 타임 컨트롤 유닛(Time Control Unit)을 포함할 수 있을 것이다. 불휘발성 메모리 장치(430)는 도 4의 타임 컨트롤 유닛을 포함할 수 있을 것이다. 불휘발성 메모리 장치(430)는 도 4의 타임 컨트롤 유닛을 포함할 수 있을 것이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템(500)을 보여주는 블록도이다. 도 8을 참조하면, 본 발명의 실시 예에 따른 컴퓨팅 시스템(500)은 중앙 처리 장치(510), 램(620, RAM, Random Access Memory), 사용자 인터페이스(530), 전원(540), 그리고 메모리 시스템(550)을 포함한다.
메모리 시스템(550)은 시스템 버스(505)를 통해, 중앙처리장치(510), 램(520), 사용자 인터페이스(530), 그리고 전원(540)에 전기적으로 연결된다. 사용자 인터페이스(530)를 통해 제공되거나, 중앙 처리 장치(510)에 의해서 처리된 데이터는 메모리 시스템(550)에 저장된다. 메모리 시스템(550)은 컨트롤러(552) 및 불휘발성 메모리 장치(554)를 포함한다. 도면에서, 불휘발성 메모리 장치(554)는 컨트롤러(552)를 통해 시스템 버스(505)에 연결되는 것으로 도시되어 있다. 그러나, 다른 실시 예로써, 불휘발성 메모리 장치(551)는 시스템 버스(505)에 직접 연결될 것이다.
메모리 시스템(550)이 반도체 디스크 장치(SSD)로 장착되는 경우, 컴퓨팅 시스템(500)의 부팅 속도가 획기적으로 빨라질 수 있다. 도면에 도시되지 않았지만, 본 발명에 따른 시스템은 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor) 등을 더 포함할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 이해될 것이다.
한편, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1의 메모리 셀 어레이를 보여주는 블록도이다.
도 3은 도 1의 메모리 시스템의 리프레쉬 동작을 보여주는 순서도이다.
도 4는 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 5는 도 4의 메모리 시스템의 리프레쉬 동작을 보여주는 순서도이다.
도 6은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 7은 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템(500)을 보여주는 블록도이다.

Claims (10)

  1. 메모리 섹터들을 포함하는 메모리 셀 어레이와;
    쓰기 신호에 응답하여, 상기 메모리 셀 어레이에 데이터를 입력하는 제어기를 포함하되,
    상기 제어기는 상기 쓰기 신호가 있을 때마다, 상기 메모리 섹터들 중 하나의 메모리 섹터를 리프레쉬하는 메모리 시스템.
  2. 제 1 항에 있어서,
    리프레쉬된 메모리 섹터의 위치 정보를 저장하는 리프레쉬 레지스터를 더 포함하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 제어기는 상기 리프레쉬 레지스터를 체크하고, 상기 리프레쉬된 메모리 섹터의 위치 정보에 따라 상기 리프레쉬된 메모리 섹터의 다음 메모리 섹터를 리프레쉬하는 메모리 시스템
  4. 제 1 항에 있어서,
    상기 메모리 섹터들은 재프로그램 방식에 의하여 리프레쉬되는 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 제어기는 상기 메모리 섹터들을 정해진 순서에 의하여 리프레쉬하는 메모리 시스템.
  6. 제 1 항에 있어서,
    파워-업시 현재시간을 저장하도록 구성된 시간 제어 유닛을 더 포함하는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 시간 제어 유닛은 상기 메모리 셀 어레이의 모든 메모리 섹터들에 대하여 리프레쉬 동작이 완료된 리프레쉬 사이클 완료 시간을 저장하는 메모리 시스템.
  8. 제 7 항에 있어서,
    상기 현재시간과 상기 리프레쉬 완료 시간의 차이가 기준 시간 이상인 경우에 상기 메모리 셀 어레이의 모든 메모리 섹터들의 리프레쉬가 행해지는 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 기준 시간은 상기 메모리 셀 어레이의 보증 시간보다 짧은 메모리 시스 템.
  10. 제 8 항에 있어서,
    상기 기준 시간은 상기 메모리 섹터들의 개수가 많은 수록 짧아지는 메모리 시스템.
KR1020090052975A 2007-08-21 2009-06-15 리프레쉬 동작을 수행하는 메모리 시스템 KR20100134375A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090052975A KR20100134375A (ko) 2009-06-15 2009-06-15 리프레쉬 동작을 수행하는 메모리 시스템
US12/662,949 US8767450B2 (en) 2007-08-21 2010-05-13 Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
US12/662,948 US20100318733A1 (en) 2009-06-15 2010-05-13 Memory system performing refresh operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090052975A KR20100134375A (ko) 2009-06-15 2009-06-15 리프레쉬 동작을 수행하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20100134375A true KR20100134375A (ko) 2010-12-23

Family

ID=43307380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090052975A KR20100134375A (ko) 2007-08-21 2009-06-15 리프레쉬 동작을 수행하는 메모리 시스템

Country Status (2)

Country Link
US (1) US20100318733A1 (ko)
KR (1) KR20100134375A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799566B2 (en) * 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
US20130100755A1 (en) * 2011-10-21 2013-04-25 Samsung Electronics Co., Ltd. Semiconductor memory device implementing comprehensive partial array self refresh scheme
US8966343B2 (en) 2012-08-21 2015-02-24 Western Digital Technologies, Inc. Solid-state drive retention monitor using reference blocks
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US8898544B2 (en) 2012-12-11 2014-11-25 International Business Machines Corporation DRAM error detection, evaluation, and correction
US8887014B2 (en) 2012-12-11 2014-11-11 International Business Machines Corporation Managing errors in a DRAM by weak cell encoding
US9043538B1 (en) * 2013-12-30 2015-05-26 Nationz Technologies Inc. Memory system and method for controlling nonvolatile memory
KR102292172B1 (ko) 2014-06-23 2021-08-25 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
US9576649B2 (en) 2015-03-31 2017-02-21 Seagate Technology Llc Charge loss compensation through augmentation of accumulated charge in a memory cell
CN115050410B (zh) * 2022-08-17 2022-11-04 合肥智芯半导体有限公司 可擦除非易失性存储器的控制装置、系统以及控制芯片

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251177A (en) * 1989-01-23 1993-10-05 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having an improved refresh operation
FR2745114B1 (fr) * 1996-02-20 1998-04-17 Sgs Thomson Microelectronics Memoire non volatile multiniveau modifiable electriquement avec rafraichissement autonome
WO1998047268A1 (en) * 1997-04-15 1998-10-22 British Telecommunications Public Limited Company Message service
DE29720702U1 (de) * 1997-11-24 1999-02-25 Benecke Kaliko Ag Mehrschichtiges plattenförmiges Auskleidungsmaterial
US6088268A (en) * 1998-09-17 2000-07-11 Atmel Corporation Flash memory array with internal refresh
US6370073B2 (en) * 1998-10-01 2002-04-09 Monlithic System Technology, Inc. Single-port multi-bank memory system having read and write buffers and method of operating same
EP1192640A2 (en) * 1999-06-03 2002-04-03 GENERAL SEMICONDUCTOR, Inc. Power mosfet and method of making the same
JP4106811B2 (ja) * 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
JP3957469B2 (ja) * 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
EP1233421B1 (en) * 2001-02-19 2007-07-11 STMicroelectronics S.r.l. Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
US6931480B2 (en) * 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
US6700815B2 (en) * 2002-04-08 2004-03-02 Advanced Micro Devices, Inc. Refresh scheme for dynamic page programming
US6633500B1 (en) * 2002-04-26 2003-10-14 Macronix International Co., Ltd. Systems and methods for refreshing a non-volatile memory using a token
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
CN1639867A (zh) * 2002-07-11 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
JP2004103081A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体記憶装置
JP2004111643A (ja) * 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
US6922350B2 (en) * 2002-09-27 2005-07-26 Intel Corporation Reducing the effect of write disturbs in polymer memories
US7325090B2 (en) * 2004-04-29 2008-01-29 Sandisk Il Ltd. Refreshing data stored in a flash memory
US7187599B2 (en) * 2005-05-25 2007-03-06 Infineon Technologies North America Corp. Integrated circuit chip having a first delay circuit trimmed via a second delay circuit
JP4593617B2 (ja) * 2005-06-15 2010-12-08 パナソニック株式会社 情報記録媒体とその製造方法
US7426607B2 (en) * 2005-08-05 2008-09-16 Infineon Technologies Ag Memory system and method of operating memory system
US8426967B2 (en) * 2007-01-05 2013-04-23 International Business Machines Corporation Scaled-down phase change memory cell in recessed heater
TWI320180B (en) * 2007-01-12 2010-02-01 A driving method and a driving system for writing the phase change memory
JP5661227B2 (ja) * 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
JP4525816B2 (ja) * 2007-09-28 2010-08-18 株式会社デンソー 電子機器及びプログラム
JP4691123B2 (ja) * 2008-03-01 2011-06-01 株式会社東芝 メモリシステム
JP5478855B2 (ja) * 2008-08-08 2014-04-23 ルネサスエレクトロニクス株式会社 不揮発性メモリ制御方法及び半導体装置
WO2010054670A1 (en) * 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories

Also Published As

Publication number Publication date
US20100318733A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
KR20100134375A (ko) 리프레쉬 동작을 수행하는 메모리 시스템
US10311951B2 (en) Refresh architecture and algorithm for non-volatile memories
KR20190139082A (ko) 메모리 장치의 비트 에러율 균등화 방법
US10529421B2 (en) Memory system having resistive memory device for scheduling write command and operating method thereof
US11024380B2 (en) Dual demarcation voltage sensing before writes
US10303617B2 (en) Storage device supporting byte accessible interface and block accessible interface and electronic system including the same
US11120872B2 (en) Resistive memory devices and methods of operating resistive memory devices
US10929284B2 (en) Memory controlling device including phase change memory and memory system including the same
US9721657B1 (en) Managing threshold voltage shift in nonvolatile memory
KR102386198B1 (ko) 저항성 메모리 장치를 구비한 메모리 시스템 및 그의 동작 방법
US10020052B2 (en) Resistive memory device and memory system including the same
KR20170058690A (ko) 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
KR101977684B1 (ko) 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
KR102401183B1 (ko) 메모리 장치 및 그 동작 방법
KR20200026609A (ko) 메모리 컨트롤러 및 이의 동작 방법
CN112786091A (zh) 非易失性存储器装置及其写入方法
US20220415425A1 (en) Cross-point memory read technique to mitigate drift errors
US9952789B2 (en) Memory systems and electronic devices including nonvolatile memory modules
KR102656527B1 (ko) 메모리 장치
CN118339539A (zh) 具有数据擦除能力的存储器装置及方法
KR20210081049A (ko) 저항성 메모리 장치 및 그의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid