KR100908662B1

KR100908662B1 - 불휘발성반도체기억장치

Info

Publication number: KR100908662B1
Application number: KR1020010068859A
Authority: KR
Inventors: 마츠자키노조무; 시바카즈요시; 타니구치요스히로; 타나카토시히로; 시나가와유타카
Original assignee: 가부시키가이샤 히타치세이사쿠쇼; 가부시기가이샤 히다치초엘에스아이시스템즈
Priority date: 2000-11-08
Filing date: 2001-11-06
Publication date: 2009-07-21
Also published as: US6711061B2; US20040047223A1; US20030012052A1; US6842376B2; US6459619B1; JP2002150785A; US20020054510A1; TW530306B; KR20020042753A

Abstract

본 발명은 불휘발성반도체기억장치의 소거동작에 있어서, 워드선별로 워드래치(latch)를 설치하여, 선택블록중에서 워드선별로 한계치값 관리를 실행한다. 래치(latch)회로는 복수의 워드선에서 공유하고, 점유면적을 저감한다. 재기입전압은, 완성한 불휘발메모리 각각에 설치하여, 불휘발메모리의 부트(boot)영역에 격납하고, 전원투입시 재확인시켜, 그 수속도(收束度)를 높이고, 소거를 고속으로 실행 할 수 있도록 하는 기술에 관한 것이다.

Description

불휘발성반도체기억장치{NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE FOR SELECTIVELY RE-CHECKING WORD LINES}

도 1 은 본 발명의 불휘발성메모리의 구성도이다.

도 2 는 불휘발성메모리의 「기입」레벨과「소거」레벨에서의 한계치값분포를 나타내는 도이다.

도 3 은 불휘발성반도체기억장치의 블록도이다.

도 4 는 불휘발성메모리의 소거시에 인가하는 전압관계를 나타내는 도이다.

도 5 는 불휘발성메모리의 한계치값을 낯추는 처리의 흐름도이다.

도 6 은 본 발명의 기입 및 재기입 전압을 결정하는 처리의 흐름도이다.

도 7(a) 은 재기입시에 인가되는 전압펄스패턴의 일례이다. 도 7(b)은 재기입시에 인가되는 전압펄스패턴의 일례이고, 도 7(c)은 재기입시에 인가되는 전압펄스패턴의 일례이고,

도 7(d) 은 재기입시에 인가되는 전압펄스패턴의 일례이고, 도 7(e)은 전압펄스를 제어하는 레지스터의 내용의 일례이다. 도 7(f)은 재기입시에 인가되는 전압펄스패턴의 일례이다.

도 8 은 불휘발메모리를 동일 기판상에 탑재한 반도체직접화회로시스템의 도이다.

도 9 는 불휘발메모리를 동일 팩키지내에 탑재한 반도체직접화회로시스템의 도이다.

<도면의 주요 부분에 대한 부호의 설명>

A... 기입의 레벨의 한계치값분포,

B... 한계치값을 낮추는 처리를 실행한 직후의 한계치값분포,

C... 적정한 소거레벨에서의 한계치값분포,

DECX1... 불휘발성메모리에레이(MEMORY ARRAY)의 소거단위를

선택하는 디코더(DECODER),

DECX2... 불휘발성메모리에레이의 워드선을 선택하는 디코더,

W01내지E33... 워드선

WD01내지WD33... 워드선 W01내지W33을 구동하는 워드드라이버회로,

WELL01... 복수의 워드선에 접속되는 셀을 포함하는 웰(well),

BSL... 웰(well)에의 급전신호입력단자,

LTC01내지LTC32... 워드래치회로,

RES01내직RES32... 워드선소거정보격납용의 레지스터,

CPU... 중앙연산장치,

CM... 현금,

DSP... 디지털시그널프로세서(digitial signal processor),

NVM... 불휘발메모리

본 발명은, 불휘발성반도체기억장치의 소거작동에서의 인가전압제어방법 및 이것을 적용한 불휘발성반도체기억장치에 관한 것이다.

부유게이트전극형불휘발성기억소자(이하,「셀」로 표기)는, 부유게이트전극에 축적된 전자의 개수에 의한 셀특성의 차이, 즉, 셀한계치값전압의 대소로 정보를 기억한다. 이하에서는, 한계치값을 상승시키는 처리를 「기입」, 한계치값을 낮추고, 바라는 값에 수속(收束)시키는 처리를 「소거」라고 정의한다. 물론, 한계치값을 상승시키는 처리를「소거」, 한계치값을 낮추고, 바라는 값에 수속시키는 처리를 「기입」이라고 정의할 수도 있다.

도 2는, 복수개의 셀로 어레이(array)를 구성하고 있는 일반적인 불휘발성반도체기억장치의 셀한계치값분포를 나타낸 것이다. 기입레벨은 기입하한계값(V_pmin)으로 규정되고, 한계치값의 분포는 (A)와 같이 된다. 소거처리는, 분포(A)의 상태에 있는 셀군에 소정의 전압을 인가하여 한계치값을 낮춘다. 통상, 소거특성에는 분산이 존재하기때문에, 단순하게 한계치값을 낮추는 처리를 실행한것만으로는 분포(B)와 같이 넓게 끝이 확대된 한계치값분포가 된다. 한계치값이 소거하한값(V_emin)이하(과소거레벨)가 된 셀군(사선영역)은 누전전류의 발생원이 되어, 올바른 정보의 판독을 저해한다. 이것을 방지하기 위해서, 과소거레벨의 셀을 재기입하고, 바라는 소거레벨분포(C)(소거하한값(V_emin)∼소거상한값(V_emax))로 조정할 필요가 있다.

종래, 한계치값을 낮추는 방법으로서, 복수개의 워드선을 하나로 모아서 관 리하는 방법(이하,「블록처리」로 표기)과, 셀의 한계치값을 워드선단위로 관리하는 방법(이하,「섹터처리」로 표기)가 있었다. 블록처리에서는 레지스터에 격납된 정보에 의거하여, 복수의 워드선을 포함하는 블록을 선택한다. 예를들면, 웰전위를 블록선택신호로서 이용하는 동시에, 블록내 전체의 워드선에 부전압을 인가한다. 워드선에 인가된 부전압과 웰에 인가된 저전압에 의해서 발생하는 전계를 이용하여 전하의 방출이 실행된다. 계속하여, 셀한계치값의 검증을 실행하여, 합계치값이 기준이하로 내려가지 않는 셀을 검증하면, 블록내 전체의 워드선에 다시 부전압을 인가한다. 이 처리를 반복하여, 블록내 전체의 셀의 한계치값이 기준이하로 된 시점에서, 다음의 블록으로 이동하여 소거처리를 실행한다. 블록처리는 대량의 셀을 일괄 처리할수 있기때문에, 한계치값을 낮추는 처리시간은 짧다.

섹터처리는 워드선별로 관리를 실행한다. 어떤 워드선에 부전압을 인가한 후, 그 워드선에 접속되는 셀의 한계치값을 검증한다. 한계치값이 기준이하로 되지 않은 셀을 검증한 단계에서, 그 워드선에 다시 부전압을 인가한다.

그 워드선에 접속되는 셀 전체의 한계치값이 기준이하로 된 시점에서, 다음의 워드선으로 이동한다. 이 방식에서는, 한계치값을 낮추는 부전압이 일류적으로 인가되는 것은, 기껏해야, 워드선 하나에 접속된 셀 수이다. 통계적으로 매개변수가 적어지는 만큼, 처리후의 한계치값분포가 블록소거에 비해서 좁게 할 수 있다. 한편, 블록처리에 비교하면 처리시간을 길게 하지 않으면 안되었다.

또한, 소거처리를 실행한 후에 너무 낮아진 한계치값을 되돌리는 처리를 실행한다. 이 처리를「재기입」이라고 한다. 상기의 블록처리 혹은 섹터처리 중 어느 것을 이용한 경우에도, 어느 정도 수의 셀이 과소거레벨이 되는 것은 피할 수 없다. 거기서, 그들 과소거레벨에 어떤 셀을 재기입하는 처리가 필요하게 된다. 이것은, 약한 기입을 이용하여 실행한다. 소거특성에 분산이 있는 것과 동일한 모양으로, 기입특성에도 분산이 존재하기 때문에, 한계치값을 도 2의 소거레벨에 수속시키는데에는, 한계치값의 제어를 특히 정밀하게 실행하지 않으면 않된다.

정밀한 기입을 실행하기 위한 전압인가방법으로서 셀의 드레인(drain)과 게이트에 인가하는 인가펄스전압을 차례로 높여가는 가는 방법이 알려져 있다. 이 예는, 핫 일렉트론(hot electron) 주입을 이용한 기입이다. 기입속도가 빠른 셀은, 초기의 낮은 전압인가에 제어량이 양호하게 수속시킨다. 낮은 전압에서는 기입속도가 늦은 셀은, 후반의 높은 전압에서 단시간에 제어량이 양호하게 수속시킨다.

이러한 기입전압의 인가방법에 대해서는, 일본국 특개평(8-96591, 10-228784)에 개시되어 있다.

블록처리는 대상셀수가 많은 이유로, 처리후의 한계치값분포가 넓어져서 과소거레벨의 셀수도 증가한다. 따라서, 재기입의 처리시간이 증가하는 단점이 있다. 섹터처리는, 한계치값을 낮추는 전압을 인가하는 처리를 워드선의 개수만큼 개별적으로 실행해야 하며, 그 전압인가의 처리시간이 증대하는 단점이 있다. 소거처리시간전체의 단축을 도모하기 위해서는, 한계치값을 낮추는 처리 및 재기입처리의 처리시간을 동시에 단축할 필요가 있다. 그러나, 종래의 블록처리및 섹터처리에서도, 그와 같은 동시시간단축은 원리적으로 용이하지 않다.

또한, 재기입에 있어서도 수속성이 양호하게 기입을 실행할 필요가 있다. 이것을 위해서, 본 발명에서는 재기입시에 기입전압펄스의 전압을 차례로 높여 간다. 그것을 위해서는, 인가전압의 최소값, 최대값, 전압의 증가분 및 펄스의 시간이 적절하게 설정되는 것이 바람직하다. 개시전압이 너무 높아지는 등, 응력(應力)이 너무 강해지는 경우는, 재기입속도가 빠른 셀이 소거레벨상한값을 초과한다. 개시전압이 너무 낮거나, 혹은 최대인가전압이 너무 낮는 등의 경우는, 재기입속도가 느려지고, 처리시간의 증대를 초래한다. 인가해야 하는 전압펄스조건의 적절한 설정방법도 또한 중요한 과제이다.

선택한 블록내에서, 소거처리시에, 한계치값이 적정한 범위가 된 워드선을 추가소거처리의 대상에서 뺀다. 추가소거처리에서의 워드선의 선택 및 비선택은, 레지스터에 격납한 처리종료의 정보에 의거하여, 워드선에 설치한 래치(latch)회로를 제어하여 실행한다. 그 래치회로를, 동시에 처리를 실행하지 않는 다른 워드선과 공유함으로서, 면적증가도 방지한다.

또한, 재기입시에 점차 증가하는 전압을 인가한다. 이 인가전압은 그 초기값, 최종값, 전압증가분 및 펄스폭도 설정가능하게 하여, 완성한 불휘발성메모리 각각의 특성에 맞춰서 선정한다. 선정한 조건은, 불휘발성정보로서 칩(chip)내에 격납하고, 전압투입시별로 판독하여 사용한다.

도 3에 불휘발성반도체기억장치(메모리모듈(MM))의 구성을 나타낸다. 메모리어레이(MARY)는, 메모리셀을 매트릭스상에 배열한 것이다. 각 메모리셀은 그 한계 치값을 전기적으로 높이거나 낮출 수 있다. 그 밖에, 메모리모듈(MM)은, 행어드레스버퍼(XADB), 행어드레스디코더(XDCR), 데이터래치회로(DL), 센스앰프회로(SA), 열게이트어레이회로(YG-Gate, YW-Gate, YT-Gate), 열어드레스버퍼(YADB), 열어드레스디코더(YDCR), 블록선택제어회로(BSLC), 입력버퍼회로(DIB), 출력버퍼회로(DOB), 회선다중화장치회로(MP), 모드콘트롤러회로(MC), 콘트롤러신호버퍼회로(CSB), 내장전원회로(VS) 등으로 구성되어 있다.

콘트롤러신호버퍼회로(CSB)에는, 특별하게 제한된 것은 아니지만, 칩이네이블(chip enable)신호(CEb), 아우트풋이네이블(output enable)신호(OEb), 라이트이네이블(light enable)(WEb), 시리얼클럭(serial clock)신호(SC) 등이 입력되어, 이러한 신호에 따라서 내부제어신호의 타이밍신호를 발생한다. 또한, 모드콘트롤러회로(MC)에서 외부단자(R)/(Bb)에 준비/작동중 신호가 출력되고 있다.

내장전원회로(VS)에서는, 특별하게 제한된 것은 아니지만, 외부에서 전원전압(Vcc)가 입력되고, 기입, 소거 및 판독에 필요한 전원을 생성하여 공급한다.

외부단자에서 공급되는 행(열) 어드레스신호(AX(AY))를 받는 행(열)어드레스버퍼(address buffer)((XADB)(YADB))를 통과하여 형성된 어드레스신호가 행(열)어드레스디코더((XDCR)(YDCR))에 공급된다.

도 1은, 본 발명의 워드선래치방식을 나타내는 구성도이다. 메모리어레이 (MARY)는 서로 전기적으로 분리된 웰(WELL01∼n)을 갖는다. 웰은 복수의 워드선(W01∼m)을 포함하는 영역으로서 분할된다. 워드선(W01∼m)은 각각 워드드라이버(WD01∼m)에 의해 구동된다. 각 웰은 블록선택제어회로(BSLC)에서의 블록선택 신호(BSL)에 의해서 선택된다.

행어드레스디코더(XDCR)는, 소거단위선택디코더(DECX1)와 워드선선택디코더 (DECX2)와 래치(LTC01∼32)를 포함한다. 본예에서는 32개의 워드선을 1회의 소거단위로 하기위해서, 소거단위선택디코더(DECX1)의 출력은 32개의 워드선을 일괄하여 선택하고, 더욱이, 그 중에서 각각의 워드선을 워드선선택디코더(DECX2)에 의해서 선택할 수 있는 구성으로 되어 있다. 또한, 메모리어레이의 소거를 제어하는 콘트롤러 혹은 CPU중에, 래치(LTC1∼32)에 대응하여 레지스터(RES01∼32)가 설치되어 있다.

웰(WELL01)로 규정되는 영역에 존재하는 셀군이 하나의 블록을 형성한다. 본 실시예에서는, 워드선(W01∼32)이 그 최초의 소거단위가 된다. 블록선택신호(BSL)가 정전위/0V에서 블록의 선택/비선택으로 한다. 소거시의 전압인가의 예를 도 4에 나타낸다. 셀에서 기판에의 전하방출은, 워드선에 인가한 부전하(-11V)과, 웰에 인가한 정전압(10V)으로 형성되는 전계를 이용하여 실행한다.

본 발명의 회로구성상의 특징으로서, 래치회로(LTC01∼32)를, 복수의 소거단위(W01 내지 W32)이외의 워드선과 공유한다. 즉 다른 소거단위에 포함되는 복수의 워드선에서 래치회로를 공유한다. 도 1에서는, 래치(LTC1)가 각각 다른 소거단위에 포함되는 워드선(W1)과 워드선(W33)으로 공유되는 것을 나타내고 있다. 래치회로(LTC)에 기인하는 면적증대는, 대강 래치회로 1개당의 면적과 그 개수의 곱이 된다. 본 실시예에서는, 복수의 소거단위로 래치회로를 공유하기때문에, 래치회로의 설정에 의한 불휘발성메모리 칩면적의 증대를 억제하는 효과가 있다.

더욱이, 도 1에서는, 워드선 32개를 소거단위로 하고 있지만, 이 수치에는 한정되지 않는다. 또한, 하나의 블록에는 복수의 소거단위가 포함되도록 구성하고 있지만, 하나의 블록에 하나의 소거단위가 포함되도록하는 것도 가능하다. 이와 같이 구성하는 경우에는, 웰에 소거를 위한 정전압이 인가되는 것에 의한 교란(disturb)의 영향을 없앨 수 있다. 한편, 본 구성에서는, 웰분할하기 위해서 발생하는 메모리어레이의 면적증대를 억제할 수 있다.

도 5의 흐름도에 의해 셀의 소거동작을 설명한다. 우선, 레지스터 (RES01∼32)를 전부 "0"으로 한다(S51). 소거대상이 되는 워드선을 포함하는 블록의 웰(WELL01)에, BSL을 통하여 블록선택신호정전위, 예를들면 10V를 공급한다. 계속하여, 소거단위에 포함되는 워드선 32개 전체에 동일한 부전압펄스를 인가한다(S52). 전압펄스를 인가한 후, 셀한계치값의 검증을 워드선(W01)에서 차례로 실행한다(S53).기준의 한계치값에 도달하지 않는 셀을 검지하면, 다음의 워드선으로 이동하여(S54), 검증을 계속한다. 셀의 한계치값이 기준의 한계치값에 도달하고 있으면, 동일워드선내의 다음의 메모리셀로 이동하여(S55),검증을 계속한다. 동일 워드선내의 전체의 셀의 한계치값이 기준의 한계치값에 도달하고 있으면, 처리완료정보 "1"을 대응하는 레지스터에 격납한다(S56). 소거단위 32개 전체의 워드선에 대해서 검증이 종료한 후, 대응하는 레지스터에 "0"이 격납된 워드선에 추가의 소거처리를 실시한다. 레지스터(RES01∼32)에 격납된 값이 전부 "1"이 되면, 다음의 소거단위에 대해서 동일한 형태의 소거처리를 실행한다(S57).

레지스터(RES)에 격납된 정보에 의거하여, 래치(LTC01 내지 LTC32)를 제어하 여, 추가소거처리가 필요한 워드선에는 마이너스10V의 펄스를, 필요하지 않는 워드선에는 0V를 인가 또는 부유전위상태로 한다. 추가처리를 실행한 워드선에 대해서 셀한계치값의 검증을 실행하여, 처리가 미완료상태이면, 그 워드선어드레스에 대응한 레지스터에는, "0"을 다시 격납하고, 처리가 종료하면 "1"로 전환된다. 이러한 절차를 반복함으로서, 추가소거처리의 대상이 되는 워드선 개수를 차례로 저감할 수 있고, 종래의 블록처리에 비해서 검증에 필요한 시간을 단축하는 것이 가능하게 된다. 또한, 한계치값을 낮추는 전압이 인가되는 최소단위는 워드선 1개이기 때문에, 처리후의 한계치값분포는 섹터처리의 경우와 동등하게 된다. 따라서, 재기입처리의 대상인 과소거레벨이 되는 셀 수를 섹터처리 및 저감할 수 있고, 재기입처리시간을 단축하는 것이 가능하게 된다.

도 6은, 본 발명의 재기입전압선정방법을 나타내는 흐름도이다. 완성한 불휘발성메모리 중에서, 전압설정의 실험대상으로서 사용하는 셀을 복수개, 미리 설정해 둔다(S61). 제조상의 특성분산에서 예상되는 가장 낮은 기입전압을, 실험기입에서 이용하는 전압의 초기값으로 한다. 우선, 실험대상이 되는 셀을, 전부 기입한다(S62). 그 후, 실험대상셀의 한계치값을 전부 판독한다(S63). 판독된 값에 따라 전압을 선정하는 방법으로서, 경우A 및 경우B의 두가지를 설명하고 있다.

경우A에서는, 검출된 한계치값의 중앙값이, 기준이 되는 한계치값(예를들면 기입하한값)에 충족되지 않으면, 일단, 실험용셀의 한계치값을 낮춘다(S64). 기입전압을 초기인가전압에서 △V만큼 증가시켜(S65), 다시 기입실험을 실행하여, 한계치값을 검증한다. 이 처리를 반복하여, 기입후의 셀한계치값의 중앙값이 기준에 도 달하면, 최후로 인가한 전압을 기입전압으로서 칩 각각에 확정한다(S66). 재기입전압은, 여기서 선정한 기입전압에 대응시켜둔 값을 선정하여, 칩 각각에 확정한다(S67).

경우 B에서는, 경우A와 같은 반복처리를 실행하지 않는다. 기입실측데이터를 원래대로 만들어진, 기입후의 한계치값과, 기입전압 및 재기입전압의 대응표를 원래대로, 칩 각각에 인가전압을 확정한다(S68). 경우 A 및 경우 B의 어느 경우에서도, 완성한 불휘발성메모리 각각의 특성에 의거하여, 적정한 기입 전압과, 적정한 재기입전압을 칩각각에 확정한다.

여기서는, 실험용셀의 기입특성에서, 칩별로 재기입전압을 결정했지만, 직접 재기입특성을 평가함으로서, 재기입전압을 결정해도 좋다. 또한, 차례로 올라가는 스텝전압을 가변하여, 칩 각각에 그 전압을 결정하여도 좋다. 또한,당초 정의한 「기입」및 「소거」를 바꿔넣어도, 즉, 한계치값을 낮추는 처리를 「기입」, 높이는 처리를 「소거」하여도 적용이 가능하다.

도 6에서 선정한 적절한 전압펄스를 재현하는 수단을, 도 7를 이용하여 설명한다. 전압증가분△V가 다른 펄스, 펄스폭이 다른 펄스 등의 전압펄스의 패턴을 복수개, 미리 준비해 둔다. 적절한 전압펄스가, 도 7(f)라고 상정한다. 이 예에서는, 64종류준비된 패턴중에서 패턴을 선출하여, 펄스의 초기전압값, 증가분△V, 펄스폭, 최종도달전압 등을 지정하여, 제품칩 각각의 특성에 맞는 전압인가조건을 재현한다. 선택하는 4종류의 패턴을 도 7(a) 내지 도 7(d)에 나타낸다. 도 7(a)은, 펄스폭(T001)의 펄스전압이다. 도 7(a)을 재기입전압의 초기펄스에 선택하여, 인가 전압초기값으로서 VG0001을 지정한다. 전압증가분은 △V이다. 도 7(a)에 계속하여 인가하는 전압은, 도 7(b)의 펄스폭(T011)의 펄스를 이용하여, 인가전압(VG00110)에서 적용한다. 전압증가분은 △V이다. 도 7(b)에 계속하여, 인가하는 전압은, 도 7(c)의 단위시간(T110)의 펄스를 이용하여, 인가전압(VG01001)에서 적용한다. 이 펄스의 전압증가분은 제로(0)이고, 규정회수만큼 인가된다. 도 7(c)에 계속하여 인가하는 전압은, 도 7(d)의 단위시간(T110)의 펄스를 이용하여, 인가전압(VG01010)에서 적용한다. 이후, 재기입이 종료할 때까지, 도 7(d)의 펄스를 적용한다.

그러나, 미리 준비된 전압펄스의 패턴은, 도 7(e)에 나타내는 바와 같이 전압펄스제어레지스터내에 지정정보로서 격납되고 있다. 도 7(e)의 예에서는 전압값에 5비트(bit), 펄스폭에 3비트를 분배하고 있으며, 전체 패턴을 합쳐서 64종으로 하고 있다. 레지스터(R01) 내지 레지스터(R64)의 내에서, 상기 도 7(a)에서 도 7(d)의 4가지의 패턴을 지정하고 있는 레지스터는 (R02, R04, R21 및 R63)이다. 이 펄스지정조건을 나타내는 레지스터의 어드레스를, 각각이 가지고 있는 불휘발메모리어레이(MM)의 일부에 격납하여 둔다. 정보격납에 이용하는 영역은, 전원투입시에 반드시 판독되는 영역(부트(boot)영역)을 선정한다. 칩 각각에 선정된 동작전압은, 전원투입시 부트(boot)영역에서 판독되는 레지스터어드레스에 따라, 레지스터에 격납된 전압지정정보 중에서 선정한다.

재기입시의 인가전압을, 완성한 불휘발성메모리 각각의 특성에 맞춰서 선정함으로서, 적정한 소거처리를 실행할 수 있도록 된다. 예를들면, 셀의 게이트 길이를 0.3 μm으로 설계하여도, 마무리치수의 평균이 0.28μm 내지 0.32 μm의 범위의 어느 하나의 수치를 취하는 불휘발성메모리가 가능하다.

이것에 의해, 동일의 재기입속도를 부여하는 인가전압에 1V차가 발생하는 일도 드물지 않지만, 그와 같은 경우에도, 제품 각각에 인가전압을 선정할 수 있기때문에, 적정한 동작을 실행하는 제품으로 할 수 있다. 즉 가공분산이 발생하여도, 정상적으로 기능하는 제품으로서 제공할 수 있다. 적절한 전압펄스의 정보를 불휘발메모리에 격납함으로서, 전원투입시에 그 지정을 재확인하는 것이 가능하게 된다.

이상의 방법은, 재기입처리뿐만 아니라, 기입에도 적용할 수 있다. 기입인가전압을 차례로 증가시키는 경우, 인가하는 기입전압의 최소, 최대치를 가변으로 하여, 이상과 같은 실험용기입특성에서, 칩마다 최소, 최대값, 스텝전압을 결정할 수 있다. 또한, 소거에서도 동일한 형태이다.

도 8은, 동일한 기판상에 불휘발성메모리를 탑재한 반도체직접회로시스템의 일례이다. 중앙연산장치(CPU), 캐시(CM), 디지털·시그널·프로세서(DSP) 및 불휘발성메모리(NVM)이, 각각 버스(bus)에서 접속되어, 동일한 칩(CHIP51)상의 장치로서 구성되어 있다. (CHIP51)은, 1개의 팩키지(PKG5)에 봉입되어 있다. 이와 같은 반도체장치에서의 NVM은, 예를들면, 프로그램을 격납하는 용도로 이용된다. 이 NVM에 대해 본 발명을 이용하면, 프로그램갱신의 시간, 즉, 정보개서(改書)시간이 짧은 반도체장치를 살현할 수 있다.

도 9는, 다른 칩(CHIP61) 및 ((CHIP62)(NVM))으로 이루어 지고, 동일한 팩키지(PKG6)내에 양칩을 탑재한 반도체직접회로시스템의 일례이다. 구성은, 도 9의 것 과 동일하게 하고 있지만, 칩의 분할은 이 이외에서도 용이하다. 여기서도, NVM에 대해서 본 발명을 이용하면, 프로그램갱신의 시간, 즉, 정보개서(改書)시간이 짧은 반도체장치를 실현할 수 있다. 또한, 도면은 생략하지만, (CHIP61)과 (CHIP62)를, 각각의 팩키지에 봉입하는 경우도 있다. 이 경우에도, 본 발명을 적용할 수 있다는 것은 용이하게 이해할 수 있다.

불휘발성메모리의 소거에서, 블록처리의 특징인 짧은 처리시간과, 섹터처리의 특징인 작은 한계치값분산을 양립할 수 있다. 따라서, 소거처리전체의 속도를 향상시킬 수 있다.

Claims

복수의 메모리셀이 각각 접속되는 복수의 워드선과,

상기 복수의 워드선 가운데, 소거대상으로 하는 워드선군을 선택하는 디코더와, 상기 디코더에 의해서 선택된 상기 워드선군의 어느 하나를 선택하는 래치회로를 가지고,

상기 소거대상으로하는 워드선군에 대해서 소정의 전압을 인가하여, 메모리셀의 한계치값 전압을 제 1의 한계치값 전압에서 제 2의 한계치값 전압으로 변화시키는 제 1의 소거동작을 실행하여,

상기 제 1의 소거동작이 실행된 워드선군에 대해서 확인동작을 실행하여 상기 래치회로에 의해서 소거 불충분한 메모리셀을 포함하는 워드선을 선택하여,

상기 선택된 워드선에 대해서 제 2의 소거동작을 실행하는 불휘발성반도체기억장치.
청구항 1 에 있어서,

상기 래치회로는 복수의 워드선에 의해 공유되는 것을 특징으로 하는 불휘발성반도체기억장치.
청구항 1 에 있어서,

상기 복수의 메모리셀을 포함하는 메모리어레이는 복수의 웰로 분할되어,

상기 분할된 웰에는 상기 복수의 워드선군을 포함하는 것을 특징으로 하는 불휘발성반도체기억장치.
청구항 3 에 있어서,

상기 제2 소거 동작 동안에 정전압이 상기 웰 각각에 인가되고 부전압이 상기 워드선 각각에 인가되는 것을 특징으로 하는 불휘발성반도체기억장치.
삭제
삭제
복수의 메모리셀과;

상기 복수의 메모리셀과 각각 접속되는 복수의 워드선을 포함하고,

메모리셀의 한계치값 전압을 제1 한계치값 전압으로부터 제2 한계치값 전압으로 바꾸어주는 소거 동작이 실행되고,

과소거상태가 된 메모리셀에 대하여 재기입 동작이 실행되고,

상기 재기입 동작 동안에 차례로 증대되는 펄스 전압이 상기 메모리셀에 인가되고, 상기 펄스 전압에 대하여 최소값, 최대값, 전압 펄스 폭 및 전압 증가분 값이 설정될 수 있고,

상기 재기입 동작에 인가되는 상기 전압의 상기 특성에 대한 정보는 부트(boot) 영역에 저장되고,

상기 정보는 장치에 전원이 가해질 때 부트 영역으로부터 판독되는 것을 특징으로 하는 불휘발성반도체기억장치.
복수의 메모리셀과 각각 접속되는 복수의 워드선과;

워드선군을 통해 내재하는 데이터를 소거하는 워드선군을 상기 복수의 워드선 중에서 선택하기 위한 선택기와;

상기 각 메모리셀의 한계치값 전압을 바꿈으로써 내재하는 데이터를 소거하도록 선택된 각 워드선의 메모리셀 각각에 증가분만큼 미리 정해진 전압을 인가하기 위한 소거 수단과;

상기 각 메모리셀에 다음번 전압 증가분을 인가하기 위하여 상기 각 메모리셀의 데이터가 완전히 소거되었는지를 검증하고, 선택된 각 워드선의 모든 메모리셀이 완전히 소거되었는지를 검증하기 위한 검증 수단; 및

선택되지 않은 워드선과 완전히 소거된 메모리셀을 검증으로부터 차단하기 위한 래치 회로를 포함하는 불휘발성반도체기억장치.
청구항 8에 있어서,

상기 래치 회로는 복수의 워드선에 의해 공유되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
청구항 8에 있어서,

상기 복수의 메모리셀을 포함하는 메모리 어레이는 복수의 웰로 분할되고,

상기 복수의 웰 각각은 소거될 메모리셀을 포함하는 복수의 워드선을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
청구항 10에 있어서,

상기 메모리셀이 소거될 때 상기 웰 각각에 정전압이 인가되고 상기 워드선의 각각에 부전압이 인가되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
청구항 8에 있어서,

상기 각 메모리셀이 과소거 상태인지를 확인하기 위한 확인 수단; 및

과소거된 메모리셀 각각에 증가분만큼 펄스 전압을 인가함으로써 과소거된 메모리셀을 재기입하기 위한 재기입 수단을 더 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
청구항 12에 있어서,

재기입을 위해 인가되는 전압에 대하여 최소값, 최대값, 전압 펄스 폭 및 전압 증가분 값이 설정되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
청구항 13에 있어서,

상기 재기입을 위해 인가되는 전압의 특성은 기억 장치의 유형별로 설정되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
청구항 13에 있어서,

상기 재기입을 위해 인가되는 전압의 특성에 대한 정보는 부트 영역에 저장되고, 장치에 전원이 가해질 때 판독되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
기억 장치의 복수의 워드선 중에서 워드선군을 선택하는 단계와;

각 메모리셀의 한계치값 전압을 바꿈으로써 메모리셀에 있는 데이터를 소거하도록 선택된 각 워드선의 메모리셀 각각에 각 워드선을 통해 증가분만큼 미리 정해진 전압을 인가하는 단계와;

상기 각 메모리셀에 다음번 전압 증가분을 인가할지를 결정하도록 상기 각 메모리셀의 데이터가 완전히 소거되었는지를 검증하고, 선택된 워드선 각각의 모든 메모리셀이 완전히 소거되었는지를 검증하는 단계; 및

선택되지 않은 워드선과 완전히 소거된 메모리셀을 검증으로부터 차단하는 단계를 포함하는 불휘발성 반도체 기억 장치로부터 데이터를 소거하는 방법.
청구항 16에 있어서,

상기 각 메모리셀이 과소거 상태인지를 확인하는 단계; 및

과소거된 메모리셀의 각각에 증가분만큼 펄스 전압을 인가함으로써 과소거된 메모리셀을 재기입하는 단계를 더 포함하는 불휘발성 반도체 기억 장치로부터 데이터를 소거하는 방법.
기억 장치의 복수의 워드선 중에서 워드선군을 선택하기 위한 수단과;

각 메모리셀의 한계치값 전압을 바꿈으로써 메모리셀에 있는 데이터를 소거하도록 선택된 각 워드선의 메모리셀 각각에 각 워드선을 통해 증가분만큼 미리 정해진 전압을 인가하기 위한 수단과;

상기 각 메모리셀에 다음번 전압 증가분을 인가할지를 결정하도록 상기 각 메모리셀의 데이터가 완전히 소거되었는지를 검증하고, 선택된 워드선 각각의 모든 메모리셀이 완전히 소거되었는지를 검증하기 위한 수단; 및

선택되지 않은 워드선과 완전히 소거된 메모리셀을 검증으로부터 차단하기 위한 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치로부터 데이터를 소거하는 장치.
청구항 18에 있어서,

상기 각 메모리셀이 과소거 상태인지를 확인하기 위한 수단; 및

과소거된 메모리셀 각각에 증가분만큼 펄스 전압을 인가함으로써 과소거된 메모리셀을 재기입하기 위한 수단을 더 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치로부터 데이터를 소거하는 장치.
삭제
삭제
삭제