CN106328201A - 非易失性存储器擦写控制电路及方法 - Google Patents

Abstract

本发明公开了一种非易失性存储器擦写控制电路，包括：一主控电路，一参数寄存器电路，一比较电路，一数据缓存区电路，一擦写控制电路和一读控制电路。本发明还公开了一种非易失性存储器擦写控制方法，在每次擦写非易失性存储器的过程中，首先尝试用对应与低功耗，短的擦写时间的配置参数去擦写。在本次尝试擦写完成后，回读并且与存储在本电路内部缓存区中的数据比较。如果数据不一致，就用对应更大功耗，更长擦写时间的配置参数再次去尝试擦写，重复以上过程，直到回读后比较结果显示数据一致，则结束本次非易失性存储器的擦写工作。本发明能优化非易失性存储器的擦写时间，减少擦写期间的功耗，提高擦写性能。

Description

非易失性存储器擦写控制电路及方法

技术领域

本发明涉及非易失性存储器领域，特别是涉及一种非易失性存储器擦写控制电路。本发明还涉及一种非易失性存储器擦写控制方法。

背景技术

对于非易失性存储器，擦写所需的功耗往往要比读所需的功耗大三到四个数量级，同时擦写所需的时间也比读所需的时间大三到四个数量级。对应同一个非易失性存储器的不同擦写单位块，其所需的擦写时间与擦写功耗也不尽相同，能相差一个数量级以上。并且，随着使用次数的增多，存储器单元电路会老化，从而会要求更长的擦写时间与擦写功耗。由于应用时，有的块的擦写次数会远远大于其它块，所以随着应用时间的增长，各个擦写块之间需要的擦写时间与擦写功耗的差异会越来越大。目前的非易失性存储器擦写控制电路是在电路测试后，用一组对应固定的擦写功耗与擦写时间的参数来进行擦写的。而这组参数必须保证在有效的使用寿命内，对所有的擦写单元都有效，这样虽然操作方便，但在性能上来说并非最优。

发明内容

本发明要解决的技术问题是提供一种非易失性存储器擦写控制电路，能优化非易失性存储器的擦写时间，减少擦写期间的功耗，提高擦写性能；为此，本发明还要提供一种非易失性存储器擦写控制方法。

为解决上述技术问题，本发明的非易失性存储器擦写控制电路，包括：

一主控电路，根据输入的擦写启动信号和待擦写数据，发出写使能信号与待擦写数据；

一参数寄存器电路，与所述主控电路相连接，根据主控电路发出的参数选择信号，输出擦写参数；

一擦写控制电路，与所述主控电路和参数寄存器电路相连接，根据主控电路发出的擦写存储器使能信号和参数寄存器电路输出的擦写参数，产生并输出擦写存储器控制信号；

一数据缓存区电路，与所述主控电路相连接，根据该主控电路发出的写使能信号，对待擦写数据进行缓存；根据主控电路发出的读使能信号，输出缓存的待擦写数据；

一读控制电路，与所述主控电路相连接，根据该主控电路发出的读存储器使能信号，产生并输出读存储器控制信号，以及从存储器中读出的数据；

一比较电路，与所述主控电路、数据缓存区电路和读控制电路相连接，根据主控电路发出的使能信号对数据缓存区电路输出缓存的待擦写数据，和读控制电路输出的存储器中读出的数据进行比较，并将比较结果传送给主控电路；如果比较结果显示数据一致，则主控模块输出擦写完成信号，表示本次存储器擦写完成。

所述非易失性存储器擦写控制方法是采用如下技术方案实现的：

在每次擦写非易失性存储器的过程中，首先尝试用对应与低功耗，短的擦写时间的配置参数去擦写；

在本次尝试擦写完成后，回读并且与存储在数据缓存区中的数据比较；如果数据不一致，则采用对应更大功耗，更长擦写时间的配置参数再次去尝试擦写，重复以上过程，直到回读后比较结果显示数据一致，则结束本次非易失性存储器的擦写工作。

采用本发明，可以尝试对不同的擦写单元(存储器)用不同的擦写功耗与擦写时间参数来擦写，这样能优化非易失性存储器的擦写时间，减少擦写期间的功耗，从而提高擦写性能。特别适用于电可擦除只读存储器和闪存的擦写控制。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

附图是所述非易失性存储器擦写控制电路结构图。

具体实施方式

结合附图所示，所述非易失性存储器擦写控制电路，包括：一主控电路，一参数寄存器电路，一比较电路，一数据缓存区电路，一擦写控制电路和一读控制电路。

所述主控电路接收到擦写启动信号与待擦写数据后，发出写使能信号，把待擦写数据写入数据缓存区电路；然后主控电路发送参数选择信号给参数寄存器电路。参数寄存器电路选择对应擦写功耗小，擦写时间短的擦写参数，送给擦写控制电路，并且主控电路发送擦写存储器使能信号。擦写控制电路收到擦写参数与擦写存储器使能信号后，产生擦写存储器所需的擦写存储器控制信号。主控电路等到擦写完成后，产生读存储器使能信号，启动读控制电路。读控制电路收到读存储器使能信号后产生读存储器所需的读存储器控制信号，于此同时主控电路产生读使能信号读数据缓存区电路里缓存的待擦写数据，并且产生比较电路的使能信号。数据缓存区电路输出缓存的待擦写数据。读控制电路输出从存储器中读出的数据。比较电路在使能信号有效期间，对输入的缓存的待擦写数据与存储器中读出的数据进行比较，送出比较结果给主控模块。如果比较结果显示数据一致，那么主控模块就输出擦写完成信号，表示本次存储器擦写完成；如果比较结果不一致，则改变参数选择信号，选择对应更大功耗与更长擦写时间的擦写参数，重复以上过程，直到最后的比较结果一致，输出擦写完成信号。

这样，本发明就通过对不同的擦写单元，由对应低功耗，短时间的擦写参数开始不断尝试擦写参数，直到回读比较显示擦写数据正确。于是，对每个擦写单元来说，其擦写所用的参数就是这个单元能擦写成功所对应的最小功耗和最短擦写时间的擦写参数。由于读时间与擦写时间相比可以忽略不计，所以与之前统一用能满足所有擦写单元的擦写参数相比，性能上孰好孰坏就取决于擦写尝试的次数，这个尝试次数与对应同一存储器的不同擦写单元所需的参数差别相关，当这个差别比较大时，如有个别擦写单元需要大的擦写功耗与长的擦写时间，而其它的大部分擦写单元不需要时，运用本发明就可以使总的擦写时间更短并且总的擦写功耗更小。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种非易失性存储器擦写控制电路，其特征在于，包括：

一主控电路，根据输入的擦写启动信号和待擦写数据，发出写使能信号与待擦写数据，

一参数寄存器电路，与所述主控电路相连接，根据主控电路发出的参数选择信号，输出擦写参数；

一擦写控制电路，与所述主控电路和参数寄存器电路相连接，根据主控电路发出的擦写存储器使能信号和参数寄存器电路输出的擦写参数，产生并输出擦写存储器控制信号；

一数据缓存区电路，与所述主控电路相连接，根据该主控电路发出的写使能信号，对待擦写数据进行缓存；根据主控电路发出的读使能信号，输出缓存的待擦写数据；

一读控制电路，与所述主控电路相连接，根据该主控电路发出的读存储器使能信号，产生并输出读存储器控制信号，以及从存储器中读出的数据；

一比较电路，与所述主控电路、数据缓存区电路和读控制电路相连接，根据主控电路发出的使能信号，在该使能信号有效期间对数据缓存区电路输出缓存的待擦写数据，和读控制电路输出的存储器中读出的数据进行比较，并将比较结果传送给主控电路；如果比较结果显示数据一致，则主控模块输出擦写完成信号，表示本次存储器擦写完成。

2.如权利要求1所述的非易失性存储器擦写控制电路，其特征在于：

所述参数寄存器电路首先选择对应擦写功耗小，擦写时间短的擦写参数，送给擦写控制电路；比较电路

如果所述比较电路的比较结果不一致，则改变参数选择信号，选择对应更大功耗与更长擦写时间的擦写参数，重复以上过程，直到最后的比较结果一致。

3.一种非易失性存储器擦写控制方法，其特征在于：在每次擦写非易失性存储器的过程中，首先尝试用对应与低功耗，短的擦写时间的配置参数去擦写；

在本次尝试擦写完成后，回读并且与存储在数据缓存区中的数据比较；如果数据不一致，则采用对应更大功耗，更长擦写时间的配置参数再次去尝试擦写，重复以上过程，直到回读后比较结果显示数据一致，则结束本次非易失性存储器的擦写工作。