CN103247340A - 半导体存储装置、编程方法和数据处理系统 - Google Patents

Abstract

本发明公开了一种半导体存储装置及其编程方法和使用半导体存储装置的数据处理系统，所述半导体存储装置包括：存储器单元区，所述存储器单元区包括多个存储器单元，每个存储器单元耦接在字线与位线之间；以及控制器，所述控制器被配置成响应于编程命令而同时设定字线电压和位线电压。

Description

半导体存储装置、编程方法和数据处理系统

相关申请的交叉引用

本申请要求2012年2月9日向韩国知识产权局提交的申请号为10-2012-0013246的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种存储系统，更具体而言，涉及一种半导体存储装置及其编程方法和使用半导体存储装置的数据处理系统。

背景技术

诸如快闪存储装置的半导体存储装置是能代替现有的作为大容量储存设备的硬盘驱动器（HDD）的存储装置。半导体存储装置具有小功耗，抗震，并且可以被配置成具有高容量和高集成度。

发明内容

在本发明的一个实施例中，一种半导体存储装置包括：存储器单元区，所述存储器单元区包括多个存储器单元，每个存储器单元连接在字线与位线之间；以及控制器，所述控制器被配置成响应于编程命令，而同时设定字线电压和位线电压。

在本发明的一个实施例中，一种包括控制器以控制存储器单元区的半导体存储装置的编程方法包括以下步骤：响应于编程命令，由控制器将存储器单元区的全部存储器单元设定成禁止编程的状态；将存储器单元的沟道升压；稳定与存储器单元区连接的字线电压和位线电压；以及改变存储器单元的沟道电压。

在本发明的一个实施例中，一种数据处理系统包括：主机装置；以及半导体存储装置，所述半导体存储装置经由主机接口与主机装置连接，其中，所述半导体存储装置包括控制器，所述控制器被配置成响应于编程命令，而同时设定存储区的字线电压和位线电压。

在本发明的一个实施例中，一种半导体存储装置包括：存储器单元区，所述存储器单元区串联连接在与位线连接的漏极选择开关和源极选择开关之间，并包括多个存储串，每个存储串具有多个存储器单元，每个存储器单元具有与字线连接的栅极端子；块开关，所述块开关被配置成驱动漏极选择开关；电压提供器，所述电压提供器被配置成根据半导体存储装置的每个操作模式来产生高电压，并将产生的高电压提供给字线；以及控制器，所述控制器被配置成响应于编程命令，经由电压提供器，将预定电平的电压供应到字线和位线，同时经由块开关控制漏极选择开关的导通/关断，并且同时将字线电压和位线电压稳定到预定的电平。

附图说明

结合附图描述本发明的特点、方面和实施例，其中：

图1是用于解释根据本发明的一个实施例的半导体存储器件的存储器单元阵列结构的示图；

图2是用于解释在半导体存储装置中的存储器单元的位置走向的示图；

图3是用于解释在位线之间的耦合电容效应的示图；

图4和图5是用于解释根据本发明的一个实施例的设定存储装置中的位线电压的方法的示图；

图6是用于解释根据本发明的一个实施例的编程方法的时序图；

图7是用于解释根据本发明的一个实施例的半导体存储装置的编程方法的一个实例的时序图；

图8是根据本发明的一个实施例的半导体存储装置的配置图；

图9是用于解释根据本发明的一个实施例的编程方法的流程图；

图10是用于解释根据本发明的一个实施例的编程方法的时序图；以及

图11是根据本发明的一个实施例的数据处理系统的配置图。

具体实施方式

在下文中，将通过示例性实施例，参照附图来描述根据本发明的半导体存储装置及其编程方法和利用半导体存储装置的数据处理系统。

图8是根据本发明的一个实施例的半导体存储装置的配置图。

图1是用于解释根据本发明的一个实施例的半导体存储装置的存储器单元阵列结构的示图。

参见图1，存储器单元阵列可以具有存储串结构。例如，与字线WL耦接的存储器单元形成存储串，并且每个存储串与位线BL耦接。即，多个存储器单元与由施加到漏极选择线DSL的电压驱动的漏极选择开关串联连接，由此形成存储串，并且存储串中的最后的单元与由施加到源极选择线SSL的电压驱动的源极选择开关连接。此外，与字线WL连接的多个存储器单元形成页。

如果半导体存储装置是NAND快闪存储装置，则基于页执行编程操作。编程操作涉及利用基于存储器单元的沟道与浮栅之间的电场差的FN隧穿效应，将电子储存在存储器单元的浮栅中的操作。对于这种操作，控制栅的电压可以通过将电压传送到字线来控制，并且沟道电压可以通过调整位线电压来控制。存储器单元具有分开的沟道，并且被选中用于编程的单元和禁止编程的单元的沟道电压经由位线来控制。

当施加编程命令时，设定位线电压，并且将由电压提供器产生的高电压施加到编程目标块中的选中的字线。位线电压用作决定是否对存储器单元编程的参考电压。

当施加高电压到字线以执行编程操作时，将电压提供器所产生的高电压经由块开关和全局字线传送到局部字线。以下将更加详细地描述这个过程。

图2是用于解释在半导体存储装置中的存储器单元的位置走向的示图。

参见图2，将施加到全局字线GWL的高电压经由被块选择信号BLKWL驱动的块开关，而施加到局部字线LWL。图2强调了局部字线LWL。

然而，在与局部字线LWL连接的存储器单元M0至Mn之间分别存在电阻器和电容器，由此引起字线电压的传送延迟。

因此，传送到邻近行译码器的存储器单元和远离行译码器的存储器单元的电压的大小根据时间而分别具有不同的值。

参见图2，可以看出邻近行译码器的存储器单元达到通过电压VPASS，然后达到编程电压VPGM，需要的时间短。而另一方面，远离行译码器的存储器单元达到通过电压VPASS或编程电压VPGM需要的时间长。

在字线电压达到编程电压VPGM之后，需要预定的稳定时间T_NET。因此，在较早时间达到编程电压VPGM的字线的稳定时间T_NET_N可以根据在较晚时间达到编程电压VPGM的字线的稳定时间T_NET_F而变化。

即，由于与字线连接的存储器单元的位置走向，所以在单元之间的特性和电压分布中发生差异。这种差异导致难以缩短用于稳定编程电压所需的时间。

另外，半导体存储装置在编程操作期间，在供应字线电压之前设定位线电压。在相邻位线之间，根据相邻位线之间的距离而存在耦合电容。耦合电容用作决定位线电压设定时间的一个因素。

图3是用于解释位线之间的耦合电容的效应的示图。

参见图3，可以看出在相邻位线之间存在耦合电容器Cc。由于半导体存储装置被配置成具有高容量和高集成度，所以位线之间的距离减小。因此，耦合电容的大小增加。近来，已经对用于排除由耦合电容引起的效应并高速设定位线电压的各种方法进行了研究。

图4和图5是用于解释在存储装置中设定位线电压的方法的示图。

图4说明的是仅对禁止编程的单元的位线预充电到内部电压Vinternal的情况。在这种情况下，由于位线之间的耦合电容如之前的情况，所以需要很多时间（tR1）直到位线的电压上升到内部电压Vinternal。

图5说明的是同时对选中用于编程的单元的位线和禁止编程的单元的位线预充电的情况，并且在选中用于编程的单元位线的电压上升到内部电压Vinternal时，选中用于编程的单元的位线被放电到0V。

在这种情况下，由于可以去除因位线之间的耦合电容引起的效应，所以可以很快对位线预充电（tR2）。然而，需要时间（tF1）来对选中用于编程的单元的位线放电，并且也需要时间来稳定预充电的位线。

图6是用于解释根据本发明的一个实施例的编程方法、说明当应用参照图4描述的位线电压设定方法时的编程方法的时序图。

将漏极选择开关和源极选择开关导通，以将第一电源电压（例如，5V）施加到漏极选择线DSL和源极选择线SSL。

然后，设定位线电压。将未选中的位线和选中的位线中的禁止编程的位线预充电到内部电压Vinternal，并且将中间电压VMID或接地电压（0V）施加到选中的位线。当将选中的位线设定成中间电压VMID时，可以应用双编程方法。

然后，将第二电源电压（例如，1.5V）施加到漏极选择线DSL和源极选择线SSL，以便稳定位线电压。

当稳定位线电压时，供应字线电压。将编程电压VPGM施加到选中用于编程的单元的字线，并且将通过电压VPASS供应到禁止编程的单元的字线。在全部字线的电压上升到通过电压电平VPASS之后，选中用于编程的单元的字线电压上升到编程电压VPGM。

在这种情况下，邻近行译码器的存储器单元（邻近的单元）的字线电压高速地上升到编程电压VPGM，而远离行译码器的存储器单元（远处的单元）的字线电压低速地上升到编程电压VPGM。将编程电压VPGM施加到与选中的字线连接的全部存储器单元的控制栅需要预定的稳定时间NET_time。

选中用于编程的单元的位线保持接地电压或中间电压。此外，由于漏极选择开关关断，所以位线与禁止编程的单元的沟道之间的连接被切断，并且禁止编程的单元处于浮置状态。此外，随着字线电压增加，由于耦合效应发生沟道升压，由此引起高电压状态。因此，由于字线与沟道之间的电场差减小，所以不执行编程操作。

在稳定字线电压之后，对字线和位线放电。

图7是用于解释根据本发明的一个实施例的半导体存储装置的编程方法的另一个实例，说明当应用参照图5描述的位线电压设定方法时的编程方法的时序图。

图7的编程方法与图6的编程方法相似，但是在位线电压设定方法上具有差异。

即，在将第一电源电压（例如，5V）施加到漏极选择线DSL和源极选择线SSL之后，设定位线电压。在将全部位线预充电到内部电压Vinternal之后，将选中用于编程的单元的位线放电到中间电压VMID或接地电压（0V）。

然后，当位线稳定时，供应字线电压，并且当字线电压稳定时，对字线和位线放电。

如图6和图7所知，半导体存储装置在编程操作期间，在位线电压稳定之后，供应字线电压。然后，在字线电压稳定之后，将字线和位线放电。

如上所述，由于位线之间的耦合电容，所以将位线电压稳定到期望的电平需要相当多的时间。此外，由于在相应的时间经过之后，必须供应并稳定字线电压，所以整个编程时间必然地增加。

此外，由于与字线连接的存储器单元的位置走向，将远离行译码器的存储器单元的控制栅稳定到期望的电平需要时间。结果，在半导体存储装置的编程操作期间，用于设定位线电压所需的时间增加。此外，由于在不同的时间处设定位线电压和字线电压，所以整个编程时间会增加。

近来，由于半导体存储装置的高集成度，字线和位线已经在尺寸上逐步地减小，并且在长度上增加。这种趋势会引起与字线连接的存储器单元的位置走向，并且由于位线之间的耦合电容效应，会进一步地增加用于编程操作所需的时间。

参见图8，根据本发明的一个实施例的半导体存储装置10包括存储器单元区110、块开关120、行译码器130、块译码器140、列译码器150、页缓冲器电路160、IO控制电路170、电压提供器180以及控制器200。

存储器单元区110可以包括一个或更多个存储平面，每个存储平面包括一个或更多个存储体。例如，可以利用快闪存储器单元来配置存储器单元区110。此外，每个存储器单元耦接在字线与位线之间，并且漏极选择开关T11和源极选择开关T12被设置在每个存储串的两侧。漏极选择开关T11由施加到漏极选择线DSL的电压来驱动，并且源极选择开关T12由施加到源极选择线SSL的电压来驱动。此外，与字线WL耦接的存储器单元可以形成页。

块开关120被配置成根据从块译码器140输出的块选择信号BLKWL的电平，将由电压提供器180产生的高电压施加到存储器单元区110。为了这个操作，块开关120包括用于将全局字线GWL连接到存储器单元区110的开关和用于将全局漏极选择线GDSL和全局源极选择线GSSL连接到存储器单元区110的开关。

行译码器130被配置成基于从外部提供的行地址，将用于存取存储器单元区110的字线地址译码。块译码器140被配置成将块地址信号译码，并产生块选择信号BLKWL以控制块开关120。此外，列译码器150基于从外部提供的列地址信号，而对要存取的位线地址译码。

页缓冲器电路160与从存储器单元区110延伸的位线耦接。此外，页缓冲器电路160根据列译码器150的译码结果来操作，并且将数据传送到IO控制电路单元170以及从IO控制电路单元170中接收数据。

电压提供器180包括一个或更多个泵，并且被配置成提供用于半导体存储装置10的每种操作模式的高电压。此外，经由行译码器130将由电压提供器180产生的高电压提供给块开关120。由于块开关120被块译码器140导通，所以高电压被施加到存储器单元区110中的选中的块。

控制器200被配置成接收外部控制信号、命令信号以及外部地址信号，并产生与命令信号相对应的内部命令信号。此外，控制器200基于外部地址信号产生内部地址，并且将产生的内部地址提供给各个译码器130、140以及150。

当提供编程命令时，控制器200产生内部编程命令，以控制电压提供器180和译码器130、140以及150。

图9是用于解释根据本发明的一个实施例的编程方法的流程图。

在步骤S101中，控制器200根据编程命令在漏极选择开关T11导通的状态下，将全部位线预充电到内部电压Vinternal。然后，在步骤S103中，关断漏极选择开关T11，以将全部的存储器单元设定在与禁止编程的单元相同的状态。

在这种状态下，在步骤S105供应字线电压。然后，全部的存储器单元的沟道被升压到高电压状态。此外，在步骤S107在将字线稳定的同时，在步骤S109设定位线电压。

位线电压可以设定如下：将未选中的位线和与禁止编程的单元耦接的位线设定到内部电压Vinternal，并且将与选中用于编程的单元耦接的位线设定到中间电压VMID（在双编程的情况下）或接地电压（0V）。

在稳定字线电压和位线电压之后，在步骤S111将漏极选择开关T11导通。这里，由于每个位线根据相应的存储器单元是否编程而具有电压电平，并且具有彼此不同的电压电平，因此通过在位线与沟道之间的电荷共享来使位线电压与沟道电压相等。此外，由于位线电容与沟道电容之间的差大（位线电容>>沟道电容），所以在电荷共享之后的沟道电压等于位线电压。此外，由于未选中的位线和禁止编程的单元的位线保持内部电压Vinternal，所以相应的单元的沟道保持升压状态。因此，不会发生FN隧穿。

在完成编程操作之后，在步骤S113对字线和位线放电。

图10是用于解释根据本发明的一个实施例的编程方法的时序图。

在施加编程命令之后，将第一电源电压VDSL1（例如，5V）施加到漏极选择线DSL以导通漏极选择开关T11。此外，将未选中的位线和选中的位线的选中用于编程的单元以及禁止编程的单元预充电到内部电压电平Vinternal（BL setup）。

然后，将低电平电压施加到漏极选择线DSL以关断漏极选择开关T11。然后，例如将全部存储器单元设定在与禁止编程的单元相同的状态。

此外，在漏极选择开关T11关断的情况下（Vpass Rise），供应字线电压。因此，将全部存储器单元的沟道升压到高电压状态。此外，在稳定字线的同时（Vpgm Rise+Net_time），设定并稳定位线电压。

位线电压可以设定如下：将未选中的位线和禁止编程的单元的位线设定到内部电压Vinternal，并且将选中用于编程的单元的位线设定到中间电压VMID（在双编程的情况下）或接地电压（0V）。

在稳定字线电压和位线电压之后，将第二电源电压VDSL2（例如，5V）施加到漏极选择线DSL以导通漏极选择开关T11。位线电压通过位线与沟道之间的电荷共享而与沟道电压相等。具体地，由于位线电容比沟道电容大很多，所以沟道电压等于位线电压。

这里，由于未选中的位线和禁止编程的单元的位线保持内部电压Vinternal，所以相应的单元的沟道维持升压的状态，使得不执行编程。

在完成编程操作之后，对字线和位线放电。

根据本发明的一个实施例，在将全部位线预充电的状态下设定字线和位线电压，并且控制漏极选择开关，以将未选中的位线和禁止编程的位线的沟道电压复位。因此，由于可以在相同的时段稳定字线电压和位线电压，所以可以缩短用于编程所需的时间。

不仅可以将这种编程方法应用于受屏蔽的位线结构，而且可以应用于全体位线结构。

图11是根据本发明的一个实施例的数据处理系统的配置图。

参见图11，根据本发明的一个实施例的数据处理系统30包括主机装置310和半导体存储装置320。半导体存储装置320可以包括微控制器单元（MCU）321、工作存储器（RAM）323、主机接口325、控制器327、存储器接口329以及存储器区331。

MCU 321被配置成控制半导体存储装置320的全部操作，并且用于MCU 321的固件或应用程序可以被加载到RAM 323，然后被驱动。

RAM 323可以包括用于暂时储存MCU 321的操作所需的数据的器件。根据MCU321的控制，RAM 323可以暂时地储存存储器区331的数据，然后将储存的数据提供给主机装置310，或者可以暂时地储存主机装置310的数据，然后将储存的数据提供给存储器区331。

主机接口325被配置成控制主机装置310与存储器区331之间的数据交换，并且如果必要的话，提供协议转换功能。

控制器327经由存储器接口329与存储器区331耦接，并且被配置成提供命令、地址、控制信号以及数据以控制存储器区331的操作。具体地，根据本发明的一个实施例的控制器327在编程操作期间，控制要同时稳定的位线电压和字线电压。

更具体地，当施加编程命令时，控制器327将漏极选择开关导通，然后将全部位线预充电到内部电压电平Vinternal。然后，控制器327关断漏极选择开关，然后供应字线电压。

当供应字线电压时，以未选中的位线和禁止编程的位线保持内部电压电平并且选中的位线被设定到中间电压或接地电压的方式，来设定位线电压。

然后，当漏极选择开关再次导通时，未选中的位线和禁止编程的位线通过字线电压来保持升压状态。在这种情况下，由于防止FN隧穿，所以未执行编程操作。另一方面，在沟道与选中的位线之间发生电荷共享，所以沟道电压变成位线电压电平。

在完成编程操作之后，将字线和位线放电。

即，根据本发明的一个实施例的控制器327在将全部位线预充电的情况下，设定字线电压和位线电压，并控制漏极选择开关，以将用于未选中的位线和禁止编程的位线的沟道电压复位。因此，由于可以在同一时段稳定字线电压和位线电压，所以可以缩短用于编程所需的时间。

形成存储器区331的存储器单元阵列每个都可以包括多个半导体存储器单元，并且可以被配置成具有一个或更多个存储平面，或一个或更多个芯片，每个存储平面或每个芯片包括多个存储体。

半导体存储装置320的配置不限于此，而是可以根据要应用的系统的环境来增加器件或部件。例如，半导体存储装置320还可以包括用于储存在初始升压操作所需的数据的ROM、错误校正单元、电源单元、通信模块等。

可以将半导体存储装置320封装在存储卡中。此外，数据处理系统30除了主机310以外，还可以包括单独的应用芯片组，例如照相模块。

尽管以上已经描述了某些实施例，但是对于本领域的技术人员将会理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的半导体存储装置。更确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的半导体存储装置。

Claims (20)

1.一种半导体存储装置，包括：

存储器单元区，所述存储器单元区包括多个存储器单元，每个存储器单元耦接在字线与位线之间；以及

控制器，所述控制器被配置成响应于编程命令而同时设定字线电压和位线电压。

2.如权利要求1所述的半导体存储装置，其中，所述存储器单元区包括与漏极选择开关串联耦接的多个存储器单元，以及

所述控制器控制所述漏极选择开关以同时设定所述字线电压和所述位线电压。

3.如权利要求1所述的半导体存储装置，其中，在将全部位线预充电的状态下设定所述字线电压和所述位线电压。

4.如权利要求1所述的半导体存储装置，其中，所述控制器在将全部位线预充电之后，稳定所述字线电压和所述位线电压，以便分别保持预定的电平。

5.如权利要求1所述的半导体存储装置，其中，所述控制器响应于所述编程命令而将全部存储器单元设定成禁止编程的状态，并在稳定所述字线电压和所述位线电压以便分别保持预定的电平之后，控制与禁止编程的位线和未选中的位线耦接的存储器单元的沟道电压。

6.一种半导体存储装置的编程方法，包括以下步骤：

响应于编程命令，将存储器单元区的全部存储器单元设定成禁止编程的状态；

将存储器单元的沟道升压；

稳定与存储器单元区耦接的字线电压和位线电压；以及

改变存储器单元的沟道电压。

7.如权利要求6所述的编程方法，其中，所述存储器单元区包括与漏极选择开关串联耦接的多个存储器单元，以及

将所述存储器单元区的全部存储器单元设定成禁止编程的状态的步骤包括以下步骤：

在所述漏极选择开关导通的状态下，将全部存储器单元的位线预充电；以及

关断所述漏极选择开关。

8.如权利要求7所述的编程方法，其中，将存储器单元的沟道升压的步骤包括供应字线电压的步骤。

9.如权利要求7所述的编程方法，其中，稳定所述字线电压和所述位线电压的步骤包括如下步骤：控制未选中的位线和禁止编程的位线的位线电压以保持所述预充电的状态，并且将与编程操作的目标单元耦接的位线的电压电平改变到指定的电平。

10.如权利要求7所述的编程方法，其中，改变所述沟道电压的步骤包括将所述漏极选择开关导通的步骤。

11.一种数据处理系统，包括：

主机装置；

半导体存储装置，所述半导体存储装置经由主机接口与所述主机装置耦接；以及

控制器，所述控制器被配置成响应于编程命令，而同时设定存储器区的字线电压和位线电压。

12.如权利要求11所述的数据处理系统，其中，所述控制器被布置在所述半导体存储装置中。

13.如权利要求11所述的数据处理系统，其中，所述控制器在将全部位线预充电之后，将所述字线电压和所述位线电压分别稳定到预定的电平。

14.如权利要求11所述的数据处理系统，其中，所述控制器响应于所述编程命令将所述存储器区的全部存储器单元设定成禁止编程的状态，并且在将所述字线电压和所述位线电压分别稳定到预定的电平之后，控制与禁止编程的位线和未选中的位线耦接的存储器单元的沟道电压。

15.一种半导体存储装置，包括：

存储器单元区，所述存储器单元区串联耦接在与位线耦接的漏极选择开关和源极选择开关之间，并且包括多个存储串，每个存储串具有多个存储器单元，每个存储器单元具有与字线耦接的栅极端子；

块开关，所述块开关被配置成驱动所述漏极选择开关；

电压提供器，所述电压提供器被配置成根据所述半导体存储装置的每种操作模式来产生高电压，并且将产生的高电压提供给所述字线；以及

控制器，所述控制器被配置成响应于编程命令，而将预定电平的电压经由所述电压提供器供应给所述字线和所述位线，同时经由所述块开关控制漏极选择开关的导通/关断，以及将所述字线电压和所述位线电压同时稳定到预定的电平。

16.如权利要求15所述的半导体存储装置，其中，所述控制器在将全部位线预充电之后，将所述字线电压和所述位线电压分别稳定到预定的电平。

17.如权利要求15所述的半导体存储装置，其中，所述控制器响应于所述编程命令，在所述漏极选择开关导通的状态下，在将所述全部存储器单元的位线预充电之后，通过关断所述漏极选择开关而将全部存储器单元设定成禁止编程的状态，以及

当将存储器单元的沟道升压时，所述控制器在将所述字线电压和所述位线电压分别稳定到预定的电平之后，控制与禁止编程的位线和未选中的位线耦接的存储器单元的沟道电压。

18.如权利要求17所述的半导体存储装置，其中，所述控制器在将全部存储器单元设定成禁止编程的状态之后，施加字线电压以将存储器单元的沟道升压。

19.如权利要求17所述的半导体存储装置，其中，所述控制器将所述未选中的位线和所述禁止编程的单元的位线电压保持在预充电的状态，并且将与编程操作的目标单元耦接的位线的电压电平改变成指定的电平，以便稳定所述位线电压。

20.如权利要求17所述的半导体存储装置，其中，所述控制器导通所述漏极选择开关以改变所述沟道电压。

Images