KR20130045730A - 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법 - Google Patents

비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법 Download PDF

Info

Publication number
KR20130045730A
KR20130045730A KR1020110110129A KR20110110129A KR20130045730A KR 20130045730 A KR20130045730 A KR 20130045730A KR 1020110110129 A KR1020110110129 A KR 1020110110129A KR 20110110129 A KR20110110129 A KR 20110110129A KR 20130045730 A KR20130045730 A KR 20130045730A
Authority
KR
South Korea
Prior art keywords
high voltage
word line
switch
unselected
potential
Prior art date
Application number
KR1020110110129A
Other languages
English (en)
Inventor
강인호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110110129A priority Critical patent/KR20130045730A/ko
Priority to US13/340,795 priority patent/US20130107654A1/en
Publication of KR20130045730A publication Critical patent/KR20130045730A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 프로그램 시간을 단축시킬 수 있는 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법에 관한 것으로, 본 기술의 일 실시예에 의한 고전압 발생 회로는 입력 전압을 승압하여 제 1 고전압 및 제 2 고전압을 생성하는 고전압 발생부 및 비휘발성 메모리 장치의 프로그램 모드시, 제 1 고전압 및 제 2 고전압을 동시에 구동하여 선택 워드라인 전위 및 미선택 워드라인 전위를 생성하는 고전압 전달부를 포함할 수 있다.

Description

비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법{Non-Volatile Memory Apparatus, Circuit for generating High Voltage and Method for Programming Therefor}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법에 관한 것이다.
플래시 메모리 장치는 비휘발성 메모리 장치의 대표적인 예이며, 특히 낸드(NAND) 타입 플래시 메모리 장치는 드레인 또는 소스를 공유하는 복수의 메모리 셀이 직렬 접속되어 하나의 셀 스트링을 구성하기 때문에 대용량의 정보를 저장할 수 있는 장점이 있다.
플래시 메모리 장치에서 정보를 저장하기 위해서는 즉, 데이터를 프로그램하기 위해서는 고전압을 인가하여 셀에 데이터를 기록하고, 원하는 데이터가 기록되어졌는지 확인하는 검증과정이 수행된다. 셀에 데이터를 프로그램하는 데 소요되는 시간은 단위 시간(Unit time)이라 하며, 이 단위 시간 내에는 데이터 기록 및 검증 시간 외에 워드라인에 고전압이 인가되는 데 소요되는 시간이 포함된다.
도 1은 일반적인 플래시 메모리 장치의 구성도이다.
도 1에 도시한 것과 같이, 플래시 메모리 장치는 메모리 셀 블럭(101), 블럭 디코더(103), 블럭 스위치(105), 고전압 발생부(107), 고전압 전달부(109), 글로벌 라인 선택부(111) 및 페이지 버퍼 회로(113)를 포함한다.
메모리 셀 블럭(101)에는 워드라인(WL) 및 비트라인(BL) 간에 복수의 메모리 셀이 스트링 구조로 연결되어 있다. 특히, 드레인 선택 라인(DSL)에 인가되는 신호에 의해 구동되는 드레인 선택 스위치에 복수의 메모리 셀(n+1개)이 직렬 접속되어 하나의 스트링을 이루며, 스트링의 마지막 메모리 셀에는 소스 선택 라인(SSL)에 인가되는 신호에 의해 구동되는 소스 선택 스위치가 접속된다. 그리고, 하나의 워드라인(WL)에 접속되는 메모리 셀은 하나의 페이지를 이룬다.
블럭 디코더(103)는 블럭 선택 신호를 생성하여 블럭 스위치(105)를 제어한다. 그리고 블럭 스위치(105)는 블럭 디코더(103)에서 생성되는 블럭 선택 신호에 따라 고전압 발생부(107)에서 생성된 전압 신호를 메모리 셀 블럭(101)에 인가한다. 이를 위해, 블럭 스위치(105)는 글로벌 워드라인(GWL)을 메모리 셀 블럭(101)에 연결하기 위한 스위치들과, 글로벌 드레인 선택 라인(GDSL) 및 글로벌 소스 선택 라인(GSSL)을 각각 메모리 셀 블럭(101)에 연결하기 위한 스위치를 구비한다.
고전압 발생부(107)는 복수의 펌프, 예를 들어 제 1 내지 제 3 펌프를 구비한다. 그리고, 각각의 펌프는 플래시 메모리 셀의 동작 모드별로 고전압을 제공한다.
보다 구체적으로, 제 1 펌프로부터 발생되는 제 3 고전압(VSW)은 고전압 전달부(109)의 블럭 디코더 구동 스위치를 통해 블럭 디코더(103)로 제공된다. 또한, 제 1 펌프로부터 발생되는 제 1 고전압(VPGM)은 고전압 전달부(109)의 선택 워드라인 스위치로 제공된다. 제 2 펌프로부터 생성되는 제 2 고전압(VPASS)는 고전압 전달부(109)의 선택 워드라인 스위치 및 미선택 워드라인 스위치로 제공된다. 아울러, 제 3 펌프로부터 발생되는 제 4 고전압(VGSL)은 글로벌 라인 선택부(111)의 글로벌 드레인 선택 라인 스위치 및 글로벌 소스 라인 선택 스위치로 각각 제공된다.
선택 워드라인 스위치로 제 1 고전압(VPGM) 및 제 2 고전압(VPASS)이 제공됨에 따라, 그리고 미선택 워드라인 스위치로 제 2 고전압(VPASS)이 제공됨에 따라 미선택 워드라인 스위치는 글로벌 워드라인 스위치를 구동한다. 또한, 블럭 디코더(103)의 제어에 의해 턴온된 스위치를 통해 해당 워드라인으로 고전압이 인가된다.
이와 같이, 플래시 메모리 장치는 고전압 발생부(107)를 구비하여, 플래시 메모리 장치의 동작 모드에 필요한 전압을 펌핑하고, 고전압 전달부(109) 또는 글로벌 라인 선택부(111)를 통해 메모리 셀 블럭(101)에 적절한 고전압을 공급하게 된다.
한편, 플래시 메모리 장치의 프로그램 동작은 상술하였듯이 기록 동작 및 검증 동작을 포함하며, 일반적으로 ISPP(Incremental-step-pulse programming) 방식으로 프로그램을 수행한다. 검증 동작시에는 이미 '패스'로 판정된 워드라인은 미선택 상태로 하여 미선택 워드라인 전압을 공급하고, 선택 워드라인에 대해서만 리드 전압을 공급하여 셀에 기록된 데이터의 레벨을 읽고 판정한다. 아울러, 검증 동작 후에는 '패스'로 판정된 셀에는 더 이상 프로그램이 수행되지 않도록 하기 위해 해당 메모리 셀이 연결된 워드라인은 미선택 상태로 하여 미선택 워드라인 전압을 공급하고, 원하는 레벨의 데이터가 기록되지 않은 셀이 접속된 워드라인만을 선택하여 프로그램 전압을 인가함으로써 재프로그램이 이루어진다.
따라서, 프로그램 과정이 반복될수록 미선택 워드라인의 개수는 증가하기 마련인데, 도 1에 도시한 것과 같이 제 2 펌프에서 생성되는 패스 전압은 미선택 워드라인 스위치뿐 아니라 선택 워드라인 스위치로 분산 공급된다. 따라서 프로그램 동작을 위해 워드라인의 전위를 요구되는 레벨로 프리차지하는 데 적지 않은 시간이 소요된다.
도 2는 일반적인 플래시 메모리 장치의 프로그램 동작시 전위 레벨 변화를 설명하기 위한 도면이다.
프로그램 동작이 시작되기 전(t11~t12), 제 1 고전압 즉, 프로그램 전압(VPGM)과 제 2 고전압 즉, 패스 전압(VPASS)은 동일한 레벨로 생성된다.
프로그램 동작이 개시된 후(t12 이후), 프로그램 전압(VPGM)은 선택 워드라인으로 공급되고, 패스 전압(VPASS)은 선택 워드라인 및 미선택 워드라인으로 분산 공급된다.
따라서, 선택 워드라인의 전위(VSELWL)가 패스 전압(VPASS) 레벨로 안정화되기까지의 시간(t12~t13), 그리고, 패스 전압(VPASS)이 인가된 미선택 워드라인의 전위(VUNSELWL)가 패스 전압(VPASS) 레벨로 안정화되기까지의 시간(t12~t13)이 긴 것을 알 수 있다.
선택 워드라인의 전위(VSELWL) 및 미선택 워드라인의 전위(VUNSELWL)의 전위가 각각의 요구 레벨(VPGSM, VPASS)로 안정화된 후(t14)에는 프로그램 동작이 수행되고, 그 후에는 검증 동작이 수행된다.
검증 동작시(t15), 선택 워드라인에는 리드 전압(VREAD)이 인가되고 미선택 워드라인에는 패스 전압(VPASS)이 인가된다. 이때에도 미선택 워드라인 선택 스위치가 제 2 고전압(VPASS)에 의해서만 구동되기 때문에 미선택 워드라인이 패스 전압 레벨까지 상승하는 데 긴 시간이 소요된다(t15~t16).
프로그램 동작에서, 각각의 워드라인을 요구되는 레벨로 프리차지 시키는 것은 단위 시간을 결정하는 요인이 될 수 있으며, 따라서 워드라인을 보다 고속으로 프리차지시킬 수 있는 방안이 필요하다.
이를 위해 패스 전압을 생성하는 제 2 펌프의 구동력을 증대시키는 방안을 고려할 수 있다. 하지만, 제 2 펌프의 구동력을 증대시키기 위해서는 펌핑 캐패시터의 사이즈를 증가시켜야 하고, 이에 따라 칩 사이즈가 증가할 수 있다.
본 발명의 실시예는 단위 프로그램 시간을 단축시킬 수 있는 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법을 제공한다.
본 발명의 일 실시예에 의한 비휘발성 메모리 장치는 워드라인 및 비트라인 간에 접속되는 복수의 메모리 셀을 포함하는 메모리 셀 블럭; 글로벌워드라인과 상기 워드라인을 접속하는 블럭 스위치; 상기 블럭 스위치를 구동하는 블럭 디코더; 및 입력 전압을 승압하여 제 1 및 제 2 고전압을 생성하고, 프로그램 명령에 응답하여 상기 제 1 고전압 및 상기 제 2 고전압을 동시에 구동하여 생성한 선택 워드라인 전위 및 미선택 워드라인 전위를 상기 글로벌 워드라인에 인가하는 고전압 발생 회로;를 포함할 수 있다.
한편, 본 발명의 일 실시예에 의한 고전압 발생 회로는 입력 전압을 승압하여 제 1 고전압 및 제 2 고전압을 생성하는 고전압 발생부; 및 비휘발성 메모리 장치의 프로그램 모드시, 상기 제 1 고전압 및 상기 제 2 고전압을 동시에 구동하여 선택 워드라인 전위 및 미선택 워드라인 전위를 생성하는 고전압 전달부;를 포함할 수 있다.
다른 한편, 본 발명의 일 실시예에 의한 프로그램 방법은 비휘발성 메모리 장치의 프로그램 방법으로서, 프로그램 명령에 응답하여 제 1 고전압 및 제 2 고전압을 생성하는 단계; 상기 제 1 고전압 및 제 2 고전압을 동시에 구동하여 선택 워드라인 전위를 생성하여 글로벌 워드라인 스위치로 인가하는 단계; 및 상기 제 1 고전압 및 제 2 고전압을 동시에 구동하여 미선택 워드라인 전위를 생성하여 상기 글로벌 워드라인 스위치로 인가하는 단계;를 포함할 수 있다.
본 기술에 의하면 단위 프로그램 시간을 단축시켜 비휘발성 메모리 장치를 고속 동작하게 할 수 있다.
도 1은 일반적인 플래시 메모리 장치의 구성도,
도 2는 일반적인 플래시 메모리 장치의 프로그램 동작시 전위 레벨 변화를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 의한 고전압 발생 회로의 구성도,
도 4는 도 3에 도시한 고전압 전달부의 구성도,
도 5는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치에서 프로그램 동작시 전위 레벨 변화를 설명하기 위한 도면,
도 6은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 고전압 발생 회로의 구성도이다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 고전압 발생 회로(200)는 고전압 발생부(210) 및 고전압 전달부(220)를 포함한다.
고전압 발생부(210)는 입력 전압(VIN)을 승압하여 제 1 고전압, 예를 들어 프로그램 전압(VPGM)을 생성하는 제 1 펌프(211) 및 입력 전압(VIN)을 승압하여 제 2 고전압, 예를 들어 패스 전압(VPASS)을 생성하는 제 2 펌프(213)를 포함한다.
고전압 전달부(220)는 워드라인 선택 신호(SW_SEL)에 응답하여 제 1 고전압(VPGM) 및 제 2 고전압(VPASS)에 의한 전위를 선택 워드라인 전위(VSELWL)로 생성하는 선택 워드라인 스위치(221) 및, 워드라인 미선택 신호(SW_UNSEL)에 응답하여 제 1 고전압(VPGM) 및 제 2 고전압(VPASS)에 의한 전위를 미선택 워드라인 전위(VUNSELWL)로 생성하는 미선택 워드라인 스위치(223)를 포함한다.
즉, 본 발명의 일 실시예에서는 미선택 워드라인 스위치(223)의 입력 전압으로 제 2 펌프(213)의 전압뿐 아니라 제 1 펌프(211)의 전압 또한 사용한다. 따라서, 제 2 펌프(213)의 구동력을 제 1 펌프(211)에 의해 보조할 수 있어 워드라인이 프리차지되는 데 소요되는 시간을 단축시킬 수 있다.
도 4는 도 3에 도시한 고전압 전달부의 구성도이다.
도 4에 도시한 것과 같이, 고전압 전달부(220)의 선택 워드라인 스위치(221)는 워드라인 선택 신호(SW_SEL)에 응답하여 제 1 고전압(VPGM)을 스위칭하는 제 1 스위치(2211) 및 워드라인 선택 신호(SW_SEL)에 응답하여 제 2 고전압(VPASS)을 스위칭하는 제 2 스위치(2213)를 포함한다.
또한, 미선택 워드라인 스위치(223)는 워드라인 미선택 신호(SW_UNSEL)에 응답하여 제 1 고전압(VPGM)을 스위칭하는 제 3 스위치(2231) 및 워드라인 미선택 신호(SW_UNSEL)에 응답하여 제 2 고전압(VPASS)을 스위칭하는 제 4 스위치(2233)를 포함한다.
이와 같이, 본 실시예에서는 미선택 워드라인 스위치(223)가 제 2 고전압(VPASS)을 스위칭하는 스위치 즉, 제 4 스위치(2233) 외에 제 1 고전압(VPGM)을 스위칭하는 제 3 스위치(2231)를 구비하여, 제 1 고전압(VPGM) 및 제 2 고전압(VPASS)에 의해 미선택 워드라인 전위(VUNSELWL)를 생성한다.
따라서, 제 2 펌프(213)의 구동력을 증대시키지 않고도 미선택 워드라인 스위치(223)를 큰 구동력으로 구동할 수 있어 워드라인을 요구되는 전위로 고속 프리차지 시킬 수 있다.
도 5는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치에서 프로그램 동작시 전위 레벨 변화를 설명하기 위한 도면이다.
프로그램 동작이 시작되기 전(t21~t22), 제 1 고전압 즉, 프로그램 전압(VPGM)과 제 2 고전압 즉, 패스 전압(VPASS)은 동일한 레벨로 생성된다.
프로그램 동작이 개시된 후(t22 이후), 선택 워드라인으로 프로그램 전압(VPGM) 및 패스 전압(VPASS)이 공급되고, 미선택 워드라인으로도 프로그램 전압(VPGM) 및 패스 전압(VPASS)이 공급된다.
따라서, 선택 워드라인의 전위(VSELWL)가 패스 전압(VPASS) 레벨로 안정화되기까지의 시간(t22~t23), 그리고, 미선택 워드라인의 전위(VUNSELWL)가 패스 전압(VPASS) 레벨로 안정화되기까지의 시간(t22~t23)이 △T1의 시간만큼 단축되는 것을 알 수 있다.
선택 워드라인의 전위(VSELWL) 및 미선택 워드라인의 전위(VUNSELWL)의 전위가 각각의 요구 레벨(VPGSM, VPASS)로 안정화된 후(t24)에는 프로그램 동작이 수행되고, 그 후에는 검증 동작이 수행된다.
검증 동작시(t25), 선택 워드라인에는 리드 전압(VREAD)이 인가되고 미선택 워드라인에는 패스 전압(VPASS)이 인가된다. 이때에도 미선택 워드라인 선택 스위치가 제 1 고전압(VPGM) 및 제 2 고전압(VPASS) 모두에 의해 큰 구동력으로 구동되기 때문에 미선택 워드라인의 전위가 패스 전압 레벨까지 급속히 상승할 수 있다(t25~t26). 결국 미선택 워드라인의 전위(VUNSELWL)가 패스 전압(VPASS) 레벨로 안정화되기까지의 시간(t25~t26)이 △T2의 시간만큼 단축되는 것을 알 수 있다.
결국, 단위 프로그램 시간을 단축시킬 수 있게 되어 플래시 메모리 장치를 고속화할 수 있다.
도 6은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
도 6을 참조하면, 본 발명의 일 실시예에 의한 비휘발성 메모리 장치(300)는 메모리 셀 블럭(301), 블럭 디코더(303), 블럭 스위치(305), 고전압 발생 회로(350) 및 페이지 버퍼 회로(313)를 포함한다. 그리고, 고전압 발생 회로(350)는 고전압 발생부(307), 고전압 전달부(309) 및 글로벌 라인 선택부(311)를 포함할 수 있다.
메모리 셀 블럭(301)은 예를 들어 플래시 메모리 셀 블럭이 될 수 있으며, 워드라인(WL) 및 비트라인(BL) 간에 복수의 메모리 셀이 스트링 구조로 연결되도록 구성할 수 있다
블럭 디코더(303)는 블럭 선택 신호를 생성하여 블럭 스위치(305)를 제어한다. 그리고 블럭 스위치(305)는 블럭 디코더(303)에서 생성되는 블럭 선택 신호에 따라 고전압 발생 회로(350)에서 생성된 전압 신호를 메모리 셀 블럭(301)에 인가한다.
블럭 스위치(305)는 글로벌 워드라인(GWL)을 메모리 셀 블럭(301)에 연결하기 위한 스위치들과, 글로벌 드레인 선택 라인(GDSL) 및 글로벌 소스 선택 라인(GSSL)을 각각 메모리 셀 블럭(101)에 연결하기 위한 스위치를 구비할 수 있다.
한편, 고전압 발생 회로(350)는 복수의 펌프를 포함하는 고전압 발생부(307), 고전압 발생부(307)에서 생성된 고전압을 블럭 디코더(303)로 제공하거나 글로벌 라인 선택부(311)로 제공하는 고전압 전달부(309), 고전압 전달부(309)에서 스위칭된 고전압을 블럭 스위치(305)를 통해 메모리 셀 블럭(301)으로 제공하는 글로벌 라인 선택부(311)를 포함할 수 있다.
보다 구체적으로, 고전압 발생부(307)는 복수의 펌프, 예를 들어 제 1 내지 제 3 펌프를 구비한다. 그리고, 각각의 펌프는 메모리 셀 블럭(301)의 동작 모드별로 고전압을 제공한다. 예를 들어, 제 1 펌프(211)로부터 발생되는 제 3 고전압(VSW)은 고전압 전달부(309)의 블럭 디코더 구동 스위치를 통해 블럭 디코더(303)로 제공된다. 또한, 제 1 펌프(211)로부터 발생되는 제 1 고전압(VPGM)은 고전압 전달부(309)의 선택 워드라인 스위치로 제공된다. 제 2 펌프(213)로부터 생성되는 제 2 고전압(VPASS)는 고전압 전달부(309)의 선택 워드라인 스위치 및 미선택 워드라인 스위치로 제공된다. 아울러, 제 3 펌프로부터 발생되는 제 4 고전압(VGSL)은 글로벌 라인 선택부(311)의 글로벌 드레인 선택 라인 스위치 및 글로벌 소스 라인 선택 스위치로 각각 제공된다.
특히, 본 실시예에 의한 비휘발성 메모리 장치(300)는 제 1 펌프(211), 제 2 펌프(213), 선택 워드라인 스위치(221) 및 미선택 워드라인 스위치(223)는 도 3 및 도 4와 같이 구성할 수 있다.
이 경우 선택 워드라인 스위치(221)로 제 1 펌프(211)에서 생성되는 제 1 고전압(VPGM) 및 제 2 펌프(213)에서 생성되는 제 2 고전압(VPASS)이 공급되고, 미선택 워드라인 스위치(223)로 제 1 펌프(211)에서 생성되는 제 1 고전압(VPGM) 및 제 2 펌프(213)에서 생성되는 제 2 고전압(VPASS)이 공급된다.
즉, 선택 워드라인 스위치(221)뿐 아니라 미선택 워드라인 스위치(223) 또한 패스 전압에 프로그램 전압이 더해진 고전압에 의해 구동되므로 프로그램 동작 중 워드라인을 큰 구동력으로 구동하여, 워드라인 전위가 고속으로 요구되는 전위로 상승하게 된다.
프로그램 모드에서 워드라인의 프리차지 시간을 단축시킨다는 것은 단위 프로그램시간을 단축시킬 수 있음을 의미하며, 이는 결국 비휘발성 메모리 장치의 동작 속도를 개선할 수 있는 이점으로 작용한다.
따라서, 펌프를 구성하는 캐패시터의 사이즈를 증가시키지 않으면서도 워드라인의 구동력을 개선할 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200 : 고전압 발생 회로
210 : 고전압 발생부
220 : 고전압 전달부
300 : 비휘발성 메모리 장치
301 : 메모리 셀 블럭
303 : 블럭 디코더
305 : 블럭 스위치
350 : 고전압 발생 회로

Claims (11)

  1. 입력 전압을 승압하여 제 인 전위 및 상기 미선택 워1 고전압 및 제 2 고전압을 생성하는 고전압 발생부; 및
    비휘발성 메모리 장치의 프로그램 모드시, 상기 제 1 고전압 및 상기 제 2 고전압을 동시에 구동하여 선택 워드라인 전위 및 미선택 워드라인 전위를 생성하는 고전압 전달부;
    를 포함하는 고전압 발생 회로.
  2. 제 1 항에 있어서,
    상기 고전압 발생부는, 상기 입력 전압을 승압하여 상기 제 1 고전압을 생성하는 제 1 펌프; 및
    상기 입력 전압을 승압하여 상기 제 2 고전압을 생성하는 제 2 펌프;
    를 포함하는 고전압 발생 회로.
  3. 제 2 항에 있어서,
    상기 고전압 전달부는, 상기 제 1 고전압 및 상기 제 2 고전압을 동시에 스위칭하여 상기 선택 워드라인 전위를 생성하는 선택 워드라인 스위치; 및
    상기 제 1 고전압 및 상기 제 2 고전압을 동시에 스위칭하여 상기 미선택 워드라인 전위를 생성하는 미선택 워드라인 스위치;
    를 포함하는 고전압 발생 회로.
  4. 제 3 항에 있어서,
    상기 선택 워드라인 스위치는, 워드라인 선택 신호에 응답하여 상기 제 1 고전압을 스위칭하는 제 1 스위치; 및
    상기 워드라인 선택 신호에 응답하여 상기 제 2 고전압을 스위칭하는 제 2 스위치;
    를 포함하는 고전압 발생 회로.
  5. 제 3 항에 있어서,
    상기 미선택 워드라인 스위치는, 워드라인 미선택 신호에 응답하여 상기 제 1 고전압을 스위칭하는 제 3 스위치; 및
    상기 워드라인 미선택 신호에 응답하여 상기 제 2 고전압을 스위칭하는 제 4 스위치;
    를 포함하는 고전압 발생 회로.
  6. 워드라인 및 비트라인 간에 접속되는 복수의 메모리 셀을 포함하는 메모리 셀 블럭;
    글로벌워드라인과 상기 워드라인을 접속하는 블럭 스위치;
    상기 블럭 스위치를 구동하는 블럭 디코더; 및
    입력 전압을 승압하여 제 1 및 제 2 고전압을 생성하고, 프로그램 명령에 응답하여 상기 제 1 고전압 및 상기 제 2 고전압을 동시에 구동하여 생성한 선택 워드라인 전위 및 미선택 워드라인 전위를 상기 글로벌 워드라인에 인가하는 고전압 발생 회로;
    를 포함하는 비휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 고전압 발생 회로는, 상기 제 1 고전압을 생성하는 제 1 펌프; 및
    상기 제 2 고전압을 생성하는 제 2 펌프;
    를 포함하는 고전압 발생부를 포함하도록 구성되는 비휘발성 메모리 장치.
  8. 제 6 항에 있어서,
    상기 고전압 전달부는, 상기 제 1 고전압 및 상기 제 2 고전압을 동시에 스위칭하여 상기 선택 워드라인 전위를 생성하는 선택 워드라인 스위치; 및
    상기 제 1 고전압 및 상기 제 2 고전압을 동시에 스위칭하여 상기 미선택 워드라인 전위를 생성하는 미선택 워드라인 스위치;
    를 포함하는 고전압 전달부를 포함하도록 구성되는 고전압 발생 회로.
  9. 비휘발성 메모리 장치의 프로그램 방법으로서,
    프로그램 명령에 응답하여 제 1 고전압 및 제 2 고전압을 생성하는 단계;
    상기 제 1 고전압 및 제 2 고전압을 동시에 구동하여 선택 워드라인 전위를 생성하여 글로벌 워드라인 스위치로 인가하는 단계; 및
    상기 제 1 고전압 및 제 2 고전압을 동시에 구동하여 미선택 워드라인 전위를 생성하여 상기 글로벌 워드라인 스위치로 인가하는 단계;
    를 포함하는 비휘발성 메모리 장치의 프로그램 방법.
  10. 제 9 항에 있어서,
    상기 제 1 고전압 및 상기 제 2 고전압은 각각 독립적으로 생성되는 비휘발성 메모리 장치의 프로그램 방법.
  11. 제 9 항에 있어서,
    상기 선택 워드라드라인 전위는 각각 독립적으로 생성되는 비휘발성 메모리 장치의 프로그램 방법.
KR1020110110129A 2011-10-26 2011-10-26 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법 KR20130045730A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110110129A KR20130045730A (ko) 2011-10-26 2011-10-26 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법
US13/340,795 US20130107654A1 (en) 2011-10-26 2011-12-30 Semiconductor memory apparatus, high voltage generation circuit, and program method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110129A KR20130045730A (ko) 2011-10-26 2011-10-26 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20130045730A true KR20130045730A (ko) 2013-05-06

Family

ID=48172309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110129A KR20130045730A (ko) 2011-10-26 2011-10-26 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법

Country Status (2)

Country Link
US (1) US20130107654A1 (ko)
KR (1) KR20130045730A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330780B1 (en) 2014-12-08 2016-05-03 SK Hynix Inc. Semiconductor device including a memory block and method of operating the same
US9909931B2 (en) 2014-11-25 2018-03-06 SK Hynix Inc. Temperature sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102154851B1 (ko) * 2013-08-26 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 전압 인가 방법
KR20180027035A (ko) * 2016-09-05 2018-03-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2018045750A (ja) 2016-09-16 2018-03-22 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1889346A1 (en) * 2005-05-25 2008-02-20 Callsmart UK Limited Thermal protection for electrical installations and fittings
KR100770754B1 (ko) * 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR100938094B1 (ko) * 2008-03-14 2010-01-21 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 소거 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9909931B2 (en) 2014-11-25 2018-03-06 SK Hynix Inc. Temperature sensor
US9330780B1 (en) 2014-12-08 2016-05-03 SK Hynix Inc. Semiconductor device including a memory block and method of operating the same

Also Published As

Publication number Publication date
US20130107654A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
KR100559714B1 (ko) 낸드 플래시 메모리 소자 및 이의 프로그램 방법
JP4544075B2 (ja) Ｎａｎｄ型フラッシュメモリのロウデコーダ回路およびこれを用いた動作電圧供給方法
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
KR101270500B1 (ko) 비휘발성 반도체 메모리 디바이스 및 비휘발성 반도체 메모리 디바이스로부터 데이터를 판독하는 방법
KR100938094B1 (ko) 반도체 메모리 소자 및 이의 소거 방법
JP2008140488A (ja) 半導体記憶装置
KR100960448B1 (ko) 불휘발성 메모리 장치의 프로그램 검증 방법
US20100226179A1 (en) Nand flash architecture with multi-level row decoding
US8233327B2 (en) Method of programming nonvolatile memory device
KR102302591B1 (ko) 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치
KR20130091909A (ko) 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
JP2013200932A (ja) 不揮発性半導体記憶装置
KR20130044693A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160067016A (ko) 플래시 메모리 및 그 프로그램 방법
KR20190073128A (ko) 메모리 장치 및 그 동작 방법
KR20130045730A (ko) 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법
JP2013054798A (ja) 不揮発性半導体記憶装置
CN110619910B (zh) 存储器的控制方法、装置、存储介质
US8331158B2 (en) Semiconductor memory device
KR20110114210A (ko) 반도체 메모리 장치의 프로그램 방법
KR20140078989A (ko) 반도체 메모리 장치 및 그것의 프로그램 방법
KR20180001407A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2008052803A (ja) 不揮発性半導体記憶装置
KR20090048763A (ko) 플래시 메모리 소자의 프로그램 방법
KR100842758B1 (ko) 낸드 플래시 메모리 소자의 프로그램 방법 및 이를구현하기 위한 프로그램 바이어스 전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right