KR100960448B1 - 불휘발성 메모리 장치의 프로그램 검증 방법 - Google Patents

불휘발성 메모리 장치의 프로그램 검증 방법 Download PDF

Info

Publication number
KR100960448B1
KR100960448B1 KR1020080044119A KR20080044119A KR100960448B1 KR 100960448 B1 KR100960448 B1 KR 100960448B1 KR 1020080044119 A KR1020080044119 A KR 1020080044119A KR 20080044119 A KR20080044119 A KR 20080044119A KR 100960448 B1 KR100960448 B1 KR 100960448B1
Authority
KR
South Korea
Prior art keywords
voltage
block
program
output terminal
level
Prior art date
Application number
KR1020080044119A
Other languages
English (en)
Other versions
KR20090118374A (ko
Inventor
강영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080044119A priority Critical patent/KR100960448B1/ko
Priority to US12/372,337 priority patent/US8085600B2/en
Publication of KR20090118374A publication Critical patent/KR20090118374A/ko
Application granted granted Critical
Publication of KR100960448B1 publication Critical patent/KR100960448B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

본원 발명이 해결하고자 하는 과제는 프로그램 동작 및 검증 동작에 소요되는 시간을 최소화할 수 있는 불휘발성 메모리 장치의 프로그램 검증 방법을 제공하는 것이다.
본원 발명의 불휘발성 메모리 장치의 프로그램 검증 방법은 블록 선택부의 출력단을 제2 레벨로 프리차지시키는 단계와, 상기 블록 선택부의 출력단을 플로팅 시키는 단계와, 상기 출력단이 플로팅된 상태에서 글로벌 워드라인을 통해 프로그램 전압 및 검증 전압을 순차적으로 인가하는 단계를 포함하는 것을 특징으로 한다.
프리차지, 블록 선택부

Description

불휘발성 메모리 장치의 프로그램 검증 방법{Programming and verifying method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 프로그램 검증 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 프로그램 동작시에는 프로그램이 완료되었는 지 여부를 판단하는 검증 동작도 수행하게 된다. 즉, 프로그램 전압 및 검증 전압을 순차적으로 인가하고, 이 동작을 프로그램 동작이 완료될 때까지 반복하게 된다. 이러한 프로그램 전압 및 검증 전압은 블록 선택부의 출력 전압을 프리차지시켜 글로벌 워드라인에 인가되던 전압을 로컬 워드라인으로 전달시키는 방법으로 인가한다. 다만, 종래 방법에서는 매 프로그램 전압 인가 및 검증 전압인가시 블록 선택부의 출력 전압을 프리차지시키는 동작이 포함되어 있는바 이로 인하여 전체 적인 프로그램 시간 및 검증 시간이 증가하는 문제점이 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 프로그램 동작 및 검증 동작에 소요되는 시간을 최소화할 수 있는 불휘발성 메모리 장치의 프로그램 검증 방법을 제공하는 것이다.
전술한 문제점을 해결하기 위하여 본원 발명의 불휘발성 메모리 장치의 프로그램 검증 방법은 블록 선택부의 출력단을 제2 레벨로 프리차지시키는 단계와, 상기 블록 선택부의 출력단을 플로팅 시키는 단계와, 상기 출력단이 플로팅된 상태에서 글로벌 워드라인을 통해 프로그램 전압 및 검증 전압을 순차적으로 인가하는 단계를 포함하는 것을 특징으로 한다.
전술한 구성에 따라 초기에 블록 선택부의 출력단을 한번 프리차지 시킨 후에는 별도의 프리차지 동작없이, 프로그램 동작과 검증 동작을 수행하게 되므로 전체 프로그램 동작 및 검증 동작에 소요되는 시간을 감소시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제 공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명이 적용되는 불휘발성 메모리 장치를 도시한 회로도이다.
상기 불휘발성 메모리 장치(100)는 각종 데이터가 저장되는 메모리 셀 블록(150)과, 상기 메모리 셀 블록의 각 워드라인, 드레인 선택 라인 또는 소스 선택 라인에 인가되는 각종 고전압을 발생시키고 공급하는 고전압 공급부(110)와, 상기 각 고전압을 선택적으로 전달하는 고전압 어드레싱부(120)와, 상기 고전압 어드레싱부(120)를 통과한 고전압을 블록 선택 여부에 따라 차단 또는 통과시키는 고전압 스위칭부(140)와, 특정 블록의 선택 여부에 따라 상기 고전압 스위칭부(140)의 동작 여부를 제어하는 블록 선택 전압(VBLCWL)을 출력하는 블록 선택부(130)를 포함한다.
또한, 상기 불휘발성 메모리 장치(100)의 동작 동안 메모리 셀 블록에 프로그램할 데이터를 임시저장하거나, 메모리 셀 블록에서 독출한 데이터를 임시저장하는 페이지 버퍼(170)와, 상기 메모리 셀 블록의 비트라인쌍(BLe, BLo)중 특정 비트라인을 상기 페이지 버퍼(170)와 접속시키는 비트라인 선택부(160)를 포함한다.
각 구성요소에 대하여 더욱 상세히 살펴보기로 한다.
상기 메모리 셀 블록(150)은 메모리 셀 어레이 중 블록 단위의 메모리 셀을 나타낸다. 단위 메모리 셀 블록(150)은 드레인 선택 트랜지스터(DST), 복수의 메모리 셀(MC0~MCn), 소스 선택 트랜지스터(SST)가 직렬 접속된 메모리 셀 스트링을 복 수개 포함한다.
상기 비트라인 선택부(160)는 제1 비트라인 선택신호(BSLe)에 응답하여 상기 이븐 비트라인(BLe)과 감지노드(미도시 됨)를 접속시키는 NMOS 트랜지스터(N166)와, 제2 비트라인 선택신호(BSLo)에 응답하여 상기 오드 비트라인(BLo)과 감지노드를 접속시키는 NMOS 트랜지스터(N168)를 포함한다.
또한, 상기 비트라인 선택부(160)는 특정 레벨의 가변전압을 인가하는 가변전압 입력단(VIRPWR), 제1 디스차지 신호(DISCHe)에 응답하여 상기 이븐 비트라인(BLe)과 가변전압 입력단을 접속시키는 NMOS 트랜지스터(N162), 제2 디스차지 신호(DISCHo)에 응답하여 상기 오드 비트라인(BLo)과 가변전압 입력단을 접속시키는 NMOS 트랜지스터(N164)를 포함한다. 이와 같은 구성에 따라, 특정 비트라인과 상기 페이지버퍼(170)를 선택적으로 접속시킨다.
상기 고전압 공급부(110)는 상기 불휘발성 메모리 장치의 프로그램, 독출, 소거, 검증 동작 중에 필요한 각종 고전압을 발생시키고 이를 공급한다.
상기 고전압 공급부(110)는 프로그램 동작 중에 선택된 워드라인에 공급되는 프로그램 전압(VPGM)과 소거 동작중에 해당 블록의 전체 워드라인에 공급되는 소거 전압(VERASE)을 발생시키고 공급하는 프로그램/소거 전압 공급기(114)와, 검증동작 중에 선택된 워드라인에 공급되는 검증 전압(VPVER)을 발생시키고 공급하는 검증전압 공급기(116)와, 독출 동작 중에 선택된 워드라인에 공급되는 독출 전압(VREAD)과 상기 각 동작중에 비선택된 워드라인에 공급되는 패스 전압(VPASS)을 발생시키 고 공급하는 패스전압 공급기(118)와, 각 동작중에 상기 드레인 선택 트랜지스터 및 소스 선택 트랜지스터를 턴온시키는 전압을 발생시키고 공급하는 GDL 전압 공급기(112)를 포함한다. 또한, 선택된 워드라인에 공급되는 상기 프로그램 전압/ 검증 전압들을 스위칭하는 선택 스위치(115)와, 비선택된 워드라인에 공급되는 패스 전압을 스위칭하는 비선택 스위치(119)를 포함한다.
상기 각 전압 공급기들은 외부 전원전압을 특정 레벨까지 펌핑하는 차지펌프회로(미도시됨)와 펌핑 전압을 일정 레벨로 안정화시키는 레귤레이터 회로(미도시 됨)를 포함한다. 각 동작의 용도에 따라 공급되는 전압의 레벨이 상이할 뿐 전체적으로는 펌핑 전압을 레귤레이팅하는 구성을 취한다.
상기 고전압 어드레싱부(120)는 상기 전달되는 고전압을 각 워드라인별로 선택적으로 공급한다. 즉, 프로그램/독출/검증 전압 같은 경우 전체 워드라인 중 특정 워드라인을 선택하여 전압이 공급되는바, 이와 같은 워드라인들의 어드레싱 동작을 수행한다.
이를 위해, 상기 GDL 전압을 전달받아 상기 드레인 선택 트랜지스터와 접속되는 글로벌 드레인 선택 라인(GDSL)에 공급하는 GDSL 스위치(122), 상기 GDL 전압을 전달받아 상기 소스 선택 트랜지스터와 접속되는 글로벌 소스 선택 라인(GSSL)에 공급하는 GSSL 스위치(126), 상기 프로그램/소거/검증/독출/패스 전압등을 특정 셀과 접속되는 글로벌 워드라인(GWL)에 공급하는 GWL 스위치(124)를 포함한다.
상기 고전압 스위칭부(140)는 상기 메모리 셀 블록의 선택 여부에 따라 상기 고전압 어드레싱부(120)에서 전달되는 각종 고전압을 통과 또는 차단시킨다. 프로그램/소거/검증/독출 동작등을 수행하는 데 있어서, 특정 블록이 선택되는 경우에는 상기 각 고전압을 통과시켜 각 로컬 워드라인(LWL)에 공급하며, 특정 블록이 선택되지 않는 경우에는 상기 각 고전압을 차단시킨다.
이를 위해, 상기 각 글로벌 전압 공급라인(GDSL, GSSL, GWL)과 상기 메모리 셀 블록의 메모리 셀, 드레인/소스 선택 트랜지스터의 게이트사이에 접속되는 차단 트랜지스터(SW1~SWn)들을 포함한다.
이때, 상기 각 차단 트랜지스터는 상기 블록 선택부(130)에서 출력되는 블록 선택 전압(VBLCWL)에 응답하여 턴온되는 NMOS 트랜지스터로서 구성된다.
상기 각 차단 트랜지스터(SW1~SWn)들은 각 게이트에 인가되는 블록 선택 전압(VBLWL)이 플로팅 되어 있는 상태에서, 각 글로벌 전압 공급라인(GDSL, GSSL, GWL)에서 공급되는 전압에 의한 부스팅 현상에 따라 턴온된다. 예를 들어, 상기 게이트가 플로팅된 상태에서 글로벌 전압 공급라인(GWL)을 통해 고전압(대략 16V의 프로그램 전압)이 인가되면 커플링 효과에 의해 차단 트랜지스터(SW1~SWn)가 턴온되어 로컬 워드라인으로(LWL)으로 상기 고전압이 인가된다.
상기 블록 선택부(130)는 상기 메모리 셀 블록의 선택(150) 여부에 따라 상기 블록 선택 전압(VBLCWL)을 생성하고 이를 고전압 스위칭부(140)에 전달한다.
이를 위해, 블록 선택전압으로 사용될 고전압(VBLC)을 공급하는 고전압 발생 기(132)와, 특정 블록의 선택여부에 따라 상기 고전압(VBLC)을 상기 고전압 스위칭부(140)로 전달하는 블록 스위치(136)와, 특정 블록의 선택여부에 따라 상기 블록 스위치를 어드레싱하는 블록 어드레스 스위치(134)를 포함한다.
상기 블록 스위치(136)는 도시된 바와 같이 제1 제어신호(GA) 및 제2 제어신호(GB)에 따라 턴온되며 상기 고전압 발생기(132)와 출력노드(N1) 사이에 직렬접속된 제1 및 제2 NMOS 트랜지스터(N136, N137), 상기 고전압 발생기(132)와 출력노드(N1) 사이에 직렬접속된 제1 및 제2 다이오드(D136, D137)을 포함한다.
이제 통상적인 프로그램 검증 동작에서 상기 블록 선택부(130)의 동작을 살펴보기로 한다.
도 2는 불휘발성 메모리 장치의 통상적인 프로그램 검증 동작에서 블록 선택부의 동작을 설명하기 위한 파형도이다.
먼저 제1 레벨(VBLC1)의 제1 및 제2 제어신호(GA, GB)를 인가하여 제1 및 제2 NMOS 트랜지스터(N136, N137)을 턴온시키면, 상기 출력노드(N1)는 제2 레벨(VBLC1-Vth)로 프리차지 된다.
다음으로, 상기 제1 및 제2 제어신호(GA, GB)의 인가를 중단하면, 상기 출력노드(N1)는 플로팅 상태가 된다. 이때, 글로벌 워드라인(GWL)을 통해 전달된 프로그램 전압이 상기 차단 스위치(SW)들의 드레인 단자에 인가되면, 드레인-게이트간의 오버랩 캐패시턴스(overlap capacitance)에 의한 셀프 부스팅 효과로 상기 출력노드(N1)의 전압이 상승한다. 따라서 각 차단 스위치(SW)가 턴온되어 글로벌 워드 라인(GWL) 전압이 로컬 워드라인(LWL)로 전달된다. 한편, 상기 출력노드(N1)의 전압(VBLCWL)은 상기 제1 및 제2 다이오드(D136, D137)로 인하여 제3 레벨(VBLC1+2Vth)이상으로 상승하지 못한다. 이와 같은 동작에 의하여 프로그램 전압이 각 로컬 워드라인으로 공급된다.
다음으로, 제4 레벨(VBLC2)의 제1 및 제2 제어신호(GA, GB)를 다시 인가하여 제1 및 제2 NMOS 트랜지스터(N136, N137)을 턴온시키면, 상기 출력노드(N1)는 제5 레벨(VBLC2-Vth)로 천이된다.
다음으로, 상기 제1 및 제2 제어신호의 인가를 중단하면 상기 설명한 셀프 부스팅 효과에 따라 상기 출력노드(N1)의 전압은 제6 레벨(VBLC2+2Vth)까지 상승하게 된다. 이와 같은 동작에 따라 검증전압이 각 로컬 워드라인으로 공급된다.
통상적으로 ISPP(Incremental step pulse program) 방법에 따라 프로그램 동작이 수행되는바, 상기 제1 레벨의 제1 및 제2 제어신호 인가에 따른 프로그램 전압 인가, 제4 레벨의 제1 및 제2 제어신호 인가에 따른 검증전압 인가 동작이 반복 수행된다.
그러나 멀티 레벨 셀 프로그램 방법이 보편화됨에 따라, 프로그램 동작 후 수행해야할 검증동작의 수도 늘어가고 있는 추세이다. 그에 따라 검증동작에 소요되는 시간도 증가하고 있는바 이를 축소시킬 필요가 있다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 검 증 동작시의 블록 선택부의 동작을 설명하기 위한 파형도이다.
먼저 제1 레벨(VBLC1)의 제1 및 제2 제어신호(GA, GB)를 인가하여 제1 및 제2 NMOS 트랜지스터(N136, N137)를 턴온시키면, 상기 출력노드(N1)는 제2 레벨(VBLC1-Vth)로 프리차지 된다.
다음으로, 상기 제1 및 제2 제어신호(GA, GB)의 인가를 중단하면, 상기 출력노드(N1)는 플로팅 상태가 된다. 이때, 글로벌 워드라인(GWL)을 통해 프로그램 전압(Vpgm), 검증 전압(Vver)을 순차적으로 인가하며 프로그램 동작과 검증동작을 수행한다. 종래 기술과는 달리, 검증전압의 인가전에 별도의 제2 프리차지 동작을 수행하지 않는 것을 특징으로 한다.
제1 프리차지 동작이 완료되면, 상기 출력노드(N1)는 플로팅 상태에 있으므로, 글로벌 워드라인(GWL)을 통해 인가되는 전압에 따라 상기 출력노드(N1)의 전압이 부스팅된다. 따라서 상기 고전압 스위칭부(140)의 각 차단스위치는 턴온상태가 되고, 검증전압 인가전에 제2 프리차지 과정이 없어도 각 워드라인에 검증전압(Vver)을 인가하는 것이 가능해진다. 마찬가지로 이후에 프로그램 동작과 검증동작을 반복하는 경우에도 상기 블록스위치의 프리차지 과정 없이, 글로벌워드라인을 통해 프로그램 전압과 검증전압을 각각 인가한다. 한편, 상기 출력노드(N1)의 전압은 변화가 없는 것처럼 도시되어 있으나, 상기 출력노드(N1)는 플로팅 상태에 있으므로, 글로벌 워드라인(GWL)을 통해 인가되는 전압에 따라 그 레벨이 상이해 질 수 있음은 당업자에게 자명한 사실이다.
도 4는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 검증 동작시의 블록 선택부의 동작을 설명하기 위한 파형도이다.
상기 실시예는 누설 전류등과 같은 외부 조건에 의하여 상기 블록 선택 전 압(VBLCWL)이 디스차지되는 경우 이를 감지하여 추가 프리차지 동작을 수행하는 것을 특징으로 한다.
먼저 제1 레벨(VBLC1)의 제1 및 제2 제어신호(GA, GB)를 인가하여 제1 및 제2 NMOS 트랜지스터(N136, N137)를 턴온시키면, 상기 출력노드(N1)는 제2 레벨(VBLC1-Vth)로 프리차지 된다.
다음으로, 상기 제1 및 제2 제어신호(GA, GB)의 인가를 중단하면, 상기 출력노드(N1)는 플로팅 상태가 된다. 이때, 글로벌 워드라인(GWL)을 통해 프로그램 전압(Vpgm), 검증 전압(Vver)을 순차적으로 인가하며 프로그램 동작과 검증동작을 수행한다. 제1 프리차지 동작이 완료되면, 상기 출력노드(N1)는 플로팅 상태에 있으므로, 글로벌 워드라인(GWL)을 통해 인가되는 전압에 따라 상기 출력노드(N1)의 전압이 부스팅된다. 따라서 상기 고전압 스위칭부(140)의 각 차단스위치는 턴온상태가 되고, 검증전압 인가전에 제2 프리차지 과정이 없어도 각 워드라인에 검증전압(Vver)을 인가하는 것이 가능해진다. 마찬가지로 이후에 프로그램 동작과 검증동작을 반복하는 경우에도 상기 블록스위치의 프리차지 과정 없이, 글로벌워드라인을 통해 프로그램 전압과 검증전압을 각각 인가한다.
이후 누설 전류등과 같은 외부 조건에 의하여 상기 블록 선택 전압(VBLCWL)이 디스차지되는 경우 이를 감지하여 추가 프리차지 동작을 수행한다. 도면을 참조하여 상세히 설명하기로 한다.
도 5는 본원 발명의 일 실시예에 따른 블록 선택부를 도시한 블록도이다.
상기 블록 선택부(510)는 블록 선택 전압(VBLCWL)으로 사용될 고전압(VBLC)을 공급하는 고전압 발생기(520)와, 특정 블록의 선택여부에 따라 상기 고전압(VBLC)을 고전압 스위칭부로 전달하는 블록 스위치(510)와, 특정 블록의 선택여부에 따라 상기 블록 스위치를 어드레싱하는 블록 어드레스 스위치(530), 상기 블록 스위치(510)의 출력인 블록 선택 전압(VBLCWL)의 레벨을 감지하여 상기 블록 어드레스 스위치(530)에 전달하는 블록선택전압 감지기(540)를 포함한다.
상기 블록선택전압 감지기(540)와 블록 어드레스 스위치(530)는 본원 발명의 특징적인 구성요소이다.
상기 블록선택전압 감지기(540)는 상기 블록 선택 전압(VBLCWL)이 특정 전압 레벨로 디스차지될 때를 감지하여, 상기 블록 어드레스 스위치(530)로 하여금 제1 레벨(VBLC1)의 제1 및 제2 제어신호(GA, GB)가 출력되도록 한다. 이를 위하여 선정된 레벨을 갖는 기준전압과 블록 선택 전압(VBLCWL)의 크기를 비교하는 비교부(미도시 됨)를 포함한다.
상기 블록 어드레스 스위치(530)는 상기 블록선택전압(VBLCWL)이 특정 전압 아래로 디스차지되면, 상기 제1 레벨(VBLC1)의 제1 및 제2 제어신호(GA, GB)를 출력시켜 상기 블록선택전압(VBLCWL)이 제2 레벨(VBLC1-Vth)로 다시 프리차지되게 한다.
이와 같이 상기 블록선택전압(VBLCWL)이 디스차지 되면 추가 프리차지 동작을 수행하여 상기 블록선택전압(VBLCWL)이 제2 레벨(VBLC1+2Vth)이상을 유지하도록 한다. 이후 프로그램 동작과 검증 동작을 반복수행하는 것은 앞서 설명한 바와 같 다.
도 1은 본원 발명이 적용되는 불휘발성 메모리 장치를 도시한 회로도이다.
도 2는 불휘발성 메모리 장치의 통상적인 프로그램 검증 동작에서 블록 선택부의 동작을 설명하기 위한 파형도이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 검증 동작시의 블록 선택부의 동작을 설명하기 위한 파형도이다.
도 4는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 검증 동작시의 블록 선택부의 동작을 설명하기 위한 파형도이다.
도 5는 본원 발명의 일 실시예에 따른 블록 선택부를 도시한 블록도이다.

Claims (6)

  1. 선택된 메모리 블록과 연결되는 블록 선택부의 출력단을 제2 레벨로 프리차지시키는 단계와,
    상기 블록 선택부의 출력단을 플로팅 시키는 단계와,
    상기 출력단이 플로팅된 상태에서 글로벌 워드라인을 통해 프로그램 전압 및 검증 전압을 순차적으로 인가하는 단계와,
    상기 블록 선택부의 출력단의 전압이 임계값 이하로 천이되는 경우 상기 블록 선택부의 출력단을 제2 레벨로 프리차지시키는 단계를 반복하는 단계를 포함하고,
    상기 출력단의 전압 레벨에 응답하여 상기 프로그램 전압 및 검증전압이 상기 선택된 메모리 블록의 로컬라인으로 전달되는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  2. 제1항에 있어서, 상기 프리차지 시키는 단계는 블록 스위치에 상기 제2 레벨보다 큰 제1 레벨의 제1 및 제2 제어신호를 인가하여 상기 블록 선택부의 출력단이 상기 제2 레벨로 프리차지되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  3. 제1항에 있어서, 프로그램 동작이 완료될 때까지 상기 프로그램 전압 및 검증 전압을 순차적으로 인가하는 단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  4. 제1항에 있어서, 상기 블록 선택부의 출력단을 플로팅 시키는 단계는 블록 스위치에 인가되던 제1 및 제2 제어신호의 인가를 중단하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  5. 제1항에 있어서, 상기 프로그램 전압 및 검증 전압을 순차적으로 인가하는 단계는 상기 프로그램 전압의 인가에 따라 상기 블록 선택부의 출력단의 전압이 제3 레벨로 부스팅되는 단계와,
    상기 부스팅된 출력단의 전압에 의하여 고전압 스위칭부가 턴온되는 단계와,
    상기 글로벌 워드라인의 전압이 상기 로컬 워드라인으로 전달되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 검증 방법.
  6. 삭제
KR1020080044119A 2008-05-13 2008-05-13 불휘발성 메모리 장치의 프로그램 검증 방법 KR100960448B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080044119A KR100960448B1 (ko) 2008-05-13 2008-05-13 불휘발성 메모리 장치의 프로그램 검증 방법
US12/372,337 US8085600B2 (en) 2008-05-13 2009-02-17 Program and verify method of nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080044119A KR100960448B1 (ko) 2008-05-13 2008-05-13 불휘발성 메모리 장치의 프로그램 검증 방법

Publications (2)

Publication Number Publication Date
KR20090118374A KR20090118374A (ko) 2009-11-18
KR100960448B1 true KR100960448B1 (ko) 2010-05-28

Family

ID=41316007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080044119A KR100960448B1 (ko) 2008-05-13 2008-05-13 불휘발성 메모리 장치의 프로그램 검증 방법

Country Status (2)

Country Link
US (1) US8085600B2 (ko)
KR (1) KR100960448B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170037083A (ko) * 2015-09-25 2017-04-04 에스케이하이닉스 주식회사 반도체 메모리 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101662269B1 (ko) * 2010-02-03 2016-10-04 삼성전자주식회사 플래시 메모리 장치 및 그것의 검증 방법
KR101662277B1 (ko) * 2010-05-12 2016-10-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102090677B1 (ko) 2013-09-16 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
KR102219292B1 (ko) 2014-07-21 2021-02-23 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 반도체 메모리 시스템
KR102293078B1 (ko) * 2015-07-06 2021-08-26 삼성전자주식회사 불휘발성 메모리 장치
US9633720B2 (en) * 2015-09-10 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor memory device
KR102475445B1 (ko) 2016-09-12 2022-12-08 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10535412B2 (en) * 2018-02-09 2020-01-14 Sandisk Technologies Llc Single pulse verification of memory cells
CN114067881A (zh) 2019-08-28 2022-02-18 长江存储科技有限责任公司 闪速存储器件中的编程方法
US11437318B2 (en) 2020-06-12 2022-09-06 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713992B1 (ko) * 2006-05-12 2007-05-04 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214610A (en) * 1989-09-22 1993-05-25 Texas Instruments Incorporated Memory with selective address transition detection for cache operation
US5566127A (en) * 1992-01-15 1996-10-15 Motorola, Inc. Method for building a compiled static RAM
US6462584B1 (en) * 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device
US6418075B2 (en) * 2000-07-21 2002-07-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor merged logic and memory capable of preventing an increase in an abnormal current during power-up
KR100432884B1 (ko) * 2001-08-28 2004-05-22 삼성전자주식회사 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치
US7042779B2 (en) * 2004-01-23 2006-05-09 Agere Systems Inc. Method and apparatus for reducing leakage current in a read only memory device using pre-charged sub-arrays
EP1626413B1 (en) * 2004-08-11 2007-02-21 STMicroelectronics S.r.l. A row decoder for nand memoiries
KR100673170B1 (ko) * 2005-03-10 2007-01-22 주식회사 하이닉스반도체 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법
JP2007004955A (ja) * 2005-05-27 2007-01-11 Sharp Corp 不揮発性半導体記憶装置
KR100691379B1 (ko) * 2005-06-24 2007-03-09 삼성전자주식회사 프로그램 동작 안정성이 향상된 불휘발성 반도체 메모리장치 및 이에 대한 프로그램 구동방법
KR100687424B1 (ko) * 2005-08-29 2007-02-26 주식회사 하이닉스반도체 비휘발성 메모리 장치
KR100842996B1 (ko) * 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
KR100965072B1 (ko) * 2007-10-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR100938094B1 (ko) * 2008-03-14 2010-01-21 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 소거 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713992B1 (ko) * 2006-05-12 2007-05-04 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170037083A (ko) * 2015-09-25 2017-04-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102442215B1 (ko) * 2015-09-25 2022-09-08 에스케이하이닉스 주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20090118374A (ko) 2009-11-18
US20090285026A1 (en) 2009-11-19
US8085600B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
KR100960448B1 (ko) 불휘발성 메모리 장치의 프로그램 검증 방법
KR100965072B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100805839B1 (ko) 고전압 발생기를 공유하는 플래시 메모리 장치
KR101119371B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR100885784B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
KR100845135B1 (ko) 불휘발성 메모리 장치에서의 프로그램 방법 및 이를 위한불휘발성 메모리 장치
US7898872B2 (en) Operating method used in read or verification method of nonvolatile memory device
US8611155B2 (en) Semiconductor memory device and program methods thereof
KR101184539B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US8520435B2 (en) Nonvolatile memory device and method of operating the same
JP2008084471A (ja) 半導体記憶装置
KR100967000B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101705294B1 (ko) 플래시 메모리 및 그 프로그램 방법
KR20130044693A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20110078731A (ko) 반도체 메모리 장치 및 이의 동작 방법
US7957191B2 (en) Method of programming non-volatile memory device
US8730735B2 (en) Method of programming a semiconductor memory device
US20150270003A1 (en) Non-volatile memory and method for programming the same
KR20090048763A (ko) 플래시 메모리 소자의 프로그램 방법
KR100967010B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
KR100967005B1 (ko) 불휘발성 메모리 장치의 드레인 선택 라인 전압 공급 장치 및 그 독출/검증 방법
JP3859975B2 (ja) 不揮発性メモリ
KR20090026510A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100129075A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
JP2009043322A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee