CN111354401B - 半导体装置、存储器系统及半导体装置的操作方法 - Google Patents

半导体装置、存储器系统及半导体装置的操作方法 Download PDF

Info

Publication number
CN111354401B
CN111354401B CN201910772383.7A CN201910772383A CN111354401B CN 111354401 B CN111354401 B CN 111354401B CN 201910772383 A CN201910772383 A CN 201910772383A CN 111354401 B CN111354401 B CN 111354401B
Authority
CN
China
Prior art keywords
dummy word
voltage
dummy
word line
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910772383.7A
Other languages
English (en)
Other versions
CN111354401A (zh
Inventor
李芸相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111354401A publication Critical patent/CN111354401A/zh
Application granted granted Critical
Publication of CN111354401B publication Critical patent/CN111354401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

半导体装置、存储器系统及半导体装置的操作方法。一种半导体装置包括：存储器串，其包括多个存储器单元、多个选择晶体管以及联接在所述多个存储器单元与所述多个选择晶体管之间的一个或更多个虚设晶体管；一条或更多条虚设字线，其联接至所述一个或更多个虚设晶体管；以及多条选择线，其分别联接至所述多个选择晶体管。当编程电压被施加到所述一条或更多条虚设字线当中的被选虚设字线时，第一虚设字线电压可以被施加到所述多条选择线当中的与所述一条或更多条虚设字线相邻的选择线。

Description

半导体装置、存储器系统及半导体装置的操作方法
技术领域
本公开总体涉及电子装置，更具体地，涉及半导体装置、存储器系统及半导体装置的操作方法。
背景技术
半导体存储器系统是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)之类的半导体实现的储存装置。半导体存储器系统通常可以分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是当供电中断时所存储的数据丢失的存储器装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是即使在供电中断时也保持所存储数据的存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。闪存通常分为NOR型闪存和NAND型闪存。
发明内容
实施方式提供了每存储块容量增加的半导体装置、存储器系统及半导体装置的操作方法。
根据本公开的一方面，提供了一种半导体装置，一种半导体装置，该半导体装置包括：存储器串，所述存储器串包括多个存储器单元、多个选择晶体管以及联接在所述多个存储器单元与所述多个选择晶体管之间的一个或更多个虚设晶体管；一条或更多条虚设字线，所述一条或更多条虚设字线联接至所述一个或更多个虚设晶体管；以及多条选择线，所述多条选择线分别联接至所述多个选择晶体管，其中，当编程电压被施加到所述一条或更多条虚设字线当中的被选虚设字线时，第一虚设字线电压被施加到所述多条选择线当中的与所述一条或更多条虚设字线相邻的选择线。
根据本公开的另一方面，提供了一种用于操作半导体装置的方法，所述半导体装置包括多个存储器单元、多个选择晶体管以及联接在多个存储器单元和多个存储器单元之间的多个虚设晶体管，该方法包括以下步骤：将编程电压施加到分别与多个虚设晶体管联接的多条虚设字线当中的被选虚设字线；以及将第一虚设字线电压施加到多条选择线当中的与多条虚设字线相邻的选择线。
根据本公开的又一方面，提供了一种存储器系统，该存储器系统包括：存储器装置，所述存储器装置包括：具有多个存储器单元、多个选择晶体管以及联接在所述多个存储器单元和所述多个选择晶体管之间的一个或更多个虚设晶体管的存储器串、分别联接至所述多个存储器单元的多条字线、联接至所述一个或更多个虚设晶体管的一条或更多条虚设字线以及分别联接至所述多个选择晶体管的多条选择线；以及控制器，所述控制器被配置为在编程操作中控制所述存储器装置，以将编程电压施加到所述一条或更多条虚设字线当中的被选虚设字线，并将第一虚设字线电压施加到所述多条选择线当中的与所述一条或更多条虚设字线相邻的选择线。
附图说明
在下文中将参照附图更充分地描述各种实施方式；然而，它们可以以不同的形式实现，并且不应该被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使本公开将是透彻的和完整的，并且将示例性实施方式的范围充分传达给本领域技术人员。
在附图中，为了清楚说明，可以夸大尺寸。应当理解，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。
图1是例示了根据本公开的一个实施方式的半导体装置的框图。
图2A至图2C是例示了根据本公开的一个实施方式的半导体装置的单元阵列结构的电路图。
图3是例示了根据本公开的一个实施方式的半导体装置的操作方法的流程图。
图4是例示了根据本公开的一个实施方式的半导体装置的存储器串的一部分的图。
图5A和图5B是例示了在编程操作中使用的脉冲的波形的图。
图6是例示了根据本公开的一个实施方式的半导体装置的存储器串的一部分的图。
图7A和图7B是例示了在编程操作中使用的脉冲的波形的图。
图8是例示了根据本公开的一个实施方式的半导体装置的操作方法的流程图。
图9是例示了根据本公开的一个实施方式的半导体装置的操作方法的流程图。
图10是例示了根据本公开的一个实施方式的存储器系统的框图。
图11是例示了根据本公开的一个实施方式的存储器系统的框图。
图12是例示了根据本公开的一个实施方式的计算系统的框图。
具体实施方式
在下文中，将参照附图详细描述根据本公开的实施方式。在以下描述中，应当注意，将仅描述理解根据本公开的操作所需要的部分，并且将省略对其余部分的描述，以免模糊本公开的主旨。
将进一步理解，当一个元件被称为“连接至”或“联接至”另一元件时，所述一个元件可以直接在另一元件上，直接连接至或联接至另一元件，或者可以存在一个或更多个中间元件。另外，还将理解，当一个元件被称为在两个元件“之间”时，所述一个元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。两个元件之间的通信(无论是直接还是间接连接/联接)可以是有线的或无线的，除非另有说明或上下文指明。
除非上下文另有明确说明，否则如本文所使用的单数形式也可以包括复数形式，反之亦然。本申请和所附权利要求中使用的冠词“一”、“一个”通常应被解释为表示“一个或更多个”，除非另有说明或从上下文清楚地指向单数形式。
将进一步理解，当在本说明书中使用术语“包括”、“包含”及其衍生词时，其指示所提及元件的存在并且不排除存在或添加一个或更多个其它元件。如本文所使用的，术语“和/或”包括一个或更多个相关所列项目的任意组合和所有组合。
注意，对“实施方式”，“另一实施方式”等的引用并不一定意味着仅一个实施方式，并且对任何这样短语的不同引用并不一定指相同实施方式。
在下文中，将参照附图详细描述本发明的各种实施方式。
图1是例示了根据本公开的一个实施方式的半导体装置100的框图。
参照图1，半导体装置100包括单元阵列110和外围电路120。根据实施方式，外围电路120可以包括地址解码器121、读取和写入(读写)电路123、输入和输出(输入/输出)(I/O)电路124以及控制逻辑125。
单元阵列110通过行线RL联接至地址解码器121，并且通过列线CL联接至读写电路123。行线RL可以是字线，并且列线CL可以是位线。然而，字线和位线是相对概念。例如，行线可以是位线，并且列线可以是字线。
单元阵列110包括多个存储器串，并且存储器串可以在基板上沿水平方向或垂直方向布置。另外，单元阵列110包括多个存储块，并且每个存储块包括多个页。例如，半导体装置100以存储块为单位执行擦除操作，并且以页为单位执行编程操作或读取操作。
控制逻辑125可以联接至地址解码器121、读写电路123和I/O电路124。控制逻辑125可以从I/O电路124接收命令CMD和地址ADDR，并且根据所接收的命令CMD来控制地址解码器121和读写电路123执行内部操作。
地址解码器121可以通过行线RL联接至单元阵列110。例如，地址解码器121可以通过字线、虚设字线、源极选择线和漏极选择线联接至单元阵列110。另外，地址解码器121可以被配置为在控制逻辑125的控制下控制行线RL。因此，地址解码器121可以从控制逻辑125接收地址ADDR，并根据所接收的地址ADDR选择单元阵列110的存储块中的任何一个。
半导体装置100的编程操作和读取操作可以以页为单位执行。因此，在编程操作和读取操作中，地址ADDR可以包括块地址和行地址。地址解码器121可以对接收到的地址ADDR中的块地址进行解码，并根据解码后的块地址选择一个存储块。地址解码器121可以对接收到的地址ADDR中的行地址进行解码，并根据解码后的行地址选择被选存储块中的任何一页。
半导体装置100的擦除操作可以以存储块为单位执行。因此，在擦除操作中，地址ADDR包括块地址。地址解码器121可以对块地址进行解码，并根据解码后的块地址选择一个存储块。
读写电路123通过列线CL联接至存储器单元阵列110。在编程操作中，读写电路123将从I/O电路124接收的数据DATA传送到列线CL，并且根据传送的数据DATA对被选页的存储器单元进行编程。数据DATA可以是要分别编程在存储器单元中的多比特数据。在读取操作中，读写电路123通过列线CL从被选页的存储器单元读取数据DATA，并将读取的数据DATA输出到I/O电路124。在擦除操作中，读写电路123可以使列线CL浮置。在编程操作和/或擦除操作中可以包括验证操作。验证操作可以以与读取操作类似的方式执行。
根据上述实施方式，可以使用单级单元(SLC)方案或多级单元(MLC)方案对存储器单元进行编程。在各种实施方式中，控制逻辑125可以控制半导体装置100使用多步骤方案执行编程操作。多步骤方案是执行多次编程操作以实现期望的编程状态的方案。例如，多步骤方案可以包括预编程和/或主编程方案、重编程方案和影子编程(shadow program)方案。
在各种实施方式中，控制逻辑125可以控制半导体装置100不仅在存储器单元中编程实际数据，而且还向与虚设字线联接的虚设晶体管编程实际数据。实际数据是通常被编程到存储器单元以及从存储器单元读取的数据。因此，实际数据与虚设数据不同。由于诸如调整虚设晶体管的阈值电压等的某些原因，可以将虚设数据编程到虚设晶体管。然而，无法从虚设晶体管读取虚设数据。当编程电压被施加到虚设字线时，控制逻辑125可以控制半导体装置100将虚设字线电压施加到多条选择线当中的与虚设字线相邻的选择线。
根据以上控制逻辑125的这种控制方法，可以增加每个存储块的数据存储容量。因此，可以降低半导体装置100的制造成本。
图2A至图2C是例示了根据本公开的一个实施方式的半导体装置(例如，图1的半导体装置)的单元阵列结构的电路图。
图2A例示了存储器串MS被二维布置的实施方式。单元阵列可以包括多个存储块，并且每个存储块BLK可以包括二维布置的存储器单元MC。
参照图2A，存储块BLK包括多个存储器串MS，并且多个存储器串MS联接在位线BL1至BLm与公共源线CSL之间。多个存储器串MS中的每一个包括串联联接的至少一个漏极选择晶体管DST、至少一个虚设晶体管DT、多个存储器单元MC、至少一个虚设晶体管DT和至少一个源极选择晶体管SST。这里，m是2或更大的整数。
存储器单元MC的栅极联接至字线WL。可以向每条字线WL施加用于驱动字线WL所需的字线电压(例如，编程电压、通过电压、读取电压等)。虚设晶体管DT的栅极联接至虚设字线DWL。可以向每条虚设字线DWL施加字线电压或虚设字线电压。漏极选择晶体管DST的栅极联接至漏极选择线DSL。源极选择晶体管SST的栅极联接至源极选择线SSL。
根据上述结构，联接至相同字线WL以被同时编程的存储器单元MC可以构成一个页，并且一个存储块BLK可以包括多个页。
图2B例示了存储器串MS被三维布置的实施方式。单元阵列可以包括多个存储块，并且每个存储块BLK可以包括三维布置的存储器单元MC。
参照图2B，存储块BLK包括多个存储器串MS11至MS1m和MS21至MS2m。存储器串MS11至MS1m和MS21至MS2m中的每一个可以沿+Z方向延伸。+Z方向可以是存储器单元MC层叠的方向。
存储器串MS11至MS1m和MS21至MS2m中的每一个可以包括依次层叠的至少一个源极选择晶体管SST、至少一个虚设晶体管DT、多个存储器单元MC、至少一个虚设晶体管DT和至少一个漏极选择晶体管DST。虚设晶体管DT可以具有与存储器单元MC的结构类似的结构。例如，虚设晶体管DT可以包括用于存储数据的存储层，并且存储层可以包括隧道绝缘层、数据储存层和电荷阻挡层。
存储器串MS11至MS1m和MS21至MS2m中的每一个中的虚设晶体管DT的数量和位置可以改变。例如，存储器串MS11至MS1m和MS21至MS2m中的每一个可以包括仅在存储器单元MC和源极选择晶体管SST之间的虚设晶体管DT，或者包括仅在存储器单元MC和漏极选择晶体管DST之间的虚设晶体管DT。另外，位于源极侧的虚设晶体管DT的数量可以与位于漏极侧的虚设晶体管DT的数量相同或不同。
存储器串MS11至MS1m和MS21至MS2m中的每一个中的源极选择晶体管SST可以串联联接在虚设晶体管DT和公共源线CSL之间。另外，相同水平处的源极选择晶体管SST可以联接至相同的源极选择线SSL。
存储器串MS11至MS1m和MS21至MS2m中的每一个中的源极侧虚设晶体管DT可以串联联接在存储器单元MC和源极选择晶体管SST之间。存储器串MS11至MS1m和MS21至MS2m中的每一个中的漏极侧虚设晶体管DT可以串联联接在存储器单元MC和漏极选择晶体管DST之间。另外，相同水平处的虚设晶体管DT可以联接至相同的虚设字线DWL。
存储器串MS11至MS1m和MS21至MS2m中的每一个中的存储器单元MC可以串联联接在源极侧虚设晶体管DT和漏极侧虚设晶体管DT之间。另外，相同水平处的存储器单元MC可以联接至相同的字线WL。
存储器串MS11至MS1m和MS21至MS2m中的每一个中的漏极选择晶体管DST可以串联联接在位线BL1至BLm与虚设晶体管DT之间。存储器串MS11至MS1m和MS21至MS2m的漏极选择晶体管DST当中的布置在同一行(沿+X方向)的、位于相同水平处的漏极选择晶体管DST可以联接至相同的漏极选择线DSL。另外，布置在不同行(沿+X方向)的漏极选择晶体管DST可以联接至不同的漏极选择线DSL。
图2C例示了存储器串MS被三维布置的实施方式。单元阵列可以包括多个存储块，并且每个存储块BLK可以包括三维布置的存储器单元MC。
参照图2C，存储块BLK包括多个存储器串MS11至MS1m和MS21至MS2m。存储器串MS11至MS1m和MS21至MS2m中的每一个可以包括串联联接的至少一个源极选择晶体管SST、至少一个虚设晶体管DT、多个存储器单元MC、至少一个管晶体管PT、多个存储器单元MC、至少一个虚设晶体管DT和至少一个漏极选择晶体管DST。存储器串MS11至MS1m和MS21至MS2m中的每一个可以布置成“U”形。
管晶体管PT将漏极侧存储器单元MC和源极侧存储器单元MC彼此联接。另外，存储器串MS11至MS1m和MS21至MS2m中的每一个的管晶体管PT的栅极可以联接至管线PL。
其余结构与参照图2B描述的结构类似，并且将省略重复描述。
图3是例示了根据本公开的一个实施方式的半导体装置(例如，图1的半导体装置100)的操作方法的流程图。半导体装置100可以包括参照图2A至图2C描述的单元阵列110。例如，存储器串可以包括多个存储器单元MC、多个选择晶体管DST和SST以及联接在多个存储器单元MC与多个选择晶体管DST和SST之间的至少一个虚设晶体管DT。
参照图3，将编程电压施加到分别联接至多个虚设晶体管DT的多条虚设字线DWL当中的被选虚设字线DWL(S310)。另外，将虚设字线电压施加到分别与多个选择晶体管DST和SST联接的多条选择线DSL和SSL当中的与虚设字线相邻的选择线(即，漏极选择线DSL和源极选择线SSL)(S320)。步骤S310和S320可以同时执行或依次执行。
可以将通过电压施加到字线WL，并且可以将虚设字线电压施加到未选虚设字线DWL。虚设字线电压可以具有比通过电压的电平低的电平。另外，可以将接地电压施加到其它选择线DSL和SSL。
根据上述操作方法，可以将实际数据编程到与虚设字线DWL对应的虚设晶体管DT。因此，可以增加存储块BLK的容量，并且可以降低半导体装置的制造成本。此外，可以用虚设字线代替多条选择线DSL和SSL当中的与虚设字线DWL相邻的选择线DSL和SSL。因此，可以保持相当数量的虚设字线DWL，并且可以确保数据的可靠性。
图4是例示了根据本公开的一个实施方式的半导体装置(例如，图1的半导体装置100)的存储器串MS的一部分的图。
参照图4，存储器串MS可以包括多个存储器单元MC、多个源极选择晶体管SST1和SST2以及联接在存储器单元MC与源极选择晶体管SST1和SST2之间的虚设晶体管DT1至DT3中的至少一个。尽管例示了第一虚设晶体管DT1至第三虚设晶体管DT3联接在存储器单元MC与源极选择晶体管SST1和SST2之间的示例，但本公开不限于此，并且虚设晶体管DT1至DT3的数量可以改变。
图5A和图5B是例示了在半导体装置的编程操作中使用的脉冲的波形的图。例如，图5A和图5B的编程操作可以由图1的包括图4的存储器串MS的半导体装置100执行。图5A例示了对与字线相对应的存储器单元执行编程操作的示例，并且图5B例示了对与虚设字线相对应的虚设晶体管执行编程操作的示例。
参照图4和图5A，在第一时间t1，将通过电压Vpass施加到多条字线WL当中的被选字线selected WL和未选字线unselected WL。将接地电压GND施加到第一源极选择线SSL1和第二源极选择线SSL2。另外，将第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3分别施加至第一虚设字线DWL1至第三虚设字线DWL3。
第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3可以具有比通过电压Vpass的电平低的电平。第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3可以具有彼此不同的电压电平。随着对应虚设字线DWL1至DWL3越靠近字线WL，对应的电压电平可以越大。换句话说，施加到第一虚设晶体管DT1至第三虚设晶体管DT3的栅极的电压可以具有彼此不同的电压电平。随着第一虚设晶体管DT1至第三虚设晶体管DT3越靠近源极选择晶体管SST1和SST2，对应的电压电平可以越小(即，Vdummy1<Vdummy2<Vdummy3)。例如，第一虚设字线电压Vdummy1可以是大约3V，第二虚设字线电压Vdummy2可以是大约6V，并且第三虚设字线电压Vdummy3可以是大约9V。
在第二时间t2，未选字线unselected WL保持通过电压Vpass，同时用电压电平比通过电压Vpass的电压电平高的编程电压Vpgm对被选字线selected WL进行偏置。第一虚设字线DWL1至第三虚设字线DWL3分别保持第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3。第一源极选择线SSL1和第二源极选择线SSL2保持接地电压GND。
在第三时间t3，施加到被选字线selected WL的编程电压Vpgm被放电至通过电压Vpass。在第四时间t4，虚设字线DWL1至DWL3和字线WL被放电至接地电压GND，并且编程操作结束。
如上所述，具有偏置梯度的第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3被施加至第一虚设字线DWL1至第三虚设字线DWL3，从而可以防止存储器串MS的沟道层的电位快速改变。也就是说，沟道层的电位可以在存储器单元MC和源极选择晶体管SST之间逐渐减小。
参照图4和图5B，在第一时间t1，将通过电压Vpass施加到虚设字线DWL当中的被选虚设字线DWL3以及字线WL。将接地电压GND施加到第一源极选择线SSL1。另外，将第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3分别施加到与虚设字线DWL1至DWL3相邻的源极选择线SSL2和未选虚设字线DWL1和DWL2。
第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3可以具有比通过电压Vpass的电平低的电平。施加到相邻源极选择线SSL2的虚设字线电压Vdummy1的电平可以低于施加到未选虚设字线DWL1和DWL2的相应虚设字线电压Vdummy2和Vdummy3的电平。
第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3可以具有彼此不同的电压电平。随着对应线SSL2、DWL1和DWL2越靠近字线WL，对应的电压电平可以越大。换句话说，施加到第二虚设晶体管DT2、第一虚设晶体管DT1和第二源极选择晶体管SST2的栅极的电压可以具有彼此不同的电压电平。随着第二虚设晶体管DT2、第一虚设晶体管DT1和第二源极选择晶体管SST2越靠近第一源极选择晶体管SST1，对应的电压电平可以越小(即，Vdummy1<Vdummy2<Vdummy3)。例如，第一虚设字线电压Vdummy1可以是大约2V，第二虚设字线电压Vdummy2可以是大约5V，并且第三虚设字线电压Vdummy3可以是大约8V。
在第二时间t2，字线WL保持通过电压Vpass，同时用电压电平高于通过电压Vpass的电压电平的编程电压Vpgm对被选虚设字线DWL3进行偏置。第二源极选择线SSL2以及第一虚设字线DWL1和第二虚设字线DWL2分别保持第一虚设字线电压Vdummy1、第二虚设字线电压Vdummy2和第三虚设字线电压Vdummy3。第一源极选择线SSL1保持接地电压GND。
在第三时间t3，施加到被选虚设字线DWL3的编程电压Vpgm被放电至通过电压Vpass。在第四时间t4，虚设字线DWL1至DWL3和字线WL以及第二源极选择线SSL2被放电至接地电压GND，并且编程操作结束。
如上所述，将编程电压Vpgm施加到虚设字线DWL3，使得可以将实际数据编程到与虚设字线DWL3相对应的虚设晶体管。因此，可以增加对应存储块的容量。此外，用虚设字线代替与虚设字线DWL1至DWL3相邻的第二源极选择线SSL2，从而可以保持现有数量的虚设字线。因此，可以防止存储器串MS的沟道层的电位快速改变。
第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3之间的差值可以彼此相等或不同。例如，当第三虚设字线电压Vdummy3和第二虚设字线电压Vdummy2之间的差值(即，Vdummy3-Vdummy2)是d2，并且第二虚设字线电压Vdummy2与第一虚设字线电压Vdummy1之间的差值(即，Vdummy2-Vdummy1)是d1时，d2和d1可以彼此相同或不同。
另外，在选择虚设字线DWL3时所使用的虚设字线电压的最大值可以低于在选择字线WL时所使用的虚设字线电压的最大值。例如，在选择虚设字线DWL3时所使用的虚设字线电压的最大值可以是8V，而在选择字线WL时所使用的虚设字线电压的最大值可以是9V。
图6是例示了根据本公开的一个实施方式的半导体装置(例如，图1的半导体装置100)的存储器串MS的一部分的图。
参照图6，存储器串MS可以包括多个存储器单元MC、多个漏极选择晶体管DST1和DST2以及联接在存储器单元MC与漏极选择晶体管DST1和DST2之间的虚设晶体管DT1至DT3中的至少一个。尽管在本实施方式中例示了第一虚设晶体管DT1至第三虚设晶体管DT3联接在存储器单元MC与漏极选择晶体管DST1和DST2之间的情况，但本公开不限于此，并且虚设晶体管DT1至DT3的数量可以改变。
图7A和图7B是例示了在半导体装置的编程操作中使用的脉冲的波形的图。例如，图7A和图7B的编程操作可以由图1的包括图6的存储器串MS的半导体装置100执行。图7A例示了对与字线相对应的存储器单元执行编程操作的情况，并且图7B例示了对与虚设字线相对应的虚设晶体管执行编程操作的情况。在下文中，将省略与上述内容重复的内容的描述。
参照图6和图7A，在第一时间t1，将通过电压Vpass施加到多条字线WL当中的被选字线selected WL和未选字线unselected WL。将接地电压GND施加到第一漏极选择线DSL1和第二漏极选择线DSL2。另外，第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3分别被施加至第一虚设字线DWL1至第三虚设字线DWL3。第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3可以具有彼此不同的电压电平。随着对应虚设字线DWL1至DWL3越靠近字线WL，对应的电压电平可以越大(即，Vdummy1<Vdummy2<Vdummy3)。
在第二时间t2，未选字线unselected WL保持通过电压Vpass，同时用电压电平高于通过电压Vpass的电压电平的编程电压Vpgm对被选字线selected WL进行偏置。第一虚设字线DWL1至第三虚设字线DWL3分别保持第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3。第一漏极选择线DSL1和第二漏极选择线DSL2保持接地电压GND。
在第三时间t3，施加到被选字线selected WL的编程电压Vpgm被放电至通过电压Vpass。在第四时间t4，虚设字线DWL1至DWL3和字线WL被放电至接地电压GND，并且编程操作结束。
参照图6和图7B，在第一时间t1，将通过电压Vpass施加到虚设字线DWL当中的被选虚设字线DWL3以及字线WL。将接地电压GND施加到第一漏极选择线DSL1。另外，将第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3分别施加至未选虚设字线DWL2和DWL1以及与虚设字线DWL1至DWL3相邻的漏极选择字线DSL2。第一虚设字线电压Vdummy1至第三虚设字线电压Vdummy3可以具有彼此不同的电压电平。随着对应线DWL1、DWL2和DSL2越靠近字线WL，对应的电压电平可以越大(即，Vdummy1<Vdummy2<Vdummy3)。
在第二时间t2，字线WL保持通过电压Vpass，同时用电压电平高于通过电压Vpass的电压电平的编程电压Vpgm对被选虚设字线DWL3进行偏置。第二漏极选择线DSL2以及第一虚设字线DWL1和第二虚设字线DWL2分别保持第一虚设字线电压Vdummy1、第二虚设字线电压Vdummy2和第三虚设字线电压Vdummy3。第一漏极选择线DSL1保持接地电压GND。
在第三时间t3，施加到被选虚设字线DWL3的编程电压Vpgm被放电至通过电压Vpass。在第四时间t4，虚设字线DWL1至DWL3和字线WL以及第二漏极选择线DSL2被放电至接地电压GND，并且编程操作结束。
图8是例示了根据本公开的一个实施方式的半导体装置(例如，图1的半导体装置100)的操作方法的流程图。
参照图8，确定要编程的数据是热数据还是冷数据(S810)。在各种实施方式中，可以根据数据类型、更新操作频率和写入访问频率来分类冷数据和热数据。例如，具有相对低的更新操作频率的数据可以被分类为冷数据，并且具有相对高的更新操作频率的数据可以被分类为热数据。另选地，可以将具有相对低的写入访问频率的数据分类为冷数据，并且可以将具有相对高的写入访问频率的数据分类为热数据。
当确定出数据被分类为冷数据时(S810，是)，使用第一编程方案执行编程操作(S820)。第一编程方案可以是参照图4至图7B描述的方案。例如，选择对应存储块的至少一条虚设字线和字线中的一条线，并且将编程电压施加到被选字线或被选虚设字线。当编程电压被施加到虚设字线时，虚设字线电压被施加到与虚设字线相邻的选择线。因此，可以对存储器单元执行编程操作，并且可以将实际数据存储在存储器单元中(参见图5A和图7A)。另选地，可以对虚设晶体管执行编程操作，并且数据可以被存储在虚设晶体管中(参见图5B和图7B)。
当确定出数据被分类为热数据时(S810，否)，使用第二编程方案执行编程操作(S830)。第二编程方案可以是图4、图5A、图6和图7A描述的方案。例如，选择对应存储块的字线当中的一条字线，并将编程电压施加到被选字线。因此，可以对存储器单元执行编程操作，并且可以将实际数据仅存储在存储器单元中(参见图5A和图7A)。
根据上述操作，根据数据的类型来确定编程方案，并且仅在数据被分类为冷数据时执行对虚设晶体管的编程操作。因此，可以使由于虚设晶体管的编程引起的循环特性的劣化最小化。也就是说，可以增加存储块的数据容量，并且可以使循环特性的劣化最小化。
在各种实施方式中，上述操作方法可以应用于垃圾收集操作。当重复半导体装置的数据写入和删除操作时，存储器区域中的存储无效数据的垃圾区域增加，因此可以被分配数据的可用空间变得不足。因此，在包括有效页和无效页的存储块中，将有效页复制到另一存储块，并删除对应存储块的数据，从而可以产生空闲块。因此，存储无效数据的区域可以改变为再利用的空闲区域。
根据本公开的实施方式，在垃圾收集操作中将有效数据复制到另一存储块的过程中，确定有效数据是冷数据还是热数据(S810)。
当确定出有效数据被分类为冷数据时(S810，是)，使用第一编程方案执行编程操作(S820)。例如，将编程电压施加到被选字线或被选虚设字线，从而对相应存储器单元或相应虚设晶体管执行编程操作。另外，当将编程电压施加到虚设字线时，将虚设字线电压施加到与虚设字线相邻的选择线。因此，可以将实际数据存储在存储器单元或虚设晶体管中。
当确定出有效数据被分类为热数据时(S810，否)，使用第二编程方案执行编程操作(S830)。例如，将编程电压施加到被选字线，从而对相应存储器单元执行编程操作。也就是说，实际数据仅被存储在存储器单元中。
根据该方案，可以通过垃圾收集操作来进一步扩大可用空间。
图9是例示了根据本公开的一个实施方式的半导体装置(例如，图1的半导体装置100)的操作方法的流程图。
参照图9，根据存储器装置的使用来确定性能和数据容量的优先级顺序(S910)。当确定出数据容量的优先级高于性能的优先级时(S910，是)，使用第一编程方案执行编程操作(S920)。第一编程方案可以是参照图4至图7B描述的方案。例如，选择对应存储块的至少一条虚设字线和字线中的一条线，并且将编程电压施加到被选字线或被选虚设字线。当编程电压被施加到虚设字线时，虚设字线电压被施加到与虚设字线相邻的选择线。因此，可以对存储器单元或虚设晶体管执行编程操作，并且可以将实际数据存储在存储器单元或虚设晶体管中。
当确定出性能的优先级高于数据容量的优先级时(S910，否)，使用第二编程方案执行编程操作(S930)。第二编程方案可以是参照图4、图5A、图6和图7A描述的方案。例如，选择对应存储块的字线中的一条字线，并将编程电压施加到被选字线。因此，可以对存储器单元执行编程操作，并且可以将数据仅存储在存储器单元中。
图10是例示了根据本公开的一个实施方式的存储器系统1000的框图。
参照图10，存储器系统1000包括存储器装置100'和控制器200。
控制器200通过通道CH控制存储器装置100'，并且存储器装置100'在控制器200的控制下操作。存储器装置100'包括具有多个存储块的存储器单元阵列。在实施方式中，存储器装置100'可以是上述半导体装置100，并且是闪存装置。
控制器200响应于来自主机300的请求而控制存储器装置100'。另外，存储器装置100'通过通道CH从控制器200接收命令和地址，并访问存储器单元阵列中的由地址所选择的区域。也就是说，存储器装置100'对由地址所选择的区域执行对应于命令的内部操作。
控制器200可以控制存储器装置100'执行编程操作、读取操作、擦除操作等。在编程操作中，控制器200通过通道CH向存储器装置100'提供编程命令、地址、数据等，并且存储器装置100'在由地址所选择的区域中编程数据。在擦除操作中，控制器200通过通道CH向存储器装置100'提供擦除命令、地址等，并且存储器装置100'擦除在由地址选择的区域中所存储的数据。在读取操作中，控制器200通过通道CH向存储器装置100'提供读取命令、地址等，并且存储器装置100'从由地址所选择的区域读取数据。读取操作不仅包括用于读取和输出存储器单元中所存储的数据的读取操作，还包括作为伴随编程或擦除操作的验证操作的读取操作。
当执行编程操作时，控制器200可以有效地管理数据区域的可用空间。例如，当从主机300请求写入操作时，控制器200命令存储器装置100'使用参照图3至图9描述的方案执行编程操作。
例如，在编程操作中，控制器200控制存储器装置100'，以将编程电压施加到虚设字线，并将虚设字线电压施加到多条选择线当中的与虚设字线相邻的选择线。在垃圾收集操作中，控制器200可以将编程数据分类为冷数据或热数据，并且控制存储器装置100'，以在将冷数据编程在存储块中时选择对应存储块的字线和虚设字线中的一条线，并将编程电压施加到被选线。另外，控制器200根据存储器装置100'的使用来确定性能和数据容量的优先级顺序，并且控制存储器装置100'，以在数据容量的优先级高于性能的优先级时选择对应存储块的字线和虚设字线中的一条线，并将编程电压施加到被选线。
根据该方案，可以增加存储器装置100'的每个存储块的数据容量。此外，通过保持相当数量的虚设字线来维持虚设字线的偏置梯度，从而可以确保数据的可靠性。
图11是例示了根据本公开的一个实施方式的存储器系统2000的框图。
参照图11，存储器系统2000包括存储器装置2100和控制器2200。
存储器装置2100可以是半导体装置，并且包括多个存储器芯片。多个存储器芯片被分成多个组。多个组分别通过第一通道CH1至第k通道CHk与控制器2200通信。每个存储器芯片可以与参照图1描述的半导体装置100类似地配置和操作。
每个组通过一个公共通道与控制器2200通信。控制器2200与参照图10描述的控制器200相同地配置。控制器2200通过多个通道CH1至CHk控制存储器装置2100的多个存储器芯片。存储器系统2000可以进行修改，以使得一个存储器芯片联接至一个通道。
控制器2200和存储器装置2100可以集成到单一半导体装置中。在实施方式中，控制器2200和存储器装置2100可以集成到单一半导体装置中以构成存储卡。例如，控制器2200和存储器装置2100可以集成到单一半导体装置中，以构成诸如PC卡(例如，个人计算机存储卡国际协会(PCMCIA)卡)、紧凑型闪存(CF)卡、智能媒体卡(例如，SM或SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、MMCmicro和eMMC)、安全数字(SD)卡(例如，SD、迷你SD、microSD或SDHC)和通用闪存(UFS)之类的存储卡。
控制器2200和存储器装置2100可以集成到一个半导体装置中以构成半导体驱动器(例如，固态驱动器(SSD))。SSD包括被配置为将数据存储在半导体存储器中的储存装置。当存储器系统2000用作半导体驱动器SSD时，能够显著改善与存储器系统2000联接的主机Host的操作速度。
在另一示例中，存储器系统2000可以被提供为诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、三维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中发送/接收信息的装置之类的电子装置的各种组件之一、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID装置或者构成计算系统的各种组件之一。
图12是例示了根据本公开的一个实施方式的计算系统3000的框图。
参照图12，计算系统3000包括中央处理单元3100、随机存取存储器(RAM)3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000通过系统总线3500电联接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据存储在存储器系统2000中。
存储器装置2100通过控制器2200联接到系统总线3500。当存储器装置2100直接联接到系统总线3500时，控制器2200的功能可以由中央处理单元3100和RAM3200执行。
计算系统3000可以被配置为包括参照图11描述的存储器系统2000，或包括参照图10描述的存储器系统1000。此外，计算系统3000可以被配置为包括参照图10和图11描述的存储器系统1000和2000。
根据本公开，可以增加每存储块的数据容量，并且可以降低半导体装置的制造成本。
本文已经公开了示例实施方式，并且尽管采用了特定术语，但是这些术语仅以一般性和描述性的意义而并非出于限制的目的来使用和解释。在一些情况下，如本领域普通技术人员在提交本申请时显而易见的，除非另外特别指出，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中所阐述的本公开的精神和范围的情况下，可以在形式和细节上做出各种变型。
相关申请的交叉引用
本申请要求于2018年12月21日提交的韩国专利申请No.10-2018-0167756的优先权，该韩国专利申请的全部内容通过引用并入本文中。

Claims (19)

1.一种半导体装置，该半导体装置包括：
存储器串，所述存储器串包括多个存储器单元、多个选择晶体管以及联接在所述多个存储器单元与所述多个选择晶体管之间的一个或更多个虚设晶体管；
多条字线，所述多条字线分别联接至所述多个存储器单元；
一条或更多条虚设字线，所述一条或更多条虚设字线联接至所述一个或更多个虚设晶体管；以及
多条选择线，所述多条选择线分别联接至所述多个选择晶体管，
其中，当编程电压被施加到所述一条或更多条虚设字线当中的被选虚设字线时，第一虚设字线电压被施加到所述多条选择线当中的与所述一条或更多条虚设字线相邻的选择线。
2.根据权利要求1所述的半导体装置，
其中，第二虚设字线电压被施加到所述一条或更多条虚设字线当中的一条或更多条未选虚设字线。
3.根据权利要求2所述的半导体装置，其中，所述第一虚设字线电压的电平低于所述第二虚设字线电压的电平。
4.根据权利要求2所述的半导体装置，其中，所述第一虚设字线电压和所述第二虚设字线电压具有彼此不同的电压电平，并且施加到所述未选虚设字线和所述选择线的虚设字线电压随着越接近所述多条字线而增加。
5.根据权利要求1所述的半导体装置，其中，接地电压被施加到所述多条选择线当中的未施加所述第一虚设字线电压的其它选择线。
6.根据权利要求1所述的半导体装置，其中，当所述编程电压被施加到所述被选虚设字线时，通过电压被施加到所述多条字线。
7.根据权利要求6所述的半导体装置，其中，所述第一虚设字线电压的电压电平比所述通过电压的电压电平低。
8.一种用于操作半导体装置的方法，该半导体装置包括多个存储器单元、多个选择晶体管以及联接在所述多个存储器单元和所述多个选择晶体管之间的多个虚设晶体管、分别联接至所述多个存储器单元的多条字线、分别联接至所述多个虚设晶体管的多条虚设字线以及分别联接至所述多个选择晶体管的多条选择线，该方法包括以下步骤：
将编程电压施加到所述多条虚设字线当中的被选虚设字线；以及
将第一虚设字线电压施加到所述多条选择线当中的与所述多条虚设字线相邻的选择线。
9.根据权利要求8所述的方法，该方法还包括以下步骤：将第二虚设字线电压施加到所述多条虚设字线当中的一条或更多条未选虚设字线。
10.根据权利要求9所述的方法，其中，所述第一虚设字线电压的电平低于所述第二虚设字线电压的电平。
11.根据权利要求9所述的方法，其中，所述第一虚设字线电压和所述第二虚设字线电压具有彼此不同的电压电平，并且施加到所述未选虚设字线和所述选择线的虚设字线电压随着越接近所述多条字线而增加。
12.根据权利要求8所述的方法，该方法还包括以下步骤：
将通过电压施加到分别与所述多个存储器单元联接的所述多条字线；以及
将接地电压施加到所述多条选择线当中的未施加所述第一虚设字线电压的其它选择线。
13.根据权利要求12所述的方法，其中，所述第一虚设字线电压的电压电平低于所述通过电压的电压电平。
14.一种存储器系统，该存储器系统包括：
存储器装置，所述存储器装置包括：具有多个存储器单元、多个选择晶体管以及联接在所述多个存储器单元和所述多个选择晶体管之间的一个或更多个虚设晶体管的存储器串、分别联接至所述多个存储器单元的多条字线、联接至所述一个或更多个虚设晶体管的一条或更多条虚设字线以及分别联接至所述多个选择晶体管的多条选择线；以及
控制器，所述控制器被配置为在编程操作中控制所述存储器装置，以将编程电压施加到所述一条或更多条虚设字线当中的被选虚设字线，并将第一虚设字线电压施加到所述多条选择线当中的与所述一条或更多条虚设字线相邻的选择线。
15.根据权利要求14所述的存储器系统，其中，所述控制器确定编程数据是冷数据还是热数据，并控制所述存储器装置，以在确定出所述编程数据是冷数据时选择所述多条字线和所述一条或更多条虚设字线当中的一条线并将所述编程电压施加到被选线。
16.根据权利要求15所述的存储器系统，其中，在垃圾收集操作中，所述控制器确定有效数据是冷数据还是热数据。
17.根据权利要求15所述的存储器系统，其中，所述控制器控制所述存储器装置，以在确定出所述编程数据是热数据时选择所述多条字线当中的一条线并将所述编程电压施加到被选线。
18.根据权利要求14所述的存储器系统，其中，所述控制器根据所述存储器装置的使用来确定性能和数据容量的优先级顺序，并且控制所述存储器装置，以在所述数据容量的优先级高于所述性能的优先级时选择所述多条字线和所述一条或更多条虚设字线当中的一条线，并将所述编程电压施加到被选线。
19.根据权利要求18所述的存储器系统，其中，所述控制器控制所述存储器装置，以在所述性能的优先级高于所述数据容量的优先级时选择所述多条字线当中的一条线并将所述编程电压施加到被选线。
CN201910772383.7A 2018-12-21 2019-08-21 半导体装置、存储器系统及半导体装置的操作方法 Active CN111354401B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0167756 2018-12-21
KR1020180167756A KR102618315B1 (ko) 2018-12-21 2018-12-21 반도체 장치, 메모리 시스템 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN111354401A CN111354401A (zh) 2020-06-30
CN111354401B true CN111354401B (zh) 2023-05-05

Family

ID=71096926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910772383.7A Active CN111354401B (zh) 2018-12-21 2019-08-21 半导体装置、存储器系统及半导体装置的操作方法

Country Status (3)

Country Link
US (1) US10878909B2 (zh)
KR (1) KR102618315B1 (zh)
CN (1) CN111354401B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220099063A (ko) * 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN113345485B (zh) * 2021-06-25 2023-03-10 长江存储科技有限责任公司 非易失性存储装置、系统及其编程操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100025304A (ko) * 2008-08-27 2010-03-09 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
CN101751997A (zh) * 2008-11-27 2010-06-23 三星电子株式会社 快闪存储器件及其编程/擦除方法
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
CN103177762A (zh) * 2011-12-21 2013-06-26 爱思开海力士有限公司 非易失性存储器件及其制造方法和操作方法
CN103680613A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103943149A (zh) * 2013-01-18 2014-07-23 三星电子株式会社 非易失性存储器件、存储系统及其外部电源控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754894B1 (ko) * 2005-04-20 2007-09-04 삼성전자주식회사 더미 메모리 셀을 가지는 낸드 플래시 메모리 장치
US7978522B2 (en) * 2006-01-09 2011-07-12 Samsung Electronics Co., Ltd. Flash memory device including a dummy cell
KR100777348B1 (ko) * 2006-07-11 2007-11-20 삼성전자주식회사 비휘발성 기억 장치의 셀 어레이 구조 및 그 형성방법
KR101642930B1 (ko) 2009-10-14 2016-07-27 삼성전자주식회사 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101681738B1 (ko) * 2010-06-11 2016-12-02 삼성전자주식회사 더미 메모리 셀을 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20120133845A (ko) * 2011-06-01 2012-12-11 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작방법
KR101903440B1 (ko) 2012-02-21 2018-10-02 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법
US8638608B2 (en) 2012-03-26 2014-01-28 Sandisk Technologies Inc. Selected word line dependent select gate voltage during program
KR20150004215A (ko) * 2013-07-02 2015-01-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20150012768A (ko) * 2013-07-26 2015-02-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102128406B1 (ko) * 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9286994B1 (en) * 2015-01-26 2016-03-15 Sandisk Technologies Inc. Method of reducing hot electron injection type of read disturb in dummy memory cells
US10008271B1 (en) * 2017-09-01 2018-06-26 Sandisk Technologies Llc Programming of dummy memory cell to reduce charge loss in select gate transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100025304A (ko) * 2008-08-27 2010-03-09 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
CN101751997A (zh) * 2008-11-27 2010-06-23 三星电子株式会社 快闪存储器件及其编程/擦除方法
CN102810332A (zh) * 2011-06-03 2012-12-05 三星电子株式会社 非易失性存储器和根据被选字线控制虚设字线电压的方法
CN103177762A (zh) * 2011-12-21 2013-06-26 爱思开海力士有限公司 非易失性存储器件及其制造方法和操作方法
CN103680613A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103943149A (zh) * 2013-01-18 2014-07-23 三星电子株式会社 非易失性存储器件、存储系统及其外部电源控制方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S. Baeg.Low-Power Ternary Content-Addressable Memory Design Using a Segmented Match Line.《IEEE Transactions on Circuits and Systems I: Regular Papers》.2008,第55卷(第6期),1485-1494. *
Z. Lin等.A Pipeline Replica Bitline Technique for Suppressing Timing Variation of SRAM Sense Amplifiers in a 28-nm CMOS Process.《IEEE Journal of Solid-State Circuits》.2017,第52卷(第3期),669-677. *
鱼冰等.闪存存储器抗编程串扰的专利技术分析.《中国发明与专利》.2017,第14卷(第S1期),26-33. *

Also Published As

Publication number Publication date
KR102618315B1 (ko) 2023-12-27
CN111354401A (zh) 2020-06-30
US20200202936A1 (en) 2020-06-25
US10878909B2 (en) 2020-12-29
KR20200078138A (ko) 2020-07-01

Similar Documents

Publication Publication Date Title
CN111145802B (zh) 半导体装置和半导体装置的操作方法
CN108269598B (zh) 半导体器件、半导体器件的操作方法和存储系统
US7796444B2 (en) Concurrent programming of non-volatile memory
CN111223510B (zh) 半导体装置及半导体装置的操作方法
US10360978B2 (en) Semiconductor memory device for performing coding program and operating method thereof
CN111554338B (zh) 半导体装置及操作半导体装置的方法
CN112071350B (zh) 半导体装置及半导体装置的操作方法
US11227657B2 (en) Semiconductor device and operating method of the semiconductor device
JP2018160295A (ja) 半導体記憶装置
CN106558331B (zh) 包括三维阵列结构的半导体存储器件和包括其的存储系统
KR20160007941A (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
CN110459252B (zh) 半导体器件和半导体器件的操作方法
CN111354401B (zh) 半导体装置、存储器系统及半导体装置的操作方法
CN114694724A (zh) 存储器设备以及存储器设备的操作方法
CN111341369B (zh) 半导体装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant