CN111341369B - 半导体装置及其操作方法 - Google Patents

半导体装置及其操作方法 Download PDF

Info

Publication number
CN111341369B
CN111341369B CN201910738386.9A CN201910738386A CN111341369B CN 111341369 B CN111341369 B CN 111341369B CN 201910738386 A CN201910738386 A CN 201910738386A CN 111341369 B CN111341369 B CN 111341369B
Authority
CN
China
Prior art keywords
channel region
memory cell
bias
selected memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910738386.9A
Other languages
English (en)
Other versions
CN111341369A (zh
Inventor
周瀚洙
朴凤烈
徐智贤
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111341369A publication Critical patent/CN111341369A/zh
Application granted granted Critical
Publication of CN111341369B publication Critical patent/CN111341369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

半导体装置及其操作方法。一种半导体装置包括存储器串，该存储器串包括多个存储器单元并且联接在源线和位线之间。一种用于操作半导体装置的方法可以包括以下步骤：对存储器串的沟道区域中的第一沟道区域进行升压，其中，沟道区域包括位于被选存储器单元的一侧的第一沟道区域和位于被选存储器单元的另一侧的第二沟道区域；将预编程偏压施加到被选存储器单元的栅极，以使电子注入到被选存储器单元的空间区域中；以及将编程偏压施加到所述栅极。

Description

半导体装置及其操作方法
技术领域
本公开总体涉及电子装置，更具体地，涉及半导体装置及其操作方法。
背景技术
半导体存储器系统是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)之类的半导体实现的储存装置。半导体存储器系统通常可以分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是当供电中断时所存储的数据丢失的存储器装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是即使在供电中断时也保持所存储数据的存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。闪存通常分为NOR型闪存和NAND型闪存。
发明内容
实施方式提供了具有改进的操作特性的半导体装置及该半导体装置的操作方法。
根据本公开的一方面，提供了一种用于操作半导体装置的方法，该半导体装置包括存储器串，该存储器串包括多个存储器单元并且联接在源线和位线之间，该方法包括以下步骤：对存储器串的沟道区域中的第一沟道区域进行升压，其中，沟道区域包括位于被选存储器单元的一侧的第一沟道区域和位于被选存储器单元的另一侧的第二沟道区域；将预编程偏压施加到被选存储器单元的栅极，以使电子注入到被选存储器单元的空间区域中；以及将编程偏压施加到所述栅极。
根据本公开的另一方面，提供了一种用于操作半导体装置的方法，该半导体装置包括存储器串，该存储器串包括至少一个第一选择晶体管、多个存储器单元和至少一个第二选择晶体管并且联接在源线和位线之间，该方法包括以下步骤：将存储器串联接到源线或位线；使多个存储器单元当中的被选存储器单元截止；将与多个存储器单元当中的未选存储器单元联接的字线的电平增加到通过偏压，使得存储器串的沟道区域关于被选存储器单元划分为第一沟道区域和第二沟道区域，并且第一沟道区域和第二沟道区域具有不同的电位电平；将与被选存储器单元联接的字线的电平增加到比通过偏压大的预编程偏压；以及将编程偏压施加到与被选存储器单元联接的字线。
根据本公开的又一方面，提供了一种半导体装置，该半导体装置包括：存储器串，所述存储器串联接在源线和位线之间，所述存储器串包括至少一个源极选择晶体管、多个存储器单元和至少一个漏极选择晶体管，其中，该存储器串的沟道区域包括位于多个存储器单元当中的被选存储器单元的一侧的第一沟道区域和位于被选存储器单元的另一侧的第二沟道区域；以及控制逻辑，所述控制逻辑被配置为对第一沟道区域进行升压，将预编程偏压施加到被选存储器单元的栅极，使得电子被注入到被选存储器单元的空间区域中，并且将编程偏压施加到所述栅极。
附图说明
在下文中参照附图更充分地描述示例实施方式；然而，示例可以以不同的形式来实现，而不应该被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使本公开将是透彻的和完整的，并且将示例实施方式的范围充分地传达给本领域技术人员。
在附图中，为了清楚说明，可以夸大尺寸。应当理解，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。
图1是例示了根据本公开的一个实施方式的半导体装置的框图。
图2至图4是例示了根据本公开的一个实施方式的半导体装置的单元阵列结构的电路图。
图5是例示了根据本公开的一个实施方式的存储器单元的截面图。
图6是例示了根据本公开的一个实施方式的半导体装置的操作方法的流程图。
图7是例示了根据本公开的一个实施方式的半导体装置的预编程操作的流程图。
图8是例示了存储器串以及存储器串的沟道区域的电位的图。
图9是例示了根据本公开的一个实施方式的半导体装置的操作方法的定时图。
图10是例示了根据本公开的一个实施方式的半导体装置的预编程操作的定时图。
图11是例示了根据本公开的一个实施方式的半导体装置的预编程操作的定时图。
图12是例示了存储器串以及存储器串的沟道区域的电位的图。
图13是例示了根据本公开的一个实施方式的半导体装置的预编程操作的流程图。
图14是例示了根据本公开的一个实施方式的半导体装置的预编程操作的定时图。
图15是例示了根据本公开的一个实施方式的半导体装置的预编程操作的定时图。
图16是例示了根据本公开的一个实施方式的存储器系统的框图。
图17是例示了根据本公开的一个实施方式的存储器系统的框图。
图18是例示了根据本公开的一个实施方式的计算系统的框图。
具体实施方式
在下文中，参照附图详细描述根据本公开的实施方式。在以下描述中，应当注意，仅描述了理解根据本公开的操作所需的部分，并且省略了对其余部分的描述，以免模糊本公开的主旨。然而，本公开可以以不同的形式来实现，而不应该被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了详细描述本公开以达到本公开所属领域的技术人员可以容易地实施本公开的技术构思的程度。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，该元件可以直接连接或联接到另一元件，或者在其间插置有一个或更多个中间元件的情况下间接地连接或联接到另一元件。另外，当元件被称为“包括”组件时，这表示该元件可以进一步包括另一组件而不是排除另一组件，除非说明书另有说明。
图1是例示了根据本公开的一个实施方式的半导体装置100的框图。
参照图1，半导体装置100包括单元阵列110和外围电路120。半导体装置100可以是存储器装置，并且存储器装置可以是非易失性存储器装置。例如，半导体装置100可以是闪存装置。
单元阵列110通过行线RL联接到地址解码器121，并且通过列线CL联接到读取和写入(读写)电路123。行线RL可以是字线，并且列线CL可以是位线。然而，字线和位线是相对概念。行线可以是位线，并且列线可以是字线。
单元阵列110包括多个存储器串，并且存储器串可以在基板上沿水平方向或垂直方向布置。另外，单元阵列110包括多个存储块，并且每个存储块包括多个页。例如，半导体装置100以存储块为单位执行擦除操作，并且以页为单位执行编程操作或读取操作。
外围电路120可以包括地址解码器121、读写电路123、输入和输出(I/O)电路124以及控制逻辑125。
控制逻辑125可以联接到地址解码器121、读写电路123和I/O电路124。控制逻辑125可以从I/O电路124接收命令CMD和地址ADDR，并且根据所接收的命令CMD来控制地址解码器121和读写电路123执行内部操作。
地址解码器121可以通过行线RL联接到单元阵列110。例如，地址解码器121可以通过字线、虚设字线、源极选择线和漏极选择线联接到单元阵列110。另外，地址解码器121可以被配置为在控制逻辑125的控制下控制行线RL。因此，地址解码器121可以从控制逻辑125接收地址ADDR，并根据所接收的地址ADDR选择单元阵列110的存储块中的任何一个。
半导体装置100的编程操作和读取操作可以以页为单位执行。因此，在编程操作和读取操作中，地址ADDR可以包括块地址和行地址。地址解码器121可以对所接收的地址ADDR中的块地址进行解码，并根据解码的块地址选择一个存储块。地址解码器121可以对所接收的地址ADDR中的行地址进行解码，并根据解码的行地址选择所选存储块中的任何一页。
半导体装置100的擦除操作可以以存储块为单位执行。因此，在擦除操作中，地址ADDR包括块地址。地址解码器121可以对块地址进行解码，并根据解码的块地址选择一个存储块。
读写电路123通过列线CL联接到存储器单元阵列110。在编程操作中，读写电路123将从I/O电路124接收的数据DATA传送到列线CL，并且根据传送的数据DATA对被选页的存储器单元进行编程。数据DATA可以是要分别编程在存储器单元中的多比特数据。在读取操作中，读写电路123通过列线CL从被选页的存储器单元读取数据DATA，并将读取的数据DATA输出到I/O电路124。在擦除操作中，读写电路123可以使列线CL浮置。在编程操作和擦除操作中可以包括验证操作。验证操作可以以与读取操作类似的方式执行。
根据上述配置，控制逻辑125控制地址解码器121和读写电路123以对被选存储器单元的一侧的沟道区域进行升压。随后，控制逻辑125控制地址解码器121和读写电路123，以将预编程偏压施加到被选存储器单元的栅极，以及将编程偏压施加到被选存储器单元的栅极。
因此，可以在通过预编程操作去除空间区域中的空穴之后执行编程操作。另外，在预编程操作中，可以利用热载流子注入(HCI)将电子注入到空间区域中。因此，可以使由横向扩散引起的电荷损失最小化，并且可以提高数据保持特性。
图2至图4是例示了根据本公开的一个实施方式的半导体装置的单元阵列结构的电路图。
参照图2，单元阵列包括多个存储块BLK，并且每个存储块BLK包括多个存储器串MS。另外，多个存储器串MS联接在位线BL1至BLm与源线SL之间。这里，m是2或更大的整数。
每个存储器串MS包括串联联接的至少一个漏极选择晶体管DST、多个存储器单元MC和至少一个源极选择晶体管SST。虽然附图中未示出，但是存储器串MS中的每一个还可以包括位于源极选择晶体管SST和存储器单元MC之间，或者位于漏极选择晶体管DST和存储器单元MC之间的虚设存储器单元。另外，包括在一个存储器串MS中的存储器单元MC可以位于基本相同的水平，或者位于不同的水平处。
存储器单元MC的栅极联接到字线WL。可以向每条字线WL施加用于驱动所需的字线电压(例如，编程偏压、预编程偏压、读取偏压等)。漏极选择晶体管DST的栅极联接到漏极选择线DSL。源极选择晶体管SST的栅极联接到源极选择线SSL。
根据上述配置，联接到相同字线WL的要被同时编程的存储器单元MC可以构成一个页，并且一个存储块BLK可以包括多个页。
参照图3，存储块BLK包括联接在位线BL1至BLm与源线SL之间的多个存储器串MS11至MS1m和MS21至MS2m。存储器串MS11至MS1m和MS21至MS2m中的每一个可以沿+Z方向延伸。+Z方向可以是存储器单元MC层叠的方向。这里，m是2或更大的整数。
存储器串MS11至MS1m和MS21至MS2m中的每一个包括依次层叠的至少一个源极选择晶体管SST、多个存储器单元MC和至少一个漏极选择晶体管DST。
存储器串MS11至MS1m和MS21至MS2m中的一个存储器串中所包括的源极选择晶体管SST可以串联联接在存储器单元MC和源线SL之间。另外，相同水平处的源极选择晶体管SST可以联接到同一条源极选择线SSL。
存储器串MS11至MS1m和MS21至MS2m中的一个存储器串中所包括的漏极选择晶体管DST可以串联联接在位线BL1至BLm与存储器单元MC之间。存储器串MS11至MS1m和MS21至MS2m的漏极选择晶体管DST当中的布置在同一行(在+X方向上)的相同水平的漏极选择晶体管DST可以联接到同一条漏极选择线DSL。另外，布置在不同行(+X方向)上的漏极选择晶体管DST可以联接到不同的漏极选择线DSL。
参照图4，存储块BLK包括多个存储器串MS11至MS1m和MS21至MS2m。存储器串MS11至MS1m和MS21至MS2m中的每一个可以包括串联联接的至少一个源极选择晶体管SST、多个存储器单元MC、至少一个管晶体管PT、多个存储器单元MC和至少一个漏极选择晶体管DST。存储器串MS11至MS1m和MS21至MS2m中的每一个可以布置成“U”形。
管晶体管PT将漏极侧存储器单元MC和源极侧存储器单元MC彼此联接。另外，存储器串MS11至MS1m和MS21至MS2m中的每一个的管晶体管PT的栅极可以联接到管线PL。其余结构与参照图3描述的结构类似。因此，将省略重复的描述。
图5是例示了根据本公开的一个实施方式的存储器单元的截面图。
参照图5，存储器单元MC中的每一个可以包括沟道层CH、存储层M和栅极G。存储层M用于存储数据，并且可以包括隧道绝缘层、数据储存层和电荷阻挡层。例如，数据储存层可以包括浮置栅、电荷捕获材料、多晶硅、氮化物、纳米结构、可变电阻材料等。
包括在一个存储器串中的存储器单元可以共享沟道层CH和存储层M。例如，存储层M和沟道层CH延伸到存储器单元MC之间的空间区域SP。
根据该结构，在相邻存储器单元MC之间的空间区域SP中可能存在空穴，因此，数据保持特性可能劣化。例如，在擦除操作期间，注入到存储层M中的空穴残留在空间区域SP中。由于横向扩展，导致已编程存储器单元MC的电荷与空间区域SP的空穴复合。也就是说，会发生电荷损失。
因此，在本公开的实施方式中，在编程操作之前执行用于去除残留在空间区域SP中的空穴的预编程操作。例如，在具有擦除状态的存储器单元MC的沟道层CH被部分升压之后，执行利用热载流子注入(HCI)将电子注入到空间区域SP中的预编程操作。
图6是例示了根据本公开的一个实施方式的半导体装置的操作方法的流程图。半导体装置可以包括参照图2至图4描述的单元阵列。例如，存储器串MS联接在源线SL和位线BL之间。存储器串MS包括多个存储器单元MC1至MCk。
参照图6，对被选存储器串MS的被选存储器单元MC执行预编程操作(S510)。可以使用热载流子注入(HCI)来执行预编程操作。
在预编程操作中，首先，对存储器串MS的沟道区域中的第一沟道区域进行升压。存储器串MS的沟道区域可以包括位于被选存储器单元MC的一侧的第一沟道区域和位于被选存储器单元MC的另一侧的第二沟道区域。第一沟道区域与源线或位线相邻。例如，所述一侧可以是源极侧，并且所述另一侧可以是漏极侧。另选地，所述一侧可以是漏极侧，并且所述另一侧可以是源极侧。
如上所述，将存储器串MS的沟道区域相对于被选存储器单元MC进行划分，并且仅使第一沟道区域升压，使第二沟道区域不升压。也就是说，存储器串MS的沟道区域被部分升压。例如，被选存储器单元MC的源极侧的沟道区域(即，源极侧沟道区域)的电位被升压，但是被选存储器单元MC的漏极侧的沟道区域(即，漏极侧沟道区域)的电位不被升压。另选地，漏极侧沟道区域的电位被升压，但是源极侧沟道区域的电位不被升压。因此，在第一沟道区域和第二沟道区域之间发生电位电平差，并且准备了热载流子注入条件。
随后，将预编程偏压施加到被选存储器单元MC的栅极。因此，产生热载流子，并且所产生的热载流子被注入到被选存储器单元MC的空间区域SP中。也就是说，可以使用热载流子注入来执行预编程操作，并且可以去除存在于空间区域SP中的空穴。空间区域SP可以是相邻存储器单元MC之间的区域，或者是相邻字线WL之间的区域。
随后，执行编程操作(S520)。将编程偏压施加到被选存储器单元MC的栅极。例如，通过将编程偏压施加到被选字线WL并将通过偏压施加到未选字线WL来执行编程操作。预编程偏压的电平可以低于编程偏压的电平。
根据上述操作方法，可以在通过使用热载流子注入的预编程操作去除空间区域中所存在的空穴之后执行编程操作。因此，可以防止由空间区域的空穴引起的电荷损失，并且可以提高半导体装置的保持特性。
图7是例示了根据本公开的一个实施方式的半导体装置的预编程操作的流程图。图8是例示了存储器串MS以及存储器串MS的沟道区域的电位的图。
半导体装置可以包括参照图2至图4描述的单元阵列。例如，存储器串MS联接在源线SL和位线BL之间。存储器串MS包括至少一个第一选择晶体管、多个存储器单元MC1至MCk以及至少一个第二选择晶体管。第一选择晶体管可以是源极选择晶体管SST或漏极选择晶体管DST，并且第二选择晶体管可以是漏极选择晶体管DST或源极选择晶体管SST。另外，n和k可以是整数。在下文中，描述第一选择晶体管是源极选择晶体管SST并且第二选择晶体管是漏极选择晶体管DST的情况。
存储器串MS的沟道区域包括相对于被选存储器单元MCn的第一沟道区域和第二沟道区域。例如，位于被选存储器单元MCn和第一选择晶体管SST之间的未选存储器单元MC1至MCn-1可以是第一侧存储器单元，并且未选存储器单元MC1至MCn-1的沟道区域可以是第一沟道区域。另外，位于被选存储器单元MCn和第二选择晶体管DST之间的未选存储器单元MCn+1至MCk可以是第二侧存储器单元，并且未选存储器单元MCn+1至MCk的沟道区域可以是第二沟道区域。在下文中，描述第一侧存储器单元是源极侧存储器单元，第一沟道区域是源极侧沟道区域S_CH，第二侧存储器单元是漏极侧存储器单元，并且第二沟道区域是漏极侧沟道区域D_CH的情况。
参照图7和图8，首先，使第二选择晶体管DST导通，以将存储器串MS和位线BL彼此联接(S710)。位线BL可以具有第一电平L1，并且第一电平L1可以是接地电平。另选地，使第一选择晶体管SST导通，以将存储器串MS联接到源线SL(参照图11和图12)。
当第二选择晶体管DST导通时，第一选择晶体管SST可以截止。因此，存储器串MS与源线SL分离。当第二选择晶体管DST导通时，存储器单元MC1至MCk可以截止。因此，存储器串MS的沟道区域的漏极端联接到位线BL，但是接地偏压未被传送到第一沟道区域S_CH和第二沟道区域D_CH。
随后，将通过偏压Vpass施加到未选存储器单元MC1至MCn-1和MCn+1至MCk的栅极(S720)。因此，未选存储器单元MCn+1至MCk导通。另外，由于第二选择晶体管DST保持导通状态，所以电子E被注入到第二沟道区域D_CH中。因此，第二沟道区域D_CH具有第一电平L1，例如，接地电平。
另外，由于通过偏压Vpass也被施加到未选存储器单元MC1至MCn-1的栅极，因此浮置的第一沟道区域S_CH具有与第一电平L1不同的第二电平L2的电位。也就是说，第一沟道区域S_CH被升压(B)为比第一电平L1高的第二电平L2。可以根据通过偏压Vpass来调整第一沟道区域S_CH被升压的程度。
由于将接地偏压或负偏压Vneg施加到被选存储器单元MCn的栅极，所以被选存储器单元MCn保持截止状态。因此，阻挡了第一沟道区域S_CH和第二沟道区域D_CH之间的电荷的流动。因此，在第一沟道区域S_CH和第二沟道区域D_CH之间存在电位电平差D，并由此创建了热载流子注入产生环境。
随后，将预编程偏压Vpre施加到被选存储器单元MCn的栅极(S730)。预编程偏压Vpre可以具有比通过偏压Vpass的电平高的电平。因此，产生了热载流子Hot E，并且所产生的热载流子Hot E可以被注入到被选存储器单元MCn的空间区域中。热载流子Hot E可以是热电子。
可以在被选存储器单元MCn和第二侧的未选存储器单元MCn+1之间的空间区域中产生热载流子Hot E，并且所产生的热载流子Hot E可以被注入到被选存储器单元MCn和第一侧的未选存储器单元MCn-1之间的空间区域中。因此，可以去除被选存储器单元MCn的空间区域中的空穴。
图9是例示了根据本公开的一个实施方式的半导体装置的操作方法的定时图。半导体装置可以包括参照图2至图4描述的单元阵列。在下文中，将省略与上述内容重叠的内容的描述。
参照图9，首先，在第一时间t1，将第一电平的偏压施加到位线BL，并且将漏极选择线DSL的电平增加至导通偏压Von。第一电平可以是接地电平。因此，存储器串MS联接到位线BL。
在第二时间t2，使被选字线sel_WL保持接地电平，或者减小到负电平。当将负偏压Vneg施加到被选字线sel_WL时，可以更彻底地阻挡第一沟道区域S_CH和第二沟道区域D_CH之间的电荷的流动。
在第三时间t3，将未选字线unsel_WL的电平增加到通过偏压Vpass。由于源极选择线SSL保持截止电平并且被选字线保持接地电平或负电平，所以浮置的第一沟道区域S_CH被升压到第二电平。另外，由于漏极选择线DSL保持导通电平，所以第二沟道区域D_CH具有接地电平。因此，在第一沟道区域S_CH和第二沟道区域D_CH之间出现电位电平差，并且准备了热载流子注入产生条件。
在第四时间t4，将被选字线sel_WL的电平增加到预编程偏压Vpre。预编程偏压Vpre可以具有比通过偏压Vpass的电平高的电平。
因此，在被选字线sel_WL和未选字线unsel_WL之间的沟道区域中产生热载流子。另外，热载流子可以通过预编程偏压Vpre被注入到被选存储器单元MCn的空间区域中。例如，可以利用热载流子注入将热电子Hot E注入到被选存储器单元MCn的空间区域中。
在第五时间t5，将被选字线sel_WL和未选字线unsel_WL的电平降低到接地电平。因此，被选存储器单元MCn和未选存储器单元MC截止。
在第六时间t6，将漏极选择线DSL的电平降低到接地电平。因此，漏极选择晶体管DST截止，并且存储器串MS与位线BL分离。
图10是例示了根据本公开的一个实施方式的半导体装置的预编程操作的定时图。半导体装置可以包括参照图2至图4描述的单元阵列。在下文中，将省略与上述内容重叠的内容的描述。
参照图10，在第一时间t1，将接地偏压施加到位线BL，并且将漏极选择线DSL的电平增加到导通偏压Von。因此，存储器串MS联接到位线BL。
在第二时间t2，使被选字线sel_WL保持接地电平，或者减小到负电平Vneg。未选字线当中的与被选字线sel_WL相邻的字线n_unsel_WL(在下文中，称为相邻字线)的电平也可以减小到负电平Vneg。术语“相邻字线”可以表示紧挨着被选字线sel_WL设置的字线。例如，当选择了第n字线WLn时，相邻字线n_unsel_WL可以包括第(n-1)字线WLn-1和第(n+1)字线WLn+1。另选地，相邻字线n_unsel_WL可以仅包括第(n-1)字线WLn-1，或者仅包括第(n+1)字线WLn+1。
在第三时间t3，将未选字线unsel_WL的电平增加到通过偏压Vpass。与被选字线sel_WL一样，相邻字线n_unsel_WL保持接地电平或负电平Vneg。因此，源极侧沟道区域被升压，并且漏极侧沟道区域具有接地电平。
在第四时间t4，将被选字线sel_WL的电平增加到预编程偏压Vpre。相邻字线n_unsel_WL的电平也增加到预编程偏压Vpre。因此，热电子Hot E可以被注入到被选存储器单元MCn与相邻存储器单元MCn-1和MCn+1之间的空间区域中。例如，电子可以被注入到被选存储器单元MCn和相邻存储器单元MCn-1之间的空间区域以及被选存储器单元MCn和相邻存储器单元MCn+1之间的空间区域。
在第五时间t5，将被选字线sel_WL、相邻字线n_unsel_WL和未选字线unsel_WL的电平降低到接地电平。因此，被选存储器单元MCn、相邻存储器单元MCn-1和MCn+1以及未选存储器单元MC截止。
在第六时间t6，将漏极选择线DSL的电平降低到接地电平。因此，漏极选择晶体管DST截止，并且存储器串MS与位线BL分离。
根据上述操作方法，相邻字线n_unsel_WL基本上与被选字线sel_WL相同地被驱动。因此，可以减少字线之间的耦合，并且可以使第一沟道区域和第二沟道区域彼此分离。
图11是例示了根据本公开的一个实施方式的半导体装置的预编程操作的定时图。图12是例示了存储器串MS以及存储器串MS的沟道区域的电位的图。半导体装置可以包括参照图2至图4描述的单元阵列。在下文中，将省略与上述内容重叠的内容的描述。
参照图11和图12，首先，在第一时间t1，向源线SL施加第一电平L1的偏压，并且将源极选择线SSL的电平增加到导通偏压Von。第一电平L1可以是接地电平。因此，存储器串MS联接到源线SL。由于存储器单元MC1至MCk具有截止状态，因此接地偏压不会传递到源极侧沟道区域S_CH。当源极选择晶体管SST导通时，漏极选择晶体管DST可以截止。
在第二时间t2，使被选字线sel_WL保持接地电平，或者减小到负电平Vneg。将负偏压Vneg施加到被选字线sel_WL，从而可以阻挡源极侧沟道区域S_CH和漏极侧沟道区域D_CH之间的电荷的流动。
在第三时间t3，将未选字线unsel_WL的电平增加到通过偏压Vpass。由于漏极选择线DSL保持截止电平并且被选字线sel_WL保持接地电平或负电平Vneg，所以浮置的第二沟道区域D_CH被升压(B)到第二电平L2。另外，由于源极选择线SSL保持导通电平，所以第一沟道区域S_CH具有接地电平。因此，在第一沟道区域S_CH和第二沟道区域D_CH之间出现电位电平差D，并且准备了热载流子注入产生条件。
在第四时间t4，将被选字线sel_WL的电平增加到预编程偏压Vpre。预编程偏压Vpre可以具有比通过偏压Vpass的电平高的电平。因此，可以利用热载流子注入将热电子Hot E注入到被选存储器单元MCn的空间区域中。
在第五时间t5，将被选字线sel_WL和未选字线unsel_WL的电平降低到接地电平。因此，被选存储器单元MCn和未选存储器单元MC截止。
在第六时间t6，将源极选择线SSL的电平降低到接地电平。因此，源极选择晶体管SST截止，并且存储器串MS与源线SL分离。
图13是例示了根据本公开的一个实施方式的半导体装置的预编程操作的流程图。半导体装置可以包括参照图2至图4描述的单元阵列。在下文中，将省略与上述内容重叠的内容的描述。
参照图13，源线SL或位线BL被预充电，并且通过源线SL或位线BL对存储器串的沟道区域进行预充电(S1310)。因此，存储器串的沟道区域被预充电到预定电平。
随后，将通过偏压Vpass施加到未选字线unsel_WL(S1320)。由于被选字线sel_WL保持接地电平或负电平Vneg，所以第一沟道区域被升压，并且第二沟道区域具有接地电平。因此，准备了热载流子注入条件。
随后，将预编程偏压施加到被选字线sel_WL(S1330)。因此，将热载流子注入到被选存储器单元的空间区域中。
根据上述操作方法，在第一沟道区域被升压之前，通过位线或源线对沟道区域整体预充电。因此，第一沟道区域可以被升压到更高的电平。
图14是例示了被施加通过源线SL的预充电的预编程操作的定时图。
参照图14，在第一时间t1，将预充电偏压Vprc施加到源线SL。
在第二时间t2，将源极选择线SSL、未选字线unsel_WL和被选字线sel_WL的电平增加到导通偏压Von。漏极选择线DSL保持截止电平。因此，源极选择晶体管SST和存储器单元导通，并且漏极选择晶体管DST截止。因此，存储器串MS联接到源线SL，并且与位线BL分离。另外，存储器串MS的沟道区域通过源线SL被预充电。
在第三时间t3，将源极选择线SSL、未选字线unsel_WL和被选字线sel_WL的电平降低到截止电平。
在第四时间t4，将漏极选择线DSL的电平增加到导通偏压Von。因此，存储器串MS联接到接地电平的位线BL。
在第五时间t5，使被选字线sel_WL保持接地电平，或者降低到负电平Vneg。
在第六时间t6，将未选字线unsel_WL的电平增加到通过偏压Vpass。因此，浮置的源极侧沟道区域S_CH被升压，并且漏极侧沟道区域D_CH具有接地电平。由于源极侧沟道区域S_CH在预充电状态下被升压，所以源极侧沟道区域S_CH被升压到比未执行预充电操作时的电平高的电平。因此，源极侧沟道区域S_CH和漏极侧沟道区域D_CH之间的电位电平差进一步增加。
在第七时间t7，将被选字线sel_WL的电平增加到预编程偏压Vpre。因此，热电子被注入到被选存储器单元的空间区域中。
在第八时间t8，将被选字线sel_WL和未选字线unsel_WL的电平降低到接地电平。因此，被选存储器单元MCn和未选存储器单元MC截止。
在第九时间t9，将漏极选择线DSL的电平降低到接地电平。因此，漏极选择晶体管DST截止，并且存储器串MS与位线BL分离。
在第十时间t10，将源线SL的电平降低到接地电平。
根据上述操作方法，通过经由源线SL的预充电将源极侧沟道区域S_CH的电平升压到更高的电平，从而可以使更大量的热电子注入到空间区域中。
图15是例示了被施加通过位线BL的预充电的预编程操作的定时图。
参照图15，在第一时间t1，将预充电偏压Vprc施加到位线BL。
在第二时间t2，将漏极选择线DSL、未选字线unsel_WL和被选字线sel_WL的电平增加到导通偏压Von。源极选择线SSL保持截止电平。因此，漏极选择晶体管DST和存储器单元导通，并且源极选择晶体管SST截止。因此，存储器串MS联接到位线BL，并且与源线SL分离。另外，存储器串MS的沟道区域通过位线BL被预充电。
在第三时间t3，将漏极选择线DSL、未选字线unsel_WL和被选字线sel_WL的电平降低到截止电平。
在第四时间t4，将源极选择线SSL的电平增加到导通偏压Von。因此，存储器串MS联接到接地电平的源线SL。
在第五时间t5，使被选字线sel_WL保持接地电平，或者降低到负电平Vneg。
在第六时间t6，将未选字线unsel_WL的电平增加到通过偏压Vpass。因此，浮置的漏极侧沟道区域D_CH被升压，并且源极侧沟道区域S_CH具有接地电平。由于漏极侧沟道区域D_CH在预充电状态下被升压，所以漏极侧沟道区域D_CH被升压到比不执行预充电操作时的电平高的电平。因此，源极侧沟道区域S_CH和漏极侧沟道区域D_CH之间的电位电平差进一步增加。
在第七时间t7，将被选字线sel_WL的电平增加到预编程偏压Vpre。因此，热电子被注入到被选存储器单元的空间区域中。
在第八时间t8，将被选字线sel_WL和未选字线unsel_WL的电平降低到接地电平。因此，被选存储器单元MCn和未选存储器单元MC截止。
在第九时间t9，将源极选择线SSL的电平降低到接地电平。因此，源极选择晶体管截止，并且存储器串MS与源线SL分离。
在第十时间t10，将位线BL的电平降低到接地电平。
根据上述操作方法，通过经由位线BL的预充电将漏极侧沟道区域D_CH的电平升压到更高的电平，从而可以使更大量的热电子注入到空间区域中。
图16是例示了根据本公开的一个实施方式的存储器系统1000的框图。
参照图16，存储器系统1000包括存储器装置100'和控制器200。
控制器200通过通道CH控制存储器装置100'，并且存储器装置100'在控制器200的控制下操作。存储器装置100'包括具有多个存储块的存储器单元阵列。在实施方式中，存储器装置100'可以是上述半导体装置100，并且可以是闪存装置。
控制器200响应于来自主机300的请求而控制存储器装置100'。此外，存储器装置100'通过通道CH从控制器200接收命令和地址，并访问存储器单元阵列中的由地址选择的区域。也就是说，存储器装置100'对由地址选择的区域执行与命令对应的内部操作。
另外，控制器200可以控制存储器装置100'执行编程操作、读取操作、擦除操作等。在编程操作中，控制器200通过通道CH向存储器装置100'提供编程命令、地址、数据等，并且存储器装置100'将数据编程在由该地址选择的区域中。在擦除操作中，控制器200通过通道CH向存储器装置100'提供擦除命令、地址等，并且存储器装置100'擦除由地址选择的区域中所存储的数据。在读取操作中，控制器200通过通道CH向存储器装置100'提供读取命令、地址等，并且存储器装置100'从由该地址选择的区域读取数据。读取操作不仅包括用于读取和输出存储器单元中所存储的数据的读取操作，而且包括作为伴随编程操作或擦除操作的验证操作的读取操作。
当从主机300请求编程操作时，控制器200命令存储器装置100'使用参照图6至图15描述的方法执行预编程操作和编程操作。也就是说，通过对存储器串的第一沟道区域进行升压然后将预编程偏压施加到被选字线来执行预编程操作，然后执行编程操作。根据该方法，在编程操作之前去除空间的空穴，因此可以确保存储器单元中所编程的数据的可靠性。
图17是例示了根据本公开的一个实施方式的存储器系统2000的框图。
参照图17，存储器系统2000包括存储器装置2100和控制器2200。
存储器装置2100可以是半导体装置，并且包括多个存储器芯片。多个存储器芯片被划分成多个组。所述多个组分别通过第一通道CH1至第k通道CHk与控制器2200通信。每个存储器芯片可以与参照图1描述的半导体装置100类似地配置和操作。
每个组通过一个公共通道与控制器2200通信。控制器2200与参照图16描述的控制器200相同地配置。控制器2200通过多个通道CH1至CHk控制存储器装置2100的多个存储器芯片。存储器系统2000可以被修改为使得一个存储器芯片联接到一个通道。
控制器2200和存储器装置2100可以集成到单个半导体装置中。在实施方式中，控制器2200和存储器装置2100可以集成到单个半导体装置中以构成存储卡。例如，控制器2200和存储器装置2100可以集成到单个半导体装置中，以构成诸如个人计算机(PC)卡(例如，个人计算机存储卡国际协会(PCMCIA)卡)、紧凑型闪存(CF)卡、智能媒体卡(例如，SM或SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、MMCmicro和eMMC)、安全数字(SD)卡(例如，SD、miniSD、microSD和SDHC)和通用闪存(UFS)之类的存储卡。
控制器2200和存储器装置2100可以集成到一个半导体装置中以构成半导体驱动器(例如，固态驱动器(SSD))。SSD包括被配置为将数据存储在半导体存储器中的储存装置。当存储器系统2000用作半导体驱动器SSD时，可以显著地改进联接到存储器系统2000的主机Host的操作速度。
在另一示例中，存储器系统2000可以被提供为诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、三维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中发送/接收信息的装置之类的电子装置的各种组件之一、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID装置或者构成计算系统的各种组件之一。
图18是例示了根据本公开的一个实施方式的计算系统3000的框图。
参照图18，计算系统3000包括中央处理单元(CPU)3100、随机存取存储器(RAM)3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000通过系统总线3500电联接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据被存储在存储器系统2000中。
存储器装置2100通过控制器2200联接到系统总线3500。当存储器装置2100直接联接到系统总线3500时，控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
计算系统3000可以被配置为包括参照图17描述的存储器系统2000，或者包括参照图16描述的存储器系统1000。此外，计算系统3000可以被配置为包括参照图16和图17描述的存储器系统1000和2000。
根据本公开，可以提供具有改进的操作特性和可靠性的半导体装置，以及半导体装置的操作方法。
本文已经公开了示例实施方式，并且尽管采用了特定术语，但是这些术语仅以一般性和描述性的意义而并非出于限制的目的来使用和解释。在一些情况下，如本领域普通技术人员在提交本申请时显而易见的，除非另外特别指出，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中所阐述的本公开的精神和范围的情况下，可以在形式和细节上做出各种变型。
相关申请的交叉引用
本申请要求于2018年12月19日提交的韩国专利申请No.10-2018-0165588的优先权，该韩国专利申请的全部内容通过引用并入本文中。

Claims (29)

1.一种用于操作半导体装置的方法，该半导体装置包括具有多个存储器单元并且联接在源线和位线之间的存储器串，该方法包括以下步骤：
对所述存储器串的沟道区域中的第一沟道区域进行升压，其中，所述沟道区域包括位于被选存储器单元的一侧的所述第一沟道区域和位于所述被选存储器单元的另一侧的第二沟道区域；
在对所述第一沟道区域进行升压之后将预编程偏压施加到所述被选存储器单元的栅极，以使电子注入到所述被选存储器单元的空间区域中；以及
在施加所述预编程偏压之后将编程偏压施加到所述栅极。
2.根据权利要求1所述的方法，其中，对所述第一沟道区域进行升压的步骤包括以下步骤：
将所述存储器串联接到所述位线；以及
使所述被选存储器单元截止并且将通过偏压施加到所述多个存储器单元中的未选存储器单元的栅极。
3.根据权利要求2所述的方法，其中，将所述存储器串联接到所述位线的步骤包括以下步骤：
将接地偏压施加到所述位线；以及
使所述存储器串的漏极选择晶体管导通。
4.根据权利要求2所述的方法，其中，当所述被选存储器单元截止时，将负偏压施加到所述被选存储器单元的栅极。
5.根据权利要求2所述的方法，其中，所述预编程偏压大于所述通过偏压。
6.根据权利要求1所述的方法，其中，当所述第一沟道区域被升压时，所述第二沟道区域不被升压。
7.根据权利要求1所述的方法，其中，所述预编程偏压小于所述编程偏压。
8.根据权利要求1所述的方法，该方法还包括以下步骤：当施加所述预编程偏压时，将所述预编程偏压施加到所述多个存储器单元的未选存储器单元当中的与所述被选存储器单元相邻的至少一个未选存储器单元的栅极。
9.根据权利要求1所述的方法，其中，在所述沟道区域被预充电之后，所述第一沟道区域被升压。
10.根据权利要求1所述的方法，该方法还包括以下步骤：
在所述第一沟道区域被升压之前，将预充电偏压施加到所述源线；以及
通过使所述存储器串的源极选择晶体管导通，对所述沟道区域进行预充电，
其中，所述第一沟道区域与所述源线相邻，并且当所述第一沟道区域被升压时，所述第二沟道区域不被升压。
11.根据权利要求1所述的方法，该方法还包括以下步骤：
在所述第一沟道区域被升压之前，将预充电偏压施加到所述位线；以及
通过使所述存储器串的漏极选择晶体管导通，对所述沟道区域进行预充电，
其中，所述第一沟道区域与所述位线相邻，并且当所述第一沟道区域被升压时，所述第二沟道区域不被升压。
12.一种用于操作半导体装置的方法，该半导体装置包括存储器串，所述存储器串包括至少一个第一选择晶体管、多个存储器单元和至少一个第二选择晶体管并且联接在源线和位线之间，该方法包括以下步骤：
将所述存储器串联接到所述源线或所述位线；
使所述多个存储器单元中的被选存储器单元截止，其中，所述存储器串的沟道区域包括相对于被选存储器单元分离的第一沟道区域和第二沟道区域；
在使所述被选存储器单元截止之后，将与所述多个存储器单元当中的未选存储器单元联接的字线的电平增加到通过偏压，使得所述第一沟道区域和所述第二沟道区域具有不同的电位电平；
在将与所述未选存储器单元联接的字线的电平增加到所述通过偏压之后，将与所述被选存储器单元联接的字线的电平增加到比所述通过偏压大的预编程偏压；以及
在将与所述被选存储器单元联接的字线的电平增加到所述预编程偏压之后，将编程偏压施加到与所述被选存储器单元联接的字线。
13.根据权利要求12所述的方法，其中，将所述存储器串联接到所述源线或所述位线的步骤包括以下步骤：
将接地偏压施加到所述位线或所述源线；以及
使所述至少一个第二选择晶体管导通。
14.根据权利要求13所述的方法，其中，当所述至少一个第二选择晶体管导通时，所述至少一个第一选择晶体管和所述多个存储器单元截止。
15.根据权利要求12所述的方法，其中，增加与所述未选存储器单元联接的字线的电平的步骤包括以下步骤：
通过所述通过偏压来使所述第一沟道区域的电位升压，使得由于所述第一沟道区域和所述第二沟道区域之间的电位电平差而产生热载流子注入条件。
16.根据权利要求15所述的方法，其中，增加与所述被选存储器单元联接的字线的电平的步骤包括以下步骤：
通过所述预编程偏压，将热载流子注入到所述被选存储器单元的空间区域中。
17.根据权利要求12所述的方法，其中，当所述被选存储器单元截止时，将负偏压施加到与所述被选存储器单元联接的字线。
18.根据权利要求12所述的方法，其中，所述预编程偏压大于所述通过偏压并且小于所述编程偏压。
19.根据权利要求12所述的方法，该方法还包括以下步骤：当施加所述预编程偏压时，将所述预编程偏压施加到与所述未选存储器单元当中的和所述被选存储器单元相邻的至少一个未选存储器单元联接的字线。
20.根据权利要求12所述的方法，该方法还包括以下步骤：
在将所述存储器串联接到所述源线或所述位线之前，
将预充电偏压施加所述源线或所述位线；以及
通过使所述至少一个第一选择晶体管导通并使所述至少一个第二选择晶体管截止，对所述存储器串的所述沟道区域进行预充电。
21.一种半导体装置，该半导体装置包括：
存储器串，所述存储器串联接在源线和位线之间，所述存储器串包括至少一个源极选择晶体管、多个存储器单元和至少一个漏极选择晶体管，其中，所述存储器串的沟道区域包括位于所述多个存储器单元当中的被选存储器单元的一侧的第一沟道区域和位于所述被选存储器单元的另一侧的第二沟道区域；以及
控制逻辑，所述控制逻辑被配置为对所述第一沟道区域进行升压，将预编程偏压施加到所述被选存储器单元的栅极，使得电子被注入到所述被选存储器单元的空间区域中，并将编程偏压施加到所述栅极。
22.根据权利要求21所述的半导体装置，其中，在所述存储器串联接到所述位线之后，通过使所述多个存储器单元当中的所述被选存储器单元截止并且将通过偏压施加到所述多个存储器单元当中的未选存储器单元的栅极，来对所述第一沟道区域进行升压。
23.根据权利要求22所述的半导体装置，其中，所述存储器串联接到接地电平的所述位线。
24.根据权利要求22所述的半导体装置，其中，当所述被选存储器单元截止时，将负偏压施加到与所述被选存储器单元联接的字线。
25.根据权利要求22所述的半导体装置，其中，所述预编程偏压大于所述通过偏压。
26.根据权利要求21所述的半导体装置，其中，所述预编程偏压小于所述编程偏压。
27.根据权利要求21所述的半导体装置，其中，当施加所述预编程偏压时，将所述预编程偏压施加到未选存储器单元当中的与所述被选存储器单元相邻的至少一个未选存储器单元。
28.根据权利要求21所述的半导体装置，其中，在对所述沟道区域进行预充电之后，对所述第一沟道区域进行升压。
29.一种半导体装置，该半导体装置包括：
源线；
位线；
多个存储器单元，所述多个存储器单元包括被选存储器单元、位于所述源线和所述被选存储器单元之间的第一组未选存储器单元以及位于所述被选存储器单元和所述位线之间的第二组未选存储器单元；
第一沟道区域，所述第一沟道区域包括所述第一组未选存储器单元的沟道区域；
第二沟道区域，所述第二沟道区域包括所述第二组未选存储器单元的沟道区域；以及
控制逻辑，所述控制逻辑适于：
对所述第一沟道区域和所述第二沟道区域中的一个进行升压；
将预编程偏压施加到所述被选存储器单元；以及
将编程偏压施加到所述被选存储器单元并且将通过偏压施加到所述未选存储器单元，所述预编程偏压小于所述编程偏压并且大于所述通过偏压。
CN201910738386.9A 2018-12-19 2019-08-12 半导体装置及其操作方法 Active CN111341369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0165588 2018-12-19
KR1020180165588A KR102643672B1 (ko) 2018-12-19 2018-12-19 반도체 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN111341369A CN111341369A (zh) 2020-06-26
CN111341369B true CN111341369B (zh) 2023-09-15

Family

ID=71097785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910738386.9A Active CN111341369B (zh) 2018-12-19 2019-08-12 半导体装置及其操作方法

Country Status (3)

Country Link
US (2) US10811097B2 (zh)
KR (1) KR102643672B1 (zh)
CN (1) CN111341369B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021232223A1 (en) * 2020-05-19 2021-11-25 Yangtze Memory Technologies Co., Ltd. 3d nand flash and operation method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1975931A (zh) * 2005-11-29 2007-06-06 松下电器产业株式会社 非易失性半导体存储器件
CN102760483A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体装置的操作方法
CN103035293A (zh) * 2011-10-08 2013-04-10 华邦电子股份有限公司 半导体存储装置
CN103650056A (zh) * 2011-05-23 2014-03-19 桑迪士克科技股份有限公司 利用温度补偿来斜升通过电压以增强存储器设备中的沟道升压
CN104282336A (zh) * 2013-07-01 2015-01-14 华邦电子股份有限公司 半导体存储装置及闪存存储器的编程方法
WO2016118229A1 (en) * 2015-01-23 2016-07-28 Sandisk Technologies Llc Pre-program detection of threshold voltages of select gate transistors in a memory device
CN106486166A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 存储器设备、存储器系统及其操作方法
CN107369470A (zh) * 2016-02-26 2017-11-21 三星电子株式会社 存储设备的编程方法和使用其的存储系统
CN107731252A (zh) * 2016-08-10 2018-02-23 三星电子株式会社 非易失性存储器设备和包括其的存储设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050555B2 (ja) * 2002-05-29 2008-02-20 株式会社東芝 不揮発性半導体記憶装置およびそのデータ書き込み方法
US7352631B2 (en) 2005-02-18 2008-04-01 Freescale Semiconductor, Inc. Methods for programming a floating body nonvolatile memory
KR101047576B1 (ko) * 2006-11-16 2011-07-08 샌디스크 코포레이션 비휘발성 메모리의 소프트 프로그래밍에 있어서의 부스팅 제어
KR101407361B1 (ko) 2008-04-14 2014-06-13 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8120959B2 (en) * 2008-05-30 2012-02-21 Aplus Flash Technology, Inc. NAND string based NAND/NOR flash memory cell, array, and memory device having parallel bit lines and source lines, having a programmable select gating transistor, and circuits and methods for operating same
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
KR101552211B1 (ko) * 2009-03-25 2015-09-10 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
US8982631B2 (en) * 2010-02-09 2015-03-17 Micron Technology, Inc. Programming methods and memories
US8605507B2 (en) * 2012-01-12 2013-12-10 Macronix International Co., Ltd. Flash programming technology for improved margin and inhibiting disturbance
US9030879B2 (en) 2012-11-15 2015-05-12 Conversant Intellectual Property Management Incorporated Method and system for programming non-volatile memory with junctionless cells
US9761310B2 (en) * 2014-09-06 2017-09-12 NEO Semiconductor, Inc. Method and apparatus for storing information using a memory able to perform both NVM and DRAM functions
US9947418B2 (en) * 2016-04-12 2018-04-17 Micron Technology, Inc. Boosted channel programming of memory
KR102295521B1 (ko) * 2017-03-16 2021-08-30 삼성전자 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US10553298B1 (en) * 2018-07-27 2020-02-04 Sandisk Technologies Llc Non-volatile memory with countermeasure for select gate disturb
US10559368B1 (en) * 2018-08-07 2020-02-11 Sandisk Technologies Llc Non-volatile memory with countermeasures for select gate disturb during program pre-charge

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1975931A (zh) * 2005-11-29 2007-06-06 松下电器产业株式会社 非易失性半导体存储器件
CN102760483A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体装置的操作方法
CN103650056A (zh) * 2011-05-23 2014-03-19 桑迪士克科技股份有限公司 利用温度补偿来斜升通过电压以增强存储器设备中的沟道升压
CN103035293A (zh) * 2011-10-08 2013-04-10 华邦电子股份有限公司 半导体存储装置
CN104282336A (zh) * 2013-07-01 2015-01-14 华邦电子股份有限公司 半导体存储装置及闪存存储器的编程方法
WO2016118229A1 (en) * 2015-01-23 2016-07-28 Sandisk Technologies Llc Pre-program detection of threshold voltages of select gate transistors in a memory device
CN106486166A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 存储器设备、存储器系统及其操作方法
CN107369470A (zh) * 2016-02-26 2017-11-21 三星电子株式会社 存储设备的编程方法和使用其的存储系统
CN107731252A (zh) * 2016-08-10 2018-02-23 三星电子株式会社 非易失性存储器设备和包括其的存储设备

Also Published As

Publication number Publication date
US10811097B2 (en) 2020-10-20
US11309029B2 (en) 2022-04-19
KR20200076464A (ko) 2020-06-29
US20200202933A1 (en) 2020-06-25
US20210005260A1 (en) 2021-01-07
KR102643672B1 (ko) 2024-03-06
CN111341369A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US10790024B2 (en) Semiconductor device and operating method of the semiconductor device
CN108269598B (zh) 半导体器件、半导体器件的操作方法和存储系统
CN107545924B (zh) 半导体存储器装置及其操作方法
US10854296B2 (en) Semiconductor device and programming method of the semiconductor device
CN105321569A (zh) 半导体存储器件及其操作方法
CN111554338B (zh) 半导体装置及操作半导体装置的方法
KR102320830B1 (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
CN110459252B (zh) 半导体器件和半导体器件的操作方法
CN111081301B (zh) 半导体器件以及半导体器件的操作方法
CN111354401B (zh) 半导体装置、存储器系统及半导体装置的操作方法
CN111341369B (zh) 半导体装置及其操作方法
KR101666567B1 (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant