CN102760483A - 半导体装置的操作方法 - Google Patents

半导体装置的操作方法 Download PDF

Info

Publication number
CN102760483A
CN102760483A CN2012101254595A CN201210125459A CN102760483A CN 102760483 A CN102760483 A CN 102760483A CN 2012101254595 A CN2012101254595 A CN 2012101254595A CN 201210125459 A CN201210125459 A CN 201210125459A CN 102760483 A CN102760483 A CN 102760483A
Authority
CN
China
Prior art keywords
voltage
memory cell
choosing
programming
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101254595A
Other languages
English (en)
Other versions
CN102760483B (zh
Inventor
朴镇寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102760483A publication Critical patent/CN102760483A/zh
Application granted granted Critical
Publication of CN102760483B publication Critical patent/CN102760483B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种包括多个存储器单元块的半导体装置的操作方法，包括以下步骤：响应于编程命令来选择存储器单元块中的一个；执行预编程操作和预擦除操作，使得选中的存储器单元块中包括的存储器单元的阈值电压分布在第一正电压和第一负电压之间；向第一组位线提供编程许可电压并且向第二组位线提供编程禁止电压，其中第一组位线和第二组位线互不包括；以及向选中的耦接到存储器单元的字线提供正编程电压。

Description

半导体装置的操作方法
相关申请的交叉引用
本申请要求于2011年4月26日提交的韩国专利申请No.10-2011-0038986的优先权，其全部内容通过引用合并于此。
技术领域
示例性实施例涉及一种半导体装置的操作方法，更具体地，涉及一种编程方法。
背景技术
半导体装置的操作可以被分类成编程、读取和擦除操作。
编程操作指的是通过向耦接到存储器单元的字线提供高编程电压(例如，20V)来升高存储器单元的阈值电压的操作。读取操作指的是通过向耦接到存储器单元的字线提供读取电压，根据存储器单元的阈值电压高于还是低于验证电压来确定存储器单元的编程状态的操作。擦除操作指的是通过向阱提供擦除电压来降低存储器单元的阈值电压的操作。
可以以一个状态编程的存储器单元被称为单电平单元(SLC)，而可以以多个状态编程的存储器单元被称为多电平单元(MLC)。
因为MLC更适于较高的容量，因此MLC已用在半导体装置中。下文描述了MLC的编程操作。
图1A和1B是图示传统的编程方法的曲线图。更具体地，下文描述了对具有第一、第二和第三状态P1、P2和P3的一个存储器单元进行编程的方法。
参照图1A，在擦除了特定的存储器单元块的所有存储器单元之后，对从存储器单元块的页中选择的页(更具体地，页是耦接到同一字线的一组存储器单元)执行最低有效位(LSB)编程操作。执行LSB编程操作以升高来自选中的页中包括的存储器单元中的、将被编程为具有第二状态P2或者高于第二状态P2的第三状态P3的存储器单元的阈值电压。在升高将被编程为具有第二或第三状态P2或P3的存储器单元的阈值电压之后，对选中的页执行最高有效位(MSB)编程操作。
执行MSB编程操作以升高来自选中的页中包括的存储器单元中的、要被编程为具有高于擦除状态ER但是低于第二状态P2或第三状态P3的第一状态P1的存储器单元的阈值电压。更具体地，通过执行MSB编程操作来升高来自具有擦除状态ER的存储器单元中的、要被编程为具有第一状态P1的存储器单元的阈值电压。此外，通过执行MSB编程操作来升高来自已被执行LSB编程操作的存储器单元中的、要被编程为具有第二状态P2或第三状态P3的存储器单元的阈值电压。
特别地，在用于在第三状态P3中对存储器单元进行编程的编程操作中，由于相关存储器单元的阈值电压步进地从擦除状态ER升高到第三状态P3，因此使用高编程电压。
然而，由于对与选中的字线相邻的存储器单元的影响根据提供给选中的字线的编程电压的增加而进一步增加，因此已被编程的存储器单元的阈值电压可能移位。如果存储器单元的阈值电压移位，则通过读取操作读出的数据可能是不可靠的。
发明内容
根据示例性实施例，通过向字线提供正或负的编程电压而非高编程电压来执行编程操作，使得耦接到字线的存储器单元被编程为具有各种正阈值电压或者各种负阈值电压。
一种包括多个存储器单元块的半导体装置的操作方法，包括以下步骤：响应于编程命令选择一个存储器单元块；执行预编程操作和预擦除操作使得选中的存储器单元块中包括的存储器单元的阈值电压分布在第一正电压和第一负电压之间；向第一组位线提供编程许可电压并且向第二组位线提供编程禁止电压，其中第一组位线和第二组位线互不包括；以及向选中的耦接到存储器单元的字线提供正编程电压。
一种包括已被执行编程操作的多个存储器单元块的半导体装置的操作方法，包括以下步骤：响应于编程命令选择存储器单元块中的一个；执行预编程操作和预擦除操作使得选中的存储器单元块中包括的存储器单元的阈值电压分布在第一正电压和第一负电压之间；向第一组位线提供编程许可电压并且向第二组位线提供编程禁止电压，其中第一组位线和第二组位线互不包括；执行第一正编程操作，使得从存储器单元中选择的存储器单元的阈值电压达到第一正目标电压；以及执行第二正编程操作，使得从存储器单元中选择的每个都具有达到第一正目标电压的阈值电压的存储器单元的阈值电压达到高于第一正目标电压的第二目标电压。
附图说明
图1A和1B是图示传统的编程方法的曲线图；
图2是用于图示根据本发明的编程方法的半导体装置的框图；
图3A和3B是用于图示根据本发明的编程方法的特征的存储器单元的横截面视图；
图4是图示根据本发明的编程操作的阈值电压的曲线图；
图5是图示根据本发明的实施例的半导体装置的编程操作的流程图；
图6A至6C是图示根据图5的编程操作的阈值电压的曲线图；以及
图7是用于图示图5的编程操作中使用的电压的存储器单元块的电路图。
具体实施方式
在下文中，将参照附图详细描述本发明的示例性实施例。提供附图以允许本领域普通技术人员理解本发明的实施方式的范围。
图2是用于图示根据本发明的编程方法的半导体装置的框图。
参照图2，半导体存储器装置包括存储器单元阵列110、多个电路(130、140、150、160、170和180)以及控制器120。多个电路(130、140、150、160、170和180)被配置成对存储器单元阵列110中包括的存储器单元执行编程操作或读取操作。控制器120被配置成控制多个电路(130、140、150、160、170和180)使得多个电路(130、140、150、160、170和180)响应于所接收的数据来设定选中的存储器单元的阈值电压。
在NAND闪速存储器装置中，多个电路包括电压生成器130、行译码器140、页缓冲器组150、列选择器160、I/O电路170和通过/失败(P/F；pass/fail)检查电路180。
存储器单元阵列110包括多个存储器单元块。图2中示出了一个存储器单元块，并且图2的存储器单元块可以通过如下方法选择。存储器单元块包括多个串ST。多个串ST包括正常串和标志串，并且正常串和标志串具有相同的结构。每个串ST包括耦接到公共源极线CSL的源极选择晶体管SST、多个存储器单元F0至Fn、以及耦接到位线BLe或BLo的漏极选择晶体管DST。标志串中包括的存储器单元被称为标志单元，但是标志单元具有与正常串中包括的存储器单元相同的结构。特别地，标志单元存储关于多种操作的各种数据。在编程操作中，标志单元存储特定页中包括的存储器单元的编程状态的数据。更具体地，标志单元存储关于存储器单元的LSB编程或MSB编程的数据。
源极选择晶体管SST的栅极耦接到源极选择线SSL。存储器单元F0至Fn的栅极耦接到各个字线WL0至WLn。漏极选择晶体管DST的栅极耦接到漏极选择线DSL。串ST耦接在各个位线BLe或BLo和公共源极线CSL之间。根据位线的布置将位线分为偶数编号的位线(称为偶数位线)BLe和奇数编号的位线(称为奇数位线)BLo。此外，耦接到偶数位线BLe的串ST被称为偶数串，并且耦接到奇数位线BLo的串被称为奇数串。
控制器120响应于命令信号CMD而内部地生成编程操作信号PGM、读取操作信号READ或者擦除操作信号ERASE。控制器120还根据要执行的操作的类型生成用于控制页缓冲器组150的页缓冲器PB的页缓冲器信号PB SIGNALS。此外，控制器120响应于地址信号ADD而内部地生成行地址信号RADD和列地址信号CADD。控制器120在编程或擦除验证操作中根据P/F检查电路180的检查信号PFS来检查存储器单元的阈值电压是否已升高到目标电压。控制器120还根据检查结果确定是再次执行编程操作或擦除操作还是终止编程操作或擦除操作。
电压供给电路(130、140)响应于信号PGM、READ、ERASE和RADD向存储器单元块的漏极选择线DSL、字线WL0至WLn以及源极选择线SSL提供用于编程操作、擦除操作或读取操作的电压。电压供给电路包括电压生成器130和行译码器140。
电压生成器130响应于信号PGM、READ和ERASE向全局线输出用于编程、读取或擦除存储器单元的操作电压(例如，Vpgm、Vpass和Vread)。特别地，在编程或读取操作中，电压生成器130向字线输出正或负电压。为此，电压生成器130包括用于生成正电压的电路和用于生成负电压的电路。
行译码器140响应于行地址信号RADD将电压生成器130生成的操作电压传输到存储器单元块的漏极选择线DSL、源极选择线SSL以及字线WL0至WLn。
页缓冲器组150检测存储器单元是处于编程状态还是擦除状态。页缓冲器组150包括页缓冲器PB，每个页缓冲器PB耦接到一对位线BLe和BLo。页缓冲器组150响应于页缓冲器信号PB SIGNALS向位线BLe和BLo提供将数据存储在存储器单元F0至Fn中所需的电压。
更具体地，在存储器单元F0至Fn的编程操作、擦除操作或读取操作中，页缓冲器组150对位线BLe和BLo进行预充电或者存储根据页缓冲器PB的锁存器中的位线BLe和BLo的电压移位检测的、对应于存储器单元F0至Fn的阈值电压的数据。更具体地，在编程操作中，如果页缓冲器PB的锁存器中存储的编程数据是0，则页缓冲器组150的每个页缓冲器PB向位线BLe和BLo提供编程许可电压(例如，地电压0V)，并且如果页缓冲器PB的锁存器中存储的编程数据是1，则每个页缓冲器PB向位线BLe和BLo提供编程禁止电压(例如，电源电压Vcc)。在读取操作中，每个页缓冲器PB响应于存储器单元F0至Fn中存储的数据来控制位线BLe和BLo的电压并检测存储器单元F0至Fn中存储的数据。此外，每个页缓冲器PB在擦除操作的早期阶段中向位线BLe和BLo提供擦除许可电压(例如，编程禁止电压)，并且在根据擦除操作期间的擦除验证操作的结果执行的编程操作中，向耦接到擦除串ST的位线BLe和BLo提供编程许可电压(例如，0V)。按照擦除验证操作的结果，根据页缓冲器PB的锁存器中存储的数据确定编程许可电压。
列选择器160响应于列地址信号CADD来选择页缓冲器PB。将列选择器160选择的页缓冲器PB的锁存器中存储的数据输出。此外，列选择器160通过列线CL从页缓冲器组150接收数据并且将所述数据传输到P/F检查电路180。
I/O(输入/输出)电路170在编程操作期间在控制器120的控制下将外部数据DATA传输到列选择器160，使得将外部数据DATA输入到页缓冲器PB。当外部数据DATA随后被传输到页缓冲器PB时，页缓冲器PB将外部数据DATA存储在页缓冲器PB的锁存器中。此外，在读取操作中，I/O电路170将经由列选择器160从页缓冲器PB接收到的数据DATA输出到半导体装置的电路外部。
P/F检查电路180在编程或擦除操作之后的验证操作中检查是否存在错误单元并且以检查信号PFS的形式输出检查结果。此外，P/F检查电路180对错误单元的数目进行计数并且以计数信号CS的形式输出计数结果。
控制器120控制在编程操作中提供给字线的编程电压Vpgm并且还控制电压生成器130使得可以在编程验证操作中选择性地向字线提供验证电压。在一些实施例中，控制器120可以响应于P/F检查电路180的检查信号PFS来控制电压生成器130。
图3A和3B是用于图示根据本发明的编程方法的特征的NAND闪速存储器单元的横截面视图。
参照图3A，以如下方式配置NAND闪速存储器单元。在半导体衬底302上形成存储器单元。在半导体衬底302中形成阱。存储器单元被配置成包括隧道电介质层304、浮置栅极305、电介质层306和控制栅极307，它们依次层叠在半导体衬底302上。控制栅极307耦接到字线WL。
当向字线WL提供正(+)电压并且向阱提供编程许可电压(例如，接地电压0V)时，电子被感生到浮置栅极305中，并且存储器单元的阈值电压上升。
参照图3B，当向字线WL提供负(-)电压并且向阱提供编程许可电压时，诱发到浮置栅极305中的电子退出到阱中，并且存储器单元的阈值电压下降。
换言之，当如图3A的那样向字线WL提供正电压并且向阱提供编程许可电压时，存储器单元的阈值电压上升。当如图3B中的那样向字线WL提供负电压并且向阱提供编程许可电压时，存储器单元的阈值电压下降。如果将这种原理应用到编程操作，则可以例如仅使用低编程电压而不使用高编程电压(例如，20V)将存储器单元编程为各个编程状态。参照图4的曲线图详细描述了这种操作。
图4是图示根据本发明的编程操作的阈值电压的曲线图。
参照图4，在传统技术中，在对选自所有存储器单元中的存储器单元进行编程之前擦除存储器单元块的所有存储器单元。然而，在本发明中，执行使所有存储器单元的阈值电压移位到参考电压的操作而非擦除所有存储器单元的操作。因此，当响应于编程命令选择存储器单元块时，随后执行将存储器单元块的所有存储器单元(以下简称为存储器单元块)的阈值电压移位到参考电压的操作而不执行擦除存储器单元块的所有存储器单元的操作。
可以通过各种方式设定参考电压，例如，参考电压可以被设定为接地电压0V。为了将阈值电压移位到0V的参考电压，对存储器单元块执行包括预编程操作和预擦除操作的初始操作。执行预编程操作以升高低于参考电压0V的阈值电压，并且执行预擦除操作以降低高于参考电压0V的阈值电压。
下文详细地描述了初始操作。
可以根据递增步进脉冲编程(ISPP)法执行预编程操作或者可以通过向耦接到存储器单元块的所有字线提供一个编程电压(或者编程脉冲)来执行预编程操作。例如，可以通过向阱或沟道提供编程许可电压，并向所有字线提供正预编程电压，来执行预编程操作。执行预编程操作以使均低于参考电压0V的存储器单元的阈值电压移位到接近参考电压0V的电压410。这里，可以省略关于预编程操作的验证操作以减少操作耗用的时间。更具体地，在预编程操作中，向所有字线提供高于地电压0V的低电压(例如，10V至15V)。因此，每个都高于参考电压0V的存储器单元的阈值电压不上升，并且每个都低于参考电压0V的存储器单元的阈值电压以步进方式上升。
通过向阱或沟道提供编程禁止电压，并向所有字线提供负预擦除电压，来执行预擦除操作。执行预擦除操作以使每个都高于参考电压0V的存储器单元的阈值电压降低到接近参考电压0V的电压410。这里，可以省略关于预擦除操作的验证操作以减少操作耗用的时间。更具体地，在预擦除操作中，向所有字线提供低于0V的预擦除电压(例如，-0.1V至-5V)。因此，每个都高于参考电压0V的存储器单元的阈值电压可以下降。如果需要，可以改变执行预编程操作和预擦除操作的顺序。
如上文所述，通过执行初始操作，所有存储器单元的阈值电压可以分布在接近参考电压0V的电压410中。
下文详细描述关于已执行了初始操作的存储器单元块的编程操作。
对选自从存储器单元块的页中选择的页中所包括的存储器单元的、要被编程为具有第一状态411的存储器单元执行擦除操作。更具体地，通过在向耦接到选中的存储器单元的位线提供编程禁止电压Vcc的同时向耦接到选中的页的选中的字线提供负擦除电压并向剩余的字线提供正通过电压(pass voltage)，来执行擦除操作。例如，负擦除电压可以是-0.1V至-5V，而正通过电压可以是7V至10V。为了在串中生成沟道升压(channelboosting)，可以在向选中的字线提供负擦除电压之前向所有的字线提供正通过电压。由于正通过电压和编程禁止电压的缘故，在相关的串中生成了沟道升压。当向选中的字线提供负擦除电压时，耦接到选中择的字线的存储器单元被擦除，并且存储器单元处于第一状态411。在擦除操作中，目标电平是低于参考电压0V的第一目标电平VT1。
对从选中的页的存储器单元中选择的、要被编程为具有高于第一状态411的第二状态412的存储器单元执行编程操作。更具体地，通过在向耦接到选中的存储器单元的位线提供编程许可电压(例如，接地电压0V)的同时向耦接到选中的页的选中的字线提供正编程电压并向剩余的字线提供正通过电压，来执行编程操作。在编程操作中，正编程电压可以是12V至15V。
如上所述，通过向选中的字线提供负擦除电压或正编程电压，可以将存储器单元编程为具有第一状态411或者高于第一状态411的第二状态412。更具体地，在使存储器单元的阈值电压分布为接近参考电压0V之后，通过向选中的字线提供负擦除电压或正编程电压，可以将存储器单元编程为具有第一状态411或者第二状态412。下文描述了使用以上原理的MLC编程方法。
图5是图示根据本发明的一个实施例的半导体器件的编程操作的流程图，图6A至6C是图示根据图5的编程操作的阈值电压的曲线图，而图7是用于图示图5的编程操作中使用的电压的存储器单元块的电路图。
在本实施例中，说明了将一个存储器单元编程为具有四个状态的MLC编程方法，使得选中的存储器单元被编程为具有第一状态S1、高于第一状态S1的第二状态S2、高于第二状态S2的第三状态S3或者高于第三状态S3的第四状态S4。
第一步骤502
参照图5和图6A，当存储器单元块的编程操作开始时，存储器单元块的所有存储器单元被复位。更具体地，由于所有存储器单元可能已被编程为具有各种状态602和603，对所有的存储器单元执行预编程和预擦除操作，使得所有的存储器单元的阈值电压移位到接近参考电压的电压状态610。参考电压可以被设定为各种电平，但优选地被设定为接地电压0V。当对所有的存储器单元执行预编程操作时，每个都低于参考电压的存储器单元的阈值电压升高到接近参考电压的电压610。当对所有的存储器单元执行预擦除操作时，每个都高于参考电压的存储器单元的阈值电压下降到接近参考电压的电压610。更具体地，存储器单元块的所有的存储器单元的阈值电压都集中在参考电压附近。
第二步骤503
参照图5、图6B和图7，对从存储器单元块中包括的多个页中选择的页Sel.PG(更具体地，页Sel.PG是耦接到同一字线的一组存储器单元)执行LSB编程操作。执行LSB编程操作以对选中的页Sel.PG中包括的要被编程为具有第三状态S3或第四状态S4的所有的存储器单元进行编程，使得所有的存储器单元的阈值电压变为第三状态S3。LSB编程操作可以根据ISPP法执行。
对于LSB编程操作，向选中的位线(例如，BLe)提供编程许可电压(例如，接地电压0V)，并向未选中的位线(例如，BLo)提供编程禁止电压Vcc。在向位线BLe和Blo提供编成许可电压或编程禁止电压时，向源极选择线SSL提供断开电压，向漏极选择线DSL提供接通电压，并且向所有的字线WL0至WLn提供通过电压Vpass。此时，由于通过电压Vpass和编程禁止电压的缘故，在耦接到未中的位线BLo的串中生成沟道升压。接着，通过向耦接到选中的页Sel.PG的选中的字线WL2提供正编程电压Vpgm，升高耦接到各个选中的位线BLe的选中的存储器单元Fe的阈值电压(622)。
例如，断开电压可以是0V，接通电压可以是2V至3V，正编程电压Vpgm可以是12V至15V，而通过电压Vpass可以是7V至10V。向公共源极选择线CLS提供电源电压Vcc。在LSB编程操作中，重复编程操作和验证操作直至所有选中的存储器单元Fe的阈值电压都达到第三目标电压VT3。第三目标电压VT3被设定为高于参考电压0V。在LSB编程操作期间，由于在耦接到未选中的位线BLo的串中发生沟道升压，耦接到未选中的位线BLo的未选中的存储器单元Fo维持初始状态610而不被编程。
第三步骤504
参照图5、图6B和图7，对选中的页Sel.PG执行LSB擦除操作。执行LSB擦除操作以擦除选中的页Sel.PG中包括的、并且要被编程为具有第二状态S2或第一状态S1的所有的存储器单元，使得所有的存储器单元的阈值电压具有第二状态S2。LSB擦除操作可以根据递增步进脉冲擦除(ISPE)法执行。
在第三步骤504中，在第二步骤503中的选中的位线BLe是在第三步骤504中的未选中的位线BLe。因此，在第三步骤504中，向选中的位线BLo提供擦除许可电压(例如，编程禁止电压)，并且向未选中的位线BLe提供擦除禁止电压(例如，编程许可电压)。在向位线BLe和BLo提供擦除许可电压或擦除禁止电压时，向源极选择线SSL提供断开电压，向漏极选择线DSL提供接通电压，并且向所有的字线WL0至WLn提供通过电压Vpass。此时，由于通过电压Vpass和擦除许可电压的缘故，在耦接到选中的位线BLo的串中生成沟道升压。换言之，沟道的电位升高。
接着，当向耦接到选中的页Sel.PG的选中的字线WL2提供负擦除电压Vpgm时，由于沟道和选中的字线WL2之间的电位差的缘故，耦接到选中的位线BLo的选中的存储器单元Fo的电子退出到阱中。因此，选中的存储器单元Fo的阈值电压下降(624)。例如，负擦除电压Vpgm可以是-0.1V至-5V，而通过电压Vpass可以是7V至10V。这里，为了防止沟道泄漏，向公共源极选择线CSL提供电源电压Vcc。在LSB擦除操作中，重复擦除操作和验证操作直至所有的选中的存储器单元Fo的阈值电压到达第二目标电压VT2。第二目标电压VT2被设定为低于参考电压。如果参考电压是0V，则第二目标电压VT2具有负电压。
第四步骤505
参照图5、图6C和图7，对选中的页Sel.PG执行MSB编程操作。执行MSB编程操作以对从存储器单元622中选择的、已在第二步骤503中被执行了LSB编程操作的存储器单元Fe进行编程，使得选中的存储器单元Fe的阈值电压具有第四状态S4。MSB编程操作可以根据1SPP法执行。
对于MSB编程操作，向耦接到选中的存储器单元Fe的选中的位线BLe提供编程许可电压(例如，接地电压0V)，并向未选中的位线BLo提供编程禁止电压Vcc。在向位线BLe和Blo提供编成许可电压或编程禁止电压时，向源极选择线SSL提供断开电压，向漏极选择线DSL提供接通电压，并且向所有的字线WL0至WLn提供通过电压Vpass。此时，由于通过电压Vpass和编程禁止电压的缘故，在耦接到未选中的位线BLo的串中生成沟道升压。
接着，通过向耦接到选中的页Sel.PG的选中的字线WL2提供正编程电压Vpgm，升高选中的存储器单元Fe的阈值电压(632)。例如，断开电压可以是0V，接通电压可以是2V至3V，正编程电压Vpgm可以是12V至15V，而通过电压Vpass可以是7V至10V。向公共源极选择线CLS提供电源电压Vcc。在MSB编程操作中，重复编程操作和验证操作直至所有的选中的存储器单元Fe的阈值电压到达第四目标电压VT4。在MSB编程操作期间，由于在耦接到未选中的位线BLo的串中生成的沟道升压，耦接到未选中的位线BLo的未选中的存储器单元Fo维持先前的状态622而不被编程。
第五步骤506
参照图5、图6C和图7，对选中的页Sel.PG执行MSB擦除操作。执行MSB擦除操作以擦除从存储器单元624中选择的、已在第三步骤504中被执行了LSB擦除操作的存储器单元Fo，使得选中的存储器单元Fo的阈值电压具有第一状态S1。MSB擦除操作可以根据ISPE法执行。
更具体地，在第五步骤506中，在第四步骤505中的选中的位线BLe是在第五步骤506中的未选中的位线BLe。因此，在第五步骤506中，向选中的位线BLo提供擦除许可电压(例如，编程禁止电压)，并且向未选中的位线BLe提供擦除禁止电压(例如，编程许可电压)。在向位线BLe和BLo提供擦除许可电压或擦除禁止电压时，向源极选择线SSL提供断开电压，向漏极选择线DSL提供接通电压，并且向所有的字线WL0至WLn提供通过电压Vpass。此时，由于通过电压Vpass和擦除许可电压的缘故，在耦接到选中的位线BLo的串中生成沟道升压。换言之，沟道的电位升高。
接着，当向耦接到选中的页Sel.PG的选中的字线WL2提供负擦除电压Vpgm时，由于沟道和选中的字线WL2之间的电位差的缘故，选中的存储器单元Fo的电子退出到阱中。因此，选中的存储器单元Fo的阈值电压下降(634)。例如，负擦除电压Vpgm可以是-0.1V至-5V，而通过电压Vpass可以是7V至10V。为了防止沟道泄漏，向公共源极选择线CSL提供电源电压Vcc。在MSB擦除操作中，重复擦除操作和验证操作直至所有的选中的存储器单元Fo的阈值电压到达第一目标电压VT1。第一目标电压VT1被设定为低于参考电压。如果参考电压是0V，则第一目标电压VT1具有负电压。
如上所述，每个选中的存储器单元被编程为具有高于参考电压的目标电压或者被擦除为具有低于参考电压的目标电压。因此，可以在不使用高的正编程电压的情况下对选中的存储器单元进行编程。因此，由于能够防止编程操作中的相邻的存储器单元之间的干扰，因此编程和读取操作可以更加可靠。
此外，由于在编程操作中在选中的字线中使用低的编程电压，因此可以防止发生干扰。因此，由于可以抑制编程操作中的存储器单元的阈值电压的移位，因此编程和读取操作可以更为可靠。

Claims (30)

1.一种包括多个存储器单元块的半导体装置的操作方法，包括以下步骤：
响应于编程命令来选择存储器单元块中的一个；
执行预编程操作和预擦除操作使得在选中的所述存储器单元块中包括的存储器单元的阈值电压分布在第一正电压和第一负电压之间；
向第一组位线提供编程许可电压并且向第二组位线提供编程禁止电压，其中所述第一组位线和所述第二组位线互不包括；以及
向耦接到存储器单元的选中的字线提供正编程电压。
2.根据权利要求1所述的操作方法，其中，执行所述预编程操作以升高来自选中的存储器单元块的存储器单元中的具有擦除状态的存储器单元的阈值电压，并且维持来自选中的所述存储器单元块的存储器单元中的具有编程状态的存储器单元的阈值电压。
3.根据权利要求1所述的操作方法，其中，所述预编程操作包括以下步骤：
向选中的所述存储器单元块的位线提供所述编程许可电压；以及
向耦接到选中的所述存储器单元块的字线提供正预编程电压。
4.根据权利要求1所述的操作方法，其中，执行所述预擦除操作以降低来自选中的所述存储器单元块的存储器单元中的具有编程状态的存储器单元的阈值电压，并且维持预编程的存储器单元的阈值电压。
5.根据权利要求1所述的操作方法，其中，所述预擦除操作包括以下步骤：
向耦接到选中的所述存储器单元块的位线提供所述编程许可电压；以及
向耦接到选中的所述存储器单元块的字线提供负预擦除电压。
6.根据权利要求1所述的操作方法，其中，当向选中的所述字线提供正编程电压时，将通过电压提供给剩余的字线。
7.根据权利要求1所述的操作方法，还包括在提供所述正编程电压之后，执行负擦除操作，使得除选中的所述存储器单元以外的存储器单元的阈值电压达到负目标电压。
8.根据权利要求7所述的操作方法，其中，所述负擦除操作包括：
向所述选中的字线提供负擦除电压，以及
向选中的所述存储器单元块中的除所述选中的字线以外的字线提供通过电压。
9.根据权利要求7所述的操作方法，还包括在执行所述负擦除操作之前，在耦接到所述第二组位线的串中生成沟道升压。
10.根据权利要求9所述的操作方法，其中，通过向耦接到选中的所述存储器单元块的字线提供正通过电压来生成所述沟道升压。
11.根据权利要求1所述的操作方法，其中，所述编程许可电压是接地电压。
12.根据权利要求1所述的操作方法，其中，所述编程禁止电压是电源电压。
13.根据权利要求1所述的操作方法，其中，所述第一组位线耦接到选中的所述存储器单元，而所述第二组位线耦接到剩余的存储器单元。
14.一种包括已被执行编程操作的多个存储器单元块的半导体装置的操作方法，包括以下步骤：
响应于编程命令来选择一个存储器单元块；
执行预编程操作和预擦除操作使得在选中的所述存储器单元块中包括的存储器单元的阈值电压分布在第一正电压和第一负电压之间；
向第一组位线提供编程许可电压并且向第二组位线提供编程禁止电压，其中所述第一组位线和所述第二组位线互不包括；
执行第一正编程操作，使得从存储器单元中选择的存储器单元的阈值电压达到第一正目标电压；以及
执行第二正编程操作，使得从存储器单元中选择的每个都具有达到所述第一正目标电压的阈值电压的存储器单元的阈值电压达到高于所述第一正目标电压的第二目标电压。
15.根据权利要求14所述的操作方法，其中，执行所述预编程操作以升高来自选中的所述存储器单元块的存储器单元中的具有擦除状态的存储器单元的阈值电压，并且维持来自选中的所述存储器单元块的存储器单元中的具有编程状态的存储器单元的阈值电压。
16.根据权利要求15所述的操作方法，其中，所述预编程操作包括以下步骤：
向选中的所述存储器单元块的位线提供所述编程许可电压；以及
向耦接到选中的所述存储器单元块的字线提供正预编程电压。
17.根据权利要求14所述的操作方法，其中，执行所述预擦除操作以降低来自选中的所述存储器单元块的存储器单元中的具有编程状态的存储器单元的阈值电压，并且维持预编程的存储器单元的阈值电压。
18.根据权利要求17所述的操作方法，其中，所述预擦除操作包括：
向耦接到选中的所述存储器单元块的位线提供所述编程许可电压；以及
向耦接到选中的所述存储器单元块的字线提供负预擦除电压。
19.根据权利要求14所述的操作方法，其中，所述第一正编程操作包括以下步骤：
向耦接到选中的所述存储器单元的选中的字线提供步进上升的正编程电压；以及
向所述选中的字线以外的字线提供通过电压。
20.根据权利要求19所述的操作方法，其中，所述第一正编程操作包括重复正编程操作和验证操作，直至选中的所述存储器单元的阈值电压达到所述第一正目标电压。
21.根据权利要求19所述的操作方法，其中，所述第二正编程操作包括：
向所述选中的字线提供高于第一正编程电压的步进上升的正编程电压；以及
向除所述选中的字线以外的字线提供所述通过电压。
22.根据权利要求14所述的操作方法，还包括执行第一负擦除操作，使得来自选中的所述存储器单元块的存储器单元中的除选中的存储器单元以外的存储器单元的阈值电压达到第三负目标电压，其中在所述第一正编程操作和所述第二正编程操作之前执行所述第一负擦除操作。
23.根据权利要求22所述的操作方法，其中，所述第一负擦除操作包括：
向耦接到选中的所述存储器单元的选中的字线提供负擦除电压；以及
向所述选中的字线以外的字线提供所述通过电压。
24.根据权利要求22所述的操作方法，其中，所述第一负擦除操作包括重复负擦除操作和验证操作，直至选中的所述存储器单元的阈值电压达到所述第三负目标电压。
25.根据权利要求22所述的操作方法，还包括执行第二负擦除操作，使得从存储器单元中选择的每个都具有达到所述第三负目标电压的阈值电压的存储器单元的阈值电压达到低于所述第三负目标电压的第四目标电压，其中在所述第二正编程操作之后执行所述第二负擦除操作。
26.根据权利要求25所述的操作方法，其中，所述第二负擦除操作包括以下步骤：
向所述选中的字线提供低于所述第一负擦除电压并且步进下降的第二负擦除电压，以及
向除所述选中的字线以外的字线提供通过电压。
27.根据权利要求22所述的操作方法，还包括在执行所述第一负擦除操作之前在耦接到所述第二组位线的串中生成沟道升压。
28.根据权利要求27所述的操作方法，其中，通过向耦接到选中的所述存储器单元块的字线提供正通过电压来生成所述沟道升压。
29.根据权利要求14所述的操作方法，其中，所述编程许可电压是接地电压并且所述编程禁止电压是电源电压。
30.根据权利要求14所述的操作方法，其中，所述第一组位线耦接到选中的所述存储器单元，而所述第二组位线耦接到剩余的存储器单元。
CN201210125459.5A 2011-04-26 2012-04-26 半导体装置的操作方法 Expired - Fee Related CN102760483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0038986 2011-04-26
KR1020110038986A KR101264019B1 (ko) 2011-04-26 2011-04-26 반도체 장치의 동작 방법

Publications (2)

Publication Number Publication Date
CN102760483A true CN102760483A (zh) 2012-10-31
CN102760483B CN102760483B (zh) 2017-06-27

Family

ID=47054912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210125459.5A Expired - Fee Related CN102760483B (zh) 2011-04-26 2012-04-26 半导体装置的操作方法

Country Status (4)

Country Link
US (1) US8780630B2 (zh)
KR (1) KR101264019B1 (zh)
CN (1) CN102760483B (zh)
TW (1) TWI567744B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110390970A (zh) * 2018-04-19 2019-10-29 爱思开海力士有限公司 存储器装置及其操作方法
CN111341369A (zh) * 2018-12-19 2020-06-26 爱思开海力士有限公司 半导体装置及其操作方法
CN111949209A (zh) * 2019-05-15 2020-11-17 西部数据技术公司 具有后台擦除的增强型固态驱动器写入性能
CN112116944A (zh) * 2020-09-24 2020-12-22 深圳市芯天下技术有限公司 可减少难编程的存储单元编程干扰的编程方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102009435B1 (ko) * 2012-08-24 2019-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102040904B1 (ko) * 2012-11-05 2019-11-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20150091687A (ko) * 2014-02-03 2015-08-12 에스케이하이닉스 주식회사 반도체 장치
CN104934059B (zh) * 2014-03-19 2018-11-09 华邦电子股份有限公司 非易失性存储器写入装置以及方法
KR20160052278A (ko) * 2014-11-04 2016-05-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102683413B1 (ko) 2017-02-02 2024-07-10 삼성전자주식회사 비휘발성 메모리 장치, 비휘발성 메모리 장치의 소프트 이레이즈 방법 및 프로그램 방법
JP6970578B2 (ja) * 2017-10-02 2021-11-24 キヤノン株式会社 通信装置およびその制御方法、プログラム
KR20210111051A (ko) 2020-03-02 2021-09-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20210117612A (ko) * 2020-03-19 2021-09-29 에스케이하이닉스 주식회사 반도체 장치
KR20220033784A (ko) 2020-09-10 2022-03-17 삼성전자주식회사 메모리 컨트롤러, 메모리 장치 및 스토리지 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060203565A1 (en) * 2005-03-10 2006-09-14 Hynix Semiconductor, Inc. Flash memory device with improved pre-program function and method for controlling pre-program operation therein
CN1973336A (zh) * 2004-05-05 2007-05-30 桑迪士克股份有限公司 用于非易失性存储器的编程控制的双调谐管理方法
CN101174466A (zh) * 2006-11-02 2008-05-07 旺宏电子股份有限公司 用于多阶单元存储阵列的动态编程与读取调整

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5712815A (en) * 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
KR100323554B1 (ko) * 1997-05-14 2002-03-08 니시무로 타이죠 불휘발성반도체메모리장치
US5930174A (en) * 1997-12-11 1999-07-27 Amic Technology, Inc. Circuit and method for erasing flash memory array
US6198662B1 (en) * 1999-06-24 2001-03-06 Amic Technology, Inc. Circuit and method for pre-erasing/erasing flash memory array
KR20020055254A (ko) 2000-12-28 2002-07-08 박종섭 플래쉬 메모리 장치
CN101023497B (zh) * 2004-08-30 2011-03-02 斯班逊有限公司 非易失性存储装置以及用于该存储装置的擦除方法
TWI258145B (en) * 2004-12-21 2006-07-11 Winbond Electronics Corp Method for erasing and soft-programming nonvolatile memory elements
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
US7436733B2 (en) * 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
US7539052B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Non-volatile multilevel memory cell programming
KR100874920B1 (ko) 2007-03-15 2008-12-19 삼성전자주식회사 셀 사이의 커플링에 의한 영향을 감소시킨 플래시 메모리장치 및 그 구동방법
US7755940B2 (en) * 2007-12-05 2010-07-13 Micron Technology, Inc. Method, apparatus, and system for erasing memory
US8374038B2 (en) * 2010-05-04 2013-02-12 Macronix International Co., Ltd. Erase process for use in semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1973336A (zh) * 2004-05-05 2007-05-30 桑迪士克股份有限公司 用于非易失性存储器的编程控制的双调谐管理方法
US20060203565A1 (en) * 2005-03-10 2006-09-14 Hynix Semiconductor, Inc. Flash memory device with improved pre-program function and method for controlling pre-program operation therein
CN101174466A (zh) * 2006-11-02 2008-05-07 旺宏电子股份有限公司 用于多阶单元存储阵列的动态编程与读取调整

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110390970A (zh) * 2018-04-19 2019-10-29 爱思开海力士有限公司 存储器装置及其操作方法
CN110390970B (zh) * 2018-04-19 2023-06-13 爱思开海力士有限公司 存储器装置及其操作方法
CN111341369A (zh) * 2018-12-19 2020-06-26 爱思开海力士有限公司 半导体装置及其操作方法
CN111341369B (zh) * 2018-12-19 2023-09-15 爱思开海力士有限公司 半导体装置及其操作方法
CN111949209A (zh) * 2019-05-15 2020-11-17 西部数据技术公司 具有后台擦除的增强型固态驱动器写入性能
CN112116944A (zh) * 2020-09-24 2020-12-22 深圳市芯天下技术有限公司 可减少难编程的存储单元编程干扰的编程方法

Also Published As

Publication number Publication date
KR101264019B1 (ko) 2013-05-13
US20120275224A1 (en) 2012-11-01
KR20120121169A (ko) 2012-11-05
US8780630B2 (en) 2014-07-15
TW201312567A (zh) 2013-03-16
TWI567744B (zh) 2017-01-21
CN102760483B (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
CN102760483A (zh) 半导体装置的操作方法
JP6400547B2 (ja) メモリデバイス
JP4856138B2 (ja) 不揮発性半導体記憶装置
KR101697270B1 (ko) 메모리에서 채널-플로팅 게이트간 커플링을 감소시키기 위한 데이터 상태에 의존적인 채널 부스팅
US9672926B2 (en) Apparatus and method of programming and verification for a nonvolatile semiconductor memory device
CN104103314B (zh) 闪存存储器编程禁止方案
CN101461008B (zh) 页面擦除的非易失性半导体存储器
CN101584006B (zh) 非易失性存储器中的经分割的软编程
US7898872B2 (en) Operating method used in read or verification method of nonvolatile memory device
CN110660437A (zh) 半导体存储装置
US8520435B2 (en) Nonvolatile memory device and method of operating the same
CN103177760B (zh) 半导体存储器件及其操作方法
US8659951B2 (en) Nonvolatile semiconductor memory device and method of data write therein
US8085600B2 (en) Program and verify method of nonvolatile memory device
CN101354921A (zh) 非易失存储器设备编程选择晶体管以及对其编程的方法
JP2008140488A (ja) 半導体記憶装置
US20110292734A1 (en) Method of programming nonvolatile memory device
US20090168536A1 (en) Method of programming non-volatile memory device
JP2018156714A (ja) 半導体記憶装置
JP2012069201A (ja) 不揮発性半導体記憶装置
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
JP2013069363A (ja) 不揮発性半導体記憶装置
CN103578557B (zh) 非易失性半导体存储装置及其读出方法
CN102820059A (zh) 半导体器件及其编程方法
JP5787921B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170627

CF01 Termination of patent right due to non-payment of annual fee