CN112116944A - 可减少难编程的存储单元编程干扰的编程方法 - Google Patents

可减少难编程的存储单元编程干扰的编程方法 Download PDF

Info

Publication number
CN112116944A
CN112116944A CN202011016844.7A CN202011016844A CN112116944A CN 112116944 A CN112116944 A CN 112116944A CN 202011016844 A CN202011016844 A CN 202011016844A CN 112116944 A CN112116944 A CN 112116944A
Authority
CN
China
Prior art keywords
voltage
verification
program
programming
programming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011016844.7A
Other languages
English (en)
Inventor
徐明揆
刘梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XTX Technology Shenzhen Ltd
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202011016844.7A priority Critical patent/CN112116944A/zh
Publication of CN112116944A publication Critical patent/CN112116944A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

一种可减少难编程的存储单元编程干扰的编程方法，包括以下步骤：步骤S1、采用编程电压，对NAND FLASH的存储区域的存储单元进行编程操作；步骤S2、采用第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；步骤S3、采用第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；其中，第一校验电压小于第二校验电压；步骤S4、对所述循环次数加1计数，如所述循环次数计数达到预设次数阈值则结束；若否，则执行步骤S5；步骤S5、提高编程电压，然后回到步骤S1。本发明的编程方法设计新颖，可有效减少编程干扰。

Description

可减少难编程的存储单元编程干扰的编程方法
技术领域
本发明涉及存储器领域，尤其涉及一种可减少难编程的存储单元编程干扰的NANDFLASH的编程方法，其中，难编程的存储单元就是在同一编程条件下，大部分储存单元都编程成功了，但是个别的存储单元一直都校验失败，定义这些为难编程的存储单元。
背景技术
在NAND FLASH的应用中，存储单元是采用浮栅结构(floating gate)，将电子放置在浮栅结构中被认为是编程/写入操作，而去除电子被认为是擦除操作。擦除操作和编程操作的原理均为F-N遂穿原理。擦除操作具体为：对栅极施加0V，而对衬底施加高压(以18V为例)，使得被擦除的存储单元的阈值电压为负值；编程操作具体为：对栅极施加高压，而对衬底施加0V，使得被编程的存储单元的阈值电压为正值。
具体来说，如图1所示，在对存储单元100进行编程时，对其栅极施加18V的电压Vpgm，对衬底施加0V的电压。在此情况下，该单元所在的行上所有的存储单元均会受到编程干扰(pgm disturb)，即存储单元200的栅极的电压均为18V，因此需要对其他列施加一个电压通常是对漏极施加10V的电压，用于减弱编程干扰(pgm disturb)，其他未选中行的存储单元300会受到传输干扰(pass disturb)，为了减弱这个影响，需要对其他未选中行的存储单元300的栅极施加一个栅极电压(即pass voltage)。由于Nand-flash芯片制造中，可能会出现个别的存储单元的性能较差；或个别储存单元经过多次编程，其性能会变差，变现为难以编程，称之为难编程的储存单元。现有编程操作会对这些存储单元进行多次编程，这导致该存储单元会受到多次编程干扰和传输干扰。可以理解为，由于个别储存单元难以编程，需要进行多次编程，而多次编程会造成对周围正常的存储单元造成多次编程干扰和传输干扰。干扰的本质就是对存储单元进行编程/擦除操作，对储存单元编程/擦除的次数越多，会导致其寿命减少，常见的为100K次的编程/擦除，这将大大降低效率和缩短使用寿命。
在图2示出的现有技术的NAND FLASH编程方法示意图中，包括以下步骤：
步骤S1、对NAND FLASH的存储区域进行初始化读操作；
在本步骤中，利用0V电压对存储区域进行初始化读取，若该存储区域的存储单元无需编程，则结束，若该存储区域的存储单元需要编程，则进入下一步骤；
步骤S2、采用编程电压，对存储区域的存储单元进行编程操作；
在本步骤中，通常来说，编程操作时，施加于存储区域中存储单元的编程电压Vpgm为17V，为了减弱编程干扰，施加于存储区域中与被编程的存储单元不同行存储单元的传输电压Vpass为8.5V；
步骤S3、对被编程的存储单元进行校验操作；
在本步骤中，通常来说，校验操作时，施加于被编程的存储单元的校验电压为1V。若校验成功，则结束；若校验失败，则跳转至下一步骤；
步骤S4、判断被编程的存储单元是否需要编程，若是，则结束，若否，则提高编程电压，跳转步骤S2，其中，具体可根据芯片的实际情况，并且不同芯片会给出不同编程电压增加幅度。
如图3所示，图3示出了图2所示的编程方法具体实施时的流程简图。在本步骤中，被编程的存储单元若一直编程不成功，会不断进行循环操作。为了避免遭遇死循环，会将循环次数进行设置，一般地，循环次数设置为12次。在这个过程中，编程电压不断提高，如第一次采用17V，第二次采用18V，第三次采用19V，但传输电压Vpass和校验电压保持不变(大约8.5V)，如图3所示。
由于上述现有技术采用固定的校验电压，若存储区域中出现一些难编程的存储单元，则需要编程12次，那么当前存储区域会受到12次的编程干扰以及传输干扰，恶劣情况下，8.5V的传输干扰的次数可达到370次。
发明内容
本发明针对以上技术问题，提供一种可减少难编程的存储单元编程干扰的编程方法，可以减少难编程的存储单元多次编程操作及其数据传输所产生的干扰，提高NANDFLASH的编程效率。
本发明所提出的技术方案如下：
本发明提出了一种可减少难编程的存储单元编程干扰的编程方法，包括以下步骤：
步骤S0、对NAND FLASH的存储区域进行初始化读操作，设置循环次数为0；
步骤S1、采用编程电压，对NAND FLASH的存储区域的存储单元进行编程操作；
步骤S2、采用第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；
步骤S3、采用第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；其中，第一校验电压小于第二校验电压；
步骤S4、对所述循环次数加1计数，如所述循环次数计数达到预设次数阈值则结束；若否，则执行步骤S5；
步骤S5、提高编程电压，然后回到步骤S1。
本发明上述的编程方法中，步骤S1还包括：对存储区域中与被编程的存储单元不同行的存储单元施加传输电压。
本发明上述的编程方法中，步骤S5还包括：在提高编程电压，然后回到步骤S1的同时，还提高所述传输电压。
本发明上述的编程方法中，所述提高传输电压为提高传输电压为原来传输电压的5％-20％。
本发明上述的编程方法中，在所述步骤S5中，所述提高编程电压为提高编程电压0.5V。
本发明上述的编程方法中，所述第一校验电压为0.8V，所述第二校验电压为1V。
本发明上述的编程方法中，在所述步骤S0中，还包括：设置传输电压为6V。
本发明上述的编程方法中，在所述步骤S0中，还包括：将预设次数阈值设置为2、3或4。
本发明上述的编程方法中，预设次数阈值为3。
实施本发明提供的可减少难编程的存储单元编程干扰的编程方法，通过采用多级校验，减少了编程干扰和传输干扰次数。同时，通过逐步提高编程电压和传输电压，进一步减弱多次编程产生的干扰。本发明的NAND FLASH的编程方法设计新颖，实用性强，可有效减少难编程的存储单元对NAND FLASH的编程干扰。
附图说明
图1示出了一种NAND FLASH的位置示意图；
图2示出了现有技术NAND FLASH的编程方法流程示意图；
图3示出了图2所示的编程方法的流程简图；
图4示出了本发明优选实施例的NAND FLASH的编程方法的流程图；
图5示出了本发明另一实施例的NAND FLASH的编程方法的流程图。
具体实施方式
就现有编程方法存在的干扰问题，本发明提出了一种NAND FLASH的编程方法，为了便于本领域技术人员理解和实施本发明，下面将结合附图及具体实施例对本发明的技术目的、技术方案以及技术效果进行进一步详细的阐述。
如图4所示，图4示出了本发明优选实施例的NAND FLASH的编程方法的流程图。该NAND FLASH的编程方法，包括以下步骤：
开始于框401，在框402中初始化读操作(步骤S0)，利用0V电压对存储区域进行初始化读取，若该存储区域的存储单元读出为“0”则无需编程，则结束，若该存储区域的存储单元读出为“1”则需要编程，则进入框403。
在框403中采用编程电压，对存储区域的存储单元进行编程操作(步骤S1)，其中，施加于存储区域中存储单元的编程电压Vpgm为17V，为了减弱编程干扰，施加于存储区域中与被编程的存储单元不同行的存储单元的传输电压Vpass为8.5V，具体电压值可根据工艺厂、电路结构、使用环境等条件确定。
在框404中，采用第一校验电压，对被编程的存储单元进行第一次校验操作(步骤S2)在框405中检查第一次校验结果，如第一次校验成功，则进入框406(步骤S3)；若第一次校验失败，则回到框403(步骤S1)，此处，第一校验电压根据工艺厂、电路结构、使用环境等条件确定，在本实例中，施加于被编程的存储单元的第一次校验电压为0.8V；
在框406，采用第二校验电压例如1.0V，对被编程的存储单元进行第二次校验操作(步骤S3)，若第二次校验成功，则本实例中的编程操作结束于框409；若第二次校验失败，则转向框407。
在框407(步骤S4)中提高编程电压转到框403(回到步骤S1)。
上述流程有可能因为几次在框406(步骤S3)中校验失败而产生循环。一个改进的程序如图5所示。
在图5所示的改进的本发明的另一实施例中，被编程的存储单元若一直编程失败，可以通过控制循环次数，避免遭遇死循环。具体可在框402中设置循环次数最大为12。在每次经过框406(步骤S3)校验失败之后，在框407之前增加一个判断框408，判断由框407(步骤S4)回到框403(步骤S1)的循环次数是否达到预设次数阈值，若是，则结束；若否，则在框407中提高编程电压后，转向框403。这样可保证循环次数不超过所设置的阈值12次。
在本发明另一个实施例中，在框405和406进行的两次校验所采用的校验电压并非是固定不变的，而是可调节的。设计人员可以根据工艺、使用环境等实际情况设置不同的电压，也可以根据实际情况设置多档校验电压。
本发明实施例采用三级或更多级校验，当第一校验电压采用0.8V，此时，编程电压Vpgm为17V，由于此次的校验电压较低，循环次数较少，所引起的编程干扰也较小，因此，传输电压可设置为7V或6V(传统做法一直设置为8.5V)，其所造成的干扰会变小。通过此次编程-校验，将所有待编程的储存单元的阈值电压提高至0.8V以上。第二校验电压采用1.0V，可能有部分易编程的存储单元可以满足要求，而这些存储单元将结束编程，减少编程干扰和传输干扰。而对于其中难编程的存储单元，可能无法通过1.0V校验，因此需要提高编程电压，每次提高0.5V，即17.5V，同样我们也相应的提高传输电压，这是因为此次编程主要针对的是难编程的存储单元，通过提高传输电压Vpass，比如提高到7.5V，减弱编程干扰。此处，难编程的存储单元就是在同一编程条件下，大部分储存单元都编程成功了，但是个别的储存单元一直都校验失败，定义这些为难编程的存储单元。
实例
步骤S0：对NAND FLASH的存储区域进行初始化读操作，设置传输电压为6V；将预设次数阈值设置为3；
步骤S1、采用17V的编程电压Vpgm，对存储区域的存储单元进行编程操作，以8.5V的传输电压Vpass施加于存储区域中与被编程的存储单元不同行的存储单元；
步骤S2、采用0.8V的第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；
步骤S3、采用1V的第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；
步骤S4、提高编程电压回到步骤S1。
步骤S5、在提高编程电压回到步骤S1的同时，还提高所述传输电压为原来传输电压的10％；提高编程电压0.5V。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (9)

1.一种可减少难编程的存储单元编程干扰的编程方法，其特征在于，包括以下步骤：
步骤S0、对NAND FLASH的存储区域进行初始化读操作，设置循环次数为0；
步骤S1、采用编程电压，对NAND FLASH的存储区域的存储单元进行编程操作；
步骤S2、采用第一校验电压，对被编程的存储单元进行第一校验操作，若校验成功，则进入步骤S3；若校验失败，则回到步骤S1；
步骤S3、采用第二校验电压，对被编程的存储单元进行第二校验操作，若校验成功，则结束；若校验失败，则进入步骤S4；其中，第一校验电压小于第二校验电压；
步骤S4、对所述循环次数加1计数，如所述循环次数计数达到预设次数阈值则结束；若否，则执行步骤S5；
步骤S5、提高编程电压，然后回到步骤S1。
2.根据权利要求1所述的编程方法，其特征在于，步骤S1还包括：对存储区域中与被编程的存储单元不同行的存储单元施加传输电压。
3.根据权利要求2所述的编程方法，其特征在于，步骤S5还包括：在提高编程电压，然后回到步骤S1的同时，还提高所述传输电压。
4.根据权利要求3所述的编程方法，其特征在于，所述提高传输电压为提高传输电压为原来传输电压的5％-20％。
5.根据权利要求1所述的编程方法，其特征在于，在所述步骤S5中，所述提高编程电压为提高编程电压0.5V。
6.根据权利要求1所述的编程方法，其特征在于，所述第一校验电压为0.8V，所述第二校验电压为1V。
7.根据权利要求1-6中任何一项所述的编程方法，其特征在于，在所述步骤S0中，还包括：设置传输电压为6V。
8.根据权利要求1-6中任何一项所述的编程方法，其特征在于，在所述步骤S0中，还包括：将预设次数阈值设置为2、3或4。
9.根据权利要求8所述的编程方法，其特征在于，预设次数阈值为3。
CN202011016844.7A 2020-09-24 2020-09-24 可减少难编程的存储单元编程干扰的编程方法 Pending CN112116944A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011016844.7A CN112116944A (zh) 2020-09-24 2020-09-24 可减少难编程的存储单元编程干扰的编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011016844.7A CN112116944A (zh) 2020-09-24 2020-09-24 可减少难编程的存储单元编程干扰的编程方法

Publications (1)

Publication Number Publication Date
CN112116944A true CN112116944A (zh) 2020-12-22

Family

ID=73801192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011016844.7A Pending CN112116944A (zh) 2020-09-24 2020-09-24 可减少难编程的存储单元编程干扰的编程方法

Country Status (1)

Country Link
CN (1) CN112116944A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018983A (ja) * 1996-12-03 2005-01-20 Sony Corp 半導体不揮発性記憶装置およびメモリシステム
JP2006190488A (ja) * 2006-04-13 2006-07-20 Renesas Technology Corp 半導体記憶装置の書き込み方法
CN1870177A (zh) * 2005-05-27 2006-11-29 海力士半导体有限公司 快闪存储器装置的编程方法
CN101361134A (zh) * 2005-12-19 2009-02-04 桑迪士克股份有限公司 使用经修改的通过电压在减小的程序干扰下对非易失性存储器进行编程的方法
US20100195387A1 (en) * 2009-01-30 2010-08-05 Samsung Electronics Co., Ltd. Non-volatile memory device and ispp programming method
CN102760483A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体装置的操作方法
CN104981876A (zh) * 2013-03-14 2015-10-14 英特尔公司 单元编程验证
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除
CN108573728A (zh) * 2017-03-07 2018-09-25 东芝存储器株式会社 半导体存储装置及存储器系统
CN110910940A (zh) * 2018-09-18 2020-03-24 北京兆易创新科技股份有限公司 存储器的编程方法、装置、存储设备和存储介质
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018983A (ja) * 1996-12-03 2005-01-20 Sony Corp 半導体不揮発性記憶装置およびメモリシステム
CN1870177A (zh) * 2005-05-27 2006-11-29 海力士半导体有限公司 快闪存储器装置的编程方法
CN101361134A (zh) * 2005-12-19 2009-02-04 桑迪士克股份有限公司 使用经修改的通过电压在减小的程序干扰下对非易失性存储器进行编程的方法
JP2006190488A (ja) * 2006-04-13 2006-07-20 Renesas Technology Corp 半導体記憶装置の書き込み方法
US20100195387A1 (en) * 2009-01-30 2010-08-05 Samsung Electronics Co., Ltd. Non-volatile memory device and ispp programming method
CN102760483A (zh) * 2011-04-26 2012-10-31 爱思开海力士有限公司 半导体装置的操作方法
CN104981876A (zh) * 2013-03-14 2015-10-14 英特尔公司 单元编程验证
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除
CN108573728A (zh) * 2017-03-07 2018-09-25 东芝存储器株式会社 半导体存储装置及存储器系统
CN110910940A (zh) * 2018-09-18 2020-03-24 北京兆易创新科技股份有限公司 存储器的编程方法、装置、存储设备和存储介质
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法

Similar Documents

Publication Publication Date Title
US8811089B2 (en) Nonvolatile semiconductor memory device
US7450433B2 (en) Word line compensation in non-volatile memory erase operations
US7768826B2 (en) Methods for partitioned erase and erase verification in non-volatile memory to compensate for capacitive coupling effects
USRE45910E1 (en) Programming non-volatile storage including reducing impact from other memory cells
US7616499B2 (en) Retention margin program verification
JP4796125B2 (ja) メモリセルの部分集合を個別に検証して追加的に消去する不揮発性メモリの消去
US8897075B2 (en) Semiconductor memory device and method of programming the same
US9111631B2 (en) Reading memory cell history during program operation for adaptive programming
KR100884234B1 (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP4796126B2 (ja) メモリセルの部分集合を個別に検証してさらにソフトプログラミングすることによる不揮発性メモリのソフトプログラミング
JP5058461B2 (ja) フラッシュメモリのための選択的消去方法
CN101354921A (zh) 非易失存储器设备编程选择晶体管以及对其编程的方法
US8432752B2 (en) Adaptive write procedures for non-volatile memory using verify read
JP2012226806A (ja) 不揮発性半導体記憶装置
KR20120016233A (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
US7652918B2 (en) Retention margin program verification
US8902665B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
KR20050022274A (ko) 반도체 집적회로
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
JP2013054804A (ja) 半導体記憶装置
CN112116944A (zh) 可减少难编程的存储单元编程干扰的编程方法
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
US9136009B1 (en) Method to improve accuracy of a low voltage state in flash memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Applicant after: XTX Technology Inc.

Address before: Floor 1, building 10, Dayun software Town, No. 8288, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Applicant before: Paragon Technology (Shenzhen) Ltd.

CB02 Change of applicant information