CN104981876A - 单元编程验证 - Google Patents
单元编程验证 Download PDFInfo
- Publication number
- CN104981876A CN104981876A CN201480009019.0A CN201480009019A CN104981876A CN 104981876 A CN104981876 A CN 104981876A CN 201480009019 A CN201480009019 A CN 201480009019A CN 104981876 A CN104981876 A CN 104981876A
- Authority
- CN
- China
- Prior art keywords
- voltage
- unit
- verifying voltage
- verifying
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本文公开了用于为相变存储器阵列验证单元编程的技术。在示例中,方法可包括将重置脉冲发送到相变存储器单元。方法可还包括响应跨相变存储器单元应用第一与第二验证电压,感应相变存储器单元的阈值电压,其中,第二验证电压低于第一验证电压。方法也可包括确定相变存储器单元的阈值电压是否低于第一或第二验证电压。
Description
技术领域
本文中所述实施例一般涉及相变存储器。
背景技术
相变存储器使用相变材料实现电子数据存储。相变材料一般能够在通常非结晶与通常结晶状态之间电交换。一些材料可电交换到落在受完全非结晶和完全结晶状态约束的谱上的多个可检测结晶度或结晶性的多个可检测顺序。适合用于此类应用的典型材料包括各种硫化合物元素。相变材料的一个有用属性是它们是非易失性的。将存储器设置在表示电阻值的结晶性的特定状态时,在重新编程存储器前,即使去除电源,仍保持该值。这是因为程序值能够被指派到材料的每个相位或物理状态(例如,结晶或非结晶或其中的某个程度)。
附图说明
结合通过示例一起示出本公开内容的特征的附图的以下详细描述,将明白本公开内容的特征和优点;以及其中:
图1示出根据示例的设置单元和重置单元阈值电压分布和相对第一与第二验证电压的图形或曲线图;
图2示出根据示例,用于验证相变存储器单元中干扰的重置和缺乏的双验证重置编程方法的判定图;
图3示出根据示例,用于相变存储器的验证单元编程的方法的流程图;以及
图4示出根据示例的存储器系统图。
现在将参照所示示范实施例,并且在本文中将使用特定语言描述示范实施例。然而,要理解的是,并不因此而要限制范围或特定发明实施例。
具体实施方式
在公开和描述本发明实施例之前,要理解的是,无意限制本文中公开的特定结构、过程步骤或材料,并且包括如相关领域技术人员将认识到的其等效物和备选。也应理解的是,本文中采用的术语只用于描述特定示例的目的,并且无意于限制。不同图形中的相同标号表示相同元素。流程图和过程中提供的数字提供用于清晰说明步骤和操作,并且不一定指示特定顺序或序列。
示例实施例
下面提供各种发明实施例的初始概述,并且随后在后面进一步详细描述特定实施例。虽然此初始摘要旨在帮助读者更快地理解本发明的原理和实施例,但它无意于识别其关键特征或必要特征。它也无意于限制要求保护的主题的范围。
在相变存储器单元中已观测到失败模式,其中,通过使用接近单元的现有Vth(阈值电压)的电压执行验证操作,单元可变得受干扰。在重置状态中时,如果验证操作的电压稍微低于单元的Vth,则由于单元未骤回(snap back),因此,单元将通过重置验证。然而,验证操作本身能够促使单元Vth下降到设置状态。经验数据显示,此“干扰”(即,下降到设置状态或级别)以低概率随机发生,但此类事件的概率随在验证操作中应用的电压接近单元的现有Vth而呈指数性增大。由于单元通过验证但使操作处于失败状态,因此,即使单一验证操作可增大比特写入错误。进行第二验证操作可识别受第一验证操作干扰的比特,但也能具有干扰单元的可能性。
所述技术的实施例可执行两次验证操作以改进数据可靠性,并且可通过第二验证操作,避免干扰数据。写入比特错误率的降低可直接获得,而不是通过增大需要的比特数量以便改进ECC(纠错码)的准确度来获得。与增大比特的总数以补偿错误相比,执行第二验证可在成本方面更具时间和能量效率。执行第二验证操作要求的添加的电路可忽略不计。
现在参照图1,相变存储器可易于受重置(高阈值电压)状态的感应期间干扰的影响。相变存储器编程可包括设置和重置操作。设置操作可降低单元的Vth,并且重置操作可升高单元的Vth。单元的所需Vth能够通过应用到单元的电流控制。在发送设置或重置脉冲到单元后,能够通过在单元上执行感应操作,验证Vth。例如,在重置验证操作中,可跨单元应用电压以查看单元是否骤回(即,动态下降或降低电阻)。如果是,则Vth低于此验证电压。如果单元未骤回,则Vth高于验证电压。重置过程能够通过在发送脉冲与验证之间循环来主动安排(place) Vth,脉冲电流在未通过最后验证操作的单元上被增大。
在图1中,提供了示出用于设置单元和用于重置单元的Vth及相对于重置和设置Vth分布的近似验证电压的曲线图100。在将重置脉冲发送到单元后,能够通过跨单元应用第一验证电压(即,ver_1)来验证单元的状态。ver_l是最小允许的重置Vth。最小ver_l通过在最高设置单元Vth与为可靠读取单元而需要的最低重置单元Vth之间的差来确定。最高重置Vth受过重置(over-reset)风险限制。如果重置脉冲促使Vth超过跨单元能够应用的最大电压,则单元将过重置。过重置单元不可更改成设置状态,这是因为单元可未被选择成应用设置脉冲到单元。在此情况下,单元可作为重置比特(即,在永久重置状态)被“卡住”。为避免过重置,重置脉冲电流剖面(current profile)可设计成平均产生接近重置分布的低端的Vth。如果起始重置脉冲电流剖面不足以安排所有单元高于ver_1的重置,则这可涉及多个重置脉冲和验证脉冲。更低的重置脉冲Vth安排也增大单元Vth接近ver_1的概率。Vth接近ver_1的更多小区呈指数性增大Vth干扰事件的概率。Vth高于ver_1级别的干扰事件将通常通过第一验证,指示单元已适当重置。然而,在确定验证状态后,单元可受干扰。例如,受干扰单元的状态可将电阻更改或降低到设置Vth。此类干扰可导致数据错误。
相应地,第二验证电压(即,ver_2)可跨单元应用以验证ver_1是否干扰单元。ver_2可低于ver_1,并且可高于设置状态Vth。将ver_2设置得太接近设置状态Vth可错过或忽视只稍微降低其Vth的受干扰单元。将ver_2设置得太接近ver_l也可增大干扰单元的风险。由于ver_2接近ver_l,因此,使用ver_2时干扰单元的风险可增大ver_l将干扰单元的概率。可基于干扰在重置单元分布中的单元(即,其Vth高于ver_l)的可接受的低概率,选择最大ver_2。可基于将捕获受ver_1验证操作干扰的可接受数量的单元的最低验证电压,选择最小ver_2。
例如,图1的曲线图100示出跨一群的许多单元的设置单元和重置单元的Vth分布。在一个示例中,ver_1可处在重置单元电压分布中的最低Vth比特。ver_2可设置得更靠近在设置与重置单元Vth分布之间电压差的中间。例如,在分布之间的差别通过设置Vth分布的上端定义下限,并且通过Vth重置分布的下端定义上限,以及在差别内的位置在下限为0%,并且在上限为100%的情况下,在ver_2的差别内的位置可在35-75%或40-65%的范围内,或者可处在大约差别的50%。在此示例中,分布的上限和下限可包括从2-10%误差的任何位置,以计及状态或电压位于设置与重置单元分布之间某处的外围(outlier)单元。
由于ver_2可从设置单元电压的分布和重置单元电压的分布中去除,因此,重置单元的分布的概率可很低,将设置单元识别或验证为重置单元的概率将很低,以及未能验证重置单元的概率将很低。然而,ver_2也可将外围单元识别为重置。所述技术的某些实施例可评估单元是否通过第一和第二验证电压。外围单元不可通过第一验证电压,并且受干扰单元不可通过第二验证电压。因此,组合的两个验证电压可用于大幅增大验证准确度而不会大幅增大干扰概率。一方面,验证可用于重置脉冲已应用到的单元,并且不可在其它单元上使用,因此,可能不存在被验证的预期为设置单元的比特。
在一些方面,双验证技术的ver_2可足够低,干扰重置单元的概率极低,并且ver_1可高于用于检测受干扰单元的最高所需设置Vth。ver_2的电压越高,将检测到的受干扰比特就越多。根据通过样本装置特性化在Vth干扰上的实验,可为特定存储器装置识别用于ver_2级别的最佳值。
参照图2,图中示出用于验证单元编程,或更具体地说,用于验证单元重置的判定图。过程可在控制器启动宏以便将重置脉冲215发送到单元时开始210。控制器或感应电路可用于执行在ver_1的第一验证操作220,并且随后执行在ver_2的第二验证操作225。可做出单元是否通过两个验证的确定230。如果单元未通过第一或第二验证操作,则可向单元提供另一重置脉冲215。如果单元通过第一验证操作,则单元在重置脉冲后没有足够高的Vth。如果单元通过第一验证操作但未通过第二验证操作,则单元受第一验证操作干扰。关于Vth是否足够高,或者单元是否受第一验证干扰,可向单元提供随后的重置脉冲215,以尝试获得所需重置Vth。验证循环可重复进行,直至写入错误率低到可接受。换而言之,发送重置脉冲到单元,并且在单元上执行第一和第二验证操作的过程可重复进行,直至阵列中的多个单元已成功通过重置验证过程,并且失败单元的数量在可接受的小错误范围内,如在2%到20%的范围中。错误率低到可接受时,重置验证过程可完成。对于单独的单元,如果两个验证均得以通过,则过程可完成235。
单元未通过一个或更多个验证操作时,可做出有关是否已应用最大数量的重置脉冲到单元的确定240。换而言之,重置验证过程可重复多次,并且随后在能够确定单元不可能通过验证过程时停止。例如,在将单元识别为错误前发送到单元的最大数量的脉冲可以为20个或更少个脉冲,或者10个或更少个脉冲,或者甚至5个或更多个脉冲。如果在多次重复后,单元未通过两个验证操作,则可将单元识别为错误,并且验证过程可以单元失败的结果完成245。
在验证循环重复并且随后的重置脉冲应用到单元时,可为每次重复增大重置脉冲的电压或电流。用于单元的重复的验证循环可以是单次验证迭代。对于在单元上的随后验证循环迭代,可在与前一迭代相同的开始重置脉冲电压或电流启动重置脉冲,而不是继续从前一迭代的结束重置脉冲电压或电流启动重置脉冲。
为将存储器装置内的单元编程,写入电路可生成电流或电压脉冲以便将存储器装置的单元中的相变材料加热。一个或更多个电流或电压脉冲的幅度和持续时间可根据存储单元是设置还是重置而不同。通常,单元的“设置”编程操作可涉及将单元的相变材料加热到高于相变材料的结晶温度而未达到或超过熔化温度。在足以实现所需结晶状态,部分结晶状态或部分非结晶状态的持续时间内,保持该温度。通常,单元的“重置”编程操作可涉及将单元的相变材料加热到高于熔化温度,并且随后快速淬火冷却材料以实现所需非结晶状态,部分非结晶状态或部分结晶状态。
相变存储单元的状态可随电阻率的变化而更改。单元的状态可通过本地加热单元而改变。可在指定温度或适合的温度范围内,在某个时间期指定用于相变存储器的数据保留。数据保留可随元素内相变材料的结晶温度变化。在一些应用中,存储器装置不可保持在恒定温度,并且可经历温度的各种更改,这可缩短数据保留的有效期。
存储器装置温度的大幅更改可不利地影响存储器装置。例如,如果周围温度升高,则读取或验证操作更可能通过在单元中造成另外的加热而干扰单元。如已描述的一样,即使在适中温度波动内,使用比第一验证电压小得多的第二验证电压不可能干扰单元。
多个累积的读取或验证脉冲可造成单元的部分设置。因此,单元电阻和Vth可减小或降低,并且另外的验证脉冲可增大干扰单元和将单元安排到设置状态的概率,导致数据的丢失,特别是在增大的温度环境中接近重置单元电压时。同样地,第二降低的验证电压可具有干扰的极小可能性和检测到来自第一验证的干扰的高可能性。
在一个实施例中,在存储装置中使用的相变材料可适合用于非易失性存储器数据存储。相变材料可以是具有可通过应用诸如热、光、电压电位或电流等能量而更改的电气属性(例如,电阻)的材料。
相变材料的示例可包括硫化合物材料。硫化合物材料可以是包括来自周期表的VI列的至少一个元素的材料,或者可以是包括一个或更多个硫属元素的材料,例如,碲、硫或硒的任何元素。硫化合物材料可以是可用于存储即使在去除电源后也保留的信息的非易失性存储器材料。
在一个实施例中,相变材料可以是来自诸如类型2,2,5等碲-锗-锑(TexGeySbz)材料类或GeSbTe合金的硫属化合物元素合成物,但其它适合的硫属化合物材料可视为在本公开内容的范围内。
在一个实施例中,如果存储器材料是非易失性相变材料,则通过应用电气信号到存储器材料,存储器材料可被编程成至少两个存储器状态之一。电气信号可在实质结晶状态与实质非结晶状态之间改变存储器材料的相位,其中,在实质非结晶状态中的存储器材料的电阻大于在实质结晶状态中存储器材料的电阻。
可以各种方式完成编程存储器材料以改变材料的状态或相位。在一个实施例中,编程可通过选择使用跨存储器材料的电压电位的单元来进行。这能够通过应用诸如零伏等较低电压到选择的线路,从一个电流源应用电流到选择的列以将单元重置到更高电阻来完成。备选,能够使用更低电流或更慢后缘的另一电流源来设置到更低电阻。电流可响应应用的电压电位而流过一部分存储器材料,并且可促使存储器材料变热。
受控的加热和随后受控的冷却可改变存储器材料的存储器状态或相位。改变存储器材料的相位或状态可改变存储器材料的电气特性。例如,通过改变存储器材料的相位,可改变材料的电阻。在写入脉冲期间,可改变所有或一部分相变存储器材料。在一个示例中,在进行相变的一部分存储器材料可以是与接触存储装置的电极相邻并且用于存储比特的部分。存储器材料可以是可编程电阻性材料,或者只是可编程电阻材料。
在一个实施例中,通过应用0伏到线路,并且来自写入电流源的大约2 mA电流到不同选择的线路,可跨一部分存储器材料应用电压电位差大约1.5伏的电压脉冲。例如,相对于另一选择的线路,在一个选择的线路上的电压可为正值,或者单元或电压可以反转。响应应用的电压电位而流过存储器材料的电流可促使存储器材料变热。由写入电流脉冲后缘速率确定的经加热和随后的受控冷却可在存储器材料冷却后从更高到更低电阻,从更低到更高电阻改变材料的存储器状态或相位,或者改写现有状态以加强现有状态。
又如,在“重置”状态中,存储器材料可处在非结晶或半结晶状态中,并且在“设置”状态中,存储器材料可处在结晶或半结晶状态中。非结晶或半结晶状态的存储器材料电阻可大于结晶或半结晶状态中材料的电阻。重置和设置分别与非结晶和结晶的关联是惯例。可采纳其它惯例。
通过测量存储器材料的电阻,可读取存储器材料中存储的信息。例如,可使用选择的行和列提供读取电流到存储器材料,并且可比较跨存储器材料的结果读取电压和参考电压。在强制读取电流到列中时,在列上的结果读取电压可与选择的存储器存储装置展示的电阻成正比。
示例
以下示例涉及其它实施例。
参照图3,示例1是根据所述技术的示例,用于为相变存储器装置验证单元编程或单元重置的方法的流程图。方法包括在响应跨相变存储器单元应用第一验证电压而感应320相变存储器单元的阈值电压后,发送310重置脉冲到相变存储器单元。方法还包括响应跨相变存储器单元应用低于第一验证电压的第二验证电压,感应330相变存储器单元的阈值电压。方法也可包括确定340阈值电压是否低于第一或第二验证电压。
在一个示例中,确定340相变存储器单元的Vth是否低于第一或第二验证电压可涉及确定在第一或第二验证电压的应用后相变存储器单元是否具有降低的电阻。换而言之,可做出有关相变存储器单元是否由于第一验证电压“骤回”或受干扰的确定。
如已描述的一样,在某些实施例中,方法中的第二验证电压可高于最高设置单元阈值电压。此外,第一验证电压可低于最低重置单元阈值电压。
方法可包括如果相变存储器单元的阈值电压低于第二验证电压,则确定相变存储器单元受第一验证电压干扰。方法也可包括在相变存储器单元的阈值电压高于第一与第二验证电压时,确定相变存储器单元被成功重置。
在一个示例中,方法可包括选择第二验证电压,使得与使用第一验证电压干扰相变存储器单元的概率相比,干扰相变存储器单元的概率降低预确定量或百分比。例如,可选择第二验证电压,使得与使用第一验证电压干扰相变存储器单元的概率相比,干扰相变存储器单元的概率降低50%或75%或90%或95%或99%或更大百分比。
在一个示例中,方法可包括重复发送重置脉冲,通过应用第一与第二验证电压来感应相变存储器单元的阈值电压,以及确定重置单元阈值电压是否低于第一和第二验证电压的过程。过程的重复可执行预确定的次数。可通过每次重复来增大重置脉冲的电压或电流、第一验证电压或第二验证电压,以尝试实现所需重置单元电压Vth。
方法的每次重复可以是总体策略或协议中的迭代。例如,第一次重复可以是第一次迭代。方法可因此为第一迭代后的第二迭代执行重复的发送、感应和确定的方法过程。第二次迭代可在原始第一和第二验证电压开始,并且通过第二次迭代中的每次重复来增大第一和第二验证电压。同样地,第三次迭代可在原始第一和第二验证电压开始,并且通过第三次迭代中的每次重复来增大第一和第二验证电压,并以此类推。
在一个示例中,方法可包括在相变存储器单元的阈值电压低于第一或第二验证电压时,将相变存储器单元识别为受干扰。
前面或以后描述的系统或设备的特征也可相对于本文中所述的方法或任何过程来实现,且反之亦然。此外,示例中的细节可在一个或更多个实施例中任意处使用。
在示例2中,并且参照图4,描述根据一本发明实施例的系统400的一部分。系统400可在无线或移动装置中使用,如个人数字助理(PDA)、具有无线能力的膝上型或便携式计算机、web平板计算机、智能电话或其它无线或蜂窝电话、寻呼机、即时通讯装置、数字音乐播放器、数码相机或可用于以无线方式发送和/或接收信息的其它装置。系统400可在任何以下系统中使用:无线局域网(WLAN)系统、无线个人区域网(WPAN)系统、蜂窝网络。系统400也可在未具体叙述的其它系统中使用。
系统400可包括经总线450相互耦合的控制器410、输入/输出(I/O)装置420(例如,键盘、显示器)、存储器430及无线接口440。在一些实施例中,可使用电池470或其它电源。应注意的是,此类组件只是示范,并且未具体叙述的其它组件能够被使用以替代一个或更多个上述组件,或者与其包括在一起。
控制器410例如可包括一个或多个微处理器、数字信号处理器、微控制器或诸如此类。存储器430可用于存储发送到系统400或由系统400发送的消息。存储器430也可选择性地用于存储在系统400操作期间由控制器410执行的指令,并且可用于存储用户数据。存储器430可由一个或多个不同类型的存储器提供。例如,存储器430可包括任何类型的随机存取存储器、易失性存储器、诸如闪存等非易失性存储器和/或诸如本文所述存储器的存储器。
I/O装置420可由用户使用以生成消息。系统400可使用无线接口440以通过射频率(RF)信号发送和接收去往和来自无线通信网络的消息。无线接口440的示例可包括天线或无线收发器或其它信号传送/接收装置。
在一个示例中,系统400可包括处理器460、电源或电池470和耦合到处理器460并且包括单元阵列的相变存储器430。在一个示例中,相变存储器可以是具有硫属化合物材料的装置。控制器410可以是配置成发送读取或写入信号到单元阵列的序列控制器。在一个示例中,控制器410可包括重置验证电路,或者重置验证电路可以是存储器430的一部分或者与其相关联。
重置验证电路可适用于将重置脉冲发送到存储器430中单元阵列中的至少一个单元。重置验证电路可响应跨至少一个单元应用第一验证电压,感应至少一个单元的阈值电压,并且可响应跨至少一个单元应用第二验证电压,感应至少一个单元的重置阈值电压。重置验证电路随后可确定至少一个单元的阈值电压是否低于第一或第二验证电压。在相变存储器单元的阈值电压低于第一或第二验证电压时,重置验证电路可识别错误。
在此系统中,第二验证电压可不同于第一验证电压。更具体地说,第二验证电压可低于第一验证电压。在一个示例系统中,第二验证电压可高于设置单元阈值电压,并且第一验证电压可低于重置单元阈值电压。
通过使用逻辑确定在第一或第二验证电压的应用后相变存储器单元是否具有降低的电阻,重置验证电路可确定重置电压是否低于第一或第二验证电压。
在单元阈值电压低于第一或第二验证电压时,重置验证电路可循环操作。在更具体示例中,在单元Vth低于第一或第二验证电压时,重置验证电路可操作预确定的次数。重置验证电路可升高重置脉冲的电压或电流,或者它可为用于至少一个小区的每次循环操作升高第一验证电压和/或第二验证电压。一旦单元已通过验证并且随后的验证操作已开始,便可在原始级别应用,并且同样为每次循环操作升高结果脉冲和/或验证电压。
在示例3中,所述技术的一实施例可只提供相变存储器。相变存储器可包括重置验证电路,或者重置验证电路可以是存储器的一部分或者与其相关联。重置验证电路可适用于将重置脉冲发送到存储器中单元阵列中的至少一个单元。重置验证电路可响应跨至少一个单元应用第一验证电压,感应至少一个单元的阈值电压,并且可响应跨至少一个单元应用第二验证电压,感应至少一个单元的重置单元阈值电压。重置验证电路随后可确定至少一个单元的阈值电压是否低于第一或第二验证电压。在相变存储器单元的阈值电压低于第一或第二验证电压时,重置验证电路可识别错误。
各种技术或其某些方面或部分可采用在诸如软盘、CD-ROM、硬盘、非暂时性计算机可读存储媒体或任何其它机器可读存储媒体等有形媒体中实施的程序代码(即,指令)的形式,其中,在程序代码载入诸如计算机等机器中并由其执行时,机器变成用于实践各种技术的设备。电路能够包括硬件、固件、程序代码、可执行代码、计算机指令和/或软件。非暂时性计算机可读存储媒体能够是不包括信号的计算机可读存储媒体。就在可编程计算机上的程序代码执行而言,计算装置可包括处理器、处理器可读的存储媒体(包括易失性和/或非易失性存储器和/或存储元素)、至少一个输入装置和至少一个输出装置。易失性和非易失性存储器和/或存储元素可以是RAM、EPROM、闪存驱动器、光盘驱动器、磁性硬盘驱动器、固态驱动器或用于存储电子数据的其它媒体。节点和无线装置也可包括收发器模块、计数器模块、处理模块和/或时钟模块或计时器模块。可实现或利用本文中所述各种技术的一个或多个程序可使用应用编程接口(API)、可再用控制及诸如此类。此类程序可以面向过程或对象的高级编程语言实现以便与计算机系统进行通信。然而,程序在需要时可以汇编或机器语言实现。任何情况下,语言可以是汇编或解释语言,并且可以与硬件实现组合。
应理解的是,在此规范中描述的许多功能单元已标示为模块以便更明确强调其实现独立性。例如,模块可实现为包括自定义VLSI电路或门阵列的硬件电路、诸如逻辑芯片、晶体管等现成的半导体或其它离散组件。模块也可在可编程硬件装置中实现,如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置或诸如此类。
模块也可在软件中实现以便由各种类型的处理器执行。可执行代码的识别的模块例如可包括计算机指令的一个或多个物理或逻辑块,这些块例如可组织为对象、过程或功能。不过,识别的模块的可执行文件无需物理上定位在一起,而是可包括在不同位置存储的全异指令,这些指令在以逻辑方式结合在一起时,包括模块并且实现用于模块的所述目的。
实际上,可执行代码的模块可以是单个指令或多个指令,并且甚至可在几个不同的代码段上,在不同的程序之间和跨几个存储器装置分布。类似地,操作数据可在本文中在模块内识别和示出,并且可以任何适合形式实施以及在任何适合类型的数据结构内组织。操作数据可收集为单个数据集,或者可在不同位置内分布,包括在不同存储装置内分布,并且可至少部分只作为在系统或网络上的电子信号存在。模块可以是无源或有源,包括用于执行所需功能的代理。
此说明书通篇对“示例”的引用指结合该示例描述的特定特征、结构或特性包括在至少一个发明实施例中。因此,在此说明书通篇各个位置出现的“在示例中”短语不一定全部指同一实施例。
在本文中使用时,为方便起见,多个项目、结构元素、组成元素和/或材料可在共同列表中示出。然而,应将这些列表视为好象列表的每个成员被单独识别为单独和唯一的成员。因此,不应只基于在共同群组中的其表示而无反面的指示,将此类列表的单独成员视为相同列表的任何其它成员的事实等效物。另外,各种发明实施例和示例可在本文中与用于其各种组件的备选一起引用。要理解的是,此类实施例、示例和备选不得视为彼此的事实等效物,而是要视为是单独和自主的。
此外,描述的特性、结构或特征可在一个或多个实施例中以任何适合的方式组合。在此描述中,提供了许多特定的细节,如布局的示例、距离、网络示例等。然而,相关领域的技术人员将认识到,在不存在一个或多个特定细节的情况下,或者通过其它方法、组件、布局等,许多变化是可能的。在其它实例中,熟知的结构、材料或操作未详细示出或描述,但仍视为在本公开内容的范围内。
虽然上述示例说明了在一个或多个特定应用中的特定实施例,但本领域技术人员将明白的是,在不脱离本文中清楚表达的原理和概念的情况下,能够在实现的形式、使用和细节上进行各种修改。相应地,除非受下述权利要求所限制,否则,无意限制本发明。
Claims (20)
1. 一种相变存储器,包括:
相变存储器单元阵列;以及
重置验证电路,用于:
将重置脉冲发送到所述单元阵列中的至少一个单元;响应跨所述至少一个单元应用第一验证电压,感应所述至少一个单元的阈值电压;响应跨所述至少一个单元应用第二验证电压,感应所述至少一个单元的重置单元阈值电压;以及确定所述至少一个单元的所述阈值电压是否低于所述第一或第二验证电压。
2. 如权利要求1所述的存储器,其中所述第二验证电压高于设置单元阈值电压,并且所述第一验证电压低于重置单元阈值电压。
3. 如权利要求1所述的方法,其中所述重置验证电路重复进行以下操作:发送所述重置脉冲;通过应用所述第一与第二验证电压,感应所述相变存储器单元的所述阈值电压;以及在重置单元阈值电压低于所述第一或第二验证电压时确定所述重置单元阈值电压是否低于所述第一或第二验证电压。
4. 如权利要求3所述的方法,其中所述重置验证电路重复所述发送、感应和确定预确定的次数。
5. 如权利要求3所述的方法,其中随着每次重复,增大所述重置脉冲的电压或电流、所述第一验证电压或所述第二验证电压。
6. 如权利要求5所述的方法,其中在所述重置单元阈值电压高于所述第一与第二验证电压前的重复是迭代,并且所述重置验证电路在前一迭代后的随后迭代重复在原始第一与第二验证电压开始,并且随着在所述随后的迭代中每次重复增大所述第一与第二验证电压。
7. 一种为相变存储器验证单元编程的方法,包括:
将重置脉冲发送到相变存储器单元;
响应跨所述相变存储器单元应用第一验证电压,感应所述相变存储器单元的阈值电压;
响应跨所述相变存储器单元应用低于所述第一验证电压的第二验证电压,感应所述相变存储器单元的所述阈值电压;
确定所述阈值电压是否低于所述第一或第二验证电压。
8. 如权利要求7所述的方法,其中确定所述相变存储器单元的所述阈值电压是否低于所述第一或第二验证电压包括确定在所述第一或第二验证电压的应用后所述相变存储器单元是否具有降低的电阻。
9. 如权利要求7所述的方法,其中所述第一验证电压低于重置单元阈值电压。
10. 如权利要求7所述的方法,还包括如果所述相变存储器单元的所述阈值电压低于所述第二验证电压,则确定所述相变存储器单元受所述第一验证电压干扰。
11. 如权利要求7所述的方法,还包括在所述相变存储器单元的所述阈值电压高于所述第一与第二验证电压时,确定所述相变存储器单元被成功重置。
12. 如权利要求7所述的方法,还包括选择所述第二验证电压,使得与使用所述第一验证电压干扰所述相变存储器单元的概率相比,干扰所述相变存储器单元的概率降低至少50%。
13. 如权利要求7所述的方法,还包括在所述相变存储器单元的所述阈值电压低于所述第一或第二验证电压时,将所述相变存储器单元识别为受干扰。
14. 一种系统,包括:
处理器;
电源;以及
耦合到所述处理器并且包括单元阵列的相变存储器,所述相变存储器包括执行以下操作的重置验证电路:
将重置脉冲发送到所述单元阵列中的至少一个单元;响应跨所述至少一个单元应用第一验证电压,感应所述至少一个单元的阈值电压;响应跨所述至少一个单元应用第二验证电压,感应所述至少一个单元的重置阈值电压;以及确定所述至少一个单元的所述阈值电压是否低于所述第一或第二验证电压。
15. 如权利要求14所述的系统,其中所述第二验证电压低于所述第一验证电压。
16. 如权利要求14所述的系统,其中通过使用逻辑确定在所述第一或第二验证电压的应用后所述相变存储器单元是否具有降低的电阻,所述重置验证电路确定所述阈值电压是否低于所述第一或第二验证电压。
17. 如权利要求14所述的系统,其中所述第二验证电压高于设置单元阈值电压,并且所述第一验证电压低于重置单元阈值电压。
18. 如权利要求14所述的系统,其中在重置单元阈值电压低于所述第一或第二验证电压时,所述重置验证电路循环操作预确定的次数。
19. 如权利要求18所述的系统,其中所述重置验证电路为用于所述至少一个单元的每次循环操作升高所述重置脉冲的电压或电流、所述第一验证电压或所述第二验证电压。
20. 如权利要求14所述的系统,其中在所述相变存储器单元的所述阈值电压低于所述第一或第二验证电压时,所述重置验证电路识别错误。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/827,825 US9747977B2 (en) | 2013-03-14 | 2013-03-14 | Methods and systems for verifying cell programming in phase change memory |
US13/827,825 | 2013-03-14 | ||
PCT/US2014/017941 WO2014158538A1 (en) | 2013-03-14 | 2014-02-24 | Cell programming verification |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104981876A true CN104981876A (zh) | 2015-10-14 |
CN104981876B CN104981876B (zh) | 2019-02-22 |
Family
ID=51526469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480009019.0A Active CN104981876B (zh) | 2013-03-14 | 2014-02-24 | 单元编程验证 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9747977B2 (zh) |
EP (1) | EP2973580B1 (zh) |
JP (1) | JP6166836B2 (zh) |
KR (2) | KR102013294B1 (zh) |
CN (1) | CN104981876B (zh) |
WO (1) | WO2014158538A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112116944A (zh) * | 2020-09-24 | 2020-12-22 | 深圳市芯天下技术有限公司 | 可减少难编程的存储单元编程干扰的编程方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9747977B2 (en) * | 2013-03-14 | 2017-08-29 | Intel Corporation | Methods and systems for verifying cell programming in phase change memory |
JP2017054567A (ja) * | 2015-09-10 | 2017-03-16 | 株式会社東芝 | 半導体記憶装置 |
US9613693B1 (en) * | 2015-10-29 | 2017-04-04 | Adesto Technologies Corporation | Methods for setting a resistance of programmable resistance memory cells and devices including the same |
KR102458918B1 (ko) | 2016-02-24 | 2022-10-25 | 삼성전자주식회사 | 메모리 장치 및 메모리 시스템 |
US11574691B2 (en) | 2016-02-24 | 2023-02-07 | Samsung Electronics Co., Ltd. | Memory device and memory system |
KR102469172B1 (ko) * | 2016-03-14 | 2022-11-22 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 이의 검증 라이트 방법 |
KR102488583B1 (ko) | 2016-06-14 | 2023-01-16 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 기준전압 설정 방법 |
KR102589259B1 (ko) * | 2016-06-20 | 2023-10-12 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
JP2018045742A (ja) * | 2016-09-13 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 記憶装置及び記憶装置の管理方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090052240A1 (en) * | 2007-07-25 | 2009-02-26 | Hynix Semiconductor Inc. | Flash Memory Device and Method of Programming the Same |
US20090296466A1 (en) * | 2008-05-28 | 2009-12-03 | Samsung Electronics Co., Ltd. | Memory device and memory programming method |
US20100008133A1 (en) * | 2006-04-06 | 2010-01-14 | Samsung Electronics Co., Ltd. | Phase change memory devices and systems, and related programming methods |
US20120320670A1 (en) * | 2011-06-20 | 2012-12-20 | Kau Derchang | Fast verify for phase change memory with switch |
US20130051139A1 (en) * | 2009-11-24 | 2013-02-28 | Rick K. Dodge | Resetting Phase Change Memory Bits |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6292394B1 (en) * | 2000-06-29 | 2001-09-18 | Saifun Semiconductors Ltd. | Method for programming of a semiconductor memory cell |
JP2003242787A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4260434B2 (ja) | 2002-07-16 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 不揮発性半導体メモリ及びその動作方法 |
JP2004335056A (ja) * | 2003-05-12 | 2004-11-25 | Sharp Corp | 複数のメモリセルを有する半導体記憶装置をプログラムする方法および消去する方法 |
US6888758B1 (en) * | 2004-01-21 | 2005-05-03 | Sandisk Corporation | Programming non-volatile memory |
US8134866B2 (en) * | 2006-04-06 | 2012-03-13 | Samsung Electronics Co., Ltd. | Phase change memory devices and systems, and related programming methods |
KR100905170B1 (ko) | 2007-08-10 | 2009-06-29 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 구동 방법 |
TWI346372B (en) * | 2007-09-12 | 2011-08-01 | Nanya Technology Corp | Phase change memory array and fabrications thereof |
JP5253784B2 (ja) * | 2007-10-17 | 2013-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7706190B2 (en) * | 2007-11-29 | 2010-04-27 | Hynix Semiconductor Inc. | Method of program-verifying a nonvolatile memory device using subdivided verifications with increasing verify voltages |
US7990761B2 (en) * | 2008-03-31 | 2011-08-02 | Ovonyx, Inc. | Immunity of phase change material to disturb in the amorphous phase |
US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
KR101528886B1 (ko) * | 2009-04-09 | 2015-06-16 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
US8759810B2 (en) * | 2009-09-25 | 2014-06-24 | The Trustees Of The University Of Pennsylvania | Phase change memory devices with relaxed stress |
US8223556B2 (en) | 2009-11-25 | 2012-07-17 | Sandisk Technologies Inc. | Programming non-volatile memory with a reduced number of verify operations |
US8605495B2 (en) | 2011-05-09 | 2013-12-10 | Macronix International Co., Ltd. | Isolation device free memory |
KR20120126434A (ko) | 2011-05-11 | 2012-11-21 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 센싱 방법 |
JP2013122799A (ja) * | 2011-12-09 | 2013-06-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9747977B2 (en) * | 2013-03-14 | 2017-08-29 | Intel Corporation | Methods and systems for verifying cell programming in phase change memory |
KR102137075B1 (ko) * | 2013-09-10 | 2020-07-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 프로그램 방법 |
-
2013
- 2013-03-14 US US13/827,825 patent/US9747977B2/en active Active
-
2014
- 2014-02-24 CN CN201480009019.0A patent/CN104981876B/zh active Active
- 2014-02-24 KR KR1020177032929A patent/KR102013294B1/ko active IP Right Grant
- 2014-02-24 JP JP2016500354A patent/JP6166836B2/ja active Active
- 2014-02-24 WO PCT/US2014/017941 patent/WO2014158538A1/en active Application Filing
- 2014-02-24 EP EP14775894.0A patent/EP2973580B1/en active Active
- 2014-02-24 KR KR1020157020749A patent/KR101799481B1/ko active IP Right Grant
-
2017
- 2017-08-29 US US15/690,148 patent/US10325652B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100008133A1 (en) * | 2006-04-06 | 2010-01-14 | Samsung Electronics Co., Ltd. | Phase change memory devices and systems, and related programming methods |
US20090052240A1 (en) * | 2007-07-25 | 2009-02-26 | Hynix Semiconductor Inc. | Flash Memory Device and Method of Programming the Same |
US20090296466A1 (en) * | 2008-05-28 | 2009-12-03 | Samsung Electronics Co., Ltd. | Memory device and memory programming method |
US20130051139A1 (en) * | 2009-11-24 | 2013-02-28 | Rick K. Dodge | Resetting Phase Change Memory Bits |
US20120320670A1 (en) * | 2011-06-20 | 2012-12-20 | Kau Derchang | Fast verify for phase change memory with switch |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112116944A (zh) * | 2020-09-24 | 2020-12-22 | 深圳市芯天下技术有限公司 | 可减少难编程的存储单元编程干扰的编程方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140269045A1 (en) | 2014-09-18 |
EP2973580B1 (en) | 2020-10-21 |
WO2014158538A1 (en) | 2014-10-02 |
CN104981876B (zh) | 2019-02-22 |
JP6166836B2 (ja) | 2017-07-19 |
KR20170129957A (ko) | 2017-11-27 |
US10325652B2 (en) | 2019-06-18 |
US9747977B2 (en) | 2017-08-29 |
EP2973580A1 (en) | 2016-01-20 |
KR101799481B1 (ko) | 2017-11-20 |
EP2973580A4 (en) | 2016-10-26 |
JP2016514339A (ja) | 2016-05-19 |
KR20150103217A (ko) | 2015-09-09 |
US20180068720A1 (en) | 2018-03-08 |
KR102013294B1 (ko) | 2019-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104981876A (zh) | 单元编程验证 | |
US9171614B2 (en) | Reliable set operation for phase-change memory cell | |
CN103140897B (zh) | 确定相变存储器的访问信息的方法、装置和系统 | |
CN104008773B (zh) | 用于可变电阻存储器单元的ecc管理的设备和方法 | |
EP1906411A1 (en) | Method of programming a phase change memory device | |
EP2973579B1 (en) | Phase change memory mask | |
US9021227B2 (en) | Drift management in a phase change memory and switch (PCMS) memory device | |
US20120243306A1 (en) | Method and apparatus to reset a phase change memory and switch (pcms) memory cell | |
CN101114519A (zh) | 用于相变存储器的读干扰传感器 | |
CN104412326A (zh) | 电阻性存储器的稳定 | |
US9851913B2 (en) | Methods for operating a memory array | |
KR102389259B1 (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US9530523B2 (en) | Thermal disturb as heater in cross-point memory | |
US9548114B2 (en) | Resistive semiconductor memory capable of performing incremental step pulse programming (ISPP) based on digital code values of memory cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |