CN101114519A - 用于相变存储器的读干扰传感器 - Google Patents

用于相变存储器的读干扰传感器 Download PDF

Info

Publication number
CN101114519A
CN101114519A CNA2007101376159A CN200710137615A CN101114519A CN 101114519 A CN101114519 A CN 101114519A CN A2007101376159 A CNA2007101376159 A CN A2007101376159A CN 200710137615 A CN200710137615 A CN 200710137615A CN 101114519 A CN101114519 A CN 101114519A
Authority
CN
China
Prior art keywords
phase
read
change memory
reading
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101376159A
Other languages
English (en)
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101114519A publication Critical patent/CN101114519A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种操作相变存储器阵列的方法，该方法包括：识别与该相变存储器阵列相关联的读干扰条件；以及响应于所识别的读干扰条件来执行条件刷新操作。还公开了一种相变存储器，其包括相变存储单元阵列以及被配置为识别读干扰条件并且响应于此对该阵列执行刷新操作的读干扰系统。

Description

用于相变存储器的读干扰传感器
技术领域
本发明总的来说涉及一种相变存储器阵列以及在这种存储器中读取和执行条件刷新的方法。
背景技术
在传统的存储器件中，特别是传统半导体存储器件的情况下，有时通常要在功能性存储器件(例如，PLA，PAL等)和表存储器件之间进行区分。例如，一些表存储器件包括诸如PROM、EPROM、EEPROM、闪存等的ROM器件(只读存储器)以及诸如DRAM和SRAM的RAM器件(随机存取存储器或读写存储器)。
在SRAM(静态随机存取存储器)的情况下，各个存储单元由例如被配置为交叉耦合锁存器的六个晶体管构成。在DRAM(动态随机存取存储器)的情况下，通常仅使用对应受控于电容性元件(例如，MOSFET的栅源电容)的一个信号，其中，可将电荷存储在电容中。然而，DRAM中的电荷仅保存很短的时间，并且必需执行周期性的刷新来维持数据状态。与DRAM相反，SRAM不需要刷新，并且只要将适当的电源电压提供给SRAM，存储在存储单元中的数据就保持被存储。SRAM和DRAM都考虑易失性存储器，其中，只有向其提供电能才保持数据状态。
与易失性存储器相反，诸如EPROM、EEPROM、和闪存的非易失性存储器件(NVM)表现出不同的特性，其中，即使断开与其相关的电源电压，仍然保持所存储的数据。例如，这种类型的存储器具有用于诸如行动电话上的电子记事本中的各种类型移动通信设备的许多优点，其中，即使关闭所述行动电话，仍保持其中的数据。
近来开发出的一种类型的非易失性存储器被称为电阻或电阻性切换存储器件。在这种电阻性存储器中，在程度不同的导电状态下，通过适当的切换处理来放置位于两个适当电极(即，阳极和阴极)之间的存储材料，其中，较多导电的状态对应于逻辑“1”，以及较少导电的状态对应于逻辑“0”(或者反之亦然)。例如，适当的电阻存储器可以是钙钛矿存储器(如在W.W.Zhuamg等人IEDM2002的“Novell Colossal Magnetoresistive Thin Film NonvolatileResistance Random Access Memory(RRAM)”中所描述的)、二进制氧化物电阻存储器(例如，在I.G.Baeket等人IEDM 2005的“Multi-layer crosspoint binary oxide resistive memory(OxRAM)forpost-NAND storage application”中所描述的)、或相变存储器。
在相变存储器的情况下，例如，适当的氧族化合物(例如，GeSbTe或AgInSbTe化合物)可用作位于两个对应电极之间的有源材料。氧族化合物材料可通过适当切换处理被置于非晶态(即，相对较弱的导电性)或晶态(即，相对较强的导电性)，因而，像如上所述可变电阻元件的表现可被用作不同的数据状态。
为了将相变材料从非晶态切换成晶态，可向相变元件施加适当的加热电流，其中，电流将相变材料加热到超过其结晶温度。可选地，可通过在接近相变材料附近的外部电阻加热器来提供电流，以将相变材料加热到超过其结晶温度。该操作有时被称为SET操作。类似地，通过施加适当的加热电流脉冲实现从晶态到非晶态的状态改变，其中，相变材料被加热超过其熔化温度，并在其快速冷却处理期间得到非晶态。该操作有时称为RESET操作。SET和RESET操作的组合是可将数据写入相变存储单元的一种手段。
发明内容
以下给出简单概要以提供对本发明的一个或多个方面的基本了解。这个概要并不是本发明的详尽概述，并且既不是识别本发明的关键或重要要素，也不描绘本发明的范围。相反，概要的主要目的在于以简化方式呈现出本发明的一些概念，作为稍后给出的更加详细描述的前序。
本发明涉及一种操作相变存储器阵列的方法。该方法包括：识别与相变存储器阵列相关联的读干扰条件；以及响应于所识别的读干扰条件来执行条件刷新操作。本发明还涉及一种相变存储器，包括：相变存储单元阵列；以及读干扰系统，被配置为识别读干扰条件并响应于此对该阵列执行刷新操作。本发明的条件刷新操作有利地防止了读干扰条件影响阵列中的相变存储单元的数据状态。
以下的描述和详细给出的附图一定程度上示出了本发明的多个方面和实现。这些仅表示可采用本发明的原理的多种方式中的少数方式。
附图说明
图1是示出NOR型架构中的传统相变存储单元的现有技术示意图；
图2是示出在特殊环境下多个读操作如何能够得到读干扰条件的曲线图；
图3是示出根据本发明一个实施例的操作相变存储器阵列的方法的流程图；
图4是示出根据本发明另一个实施例的操作相变存储的方法阵列的流程图；以及
图5是示出根据本发明实施例的用于操作相变存储器阵列的系统的框图。
具体实施方式
现在将参考附图描述本发明的一个或多个实现，其中，通篇中相似的参考标号用于表示相似的元件。本发明涉及操作相变存储器阵列以防止由于读干扰事件而产生的数据丢失的系统和方法。
如上所述，相变存储元件的状态是电阻率的函数，并且可通过局部加热元件来改变单元的状态。相变存储器的数据保持一般指定为处于85℃的时间周期，并且数据保持率是元件内的相变材料的结晶温度的强函数。对于普通的相变材料(Ge2Sb2Te5)，在105～110℃的实际保持率约为十年。在诸如汽车的一些应用中，温度可超过110℃。另外，在许多应用中，存储器件并不保持在恒定温度，而是为经历环境温度的显著改变。
由于芯片温度的这些可能剧烈的改变，在某些情况下，相变元件的任意额外加热都可负面影响存储器。本发明的发明人理解到，在诸如升温的特殊环境下，电流通过相变元件的读操作的执行可引起充分的额外加热，使得引起存储单元状态中的干扰。即，读操作可操作来干扰存储单元数据内容。
例如，参照图2，预置为RESET状态的相变元件的单元阻抗(R)被绘成通过其的短电流脉冲(I)的幅度的函数。如从图中可以看出的，大量累积的读脉冲可引起元件的部分设置30。如果与器件相关的温度很高，则使单元无意置于SET状态的风险会由于降低的单元阻抗及其降低的阈值电压而进一步增大。有时将这种事件称为读干扰事件，并导致数据的丢失。
本发明通过识别与相变存储器阵列相关的潜在读干扰条件以及响应于此执行刷新操作来解决读干扰问题。刷新操作用于分别完全SET(置位)或RESET(重置)阵列中的所有相变存储单元，以消除单元的任意局部设置或重置，从而防止发生读干扰事件。在一个实施例中，采用读干扰传感器以在读干扰发生之前识别潜在的读干扰条件，使得可在数据丢失之前执行条件刷新。
为了完全了解本发明的各个方面，下面给出示例性现有技术的相变存储单元架构的简要描述。在某些情况下，在器件的核心区域中的一个或多个相变单元阵列中组织相变存储器件，其中，每个相变存储单元均包括耦合至选择切换装置的相变存储元件。在图1的现有技术中示出了一种传统配置，其中，相变元件10耦合在位线12和双极选择晶体管14之间。字线16耦合至晶体管14的基极端。通过适当地寻址与其相关的位线12和字线16，可向其写入数据和从其读取数据。以上述方式配置的相变存储单元阵列有时称为NOR型存储器阵列。应该理解，图1所示的单元仅是一个实例，并不能解释为限定用于本发明的相变存储器或阵列的必需元件。
现在转向图3，披露了操作相变存储器阵列的方法100。虽然以下作为一系列动作或事件示出并描述了本发明的方法100和其他方法，但应该了解，本发明并不限于这些动作或事件的所示排序。例如，根据本发明，除这里示出和/或描述的这些以外，可以以不同顺序和/或与其他动作或事件同时发生一些动作。另外，根据本发明，并不需要所有示出的步骤来实施方法。此外，可与本文中示出和描述的系统以及与未示出的其他系统相关联地实施根据本发明的方法，其中，所有这些实施都预期落入本发明及所附权利要求的范围内。
在一个实例中，相变存储器阵列被配置为NOR型架构，然而，应该理解，可采用任意相变存储架构，并且预期这些替换都落在本发明的范围内。首先，在102中，方法100包括识别与相变存储器阵列相关的读干扰条件。读干扰条件是阵列的任意条件，其中，重复的读操作具有引起一个或多个存储单元中的数据状态的不期望改变的预定倾向。在本发明的一个实施例中，102处的识别包括监控与相变存储器阵列的一个或多个部分相关的热条件。例如，可识别预定温度阈值，其中，超过该阈值产生了读干扰条件发生的改变足以触发一些校正或缓和动作的热环境。因此，本实例打算使用与阵列的一个或多个部分相关的一个或多个热传感器。温度阈值可基于所使用的相变材料以及其他因素而变化。
在另一个实例中，图3的102处对读干扰条件的识别可以包括采用专用的读干扰条件传感器。这种传感器可以用于感测与读干扰条件相关联的一个或多个参数。在又一实例中，读干扰传感器包括基本上与阵列中的相变存储单元相似或相同的相变存储单元。在这种情况下，使用对其施加的读条件对读干扰存储单元执行读操作，如果读干扰条件存在或不久将存在，则使单元状态发生改变。例如，施加给其的电压或电流脉冲可具有比在读阵列中的相变存储单元的过程中所采用的一般电压或电流脉冲大的幅度。以上述方式，读干扰传感器存储单元将在阵列中出现状态改变之前经历状态改变。在此情况下，102处读干扰条件的识别包括在任意不期望的数据丢失之前在阵列中识别即将出现的实际读干扰条件。
然后，方法100继续到104，其中，基于在102处是否识别读干扰条件来执行条件刷新操作。因而，在一个实例中，仅在已检测到读干扰条件的情况下才执行刷新。这通过消除有时用在传统设计中的周期性刷新有利地降低了功率损耗，并且仅当需要时才执行这种操作。在本发明的一个实施例中，刷新操作包括读取阵列的一个或多个部分中的数据以及将该数据写回到原始位置。然而，可以采用任意的刷新形式，并且预期这些替换都落在本发明的范围内。
在本发明的另一个实施例中，在图4中提供了避免由于读干扰条件而产生的数据丢失的操作相变存储器的方法200。方法200以202开始，其中，将相变存储器(PCM)读传感器编程为RESET状态。在一个实施例中，传感器包括与阵列中的相变存储单元相似或相同的相变存储单元。可以采用任何形式来寻址和编程传感器，并且预期所有这些变化都落在本发明的范围内。
方法200继续到204，其中，进行是否是读取传感器的时候的查询。在一个实例中，通过与阵列相关的每个读循环操作同时读取该读传感器，然而，更一般地来说，每读取“n”个阵列可发生一次这种读取，其中，“n”是大于零(0)的整数。如果在204处确定不执行传感器读取(204处为否)，则如图所示，方法200返回到查询。如果确定执行传感器读取(204处为是)，则在206处执行读传感器的读取。
在本发明的一个实施例中，使用升高(elevated)的读脉冲执行读传感器的读操作。在一个实例中，升高的读脉冲包括持续时间类似于用于读阵列中的相变存储单元的读脉冲的电压或电流脉冲，但具有比一般的读脉冲高的电压或电流幅度。以上述方式，读传感器中的相变材料的任何局部加热高于阵列中的单元所经历的加热。因此，如果读干扰条件即将来临，则在任一阵列存储单元之前在读传感器处将出现这样的条件。从而，本发明的读传感器用于在阵列中的任意数据丢失之前标记可能的读干扰问题。
继续到208，进行读干扰传感器是否响应于升高的读脉冲而改变状态的查询。如果为否(208处为否)，则不会出现读干扰条件，然后方法200返回到204，以等待直到下一个读传感器的读取时间。然而，如果读传感器经历了状态的改变(208处为是)，则已经识别读干扰条件，然后方法200进行到210，其中，接下来对相变存储单元的阵列执行刷新操作。在本发明的一个实施例中，刷新操作包括读取来自阵列中的所有相变存储单元的数据，然后将该数据写回到各个存储单元位置。
如从方法200可以看出的，基于读传感器是否在208处识别读干扰条件，刷新操作是有条件的。因此，与以盲目的方式周期性地执行刷新的传统方法相比，本发明的方法有利地减小了存储器件的功耗。
在以上实例中，在整个存储单元阵列的情况下执行方法100和200。可选地，存储器阵列可被分为多个扇区，其中，每个扇区可具有其自己的各个读干扰传感器。在这种实施例中，与对整个阵列执行刷新操作相反，仅对识别了读干扰条件的那些扇区执行条件刷新操作。
在本发明的另一个实施例中，可与多级或多位相变存储器件一起使用方法100和200。在多位存储单元中，多于两个的数据状态与相变材料的导电率的变化相关。在具有更小读取容限的这些装置中，本发明设置可以更加有利。在一个实例中，读干扰条件与多位或多级相变存储单元的中间状态相关，并且优选地，是最容易受到由于将对其执行读操作而引起的无意状态改变的影响的中间状态。
因此，在本发明的一个实施例中，读干扰传感器包括多位相变存储单元，其被编程为位于SET状态和RESET状态之间的中间状态。然后，使用具有大于施加给阵列中的单元的读电压或电流的值的读电压或电流脉冲来读取该读传感器。然后，进行读干扰传感器是否离开其预定阻抗范围的确定，并因此改变为另一个状态。如果这样的话，则如上所述，对整个阵列或对各个扇区执行刷新操作。
根据本发明的又一个实施例，例如，如图5参考标号300所示，提供了一种相变存储系统。该系统300可用于在读干扰条件引起阵列中的数据丢失之前识别这些读干扰条件，以及根据读干扰条件的识别来执行刷新操作。
在一个实例中，系统300包括读干扰传感器302、开关矩阵304、刷新控制器306、脉冲发生器308、读出放大器310、以及相变存储器阵列312(或者与这种阵列相关的扇区)。在一个实施例中，读干扰传感器302包括热传感器，其被配置为测量与阵列312的一个或多个扇区相关的热条件或其他条件。在另一个实施例中，读干扰传感器302包括与阵列中的存储单元相似或相同的相变存储单元。可选地，可以使用可用于感测读干扰条件的任何类型的传感器结构，并且预期都落在本发明的范围内。
在本发明的一个实施例中，刷新控制器306被配置为直接或间接地接收来自读干扰传感器302的数据，并且当检测到读干扰条件时，开始对存储器阵列312的刷新操作。在本实例中，刷新控制器是普通芯片控制器的一部分，然而，预期可以采用专用的控制器电路，并且预期这些替换都落在本发明的范围内。
在本发明的一个特定实施例中，在读干扰传感器302包括相变存储单元的情况下，刷新控制器306可用于RESET(重置)传感器单元。例如，刷新控制器306控制开关矩阵304，以将读干扰传感器302耦合至脉冲发生器308，然后，脉冲发生器在控制器306的引导下生成RESET脉冲。
在本发明的一个实施例中，刷新控制器306确定查询读干扰传感器302的定时。在一个实例中，控制器306在每读取“第n个”阵列时查询传感器302，其中，“n”是大于零(0)的整数。可选地，控制器306指示查询时间与阵列读取无关，而是与有利地与潜在读干扰条件相关的另一个变量相关联。
在每个阵列的读取时间，控制器306指示脉冲发生器308生成读传感器脉冲(电压或电流)，其中，该脉冲是具有大于在阵列312的正常读取中采用的脉冲的值的升高脉冲。然后，脉冲发生器308经由开关矩阵304将升高的读脉冲提供给读传感器308。接下来，刷新控制器306将读出放大器310经由开关矩阵304耦合至读传感器302，并读取传感器的状态。在一个实例中，实际升高的读脉冲可以已改变状态并依赖于读出放大器的状态，可能需要读取该读传感器两次。
然后，刷新控制器306经由读出放大器310确定读传感器302的状态。如果状态已经改变，则已识别了读干扰条件，并且控制器经由开关矩阵304开始相变存储器阵列312的刷新。如上所述，系统300可用于刷新整个阵列，或者可通过阵列的每个扇区采用传感器，然后，与整个阵列相反，可通过扇区执行条件刷新。
另外，如上所述，图5的系统300还可以与多位相变存储器件一起使用。在这种情况下，代替将读传感器302编程成RESET状态，而是将传感器编程为SET和RESET状态之间的中间状态。优选地，选择最容易受到读干扰条件影响的中间状态(如果多个中间状态都是有效的)。在这种情况下，刷新控制器306可用于根据升高的读脉冲的应用来读取该读传感器，并且如果识别了状态的改变，则开始对阵列312(或阵列的扇区)的刷新操作。
虽然已参考一个或多个实施例示出并描述了本发明，但是在不背离所附权利要求的精神和范围的情况下，可对所示的实例作出各种改变和/或修改。尤其对于由上述组件或结构(组件、器件、电路、系统等)所执行的各种功能，除非另有指示，用于描述这些组件的术语(包括所提到的“装置”)都对应于执行所述组件具体功能的任意组件或结构(即，功能上等效)，即使结构上并不等效于所披露的结构(执行本文中所示的本发明示例性实施例中的功能)。另外，虽然可能仅参照若干实施例中的一个披露了本发明的具体特征，但由于是对任意给定或特定应用来说需要和有利的，所以这些特征可与其他实施例的一个或多个其他特征相结合。此外，术语“包括(including)”、“包括(includes)”、“具有(having)”、“具有(has)”、“具有(with)”或其变化用在详细描述和权利要求中，预期以术语“包含(comprising)”相似的方式包括这些术语。

Claims (31)

1.一种操作相变存储器阵列的方法，包括：
识别与所述相变存储器阵列相关联的读干扰条件；以及
响应于所识别的读干扰条件来执行条件刷新操作。
2.根据权利要求1所述的方法，其中，识别所述读干扰条件包括：
检测与所述相变存储器阵列相关联的热条件，所述热条件增加了读操作引起所述存储器阵列中的单元中数据干扰的可能性。
3.根据权利要求1所述的方法，其中，识别所述读干扰条件包括：
通过不同于与所述相变存储器阵列相关联的读操作的读操作来读取相变传感器存储单元；以及
如果不同的读条件引起所述读取相变传感器存储单元中的数据干扰，则识别所述读干扰条件。
4.一种操作相变存储器阵列的方法，包括：
感测读干扰条件；以及
当感测到所述读干扰条件时，执行刷新操作。
5.根据权利要求4所述的方法，其中，感测所述读干扰条件包括：
将读干扰相变存储单元编程为重置状态；
对所述读干扰相变存储单元执行读干扰读操作；以及
基于所述读干扰操作是否使所述读干扰相变存储单元具有低于预定值的阻抗，确定是否存在所述读干扰条件。
6.根据权利要求5所述的方法，其中，执行读干扰读操作包括：
向所述读干扰相变存储单元施加电压或电流脉冲，所述电压或电流脉冲大于在读操作中施加给所述阵列中的相变存储单元的电压或电流脉冲。
7.根据权利要求4所述的方法，其中，在与所述相变存储器阵列的每个读循环相关联的时间点，尝试感测所述读干扰条件。
8.根据权利要求4所述的方法，其中，执行所述刷新操作包括：读取来自所述相变存储器阵列的一部分中的每个相变存储单元的数据；以及
将所读取的数据分别写回到每个相变存储单元。
9.根据权利要求8所述的方法，其中，从所述整个相变存储器阵列中的每个相变存储单元中读取所述数据。
10.一种操作多位相变存储器阵列的方法，包括：
感测与多位相变存储单元的多个有效状态之一相关联的读干扰条件；以及
当感测到所述读干扰条件时，执行刷新操作。
11.根据权利要求10所述的方法，其中，所述读干扰条件与所述多位相变存储单元的置于置位状态和重置状态之间的中间状态相关联。
12.根据权利要求11所述的方法，其中，所述中间状态包括多个有效中间状态中最容易受到由于对其执行读操作而产生的无意状态改变的影响的一个。
13.根据权利要求10所述的方法，其中，感测所述读干扰条件包括：
将多位传感器存储单元编程为基于所述置位状态和所述重置状态之间的中间状态；
使用读电压或电流脉冲来读取所编程的多位传感器存储单元，所述读电压或电流脉冲具有大于在读操作期间施加给所述多位相变存储器阵列的读电压或电流脉冲的值；以及
确定所编程的多位传感器存储单元的所述读取是否从所述中间状态改变为另一个状态。
14.根据权利要求10所述的方法，其中，执行所述刷新操作包括：读取来自所述多位相变存储器阵列的一部分中的每个多位相变存储单元的数据；以及
将所读取的数据分别写回到每个多位相变存储单元。
15.根据权利要求14所述的方法，其中，从所述整个多位相变存储器阵列中的每个多位相变存储单元读取所述数据。
16.一种相变存储器，包括：
相变存储单元阵列；以及
读干扰系统，被配置为识别读干扰条件并响应于此对所述阵列执行刷新操作。
17.根据权利要求16所述的相变存储器，其中，所述读干扰系统被配置为通过检测与所述阵列相关联的热条件识别所述读干扰条件。
18.根据权利要求16所述的相变存储器，其中，所述读干扰系统被配置为：通过使用不同于与所述相变存储器阵列相关联的读操作的读操作读取相变传感器存储单元来识别所述读干扰条件；以及如果不同的读条件引起所述读取相变传感器存储单元中的数据干扰，则识别所述读干扰条件。
19.一种相变存储器系统，包括：
相变存储单元阵列；
相变存储读传感器；以及
刷新控制器，被配置为当所述读传感器指示读干扰条件时，对所述相变存储单元阵列执行刷新操作。
20.根据权利要求19所述的相变存储器系统，进一步包括脉冲发生器，被配置为生成读干扰信号并将所述读干扰信号提供给所述相变存储读传感器。
21.根据权利要求20所述的相变存储器系统，其中，所述相变存储读传感器包括相变存储单元，以及其中，当存在所述读干扰条件时，所述读干扰信号引起所述相变存储读传感器的阻抗的改变。
22.根据权利要求20所述的相变存储器系统，其中，所述脉冲发生器还被配置为生成重置脉冲信号，以迫使所述相变存储读传感器成为重置状态。
23.根据权利要求19所述的相变存储器系统，进一步包括读出放大器，被配置为在读操作期间感测所述相变存储读传感器的状态，并将所感测的状态传送至所述刷新控制器。
24.根据权利要求20所述的相变存储器系统，其中，读传感器信号包括具有大于在读操作期间提供给所述阵列中的单元的电压或电流脉冲的值的电压或电流脉冲。
25.根据权利要求19所述的相变存储器系统，其中，所述相变存储单元包括多位相变存储单元。
26.根据权利要求25所述的相变存储器系统，其中，所述相变存储读传感器包括多位相变存储单元。
27.根据权利要求26所述的相变存储器系统，其中，所述读传感器最初被设置为置于置位状态和重置状态之间的中间状态，以及其中，当所述中间状态离开预定阻抗范围时表示读干扰条件。
28.一种相变存储器系统，包括：
相变存储单元阵列；以及
用于检测与所述阵列相关联的读干扰条件以及响应于此执行刷新操作的装置。
29.根据权利要求28所述的相变存储器系统，其中，所述检测装置进一步包括用于检测所述读干扰条件的读干扰传感器装置。
30.根据权利要求29所述的相变存储器系统，其中，所述传感器装置包括相变存储单元，以及其中，所述检测装置进一步包括用于将读传感器信号提供给所述传感器装置的脉冲生成装置，所述脉冲生成装置包括大于与提供给所述阵列中的相变存储单元的读信号相关联的电压或电流值的电压或电流值。
31.根据权利要求30所述的相变存储器系统，其中，在读干扰条件期间，当向所述传感器装置施加所述读传感器信号时，所述传感器装置用于改变其状态，以及其中，所述检测装置用于检测所述状态改变并响应于此开始所述刷新操作。
CNA2007101376159A 2006-07-27 2007-07-27 用于相变存储器的读干扰传感器 Pending CN101114519A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/494,190 US7405964B2 (en) 2006-07-27 2006-07-27 Integrated circuit to identify read disturb condition in memory cell
US11/494,190 2006-07-27

Publications (1)

Publication Number Publication Date
CN101114519A true CN101114519A (zh) 2008-01-30

Family

ID=38566180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101376159A Pending CN101114519A (zh) 2006-07-27 2007-07-27 用于相变存储器的读干扰传感器

Country Status (6)

Country Link
US (1) US7405964B2 (zh)
EP (1) EP1883074A1 (zh)
JP (1) JP2008071473A (zh)
KR (1) KR20080011080A (zh)
CN (1) CN101114519A (zh)
TW (1) TW200807420A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065682A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 非易失性存储装置及其写入控制方法
CN104115230A (zh) * 2011-12-22 2014-10-22 英特尔公司 高效pcms刷新机制背景
CN104425004A (zh) * 2013-09-06 2015-03-18 联想(北京)有限公司 内存控制器、内存控制系统以及内存控制方法
CN105960678A (zh) * 2014-03-11 2016-09-21 英特尔公司 减轻交叉点存储器中的读取干扰
CN107845400A (zh) * 2016-09-19 2018-03-27 爱思开海力士有限公司 阻变存储装置及用于操作其的电路和方法
CN114783485A (zh) * 2022-06-21 2022-07-22 阿里云计算有限公司 用于刷新相变存储器的方法及相变存储设备

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082504A2 (en) * 2001-04-05 2002-10-17 T-Ram, Inc. Data restore in thyristor-based memory
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
US7719876B2 (en) 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8176360B2 (en) 2009-08-11 2012-05-08 Texas Memory Systems, Inc. Method and apparatus for addressing actual or predicted failures in a FLASH-based storage system
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8189379B2 (en) * 2009-08-12 2012-05-29 Texas Memory Systems, Inc. Reduction of read disturb errors in NAND FLASH memory
WO2011067795A1 (en) 2009-12-02 2011-06-09 Ferdinando Bedeschi Refresh architecture and algorithm for non-volatile memories
KR101772019B1 (ko) 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8962384B2 (en) 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
US9030906B2 (en) 2012-06-06 2015-05-12 Intel Corporation Isolating, at least in part, local row or column circuitry of memory cell before establishing voltage differential to permit reading of cell
US8971104B2 (en) 2012-06-22 2015-03-03 Micron Technology, Inc. Memory programming to reduce thermal disturb
US9104646B2 (en) 2012-12-12 2015-08-11 Rambus Inc. Memory disturbance recovery mechanism
EP2992531B1 (en) 2013-04-30 2019-06-19 Hewlett-Packard Enterprise Development LP Memory access rate
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
KR200485097Y1 (ko) 2015-09-09 2017-11-28 오병서 조사각 조절이 용이한 가로등
KR20170001011U (ko) 2015-09-09 2017-03-17 오병서 조사각 조절이 용이한 터널등기구
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10032508B1 (en) 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory
JP6829125B2 (ja) 2017-03-23 2021-02-10 キオクシア株式会社 半導体記憶装置
KR102697049B1 (ko) 2019-10-18 2024-08-20 삼성전자주식회사 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
KR20220108144A (ko) * 2019-12-03 2022-08-02 마이크론 테크놀로지, 인크. 메모리 디바이스 및 이의 동작 방법
US11532347B2 (en) 2021-02-04 2022-12-20 Micron Technology, Inc. Performing refresh operations of non-volatile memory to mitigate read disturb
US11989441B2 (en) 2022-01-19 2024-05-21 Dell Products L.P. Read-disturb-based read temperature identification system
US11868223B2 (en) * 2022-01-19 2024-01-09 Dell Products L.P. Read-disturb-based read temperature information utilization system
US11914494B2 (en) 2022-01-20 2024-02-27 Dell Products L.P. Storage device read-disturb-based read temperature map utilization system
US11922019B2 (en) 2022-01-20 2024-03-05 Dell Products L.P. Storage device read-disturb-based block read temperature utilization system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10162600A (ja) * 1996-11-26 1998-06-19 Mitsubishi Electric Corp テスト機能内蔵半導体記憶装置
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
EP1420412B1 (en) 2002-11-18 2008-07-09 STMicroelectronics S.r.l. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
JP4129170B2 (ja) * 2002-12-05 2008-08-06 シャープ株式会社 半導体記憶装置及びメモリセルの記憶データ補正方法
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
JP4119397B2 (ja) * 2004-04-23 2008-07-16 Ｎｅｃエレクトロニクス株式会社 異常検出回路
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US8036013B2 (en) * 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7280390B2 (en) * 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US7784173B2 (en) * 2005-12-27 2010-08-31 Palo Alto Research Center Incorporated Producing layered structures using printing

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065682A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 非易失性存储装置及其写入控制方法
CN103065682B (zh) * 2011-10-20 2017-11-14 爱思开海力士有限公司 非易失性存储装置及其写入控制方法
CN104115230A (zh) * 2011-12-22 2014-10-22 英特尔公司 高效pcms刷新机制背景
CN104115230B (zh) * 2011-12-22 2018-02-16 英特尔公司 基于高效pcms刷新机制的计算装置、方法和系统
CN104425004A (zh) * 2013-09-06 2015-03-18 联想(北京)有限公司 内存控制器、内存控制系统以及内存控制方法
CN104425004B (zh) * 2013-09-06 2017-08-29 联想(北京)有限公司 内存控制器、内存控制系统以及内存控制方法
CN105960678A (zh) * 2014-03-11 2016-09-21 英特尔公司 减轻交叉点存储器中的读取干扰
CN107845400A (zh) * 2016-09-19 2018-03-27 爱思开海力士有限公司 阻变存储装置及用于操作其的电路和方法
US10866734B2 (en) 2016-09-19 2020-12-15 SK Hynix Inc. Resistance variable memory apparatus, and circuit and method for operating therefor
CN107845400B (zh) * 2016-09-19 2021-06-11 爱思开海力士有限公司 阻变存储装置及用于操作其的电路和方法
CN114783485A (zh) * 2022-06-21 2022-07-22 阿里云计算有限公司 用于刷新相变存储器的方法及相变存储设备

Also Published As

Publication number Publication date
TW200807420A (en) 2008-02-01
JP2008071473A (ja) 2008-03-27
US20080025079A1 (en) 2008-01-31
US7405964B2 (en) 2008-07-29
EP1883074A1 (en) 2008-01-30
KR20080011080A (ko) 2008-01-31

Similar Documents

Publication Publication Date Title
CN101114519A (zh) 用于相变存储器的读干扰传感器
US7916524B2 (en) Program method with locally optimized write parameters
US7796424B2 (en) Memory device having drift compensated read operation and associated method
CN101345083B (zh) 可变电阻存储器器件、参考电压产生方法和存储器系统
CN102016811B (zh) 用于实现pcram设备的自参考读取操作的方法和装置
US8183565B2 (en) Programmable resistance memory array with dedicated test cell
US8634225B2 (en) Method and apparatus managing worn cells in resistive memories
CN105244055B (zh) 电阻型存储器装置和电阻型存储器装置的操作方法
CN103548085A (zh) 多位存储器单元的条件编程
KR20160011488A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR20140012185A (ko) 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리
US9536606B2 (en) Seasoning phase change memories
TWI771782B (zh) 用於穩定單元臨限電壓之系統及方法
US20080219040A1 (en) Method to prevent overreset
WO2022046535A1 (en) Increase of a sense current in memory
EP3732687A1 (en) Techniques to update a trim parameter in non-volatile memory
CN114863973A (zh) 对存储器单元执行刷新操作
Park et al. Analysis of resistance variations and variance-aware read circuit for cross-point ReRAM
US11217309B2 (en) Variably resistive memory device
US20060056234A1 (en) Using a phase change memory as a shadow RAM
US9147657B2 (en) Memory cell repair
US11328768B2 (en) Phase change memory device, system including the memory device, and method for operating the memory device
US11557369B2 (en) Systems and methods to reduce the impact of short bits in phase change memory arrays
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system
US20210319846A1 (en) Detection circuitry to detect a deck of a memory array

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080130