KR20080011080A - 상 변화 메모리용 판독 방해 센서 - Google Patents

상 변화 메모리용 판독 방해 센서 Download PDF

Info

Publication number
KR20080011080A
KR20080011080A KR1020070074942A KR20070074942A KR20080011080A KR 20080011080 A KR20080011080 A KR 20080011080A KR 1020070074942 A KR1020070074942 A KR 1020070074942A KR 20070074942 A KR20070074942 A KR 20070074942A KR 20080011080 A KR20080011080 A KR 20080011080A
Authority
KR
South Korea
Prior art keywords
phase change
read
change memory
read disturb
array
Prior art date
Application number
KR1020070074942A
Other languages
English (en)
Inventor
토마스 하프
얀 보리스 필립
Original Assignee
키몬다 노스 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키몬다 노스 아메리카 코포레이션 filed Critical 키몬다 노스 아메리카 코포레이션
Publication of KR20080011080A publication Critical patent/KR20080011080A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

상 변화 메모리 어레이를 동작시키는 방법이 개시되고, 상기 방법은 상 변화 메모리 어레이와 연계된 판독 방해 조건을 식별하는 단계, 및 상기 식별된 판독 방해 조건에 응답하여 조건적 재생 동작을 실행하는 단계를 포함한다. 또한, 상 변화 메모리가 개시되고, 상기 메모리는 상 변화 메모리 셀들의 어레이, 및 판독 방해 조건을 식별하고, 상기 식별된 판독 방해 조건에 응답하여 상기 어레이 상에서 재생 동작을 실행하는 단계를 포함한다.

Description

상 변화 메모리용 판독 방해 센서{READ DISTURB SENSOR FOR PHASE CHANGE MEMORIES}
본 발명은 일반적으로 상 변화 메모리 어레이 및 이러한 메모리에서 조건적 재생을 판독하고 수행하는 방법에 관한 것이다.
종래의 메모리 디바이스들, 특히 종래의 반도체 메모리 디바이스들의 경우, 때때로 기능성 메모리 디바이스들(예를 들어, PLA, PAL 등)과 테이블 메모리 디바이스들 간에 차이가 존재하는 것이 일반적이다. 예를 들어, 몇몇 테이블 메모리 디바이스들은 PROM, EPROM, EEPROM, 플래시 메모리 등과 같은 ROM(Read Only Memory) 디바이스들, 및 DRAM 및 SRAM과 같은 RAM(Random Access Memory 또는 판독-기록 메모리) 디바이스들을 포함한다.
SRAM(Static Random Access Memory)들의 경우, 개개의 메모리 셀들은, 예를 들어 크로스-커플링된 래치(cross-coupled latch)로서 구성된 6 개의 트랜지스터들로 구성된다. DRAM(Dynamic Random Access Memory)들의 경우, 일반적으로 대응적으로 제어되는 단지 하나의 용량성 요소(예를 들어, MOSFET의 게이트-소스 캐패시턴스)만이 채택되며, 상기 캐패시턴스에 전하가 저장될 수 있다. 하지만, DRAM에서의 전하는 짧은 시간 동안에만 유지되며, 데이터 상태를 유지하기 위해 주기적인 재생이 실행되어야만 한다. DRAM과 대조적으로, SRAM은 재생을 필요로 하지 않으며, 적절한 공급 전압이 SRAM에 공급되는 한, 메모리 셀에 저장된 데이터는 저장된 채로 유지된다. 두 SRAM 및 DRAM은 휘발성 메모리들로 간주되며, 전력이 거기에 공급되는 한, 하나의 데이터 상태만이 보유된다.
휘발성 메모리와는 대조적으로, 비-휘발성 메모리 디바이스(NVM)들, 예를 들어, EPROM, EEPROM 및 플래시 메모리들은 상이한 특성을 나타내며, 그와 연계된 공급 전압이 스위칭 오프(switch off)된 때에도 저장된 데이터가 보유된다. 이러한 타입의 메모리는, 예를 들어 휴대 전화가 꺼져 있을 때에도 그 안의 데이터가 보유되는 휴대 전화상의 전자 롤로덱스(electronic rolodex)에서와 같이 다양한 타입의 이동 통신 디바이스에 대해 몇 가지 장점들을 갖는다.
최근에 개발된 일 형태의 비-휘발성 메모리는 소위 저항성 또는 저항성 스위칭 메모리 디바이스들이다. 이러한 저항성 메모리에서, 2 개의 적절한 전극들(즉, 애노드 및 캐소드) 사이에 위치된 메모리 물질은 적절한 스위칭 공정들에 의해 더 도전성 또는 덜 도전성 상태가 되며, 상기 더 도전성 상태는 저장된 로직(logic) "1"에 대응하고, 상기 덜 도전성 상태는 저장된 로직 "0" 상태에 대응한다(그 반대로도 가능하다). 적절한 저항 메모리들은, 예를 들어 W.W.Zhuamg 외, "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory(PRAM)(IEDM 2002)"에 개시된 페로브스카이트(perovskite) 메모리, 예를 들어 I.G Baeket 외, "Multi-layer crosspoint binary oxide resistive memory(OxRAM) for post-NAND storage application(IEDM 2005)"에 개시된 레지스티브 스위칭 인 바이너리 옥사이드(resistive switching in binary oxide; OxRAM), 또는 상 변화 메모리일 수 있다.
상 변화 메모리의 경우, 적절한 칼코게나이드(chalcogenide) 화합물(예를 들어, GeSbTe 또는 AgInSbTe 화합물)이, 예를 들어 2 개의 대응하는 전극들 사이에 위치된 활성 물질로서 사용된다. 칼코게나이드 화합물 물질은 적절한 스위칭 공정들에 의해 비정질 상태, 즉 비교적 약한 도전성 상태, 또는 결정질 상태, 즉 비교적 강한 도전성 상태가 될 수 있으며, 따라서 상기에 언급된 바와 같이 데이터 상태들을 변화시키는데 사용될 수 있는 가변 저항 요소와 같이 행동(behave)한다.
비정질 상태로부터 결정질 상태로 상 변화 물질을 스위칭하기 위하여, 상 변화 요소에 적절한 가열 전류가 인가되며, 상기 전류는 상 변화 물질을 그 결정화 온도 이상으로 가열시킨다. 대안적으로, 상 변화 물질을 그 결정화 온도 이상으로 가열시키기 위하여 상 변화 물질에 매우 근접한 외부 저항 히터를 통해 전류가 공급될 수 있다. 이 동작은 때때로 SET 동작이라고 칭해진다. 이와 유사하게, 적절한 가열 전류 펄스의 인가에 의해 결정질 상태로부터 비정질 상태로의 상태 변화가 달성되고, 상 변화 물질은 그 용융 온도 이상으로 가열되며, 신속한 그 냉각 공정 동안에 비정질 상태가 얻어진다. 이 동작은 때때로 RESET 동작이라고 칭해진다. SET 및 RESET 동작들의 조합은 데이터가 상 변화 메모리 셀에 기록될 수 있는 한가지 수단이다.
이하, 본 발명의 1 이상의 실시형태의 기본 이해를 제공하고자 개략적인 요약을 제시한다. 이 요약은 본 발명의 광범위한 개요가 아니며, 본 발명의 핵심 또는 중요한 요소들을 식별하기 위해서도 또한 본 발명의 범위를 한정하기 위해서도 아니다. 그보다는, 이러한 요약의 주요 목적은 이후에 설명되는 상세한 설명에 대한 전두부(prelude)로서 간략한 형태로 본 발명의 몇몇 개념들을 나타내는 것이다.
본 발명은 상 변화 메모리 어레이를 동작시키는 방법에 관한 것이다. 상기 방법은 상 변화 메모리 어레이와 연계된 판독 방해 조건을 식별하는 단계, 및 상기 식별된 판독 방해 조건에 응답하여 조건적 재생 동작을 실행하는 단계를 포함한다. 또한, 본 발명은 상 변화 메모리 셀들의 어레이, 및 판독 방해 조건을 식별하고, 식별된 판독 방해 조건에 응답하여 상기 어레이 상에서 재생 동작을 실행하도록 구성된 판독 방해 시스템을 포함하는 상 변화 메모리에 관한 것이다. 본 발명의 조건적 재생 동작은 판독 방해 조건들이 상기 어레이 내의 상 변화 메모리 셀들의 데이터 상태에 영향을 주는 것을 유익하게 방지한다.
다음의 설명 및 첨부된 도면들은 본 발명의 몇몇 예시적인 실시형태들 및 구현예들을 상세히 설명한다. 이들은 본 발명의 원리들이 채택될 수 있는 몇 가지 다른 방식들만을 나타낸다.
이하, 첨부한 도면들을 참조하여 본 발명의 1 이상의 구현예들이 설명될 것이며, 동일한 참조부호들은 전반적으로 동일한 요소들을 나타내는데 사용된다. 본 발명은 판독 방해 이벤트(read disturb event)로 인한 데이터의 손실을 방지하는 상 변화 메모리 어레이를 동작시키는 방법 및 시스템에 관한 것이다.
앞서 언급된 바와 같이, 상 변화 메모리 요소들의 상태는 저항률의 함수(function)이며, 상기 셀의 상태는 상기 요소를 국부적으로 가열함으로써 변화될 수 있다. 상 변화 메모리들에 대한 데이터 보유는 통상적으로 85 ℃에서 소정 시간 주기 동안에 특정화되며, 데이터 보유율(data retention rating)은 상기 요소 내의 상 변화 물질의 결정화 온도의 강한 함수이다. 인기있는 상 변화 물질, Ge2Sb2Te5의 경우, 실제 보유율은 105 내지 110 ℃에서 약 10년이다. 자동차용 컴퓨터(automotive)와 같은 몇몇 적용예들에서는 온도들이 100 ℃를 초과할 수 있다. 또한, 다수의 적용예들에서 메모리 디바이스는 일정한 온도에서 유지되는 것이 아니며, 그 대신에 주위 온도들의 상당한 변화들을 겪게 된다.
이러한 가능한 급작스러운 칩 온도의 변화들로 인해, 몇몇 경우에는 상 변화 요소의 여하한의 추가 가열이 메모리에 부정적인 영향을 줄 수 있다. 본 발명의 발명자들은 상승된 온도와 같은 특정한 환경들 하에서 상 변화 요소를 통해 전류가 통하는 판독 동작의 실행이 충분한 추가 가열을 유발하여 메모리 셀의 상태의 방해를 유발할 수 있다는 것을 인식하였다. 다시 말하면, 판독 동작은 메모리 셀 데이터 콘텐트(content)를 방해하도록 동작할 수 있다.
예를 들어, 도 2를 참조하면, RESET 상태로 사전설정된(preset) 상 변화 요소의 셀 저항(R)은 그것을 통해 전달된 짧은 전류 펄스(I)의 크기의 함수로서 플 롯(plot)된다. 상기 그래프로부터 알 수 있듯이, 다수의 축적된 판독 펄스들은 요소의 부분 세팅(30)을 유발할 수 있다. 상기 디바이스와 연계된 온도가 높으면, 의도하지 않게(inadvertently) 셀이 SET 상태가 될 위험성이 낮아진 셀 저항 및 그 낮아진 임계 전압으로 인해 더욱 증가된다. 이러한 이벤트는 때때로 판독 방해 이벤트라 칭해지며 데이터의 손실을 초래한다.
본 발명은 상 변화 메모리 어레이와 연계된 잠재적인 판독 방해 조건을 식별하고, 식별된 판독 방해 조건에 응답하여 재생 동작을 실행함으로써, 판독 방해 문제를 해결한다. 상기 재생 동작은 셀들의 어떤 부분적인 세팅(setting) 또는 리세팅(resetting)을 제거함에 따라, 판독 방해 이벤트가 생기는 것을 방지하도록 어레이 내의 모든 상 변화 메모리 셀들을 각각 전체적 SET 또는 RESET으로 동작시킨다. 일 실시예에서는 그 발생 이전에 잠재적인 판독 방해 조건을 식별하여, 데이터의 손실 이전에 조건적 재생이 실행될 수 있도록 판독 방해 센서가 채택된다.
본 발명의 다양한 실시형태들을 전체적으로 인식하기 위하여, 예시적인 종래 기술의 상 변화 메모리 셀 아키텍처의 간명한 설명이 이하에 제공된다. 몇몇 경우에서, 상 변화 메모리 디바이스들은 상기 디바이스의 중심 영역(core area) 내의 상 변화 메모리 셀들의 1 이상의 어레이들에 조직화(organize)되고, 각각의 상 변화 메모리 셀은 선택 스위칭 디바이스에 커플링된 상 변화 메모리 요소로 구성된다. 종래적인 일 구성이 종래 기술의 도 1에 예시되며, 상 변화 요소(10)가 비트 라인(12)과 바이폴라 선택 트랜지스터(14) 사이에 커플링된다. 워드라인(16)이 상기 트랜지스터(14)의 베이스 단자에 커플링된다. 비트 라인(12) 및 그와 연계된 워 드 라인(16)을 적절히 어드레싱함으로써, 데이터가 그 안에 기록되고 그로부터 판독될 수 있다. 상술된 방식으로 구성된 상 변화 메모리 셀들의 어레이는 때때로 NOR 타입 메모리 어레이라 칭해진다. 도 1에 예시된 셀은 단지 예시일뿐이라는 것을 이해하여야 하며, 본 발명의 어레이 또는 상 변화 메모리 셀에 대한 필수적인 요소들을 정의하는 것으로 해석되어서는 아니된다.
이하, 도 3을 참조하면, 상 변화 메모리 어레이를 동작시키는 방법(100)이 개시된다. 상기 방법(100) 및 본 발명의 다른 방법들이 일련의 행위(act)들 또는 이벤트들로서 이하에 설명되고 예시되지만, 본 발명은 이러한 행위들 또는 이벤트들의 예시된 오더링(ordering)에 의해 제한되지 않음을 이해할 것이다. 예를 들어, 몇몇 사건들은 상이한 오더들에서 발생할 수 있으며, 및/또는 본 발명에 따른 본 발명에 예시되고 및/또는 설명된 것들과 별도의 다른 사건들 또는 이벤트들과 동시발생적으로(concurrently) 발생할 수 있다. 또한, 본 발명에 따른 방법론을 구현하는데 있어서 예시된 모든 단계들이 요구되지 않을 수도 있다. 또한, 본 발명에 따른 방법들은 본 발명에 예시되고 설명된 시스템들과 연계하여 또한 예시되지 않은 다른 시스템들과 연계하여 구현될 수 있으며, 이러한 모든 구현예들은 첨부된 청구항들 및 본 발명의 범위 내에 있는 것으로 의도된다.
일 예시에서, 상 변화 메모리 어레이는 NOR-타입 아키텍처로 구성되지만, 여하한의 상 변화 메모리 아키텍처가 채택될 수 있으며, 이러한 대안예들은 본 발명의 범위 내에 있는 것으로 의도된다. 초기에 상기 방법(100)은 상 변화 메모리 어레이와 연계된 판독 방해 조건을 식별하는 단계(102)를 포함한다. 판독 방해 조건 은 상기 어레이의 여하한의 조건이며, 반복된 판독 동작들은 1 이상의 메모리 셀들의 메모리 상태의 원하지 않는 변화를 유발하는 사전설정된 경향을 갖는다. 본 발명의 일 실시예에서, 단계(102)에서의 식별은 상 변화 메모리 어레이의 1 이상의 부분들과 연계된 열적 조건을 모니터링하는 단계를 포함한다. 예를 들어, 사전설정된 온도 임계가 식별될 수 있으며, 이러한 임계의 초과는 열적 환경을 생성하고, 판독 방해 조건 발생의 변화들은 어떤 보정적(corrective) 또는 완화적 행위(mitigating action)를 유발하기에 충분하다. 그러므로, 본 예시는 상기 어레이의 1 이상의 부분들과 연계된 1 이상의 열적 센서들의 사용을 의도한다. 온도 임계는 채택된 상 변화 물질 및 다른 인자들에 기초하여 가변할 수 있다.
또 다른 예시에서, 도 3의 단계(102)에서의 판독 방해 조건의 식별은 적합한(customized) 판독 방해 조건 센서를 채택하는 단계를 포함할 수 있다. 이러한 센서는 판독 방해 조건과 상관관계에 있는 1 이상의 파라미터들을 감지하도록 채택될 수 있다. 또한, 또 다른 예시에서, 판독 방해 센서는 어레이 내의 상 변화 메모리 셀들과 실질적으로 유사하거나 동일한 상 변화 메모리 셀을 포함한다. 이 경우, 판독 동작은 판독 방해 조건이 존재하거나 곧 존재하게 될 경우에, 상기 셀이 상태들을 변화시키도록 유도하는 메모리 셀에 적용된 판독 조건으로 판독 방해 메모리 셀 상에서 실행된다. 예를 들어, 메모리 셀에 인가된 전압 또는 전류 펄스는 어레이 내의 상 변화 메모리 셀들을 판독하도록 채택된 통상적인 전압 또는 전류 펄스보다 큰 크기를 가질 수 있다. 상기 방식으로, 판독 방해 센서 메모리 셀은 어레이 내의 이러한 발생 이전에 상태의 변화를 겪게 될 것이다. 이러한 점에서, 단 계(102)에서의 판독 방해 조건의 식별은 어떠한 원하지 않는 데이터 손실 이전에 어레이 내의 임박한(impending) 실제 판독 방해 조건을 식별하는 단계를 포함한다.
그 후, 상기 방법(100)은 판독 방해 조건이 단계(102)에서 식별되는지의 여부에 기초하여 조건적 재생 동작이 실행되는 단계(104)에서 계속된다. 따라서, 일 예시에서는 판독 방해 조건이 검출된 이러한 환경들에서 재생이 실행된다. 이는 때때로 종래의 설계들에서 사용되는 주기적인 재생들을 제거하고, 필요할 때만 이러한 동작을 수행함으로써, 전력 소모를 유익하게 감소시킨다. 본 발명의 일 실시예에서, 재생 동작은 어레이의 1 이상의 부분들 내의 데이터를 판독하는 단계, 및 상기 데이터를 원래 위치(들) 상에 다시 기록하는 단계를 포함한다. 하지만, 여하한의 형태의 재생이 채택될 수 있으며, 이러한 대안예들은 본 발명의 범위 내에 있는 것으로 의도된다.
본 발명의 또 다른 실시예에서, 판독 방해 조건으로 인한 데이터 손실을 회피하는 상 변화 메모리를 동작시키는 방법(200)이 도 4에 제공된다. 상기 방법(200)은 상 변화 메모리(PCM) 판독 센서가 RESET 상태로 프로그램되는 단계(202)에서 시작한다. 일 실시예에서, 상기 센서는 어레이 내의 상 변화 메모리 셀들과 유사하거나 동일한 상 변화 메모리 셀을 포함한다. 상기 센서를 어드레싱하고 프로그램하는 여하한의 방식이 채택될 수 있으며, 이러한 모든 변형예들은 본 발명의 범위 내에 있는 것으로 의도된다.
상기 방법(200)은 상기 센서를 판독할 시간인지에 대한 질문(query)이 행해지는 단계(204)에서 계속된다. 일 예시에서, 판독 센서는 어레이와 연계된 각각의 판독 사이클 동작과 동시발생적으로 판독되지만, 더 일반적으로는 이러한 판독은 "n" 번째 어레이가 판독될 때마다 행해질 수 있으며, 여기서 "n"은 영(0)보다 큰 정수이다. 단계(204)에서 센서 판독을 실행하지 않는다는 판정이 행해지면(단계(204)에서 NO), 상기 방법(200)은 예시된 바와 같은 질문으로 되돌아간다. 센서 판독을 실행한다는 판정이 행해지면(단계(204)에서 YES), 단계(206)에서 판독 센서 판독이 실행된다.
본 발명의 일 실시예에서, 판독 센서 판독 동작은 증가된 판독 펄스를 사용하여 실행된다. 일 예시에서, 증가된 판독 펄스는 어레이 내의 상 변화 메모리 셀들을 판독하는데 사용된 판독 펄스와 유사한 주기의 전압 또는 전류 펄스를 포함하나, 통상적인 판독 펄스보다 높은 전압 또는 전류 크기를 갖는다. 상기 방식으로, 판독 센서 내의 상 변화 물질의 어떤 국부화된 가열은 어레이 내의 셀들에 의해 겪게 된 것보다 크다. 그러므로, 판독 방해 조건이 예상되면, 이러한 조건은 어떠한 어레이 메모리 셀들보다 먼저 판독 센서에서 발생할 것이다. 결과적으로, 본 발명의 판독 센서는 어레이 내의 어떠한 데이터 손실 이전에 잠재적인 판독 방해 문제를 알리도록(flag) 동작할 수 있다.
계속해서 단계(208)에서는 판독 방해 센서가 증가된 판독 펄스에 응답하여 상태를 변화시켰는지에 대한 질문이 행해진다. 그렇지 않다면(단계(208)에서 NO), 판독 방해 조건이 예상되고, 상기 방법(200)은 다음 판독 센서 판독 시간까지 기다리도록 단계(204)로 되돌아간다. 하지만, 판독 센서가 상태의 변화를 겪었다면(단계(208)에서 YES), 판독 방해 조건이 식별되었고, 그 후 상기 방법(200)은 상 변화 메모리 셀들의 어레이 상에서 재생 동작이 수행되는 단계(210)로 진행한다. 본 발명의 일 실시예에서, 재생 동작은 어레이 내의 모든 상 변화 메모리 셀들로부터 데이터를 판독하고, 그 후 상기 데이터를 각각의 메모리 셀 위치들에 기록하는 단계를 포함한다.
상기 단계(200)로부터 알 수 있듯이, 재생 동작은 판독 센서가 단계(208)에서 판독 방해 조건을 식별하는지의 여부에 기초하여 조건적이다. 그러므로, 본 발명의 방법은 맹목적인 방식(blind fashion)으로 주기적으로 재생을 실행한 종래의 해결책들에 비해 메모리 디바이스의 전력 소모를 유익하게 감소시킨다.
상기의 예시들에서, 방법들(100 및 200)은 전체 메모리 셀 어레이의 콘텍스트(context)에서 수행된다. 대안적으로, 메모리 어레이는 복수의 섹터(sector)들로 분할될 수 있으며, 각각의 센서는 그 자체의 각각의 판독 방해 센서를 가질 수 있다. 이러한 실시예에서, 조건적 재생 동작들은 전체 어레이 상에서 재생 동작을 수행하는 것과 달리, 판독 방해 조건들이 식별된 섹터들에서만 실행된다.
본 발명의 또 다른 실시예에서, 상기 방법들(100 및 200)은 멀티-레벨(multi-level) 또는 멀티-비트(multi-bit) 상 변화 메모리 디바이스들과 연계하여 채택될 수 있다. 멀티-비트 메모리 셀에서는 2 이상의 데이터 상태들이 상 변화 물질의 도전성(conductivity)의 변화들과 연계된다. 더 작은 판독 마진(read margin)들을 갖는 이러한 디바이스들에서, 본 발명은 훨씬 더 유익할 수 있다. 일 예시에서, 판독 방해 조건은 멀티-비트 또는 멀티-레벨 상 변화 메모리 셀들의 중간 상태(intermediate state)와 연계되고, 바람직하게는 실행되고 있는 판독 동작 으로 인해 의도하지 않은(inadvetent) 상태 변화에 가장 영향을 받기 쉬운(susceptible) 중간 상태이다.
그러므로, 본 발명의 일 실시예에서, 판독 방해 센서는 SET 상태와 RESET 상태 사이에 놓인 중간 상태로 프로그램된 멀티-비트 상 변화 메모리 셀을 포함한다. 그 후, 판독 센서는 어레이 내의 셀들에 인가된 판독 전압 또는 전류보다 큰 값을 갖는다. 그 후, 판독 방해 센서의 상태가 그 사전설정된 저항 범위를 유지하였고, 따라서 또 다른 상태로 변화했다는 판정이 행해진다. 그렇게 되면, 앞서 언급된 바와 같이, 전체 어레이 또는 개개의 섹터 상에서 재생 동작이 실행된다.
본 발명의 또 다른 실시예에 따르면, 예를 들어 도 5에서 참조 번호(300)에 예시된 바와 같은 상 변화 메모리 시스템이 제공된다. 상기 시스템(300)은 어레이 내의 데이터 손실을 유발하는 조건에 앞서 판독 방해 조건들을 식별하고, 판독 방해 조건 식별에 따라 재생 동작을 실행하도록 동작할 수 있다.
일 실시예에서, 상기 시스템(300)은 판독 방해 센서(302), 스위치 매트릭스(304), 재생 제어기(306), 펄스 발생기(308), 감지 증폭기(310) 및 상 변화 메모리 어레이(312)(또는 이러한 어레이와 연계된 섹터)를 포함한다. 일 실시예에서, 판독 방해 센서(302)는 열적 조건 또는 상기 어레이(312)의 1 이상의 섹터들과 연계된 다른 조건을 측정하도록 구성된 열 센서를 포함한다. 또 다른 실시예에서, 판독 방해 센서(302)는 어레이 내의 메모리 셀들과 유사하거나 동일한 상 변화 메모리 셀을 포함한다. 대안적으로, 판독 방해 조건을 감지하도록 동작할 수 있는 여하한의 타입의 센서 구조가 채택될 수 있으며, 본 발명의 범위 내에 있는 것으로 의 도된다.
본 발명의 일 실시예에서, 재생 제어기(306)는 판독 방해 센서(302)로부터 데이터를 직접적으로 또는 간접적으로 수신하고, 판독 방해 조건이 검출된 때에 메모리 어레이(312)에 대해 재생 동작을 초기화하도록 구성된다. 본 예시에서, 재생 제어기는 일반적인 칩 제어기의 일부분이지만, 전용 제어기 회로가 채택될 수 있으며, 이러한 대안예들은 본 발명의 범위 내에 있는 것으로 의도된다.
본 발명의 특정 실시예에서, 판독 방해 센서(302)는 상 변화 메모리 셀을 포함하고, 재생 제어기(306)는 센서 셀을 RESET 하도록 동작할 수 있다. 예를 들어, 재생 제어기(306)는 펄스 발생기(308)에 판독 방해 센서(302)를 커플링하도록 스위치 매트릭스(304)를 제어하고, 그 후 펄스 발생기는 상기 제어기(306)의 지시 하에서 RESET 펄스를 발생시킨다.
본 발명의 일 실시예에서, 재생 제어기(306)는 판독 방해 센서(302)에게 질문한 타이밍을 판정한다. 일 예시에서, 제어기(306)는 센서(302)에게 "n 번째"마다 어레이 판독을 질문하고, 여기서 "n"은 영(0)보다 큰 정수이다. 대안적으로, 제어기(306)는 어레이 판독들과 독립적인 질문 시간을 명령(dictate)하고, 그 대신에 잠재 판독 방해 조건들과 유익하게 상관하는 또 다른 변수와 연계된다.
각각의 센서 판독 시간에서, 제어기(306)는 펄스 발생기(308)에게 판독 센서 펄스(전압 또는 전류)를 발생시킬 것을 지시하고, 상기 펄스는 어레이(312)의 정규 판독(normal read)에 채택된 것보다 큰 값을 갖는 증가된 펄스이다. 그 후, 펄스 발생기(308)는 스위치 매트릭스(304)를 통해 판독 센서(308)에 증가된 판독 펄스를 제공한다. 그 후, 재생 제어기(306)는 스위치 매트릭스(304)를 통해 판독 센서(302)에 감지 증폭기(310)를 커플링하고, 상기 센서의 상태가 판독된다. 일 예시에서, 실제 증가된 판독 펄스는 감지 증폭기의 속력에 따라 상기 상태를 변경할 수 있으며, 판독 센서는 2 번 판독될 필요가 있을 수 있다.
그 후, 재생 제어기(306)는 감지 증폭기(310)를 통해 판독 센서(302)의 상태를 판정한다. 상기 상태가 변화하였으면, 판독 방해 조건이 식별되었고, 제어기는 스위치 매트릭스(304)를 통해 상 변화 메모리 어레이(312)의 재생을 초기화한다. 앞서 언급된 바와 같이, 상기 시스템(300)은 전체 어레이를 재생하도록 동작할 수 있거나, 상기 어레이의 각각의 섹터와 함께 센서가 채택될 수 있으며, 그 후 조건적 재생들은 전체 어레이와 달리 섹터에 의해 수행될 수 있다.
또한, 앞서 언급된 바와 같이, 도 5의 시스템(300)은 멀티-비트 상 변화 메모리 디바이스들과 연계하여 사용될 수도 있다. 이러한 경우, 판독 센서(302)를 RESET 상태로 프로그램하는 대신에, 상기 센서는 SET과 RESET 상태들 사이의 중간 상태로 프로그램된다. 바람직하게, (다수의 중간 상태들이 적용될 수 있다면) 판독 방해 조건들에 가장 영향을 받기 쉬운 중간 상태가 선택된다. 이러한 경우, 재생 제어기(306)는 증가된 판독 펄스의 인가 시에 판독 센서를 판독하도록 작동할 수 있으며, 상태의 변화가 식별되면, 어레이(312)(또는 어레이의 섹터) 상의 재생 동작이 초기화된다.
1 이상의 구현예들에 대하여 본 발명이 예시되고 설명되었지만, 본 발명의 정신 및 범위를 벗어나지 않고, 예시된 예시들에 대한 변형들 및/또는 수정들이 행 해질 수 있다. 특히, 상술된 구성요소들 또는 구조체들(조립체들, 디바이스들, 회로들, 시스템들, 등)에 의해 실행된 다양한 기능들과 관련하여, 이러한 구성요소들을 설명하기 위해 사용된 용어들("수단"에 대한 참조(reference)를 포함)은 본 발명에 나타낸 예시적인 구현예들의 기능을 수행하는 개시된 구조체들과 구조적으로 동등하지 않더라도, 설명된 구성요소들의 특정 기능을 수행하는(예를 들어, 기능적으로 동등한) 여하한의 구성요소 또는 구조체에 대응하는 것으로, 아니면 지칭하는 것으로 의도된다. 또한, 본 발명의 특정한 형태가 수 개의 구현예들 중 하나에 대해서만 개시되었더라도, 여하한의 주어진 또는 특정한 적용에 바람직하고 유익할 수 있다면, 이러한 형태는 다른 구현예들의 1 이상의 다른 형태들과 조합될 수 있다. 또한, "포함하는", "포함한다", "갖는", "갖는다", "구비한" 또는 그 변형들과 같은 용어들이 상세한 설명과 청구항에 사용된다는 점에서, 이러한 용어는 "포함하는"이라는 용어와 유사한 방식으로 포괄하는 것으로 의도된다.
도 1은 NOR-타입 아키텍처 내의 종래의 상 변화 메모리 셀을 예시하는 종래 기술의 개략도;
도 2는 특별한 환경들 하에서의 다중 판독 동작들이 어떻게 판독 방해 조건을 유도할 수 있는지를 예시하는 그래프;
도 3은 본 발명의 일 실시예에 따른 상 변화 메모리 어레이를 동작시키는 방법을 예시하는 흐름도;
도 4는 본 발명의 또 다른 실시예에 따른 상 변화 메모리 어레이를 동작시키는 방법을 예시하는 흐름도; 및
도 5는 본 발명의 일 실시예에 따른 상 변화 메모리 어레이를 동작시키는 시스템을 예시하는 블록도이다.

Claims (31)

  1. 상 변화 메모리 어레이를 동작시키는 방법에 있어서,
    상기 상 변화 메모리 어레이와 연계된 판독 방해 조건을 식별하는 단계; 및
    상기 식별된 판독 방해 조건에 응답하여 조건적 재생 동작을 실행하는 단계를 포함하는 것을 특징으로 하는상 변화 메모리 어레이를 동작시키는 방법.
  2. 제 1 항에 있어서,
    상기 판독 방해 조건을 식별하는 단계는 상기 상 변화 메모리 어레이의 셀 내에서 데이터의 중단(disruption)을 유발하여 판독 동작의 가능성을 증가시키는 상기 상 변화 메모리 어레이와 연계된 열적 조건을 검출하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  3. 제 1 항에 있어서,
    상기 판독 방해 조건을 식별하는 단계는:
    상기 상 변화 메모리 어레이와 연계된 판독 동작과 상이한 판독 동작으로 상 변화 센서 메모리 셀을 판독하는 단계; 및
    상기 상이한 판독 조건이 상기 판독된 상 변화 센서 메모리 셀 내에서 데이터의 방해를 유발한 경우, 상기 판독 방해 조건을 식별하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  4. 상 변화 메모리 어레이를 동작시키는 방법에 있어서,
    판독 방해 조건을 감지하는 단계; 및
    상기 판독 방해 조건이 감지된 때에 재생 동작을 실행하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  5. 제 4 항에 있어서,
    상기 판독 방해 조건을 감지하는 단계는:
    판독 방해 상 변화 메모리 셀을 RESET 상태로 프로그램하는 단계;
    상기 판독 방해 상 변화 메모리 셀 상에서 판독 방해 판독 동작을 실행하는 단계; 및
    상기 판독 방해 조건이 상기 판독 방해 상 변화 메모리 셀로 하여금 사전설정된 값보다 낮은 저항을 갖도록 유도하였는지의 여부에 기초하여 상기 판독 방해 조건이 존재하는지를 판정하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  6. 제 5 항에 있어서,
    상기 판독 방해 판독 동작을 실행하는 단계는 판독 동작 시 상기 어레이 내의 상 변화 메모리 셀들에 인가된 전압 또는 전류 펄스보다 큰 전압 또는 전류 펄스를 상기 판독 방해 상 변화 메모리 셀에 인가하는 단계를 포함하는 것을 특징으 로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  7. 제 4 항에 있어서,
    상기 판독 방해 조건을 감지하는 단계는 상기 상 변화 메모리 어레이의 각각의 판독 사이클과 연계된 시간에서 시도되는 것을 특징으로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  8. 제 4 항에 있어서,
    상기 재생 동작을 실행하는 방법은:
    상기 상 변화 메모리 어레이의 일부분 내의 각각의 상 변화 메모리 셀로부터 데이터를 판독하는 단계; 및
    상기 판독된 데이터를 각각의 상 변화 메모리 셀에 다시 기록하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  9. 제 8 항에 있어서,
    상기 데이터는 상기 상 변화 메모리 어레이 전체 내의 각각의 상 변화 메모리 셀로부터 판독되는 것을 특징으로 하는 상 변화 메모리 어레이를 동작시키는 방법.
  10. 멀티-비트(multi-bit) 상 변화 메모리 어레이를 동작시키는 방법에 있어서,
    멀티-비트 상 변화 메모리 셀의 다수의 적용가능한 상태들 중 하나와 연계된 판독 방해 조건을 감지하는 단계; 및
    상기 판독 방해 조건이 감지되는 때에 재생 동작을 실행하는 단계를 포함하는 것을 특징으로 하는 멀티-비트 상 변화 메모리 어레이를 동작시키는 방법.
  11. 제 10 항에 있어서,
    상기 판독 방해 조건은 SET 상태와 RESET 상태 사이에 놓인 상기 멀티-비트 상 변화 메모리 셀의 중간 상태와 연계되는 것을 특징으로 하는 멀티-비트 상 변화 메모리 어레이를 동작시키는 방법.
  12. 제 11 항에 있어서,
    상기 중간 상태는 상기 메모리 셀 상에서 실행된 판독 동작으로 인해 의도하지 않은(inadvertent) 상태 변화에 가장 영향을 받기 쉬운 복수의 적용가능한 중간 상태들 중 하나를 포함하는 것을 특징으로 하는 멀티-비트 상 변화 메모리 어레이를 동작시키는 방법.
  13. 제 10 항에 있어서,
    상기 판독 방해 조건을 감지하는 단계는:
    멀티-비트 센서 메모리 셀을 SET 상태와 RESET 상태 사이에 놓인 중간 상태로 프로그램하는 단계;
    판독 동작 시 상기 멀티-비트 상 변화 메모리 어레이에 인가된 판독 전압 또는 전류 펄스보다 큰 값을 갖는 판독 전압 또는 전류 펄스로 상기 프로그램된 멀티-비트 센서 메모리 셀을 판독하는 단계; 및
    상기 프로그램된 멀티-비트 센서 메모리 셀이 상기 중간 상태에서 또 다른 상태로 변화했는지를 판정하는 단계를 포함하는 것을 특징으로 하는 멀티-비트 상 변화 메모리 어레이를 동작시키는 방법.
  14. 제 10 항에 있어서,
    상기 재생 동작을 실행하는 단계는:
    상기 멀티-비트 상 변화 메모리 어레이의 일부분 내의 각각의 멀티-비트 상 변화 메모리 셀로부터 데이터를 판독하는 단계; 및
    상기 판독된 데이터를 각각의 멀티-비트 상 변화 메모리 셀에 다시 기록하는 단계를 포함하는 것을 특징으로 하는 멀티-비트 상 변화 메모리 어레이를 동작시키는 방법.
  15. 제 14 항에 있어서,
    상기 데이터는 상기 멀티-비트 상 변화 메모리 어레이 전체 내의 각각의 멀티-비트 상 변화 메모리 셀로부터 판독되는 것을 특징으로 하는 멀티-비트 상 변화 메모리 어레이를 동작시키는 방법.
  16. 상 변화 메모리에 있어서,
    상 변화 메모리 셀들의 어레이; 및
    판독 방해 조건을 식별하고, 식별된 판독 방해 조건에 응답하여 상기 어레이 상에서 재생 동작을 실행하도록 구성된 판독 방해 시스템을 포함하는 것을 특징으로 하는 상 변화 메모리.
  17. 제 16 항에 있어서,
    상기 판독 방해 시스템은 상기 어레이와 연계된 열적 조건을 검출하여 상기 판독 방해 조건을 식별하도록 구성되는 것을 특징으로 하는 상 변화 메모리.
  18. 제 16 항에 있어서,
    상기 판독 방해 시스템은 상기 상 변화 메모리 어레이와 연계된 판독 동작과 상이한 판독 동작으로 상 변화 센서 메모리 셀을 판독하고, 상기 상이한 판독 조건이 상기 판독된 상 변화 센서 메모리 셀 내에서 데이터의 방해를 유발한 경우, 상기 판독 방해 조건을 식별함으로써, 상기 판독 방해 조건을 식별하도록 구성되는 것을 특징으로 하는 상 변화 메모리.
  19. 상 변화 메모리 시스템에 있어서,
    상 변화 메모리 셀들의 어레이;
    상 변화 메모리 판독 센서; 및
    상기 판독 센서가 판독 방해 조건을 나타내는 때에 상기 상 변화 메모리 셀들의 어레이 상에서 재생 동작을 실행하도록 구성된 재생 제어기를 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  20. 제 19 항에 있어서,
    상기 상 변화 메모리 판독 센서에 판독 방해 신호를 발생하고 제공하도록 구성된 펄스 발생기를 더 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  21. 제 20 항에 있어서,
    상기 상 변화 메모리 판독 센서는 상 변화 메모리 셀을 포함하고, 상기 판독 방해 신호는 상기 판독 방해 조건이 존재하는 때에 상기 상 변화 메모리 판독 센서의 저항의 변화를 유발하는 것을 특징으로 하는 상 변화 메모리 시스템.
  22. 제 20 항에 있어서,
    상기 펄스 발생기는 상기 상 변화 메모리 판독 센서를 RESET 상태로 강제(force)하는 RESET 펄스 신호를 생성하도록 더 구성되는 것을 특징으로 하는 상 변화 메모리 시스템.
  23. 제 19 항에 있어서,
    판독 동작 시 상기 상 변화 메모리 판독 센서의 상태를 감지하고, 상기 재생 제어기와 상기 감지된 상태를 통신하도록 구성된 감지 증폭기를 더 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  24. 제 20 항에 있어서,
    상기 판독 센서 신호는 판독 동작 시 상기 어레이 내의 셀들에 제공된 전압 또는 전류 펄스보다 큰 값을 갖는 전압 또는 전류 펄스를 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  25. 제 19 항에 있어서,
    상기 상 변화 메모리 셀들은 멀티-비트 상 변화 메모리 셀들을 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  26. 제 25 항에 있어서,
    상기 상 변화 메모리 판독 센서는 멀티-비트 상 변화 메모리 셀을 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  27. 제 26 항에 있어서,
    상기 판독 센서는 SET 상태와 RESET 상태 사이에 놓인 중간 상태로 초기에 설정되고, 상기 중간 상태가 사전설정된 저항 범위를 유지하는 때에 판독 방해 조건이 나타나는 것을 특징으로 하는 상 변화 메모리 시스템.
  28. 상 변화 메모리 시스템에 있어서,
    상 변화 메모리 셀들의 어레이; 및
    상기 어레이와 연계된 판독 방해 조건을 검출하고, 검출된 판독 방해 조건에 응답하여 재생 동작을 실행하는 수단을 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  29. 제 28 항에 있어서,
    상기 검출하는 수단은 상기 판독 방해 조건을 검출하는 판독 방해 센서 수단을 더 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  30. 제 29 항에 있어서,
    상기 센서 수단은 상 변화 메모리 셀을 포함하고, 상기 검출하는 수단은 상기 어레이 내의 상 변화 메모리 셀들에 제공된 판독 신호와 연계된 전압 또는 전류 값보다 큰 전압 또는 전류 값을 포함하는 상기 센서 수단에 판독 센서 신호를 제공하는 펄스 발생 수단을 더 포함하는 것을 특징으로 하는 상 변화 메모리 시스템.
  31. 제 30 항에 있어서,
    판독 방해 조건 동안에 상기 센서 수단은 상기 판독 센서 신호가 상기 센서 수단에 인가된 때에 그 상태를 변화시키도록 동작할 수 있으며, 상기 검출 수단은 상기 상태 변화를 검출하고, 검출된 상태 변화에 응답하여 재생 동작을 초기화하도록 동작할 수 있는 것을 특징으로 하는 상 변화 메모리 시스템.
KR1020070074942A 2006-07-27 2007-07-26 상 변화 메모리용 판독 방해 센서 KR20080011080A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/494,190 US7405964B2 (en) 2006-07-27 2006-07-27 Integrated circuit to identify read disturb condition in memory cell
US11/494,190 2006-07-27

Publications (1)

Publication Number Publication Date
KR20080011080A true KR20080011080A (ko) 2008-01-31

Family

ID=38566180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074942A KR20080011080A (ko) 2006-07-27 2007-07-26 상 변화 메모리용 판독 방해 센서

Country Status (6)

Country Link
US (1) US7405964B2 (ko)
EP (1) EP1883074A1 (ko)
JP (1) JP2008071473A (ko)
KR (1) KR20080011080A (ko)
CN (1) CN101114519A (ko)
TW (1) TW200807420A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001005U (ko) 2015-09-09 2017-03-17 오병서 조사각 조절이 용이한 가로등
KR20170001011U (ko) 2015-09-09 2017-03-17 오병서 조사각 조절이 용이한 터널등기구

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082453A1 (en) * 2001-04-05 2002-10-17 T-Ram, Inc. Dynamic data restore in thyristor-based memory device
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
US7719876B2 (en) * 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8176284B2 (en) 2009-08-11 2012-05-08 Texas Memory Systems, Inc. FLASH-based memory system with variable length page stripes including data protection information
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8189379B2 (en) 2009-08-12 2012-05-29 Texas Memory Systems, Inc. Reduction of read disturb errors in NAND FLASH memory
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
KR101772019B1 (ko) 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
KR20130043469A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
US9202548B2 (en) * 2011-12-22 2015-12-01 Intel Corporation Efficient PCMS refresh mechanism
US8962384B2 (en) 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
US9030906B2 (en) 2012-06-06 2015-05-12 Intel Corporation Isolating, at least in part, local row or column circuitry of memory cell before establishing voltage differential to permit reading of cell
US8971104B2 (en) 2012-06-22 2015-03-03 Micron Technology, Inc. Memory programming to reduce thermal disturb
US9104646B2 (en) 2012-12-12 2015-08-11 Rambus Inc. Memory disturbance recovery mechanism
EP2992531B1 (en) 2013-04-30 2019-06-19 Hewlett-Packard Enterprise Development LP Memory access rate
CN104425004B (zh) * 2013-09-06 2017-08-29 联想(北京)有限公司 内存控制器、内存控制系统以及内存控制方法
US9286975B2 (en) * 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
KR102559530B1 (ko) * 2016-09-19 2023-07-27 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법
US10032508B1 (en) 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory
JP6829125B2 (ja) 2017-03-23 2021-02-10 キオクシア株式会社 半導体記憶装置
KR20210046252A (ko) 2019-10-18 2021-04-28 삼성전자주식회사 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
KR20220108144A (ko) * 2019-12-03 2022-08-02 마이크론 테크놀로지, 인크. 메모리 디바이스 및 이의 동작 방법
US11532347B2 (en) 2021-02-04 2022-12-20 Micron Technology, Inc. Performing refresh operations of non-volatile memory to mitigate read disturb
US11868223B2 (en) * 2022-01-19 2024-01-09 Dell Products L.P. Read-disturb-based read temperature information utilization system
US11989441B2 (en) 2022-01-19 2024-05-21 Dell Products L.P. Read-disturb-based read temperature identification system
US11914494B2 (en) 2022-01-20 2024-02-27 Dell Products L.P. Storage device read-disturb-based read temperature map utilization system
US11922019B2 (en) 2022-01-20 2024-03-05 Dell Products L.P. Storage device read-disturb-based block read temperature utilization system
CN114783485B (zh) * 2022-06-21 2022-10-18 阿里云计算有限公司 用于刷新相变存储器的方法及相变存储设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10162600A (ja) * 1996-11-26 1998-06-19 Mitsubishi Electric Corp テスト機能内蔵半導体記憶装置
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6590807B2 (en) 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
EP1420412B1 (en) 2002-11-18 2008-07-09 STMicroelectronics S.r.l. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
JP4129170B2 (ja) * 2002-12-05 2008-08-06 シャープ株式会社 半導体記憶装置及びメモリセルの記憶データ補正方法
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
JP4119397B2 (ja) * 2004-04-23 2008-07-16 Ｎｅｃエレクトロニクス株式会社 異常検出回路
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US8036013B2 (en) * 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7280390B2 (en) * 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US7784173B2 (en) * 2005-12-27 2010-08-31 Palo Alto Research Center Incorporated Producing layered structures using printing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001005U (ko) 2015-09-09 2017-03-17 오병서 조사각 조절이 용이한 가로등
KR20170001011U (ko) 2015-09-09 2017-03-17 오병서 조사각 조절이 용이한 터널등기구

Also Published As

Publication number Publication date
US7405964B2 (en) 2008-07-29
EP1883074A1 (en) 2008-01-30
TW200807420A (en) 2008-02-01
CN101114519A (zh) 2008-01-30
JP2008071473A (ja) 2008-03-27
US20080025079A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
US7405964B2 (en) Integrated circuit to identify read disturb condition in memory cell
US7796424B2 (en) Memory device having drift compensated read operation and associated method
US7830705B2 (en) Multi-level phase change memory device and related methods
US7916524B2 (en) Program method with locally optimized write parameters
JP5520522B2 (ja) 相変化メモリ装置及びその読み出し方法
US7245526B2 (en) Phase change memory device providing compensation for leakage current
US7457152B2 (en) Non-volatile memory devices and systems including phase-change one-time-programmable (OTP) memory cells and related methods
US8634225B2 (en) Method and apparatus managing worn cells in resistive memories
KR101411499B1 (ko) 가변 저항 메모리 장치 및 그것의 관리 방법
US8743600B2 (en) Processors and systems using cell-refreshed phase-change memory
US7259982B2 (en) Reading phase change memories to reduce read disturbs
KR100816752B1 (ko) 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
US20080101110A1 (en) Combined read/write circuit for memory
US8194473B2 (en) Non-volatile semiconductor memory circuit
US20140204668A1 (en) Robust Initialization with Phase Change Memory Cells in Both Configuration and Array
US7898847B2 (en) Method to prevent overreset
JP7097792B2 (ja) メモリ装置及びその動作方法
US8854907B2 (en) Semiconductor device for supplying and measuring electric current through a pad
KR100900119B1 (ko) 상 변화 메모리 장치 및 그 테스트 방법
WO2009070635A1 (en) Analog access circuit for validating chalcogenide memory cells
KR20100015196A (ko) 상 변화 메모리의 번인 테스트 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application