KR100900119B1 - 상 변화 메모리 장치 및 그 테스트 방법 - Google Patents

상 변화 메모리 장치 및 그 테스트 방법 Download PDF

Info

Publication number
KR100900119B1
KR100900119B1 KR1020080009610A KR20080009610A KR100900119B1 KR 100900119 B1 KR100900119 B1 KR 100900119B1 KR 1020080009610 A KR1020080009610 A KR 1020080009610A KR 20080009610 A KR20080009610 A KR 20080009610A KR 100900119 B1 KR100900119 B1 KR 100900119B1
Authority
KR
South Korea
Prior art keywords
bit line
phase change
cell
signal
discharge signal
Prior art date
Application number
KR1020080009610A
Other languages
English (en)
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080009610A priority Critical patent/KR100900119B1/ko
Application granted granted Critical
Publication of KR100900119B1 publication Critical patent/KR100900119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 장치 및 그 테스트 방법에 관한 것으로, 비트라인의 방전 경로를 형성하는 더미 셀 어레이의 정상 유무를 체크 하여 메인 셀의 특성을 보강할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하고, 프리차지 모드시 제 1비트라인 디스차지 신호에 응답하여 비트라인을 방전시키는 더미 셀을 포함하는 셀 어레이와, 컬럼 선택신호에 따라 비트라인과 글로벌 비트라인 사이의 연결을 선택적으로 제어하는 컬럼 스위칭 수단, 및 프리차지 모드시 제 2비트라인 디스차지 신호에 응답하여 제 1비트라인 디스차지 신호의 인가단을 방전시키는 로컬 스위치를 포함한다.

Description

상 변화 메모리 장치 및 그 테스트 방법{Phase change memory device and method for testing the same}
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 종래의 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 5는 종래의 상 변화 메모리 장치에 관한 구성도.
도 6은 본 발명에 따른 상 변화 메모리 장치의 구성도.
도 7은 도 6의 상 변화 메모리 장치에서 프리차지 모드시 동작 파형도.
도 8은 본 발명에 따른 상 변화 메모리 장치의 다른 실시예.
도 9는 도 8의 상 변화 메모리 장치에서 로컬 스위치와 디코더를 나타낸 구성도.
도 10은 도 9의 디코더에 관한 상세 회로도.
도 11은 도 8의 상 변화 메모리 장치에서 프리차지 모드시 동작 파형도.
도 12는 본 발명에 따른 상 변화 저항 소자의 테스트 방법을 설명하기 위한 플로우 챠트.
본 발명은 상 변화 메모리 장치 및 그 테스트 방법에 관한 것으로, 비트라인의 방전 경로를 형성하는 더미 셀 어레이의 정상 유무를 체크 하여 메인 셀의 특성을 보강할 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항에 변화에 따른 전기 전도 상태가 변하게 된다. 여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태가(Amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이타를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 두 데이타의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라 서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
도 4는 종래의 상 변화 메모리 장치의 셀 어레이에 관한 구성도이다.
종래의 셀 어레이는 복수개의 비트라인 BL1~BL4과 복수개의 워드라인 WL1~WL4이 교차하는 영역에 단위 셀 C을 포함한다. 단위 셀 C은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이오드 D는 PN 다이오드 소자로 이루어진다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 다이오드 D의 P형 영역에 연결된다. 다이오드 D의 N형 영역은 워드라인 WL에 연결된다.
이러한 본 발명은 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 기준전압 ref과 비교하여 데이터 "1"과 데이터 "0"을 구별한다. 기준전압 ref 인가단에는 레퍼런스 전류 Iref가 흐르게 된다. 그리고, 라이트 구동부 W/D는 셀에 데이터 를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
도 5는 종래의 상 변화 메모리 장치에 관한 구성도이다.
상 변화 메모리 장치는 복수개의 셀 어레이 CA_m,CA_n와, 프리차지 모드시 비트라인 BL의 전하를 방전하기 위한 비트라인 디스차지 스위치 N1~N8, 및 컬럼 스위치 N9~N16를 포함한다. 복수개의 셀 어레이 CA_m,CA_n 각각은 비트라인 BL과 워드라인 WL이 교차하는 영역에 형성된 단위 셀 C을 포함한다.
여기서, 비트라인 디스차지 스위치 N1~N8는 비트라인 BL과 그라운드 전압단 사이에 연결되어 비트라인 디스차지 신호 BLDIS_m,BLDIS_n에 의해 제어된다. 비트라인 디스차지 신호 BLDIS_m,BLDIS_n의 활성화시 비트라인 디스차지 스위치 N1~N8가 턴온되어 각 비트라인 BL에 그라운드 전압을 공급하고 비트라인 BL의 디스차지 경로를 제공한다.
또한, 컬럼 스위치 N9~N16는 비트라인 BL과 글로벌 비트라인 GBL 사이에 연결되어 컬럼 선택신호 LY1_m~LY4_m, LY1_n~LY4_n에 의해 제어된다. 컬럼 선택신호 LY1_m~LY4_m, LY1_n~LY4_n에 따라 컬럼 스위치 N9~N16가 선택적으로 턴온되어 비트라인 BL과 글로벌 비트라인 GBL 사이의 연결을 제어한다.
그리고, 액티브 동작 모드시 컬럼 선택신호 LY1_m~LY4_m 중 한 개의 신호만 활성화되어 해당 비트라인 BL에 연결된 단위 셀 C을 선택하게 된다. 그리고, 컬럼 선택신호 LY1_n~LY4_n 중 한 개의 신호만 활성화되어 해당 비트라인 BL에 연결된 단위 셀 C을 선택하게 된다.
이러한 구성을 갖는 종래의 메모리 장치는, 액티브 사이클 동안에 비트라인 디스차지 신호 BLDIS가 로우 레벨로 비활성화된다. 그리고, 프리차지 구간에서는 비트라인 디스차지 신호 BLDIS가 하이 레벨로 활성화되어 비트라인 BL을 그라운드 전압으로 방전한다.
상술된 비트라인 디스차지 스위치 N1~N8는 주로 NMOS트랜지스터 이루어진다. 그리고, 종래의 상 변화 메모리 장치는 셀 어레이 CA의 외부에 별도의 비트라인 디스차지 스위치 N1~N8를 구비한다. 이에 따라, 종래의 상 변화 메모리 장치는 비트라인 BL의 디스차지 경로를 제공하기 위해 별도의 스위치 영역을 구비하게 되어 전체적인 사이즈가 증가하게 된다.
또한, 상술된 비트라인 디스차지 스위치 N1~N8에 문제가 발생할 경우 디스차지 동작이 정상적으로 이루어지지 않을 수 있다. 하지만, 종래의 상 변화 메모리 장치는 이러한 비트라인 디스차지 스위치 N1~N8에 문제가 발생할 경우 이를 검증할 수 있는 별도의 방법이 없었다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 상 변화 저항 셀을 이용한 상 변화 메모리 장치에 있어서, 더미 셀 어레이를 이용하여 비트라인 스위치 기능을 수행하여 별도의 디스차지 경로를 형성하기 위한 회로를 구비하지 않도록 하는데 그 목적이 있다.
둘째, 더미 셀 어레이를 이용하여 비트라인의 방전 경로를 형성하여 메인 셀의 특성을 보강하고 레이아웃 면적을 줄일 수 있도록 하는데 그 목적이 있다.
셋째, 비트라인의 방전 경로를 형성하는 더미 셀 어레이의 정상 유무를 체크 하여 메인 셀의 특성을 보강할 수 있도록 하는 기술을 개시한다.
본 발명의 상 변화 메모리 장치는, 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하고, 프리차지 모드시 비트라인 디스차지 신호에 응답하여 비트라인을 방전시키는 더미 셀을 포함하는 셀 어레이; 및 컬럼 선택신호에 따라 비트라인과 글로벌 비트라인 사이의 연결을 선택적으로 제어하는 컬럼 스위칭 수단을 포함하되, 더미 셀은 비트라인에 연결되어 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자; 및 상 변화 저항 소자와 접지전압단 사이에 연결되어 비트라인 디스차지 신호에 따라 제어되는 스위칭 소자를 포함하는 것을 특징으로 한다.
본 발명의 상 변화 메모리 장치는, 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하고, 프리차지 모드시 제 1비트라인 디스차지 신호에 응답하여 비트라인을 방전시키는 더미 셀을 포함하는 셀 어레이; 컬럼 선택신호에 따라 비트라인과 글로벌 비트라인 사이의 연결을 선택적으로 제어하는 컬럼 스위칭 수단; 및 프리차지 모드시 제 2비트라인 디스차지 신호에 응답하여 제 1비트라인 디스차지 신호의 인가단을 방전시키는 로컬 스위치를 포함하는 것을 특징으로 한다.
또한, 본 발명의 상 변화 메모리 장치의 테스트 방법은, 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하고, 프리차지 모드시 비트라인 디스차지 신호에 응답하여 비트라인을 방전시키는 더미 셀을 포함하는 셀 어 레이; 및 컬럼 선택신호에 따라 비트라인과 글로벌 비트라인 사이의 연결을 선택적으로 제어하는 컬럼 스위칭 수단을 포함하는 상 변화 메모리 장치의 테스트 방법에 있어서, 비트라인 디스차지 체크 모드가 활성화되면, 체크 하고자 하는 해당 더미 셀을 선택하는 단계; 워드라인을 비활성화시키고, 비트라인 디스차지 신호를 활성화시키는 단계; 체크 하고자 하는 해당 더미 셀의 컬럼을 선택한 후 비트라인에 센싱 전압을 인가하는 단계; 및 센스앰프가 동작하여 해당 더미 셀의 데이터를 판별하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 6은 본 발명에 따른 상 변화 메모리 장치에 관한 구성도이다.
본 발명은 셀 어레이 CA와, 컬럼 스위칭 수단을 포함한다. 여기서, 컬럼 스위칭 수단은 NMOS트랜지스터 N21~N24로 이루어지는 것이 바람직하다. 그리고, 셀 어레이 CA는 단위 셀 C과 더미 셀 DC을 포함한다.
복수개의 단위 셀 C은 비트라인 BL과 워드라인 WL이 교차하는 영역에 각각 형성된다. 복수개의 단위 셀 C 각각은 상 변화 저항 소자 PCR와 스위칭 소자 T를 포함한다. 여기서, 스위칭 소자 T는 NMOS트랜지스터로 이루어짐이 바람직하다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 스위칭 소자 T의 일단에 연결된다. 스위칭 소자 T는 상 변화 저항 소자 PCR와 접지전압단 사이에 연결되어 게이트 단자가 워드라인 WL과 연결된다.
또한, NMOS트랜지스터 N21~N24는 비트라인 BL과 글로벌 비트라인 GBL 사이에 연결되어 게이트 단자를 통해 컬럼 선택신호 LY1_n~LY4_n가 각각 인가된다. 이에 따라, 컬럼 선택신호 LY1_n~LY4_n에 따라 NMOS트랜지스터 N21~N24가 선택적으로 턴온되어 비트라인 BL과 글로벌 비트라인 GBL 사이의 연결을 제어한다.
그리고, 액티브 동작 모드시 컬럼 선택신호 LY1_n~LY4_n 중 한 개의 신호만 활성화되어 해당 비트라인 BL에 연결된 단위 셀 C을 선택하게 된다.
그리고, 더미 셀 DC은 각각의 비트라인 BL에 연결되어 비트라인 디스차지 신호 BLDIS_n에 의해 제어된다. 또한, 더미 셀 DC은 비트라인 BL과 비트라인 디스차지 신호 BLDIS_n 인가단이 교차하는 영역에 각각 형성된 복수개의 더미 단위 셀 DC1~DC4을 포함한다.
여기서, 더미 셀 DC은 프리차지 모드시 비트라인 BL의 전하를 방전하기 위해 구비되며, 단위 셀 C과 동일한 구조를 갖는다.
이러한 더미 단위 셀 DC1은 상 변화 저항 소자 PCR1와 스위칭 소자 N17를 포함한다. 상 변화 저항 소자 PCR1의 한쪽 전극은 비트라인 BL1과 연결되고, 다른 한쪽 전극은 스위칭 소자 N17의 일단에 연결된다. 스위칭 소자 N17는 상 변화 저항 소자 PCR1와 접지전압단 사이에 연결되어 게이트 단자를 통해 비트라인 디스차지 신호 BLDIS_n가 인가된다.
그리고, 더미 단위 셀 DC2은 상 변화 저항 소자 PCR2와 스위칭 소자 N18를 포함한다. 상 변화 저항 소자 PCR2의 한쪽 전극은 비트라인 BL2과 연결되고, 다른 한쪽 전극은 스위칭 소자 N18의 일단에 연결된다. 스위칭 소자 N18는 상 변화 저항 소자 PCR2와 접지전압단 사이에 연결되어 게이트 단자를 통해 비트라인 디스차 지 신호 BLDIS_n가 인가된다.
또한, 더미 단위 셀 DC3은 상 변화 저항 소자 PCR3와 스위칭 소자 N19를 포함한다. 상 변화 저항 소자 PCR3의 한쪽 전극은 비트라인 BL3과 연결되고, 다른 한쪽 전극은 스위칭 소자 N19의 일단에 연결된다. 스위칭 소자 N19는 상 변화 저항 소자 PCR3와 접지전압단 사이에 연결되어 게이트 단자를 통해 비트라인 디스차지 신호 BLDIS_n가 인가된다.
또한, 더미 단위 셀 DC4은 상 변화 저항 소자 PCR4와 스위칭 소자 N20를 포함한다. 상 변화 저항 소자 PCR4의 한쪽 전극은 비트라인 BL4과 연결되고, 다른 한쪽 전극은 스위칭 소자 N20의 일단에 연결된다. 스위칭 소자 N20는 상 변화 저항 소자 PCR4와 접지전압단 사이에 연결되어 게이트 단자를 통해 비트라인 디스차지 신호 BLDIS_n가 인가된다.
여기서, 스위칭 소자 N17~N20는 NMOS트랜지스터로 이루어짐이 바람직하다.
이러한 구성을 갖는 본 발명은 액티브 구간에서는 비트라인 디스차지 신호 BLDIS_n가 로우 레벨이 되어 전류 경로가 차단된다. 반면에, 프리차지 구간에서는 비트라인 디스차지 신호 BLDIS_n가 하이 레벨로 액티브 되어 비트라인 BL이 그라운드 전압으로 방전된다. 이때, 컬럼 선택신호 LY1_n~LY4_n는 로우 레벨로 비활성화되어 턴 오프 상태를 유지하게 된다.
또한, 본 발명은 리드 모드시 선택된 워드라인 WL에는 하이 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 스위칭 소자 T를 통해 세트(Set) 상태의 리드전류 Iset 또는 리 셋 상태의 리드전류 Ireset가 흐르게 된다.
도 7은 도 6의 실시예에 따른 프리차지 모드의 동작 파형도이다.
먼저, 액티브 구간 t0에서는 컬럼 선택신호 LY1_n~LY4_n 중 해당하는 하나의 컬럼 선택신호 LY1_n가 활성화 상태가 되고, 나머지 컬럼 선택신호 LY2_n~LY4_n는 로우 레벨을 유지하게 된다. 이에 따라, NMOS트랜지스터 N21~N24 중 컬럼 선택신호 LY1_n를 게이트 단자로 입력받는 NMOS트랜지스터 N21가 턴온된다. 이때, 나머지 NMOS트랜지스터 N22~N24는 턴오프 상태를 유지한다. 따라서, 해당 비트라인 BL1과 글로벌 비트라인 GBL이 서로 연결된다.
그리고, 비트라인 디스차지 신호 BLDIS_n는 로우 레벨을 유지하여 더미 셀 DC을 비활성화시킨다. 또한, 선택된 워드라인 WL1_n은 하이 레벨을 유지하여 단위 셀 C을 활성화시킨다.
이후에, 프리차지 구간 t1에서는 모든 컬럼 선택신호 LY1_n~LY4_n가 로우 레벨이 된다. 이에 따라, 모든 NMOS트랜지스터 N21~N24가 턴오프된다. 따라서, 비트라인 BL과 글로벌 비트라인 GBL의 연결이 차단된다.
그리고, 비트라인 디스차지 신호 BLDIS_n는 하이 레벨을 유지하여 더미 셀 DC을 활성화시킨다. 즉, 프리차지 구간에서는 비트라인 디스차지 신호 BLDIS_n가 하이 레벨로 액티브 되어 상 변화 저항 소자 RCR1~PCR4 및 스위칭 소자 N17~N20를 통해 비트라인 BL이 그라운드 전압으로 방전된다. 또한, 선택된 워드라인 WL1_n은 로우 레벨을 유지하여 단위 셀 C을 비활성화시킨다.
이어서, 액티브 구간 t2에서는 해당 컬럼 선택신호 LY1_n가 다시 하이 레벨 로 천이한다. 그리고, 비트라인 디스차지 신호 BLDIS_n가 다시 로우 레벨로 천이한다. 그리고, 선택된 워드라인 WL1_n이 다시 하이 레벨로 천이되어 액티브 동작을 수행하게 된다.
도 8은 본 발명에 따른 상 변화 메모리 장치의 다른 실시예이다.
셀 어레이 CA_n는 단위 셀 C과 더미 셀 DC_n을 포함한다. 여기서, 단위 셀 C은 비트라인 BL과 워드라인 WL이 교차하는 영역에 각각 형성된다. 그리고, 더미 셀 DC_n은 비트라인 BL과 비트라인 디스차지 신호 BLDIS_n 인가단이 교차하는 영역에 각각 형성된 복수개의 더미 단위 셀 DC5~DC8을 포함한다.
여기서, 복수개의 더미 셀 DC_n은 프리차지 모드시 비트라인 BL의 전하를 방전하기 위해 구비되며, 단위 셀 C과 동일한 구조를 갖는다. 복수개의 더미 단위 셀 DC5~DC8 각각은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이오드 D는 PN 다이오드 소자로 이루어짐이 바람직하다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 다이오드 D의 P형 영역에 연결된다. 다이오드 D의 N형 영역은 비트라인 디스차지 신호 BLDIS_n 인가단에 연결된다.
또한, NMOS트랜지스터 N25~N28는 비트라인 BL과 글로벌 비트라인 GBL 사이에 연결되어 게이트 단자를 통해 컬럼 선택신호 LY1_n~LY4_n가 각각 인가된다. 이에 따라, 컬럼 선택신호 LY1_n~LY4_n에 따라 NMOS트랜지스터 N25~N28가 선택적으로 턴온되어 비트라인 BL과 글로벌 비트라인 GBL 사이의 연결을 제어한다.
그리고, 액티브 동작 모드시 컬럼 선택신호 LY1_n~LY4_n 중 한 개의 신호만 활성화되어 해당 비트라인 BL에 연결된 단위 셀 C을 선택하게 된다.
이러한 구성을 갖는 본 발명은 액티브 구간에서는 비트라인 디스차지 신호 BLDIS_n가 하이 레벨이 되어 전류 경로가 차단된다. 반면에, 프리차지 구간에서는 비트라인 디스차지 신호 BLDIS_n가 로우 레벨로 액티브 되어 비트라인 BL이 그라운드 전압으로 방전된다. 이때, 컬럼 선택신호 LY1_n~LY4_n는 로우 레벨로 비활성화되어 턴 오프 상태를 유지하게 된다.
또한, 본 발명은 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
도 9는 도 8의 상 변화 메모리 장치에서 로컬 스위치 LSW와 디코더(100)를 설명하기 위한 구성도이다.
복수개의 셀 어레이 CA 블록 사이에는 로컬 스위치 LSW가 구비된다. 여기서, 로컬 스위치 LSW는 NMOS트랜지스터로 이루어지는 것이 바람직하다.
이러한 로컬 스위치 LSW는 비트라인 디스차지 신호 BLDIS_n 인가단과 접지전압단 사이에 연결되어 게이트 단자를 통해 디코더(100)의 출력이 인가된다. 디코더(100)는 메인 셀 블록 선택하기 위한 블록 선택신호 /BS와 디스차지 제어신호 BLDIS_CON에 따라 비트라인 디스차지 신호 BLDIS_n와, 비트라인 디스차지 신호 /BLDIS_n를 출력한다.
여기서, 비트라인 디스차지 신호 /BLDIS_n는 비트라인 디스차지 신호 BLDIS_n의 반전 신호이다. 그리고, 디스차지 제어신호 BLDIS_CON는 비트라인 디스차지 신호 BLDIS_n와 동일 위상을 갖는다.
비트라인 디스차지 신호 /BLDIS_n에 따라 로컬 스위치 LSW가 선택적으로 턴 온되어 비트라인 디스차지 신호 BLDIS_n 인가단이 접지전압 레벨로 방전된다. 즉, 비트라인 디스차지 신호 /BLDIS_n가 하이 레벨로 활성화될 경우 로컬 스위치 LSW가 턴온되어 비트라인 디스차지 신호 BLDIS_n 인가단이 로우 레벨로 디스차지 된다.
이에 따라, 프리차지 구간에서는 비트라인 디스차지 신호 BLDIS_n가 로우 레벨로 액티브 되어 비트라인 BL이 그라운드 전압으로 방전된다. 이때, 컬럼 선택신호 LY1_n~LY4_n는 로우 레벨로 비활성화되어 턴 오프 상태를 유지하게 된다.
도 10은 도 9의 디코더(100)에 관한 상세 회로도이다.
디코더(100)는 낸드게이트 ND1와 인버터 IV1를 포함한다. 여기서, 낸드게이트 ND1는 블록 선택신호 /BS와 디스차지 제어신호 BLDIS_CON를 낸드연산하여 비트라인 디스차지 신호 BLDIS를 출력한다. 인버터 IV1는 비트라인 디스차지 신호 BLDIS를 반전하여 비트라인 디스차지 신호 /BLDIS를 출력한다.
블록 선택신호 /BS는 메인 셀 블록을 선택하기 위한 신호이다. 그리고, 디스차지 제어신호 BLDIS_CON는 프리차지 모드시 더미 셀 DC을 동작하게 하여 비트라인 BL을 디스차지 시킬 경우 하이 레벨로 입력되는 신호이다.
도 11은 도 9 및 도 10의 구성에서 프리차지 모드시의 동작 파형도이다.
먼저, 액티브 구간 t0에서는 블록 선택신호 /BS와 디스차지 제어신호 BLDIS_CON가 로우 레벨을 유지한다.
그리고, 컬럼 선택신호 LY1_n~LY4_n 중 해당하는 하나의 컬럼 선택신호 LY1_n가 하이 레벨로 활성화되고, 나머지 컬럼 선택신호 LY2_n~LY4_n는 로우 레벨을 유지하게 된다. 이에 따라, NMOS트랜지스터 N25~N28 중 컬럼 선택신호 LY1_n를 게이트 단자로 입력받는 NMOS트랜지스터 N25가 턴 온 된다.
이때, 나머지 NMOS트랜지스터 N21~N28는 턴 오프 상태를 유지한다. 따라서, 해당 비트라인 BL1과 글로벌 비트라인 GBL이 서로 연결된다.
그리고, 비트라인 디스차지 신호 BLDIS_n는 하이 레벨을 유지하여 더미 셀 DC을 비활성화시킨다.
이때, 블록 선택신호 /BS와 디스차지 제어신호 BLDIS_CON가 로우 레벨을 유지하게 되므로, 비트라인 디스차지 신호 /BLDIS_n는 로우 레벨이 된다. 이에 따라, 로컬 스위치 LSW가 턴 오프 상태를 유지하게 된다. 또한, 선택된 워드라인 WL1_n은 로우 레벨을 유지하여 단위 셀 C을 활성화시킨다.
이후에, 프리차지 구간 t1에서는 블록 선택신호 /BS와 디스차지 제어신호 BLDIS_CON가 하이 레벨로 천이한다.
그리고, 프리차지 구간 t1에서는 모든 컬럼 선택신호 LY1_n~LY4_n가 로우 레벨이 된다. 이에 따라, 모든 NMOS트랜지스터 N25~N28가 턴 오프 된다. 따라서, 비트라인 BL과 글로벌 비트라인 GBL의 연결이 서로 차단된다.
그리고, 블록 선택신호 /BS와 디스차지 제어신호 BLDIS_CON가 하이 레벨로 천이하게 되므로, 비트라인 디스차지 신호 BLDIS_n는 로우 레벨로 천이하여 더미 셀 DC을 활성화시킨다.
이때, 비트라인 디스차지 신호 /BLDIS_n는 하이 레벨로 천이한다. 이에 따라, 로컬 스위치 LSW가 턴 온 상태가 되어, 비트라인 디스차지 신호 BLDIS_n 인가단이 접지전압 레벨이 된다. 또한, 선택된 워드라인 WL1_n은 하이 레벨로 천이하여 단위 셀 C을 비활성화시킨다.
즉, 프리차지 구간에서는 비트라인 디스차지 신호 BLDIS_n가 로우 레벨이 되어 상 변화 저항 소자 RCR 및 다이오드 D를 통해 비트라인 BL이 그라운드 전압으로 방전된다.
이어서, 액티브 구간 t2에서는 해당 컬럼 선택신호 LY1_n가 다시 하이 레벨로 천이한다. 그리고, 비트라인 디스차지 신호 BLDIS_n가 다시 하이 레벨로 천이하고, 비트라인 디스차지 신호 /BLDIS_n가 다시 로우 레벨로 천이한다. 그리고, 선택된 워드라인 WL1_n이 다시 로우 레벨로 천이되어 액티브 동작을 수행하게 된다.
도 12는 본 발명에 따른 상 변화 메모리 장치의 테스트 방법에 관한 플로우 챠트이다.
먼저, BLDIS(비트라인 디스차지) 체크 모드가 활성화되면(단계 S1), 체크 할 더미 셀 DC 어레이 블록을 선택하게 된다.(단계 S2) 여기서, BLDIS(비트라인 디스차지) 체크 모드는 칩 단위에서 외부 입력 신호의 조합에 따라 결정된다. 그리고, BLDIS(비트라인 디스차지) 체크 모드는 패드로부터 입력되는 명령에 따라 그 동작이 수행된다.
또한, BLDIS 체크 모드의 수행시 하나의 로오에 해당하는 더미 셀 DC_m(또는 DC_n)이 모두 선택된다.
이후에, BLDIS 체크 모드로 동작하게 될 경우 메인 셀 어레이 CA의 메인 워드라인 WL은 모두 비활성화 상태를 유지하게 되고(단계 S3), 메인 셀 어레이 CA가 동작하지 않는 상태에서 더미 셀 DC의 정상 유무를 테스트할 수 있도록 한다.
여기서, 메인 셀 어레이 CA는 디코딩 수단(미도시)의 제어에 따라 메인 워드라인 WL의 활성화 여부를 선택적으로 제어할 수 있다.
다음에, BLDIS 체크 모드를 수행하기 위해 비트라인 디스차지 신호 BLDIS가 활성화된다.(단계 S4) 여기서, BLDIS 체크 모드로 동작하게 될 경우 비트라인 디스차지 디코딩 수단(예를 들면, 도 9의 디코더)에 따라 비트라인 디스차지 신호 BLDIS의 상태를 선택적으로 제어할 수 있다.
이어서, 컬럼 선택신호 LY의 제어에 따라 체크 하고자 하는 컬럼을 선택한 후, 비트라인 BL에 센싱 전압을 인가하게 된다.(단계 S5) 즉, 하나의 로오 라인을 선택하고, 해당하는 로오 라인 중 컬럼 선택신호 LY에 따라 하나의 컬럼 라인을 선택하게 되면, 하나의 더미 셀 DC이 선택된다.
이렇게 선택된 하나의 더미 셀 DC에서 디스차지 동작이 제대로 이루어지는지를 체크하기 위해 센스앰프 S/A를 통해 센싱 전압을 인가하게 된다. 이때, 센스앰프 S/A에서 공급되는 센싱 전압은 글로벌 비트라인 GBL, 컬럼 선택 스위치, 비트라인 BL을 통해 더미 셀 DC에 전달된다.
다음에, 센스앰프 S/A가 동작하게 되면(단계 S6) 센스앰프 S/A의 출력 데이터를 체크 하게 된다.
즉, 더미 셀 DC의 상 변화 저항 소자 PCR는 비트라인 BL의 전하를 방전하기 위한 것으로, 초기 상태에서 쓰여진 데이터 "0"을 유지하게 된다. 그리고, 상 변화 저항 소자 PCR에 쓰여 진 데이터 "0"은 리드만 될 뿐, 상 변화 저항 소자 PCR에 어떠한 데이터가 다시 쓰여 지는 것은 아니다.
이에 따라, 비트라인 디스차지 동작이 제대로 수행되는지의 여부를 판단하기 위해서는 더미 셀 DC의 상 변화 저항 소자 PCR에서 리드된 데이터가 데이터 "0"인지를 판단하면 된다.
즉, 센스앰프 S/A의 출력 데이터가 데이터 "0"인지를 판단하여(단계 S7), 센싱 데이터가 데이터 "0"일 경우 더미 셀 DC이 제대로 동작하고 있다는 것으로 판단한다. 이에 따라, 다음 컬럼을 선택한 후 다른 더미 셀 DC을 테스트하기 위해 센스앰프 S/A가 동작하게 된다.(단계 S8)
반면에, 센스앰프 S/A의 출력 데이터가 데이터 "0"이 아닐 경우 더미 셀 DC에 에러가 발생하여 제대로 동작하지 않는 것으로 판단하게 되므로, 리페어 처리를 수행하게 된다.(단계 S9)
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 상 변화 저항 셀을 이용한 상 변화 메모리 장치에 있어서, 더미 셀 어레이를 이용하여 비트라인 스위치 기능을 수행하여 별도의 디스차지 경로를 형성하기 위한 회로를 구비하지 않도록 한다.
둘째, 더미 셀 어레이를 이용하여 비트라인의 방전 경로를 형성하여 메인 셀 의 특성을 보강하고 레이아웃 면적을 줄일 수 있도록 한다.
셋째, 비트라인의 방전 경로를 형성하는 더미 셀 어레이의 정상 유무를 체크 하여 메인 셀의 특성을 보강할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (19)

  1. 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하고, 프리차지 모드시 비트라인 디스차지 신호에 응답하여 상기 비트라인을 방전시키는 더미 셀을 포함하는 셀 어레이; 및
    컬럼 선택신호에 따라 상기 비트라인과 글로벌 비트라인 사이의 연결을 선택적으로 제어하는 컬럼 스위칭 수단을 포함하되,
    상기 더미 셀은
    상기 비트라인에 연결되어 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자; 및
    상기 상 변화 저항 소자와 접지전압단 사이에 연결되어 상기 비트라인 디스차지 신호에 따라 제어되는 스위칭 소자를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  2. 제 1항에 있어서, 상기 상 변화 저항 셀은 상기 더미 셀과 동일한 구조로 형성되는 것을 특징으로 하는 상 변화 메모리 장치.
  3. 제 1항에 있어서, 상기 비트라인 디스차지 신호는 상기 프리차지 모드시 하이 레벨로 활성화되고, 액티브 모드시 로우 레벨로 비활성화되는 것을 특징으로 하는 상 변화 메모리 장치.
  4. 제 1항에 있어서, 상기 컬럼 스위칭 수단은 상기 비트라인과 상기 글로벌 비트라인 사이에 연결되어 게이트 단자를 통해 상기 컬럼 선택신호가 인가되는 NMOS트랜지스터를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  5. 제 4항에 있어서, 상기 컬럼 선택신호는 상기 프리차지 모드시 로우 레벨로 비활성화되는 것을 특징으로 하는 상 변화 메모리 장치.
  6. 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하고, 프리차지 모드시 제 1비트라인 디스차지 신호에 응답하여 상기 비트라인을 방전시키는 더미 셀을 포함하는 셀 어레이;
    컬럼 선택신호에 따라 상기 비트라인과 글로벌 비트라인 사이의 연결을 선택적으로 제어하는 컬럼 스위칭 수단; 및
    상기 프리차지 모드시 제 2비트라인 디스차지 신호에 응답하여 상기 제 1비트라인 디스차지 신호의 인가단을 방전시키는 로컬 스위치를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  7. 제 6항에 있어서, 상기 제 2비트라인 디스차지 신호는 상기 제 1비트라인 디스차지 신호의 반전 신호인 것을 특징으로 하는 상 변화 메모리 장치.
  8. 제 6항에 있어서, 셀 어레이 블록을 선택하기 위한 블록 선택신호와, 디스차지 제어신호에 따라 상기 제 1비트라인 디스차지 신호와 상기 제 2비트라인 디스차지 신호를 출력하는 디코더를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  9. 제 8항에 있어서, 상기 디코더는
    상기 프리차지 모드시 상기 블록 선택신호와 상기 디스차지 제어신호가 활성화되어 상기 제 1비트라인 디스차지 신호를 로우 레벨로 출력하고, 상기 제 2비트라인 디스차지 신호를 하이 레벨로 출력하는 것을 특징으로 하는 상 변화 메모리 장치.
  10. 제 6항에 있어서, 상기 로컬 스위치는
    상기 제 1비트라인 디스차지 신호의 인가단과 접지전압단 사이에 연결되어 상기 제 2비트라인 디스차지 신호에 의해 제어되는 모스 트랜지스터를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  11. 제 6항에 있어서, 상기 더미 셀은 상기 상 변화 저항 셀과 동일한 구조로 형성되는 것을 특징으로 하는 상 변화 메모리 장치.
  12. 제 6항에 있어서, 상기 상 변화 저항 셀은
    전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 제 1상 변화 저항 소자; 및
    상기 제 1상 변화 저항 소자와 상기 워드라인 사이에 연결된 제 1다이오드 소자를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  13. 제 6항에 있어서, 상기 더미 셀은
    상기 비트라인과 연결되며, 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 제 2상 변화 저항 소자; 및
    상기 제 2상 변화 저항 소자와 상기 제 1비트라인 디스차지 신호의 인가단 사이에 연결된 제 2다이오드 소자를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  14. 제 6항에 있어서, 상기 제 1비트라인 디스차지 신호는 상기 프리차지 모드시 로우 레벨로 활성화되고, 액티브 모드시 하이 레벨로 비활성화되는 것을 특징으로 하는 상 변화 메모리 장치.
  15. 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하고, 프리차지 모드시 비트라인 디스차지 신호에 응답하여 상기 비트라인을 방전시키는 더미 셀을 포함하는 셀 어레이; 및
    컬럼 선택신호에 따라 상기 비트라인과 글로벌 비트라인 사이의 연결을 선택 적으로 제어하는 컬럼 스위칭 수단을 포함하는 상 변화 메모리 장치의 테스트 방법에 있어서,
    비트라인 디스차지 체크 모드가 활성화되면, 체크 하고자 하는 해당 더미 셀을 선택하는 단계;
    상기 워드라인을 비활성화시키고, 상기 비트라인 디스차지 신호를 활성화시키는 단계;
    상기 체크 하고자 하는 해당 더미 셀의 컬럼을 선택한 후 상기 비트라인에 센싱 전압을 인가하는 단계; 및
    센스앰프가 동작하여 상기 해당 더미 셀의 데이터를 판별하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 테스트 방법.
  16. 제 15항에 있어서, 상기 더미 셀의 컬럼은 상기 컬럼 스위칭 수단에 의해 선택되는 것을 특징으로 하는 상 변화 메모리 장치의 테스트 방법.
  17. 제 15항에 있어서, 상기 데이터의 판별 결과 제 1데이터인 경우 다음 컬럼을 선택하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 테스트 방법.
  18. 제 17항에 있어서, 상기 제 1데이터는 데이터 "0"일 것을 특징으로 하는 상 변화 메모리 장치의 테스트 방법.
  19. 제 15항에 있어서, 상기 데이터의 판별 결과 제 1데이터가 아닌 경우 상기 해당 더미 셀을 리페어 처리하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 테스트 방법.
KR1020080009610A 2008-01-30 2008-01-30 상 변화 메모리 장치 및 그 테스트 방법 KR100900119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080009610A KR100900119B1 (ko) 2008-01-30 2008-01-30 상 변화 메모리 장치 및 그 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009610A KR100900119B1 (ko) 2008-01-30 2008-01-30 상 변화 메모리 장치 및 그 테스트 방법

Publications (1)

Publication Number Publication Date
KR100900119B1 true KR100900119B1 (ko) 2009-06-01

Family

ID=40982081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009610A KR100900119B1 (ko) 2008-01-30 2008-01-30 상 변화 메모리 장치 및 그 테스트 방법

Country Status (1)

Country Link
KR (1) KR100900119B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051166B1 (ko) * 2009-06-30 2011-07-21 주식회사 하이닉스반도체 상 변화 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050105546A (ko) * 2004-04-30 2005-11-04 주식회사 하이닉스반도체 트랜지스터와 병렬 연결된 상변화 소자를 포함하는 상변화메모리 소자
KR20070018583A (ko) * 2005-08-10 2007-02-14 삼성전자주식회사 상변화 메모리 장치
KR20070092124A (ko) * 2006-03-07 2007-09-12 키몬다 아게 메모리 디바이스 및 이 메모리 디바이스 작동 방법
KR20090010603A (ko) * 2007-07-24 2009-01-30 주식회사 하이닉스반도체 상 변화 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050105546A (ko) * 2004-04-30 2005-11-04 주식회사 하이닉스반도체 트랜지스터와 병렬 연결된 상변화 소자를 포함하는 상변화메모리 소자
KR20070018583A (ko) * 2005-08-10 2007-02-14 삼성전자주식회사 상변화 메모리 장치
KR20070092124A (ko) * 2006-03-07 2007-09-12 키몬다 아게 메모리 디바이스 및 이 메모리 디바이스 작동 방법
KR20090010603A (ko) * 2007-07-24 2009-01-30 주식회사 하이닉스반도체 상 변화 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051166B1 (ko) * 2009-06-30 2011-07-21 주식회사 하이닉스반도체 상 변화 메모리 장치

Similar Documents

Publication Publication Date Title
KR100674992B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100610014B1 (ko) 리키지 전류 보상 가능한 반도체 메모리 장치
KR101652529B1 (ko) 불휘발성 반도체 메모리 디바이스
JP5175769B2 (ja) 半導体記憶装置
JP4861444B2 (ja) 可変抵抗素子のフォーミング方法
EP1801810B1 (en) A configurable MVRAM and method of configuration
KR100887069B1 (ko) 상 변화 메모리 장치
KR100900135B1 (ko) 상 변화 메모리 장치
KR100882125B1 (ko) 상 변화 메모리 장치 및 그 동작방법
KR20140028481A (ko) 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
KR20120037732A (ko) 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
KR100909754B1 (ko) 상 변화 메모리 장치
KR20090016195A (ko) 상 변화 메모리 장치
CN110910931A (zh) 存储器设备
KR20120063395A (ko) 비휘발성 메모리 장치
KR101095814B1 (ko) 반도체 메모리 장치 및 그 제어 방법
KR20180035981A (ko) 메모리 시스템 및 그의 동작 방법
KR100905717B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법
JP2008052867A (ja) 不揮発性半導体記憶装置
KR100944343B1 (ko) 상 변화 메모리 장치
KR101194939B1 (ko) 비휘발성 메모리 장치
CN1811988B (zh) 存储单元阵列偏置方法以及半导体存储器件
KR100900119B1 (ko) 상 변화 메모리 장치 및 그 테스트 방법
US8854907B2 (en) Semiconductor device for supplying and measuring electric current through a pad
KR100934853B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee