JP2008071473A - 相変化メモリの読み出し障害検知センサ - Google Patents
相変化メモリの読み出し障害検知センサ Download PDFInfo
- Publication number
- JP2008071473A JP2008071473A JP2007191627A JP2007191627A JP2008071473A JP 2008071473 A JP2008071473 A JP 2008071473A JP 2007191627 A JP2007191627 A JP 2007191627A JP 2007191627 A JP2007191627 A JP 2007191627A JP 2008071473 A JP2008071473 A JP 2008071473A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- read
- change memory
- state
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】相変化メモリアレイに関連する読み出し障害の状態を検知する工程と、上記読み出し障害の状態が検知された場合にリフレッシュ動作を実行する工程とを有する。また、相変化メモリは、相変化メモリセルのアレイと、読み出し障害の状態を検知し、当該読み出し障害の状態の検知に応じて上記アレイにおけるリフレッシュ動作を実行するように構成される読み出し障害システムとを有する。
【選択図】図5
Description
本発明は、一般に、相変化メモリアレイ、並びに、そのようなメモリにおける読み出しおよび条件付のリフレッシュを実行する方法に関するものである。
従来のメモリ装置、特に従来の半導体メモリ装置では、時には、機能メモリ装置(例えば、PLAs、PALsなど)とテーブルメモリ装置とを区別するのが一般的である。例えば、いくつかのテーブルメモリ装置は、PROM、EPROM、EEPROM、フレッシュメモリといったROM装置(Read Only Memory)、および、DRAMやSRAMといったRAM装置(Random Access Memoryまたは、読み書き両用メモリ)を含んでいる。
以下では、本発明の1以上の側面の基礎的な理解のために、簡単な概要を述べる。この概要は、本発明の外延的な概観ではなく、本発明のキーポイントや主要な要素を確認することを意図するものでも、本発明の権利範囲を記載することを意図するものでもない。むしろ、この概要の主要な目的は、後述するさらに詳細な説明の前置きとして、簡単な形態で本発明の概念のいくつかを提供することである。
本発明の1以上の実施形態を、添付の図面を参照してここに記載する。図面では、素子全体に渡って参照するために、参照番号を用いる。本発明は、読み出し障害現象を原因とするデータ消失を防止するための、相変化メモリアレイを操作するシステムおよび方法に関する。
Claims (31)
- 相変化メモリアレイを操作する方法であって、
上記相変化メモリアレイに関連する読み出し障害の状態を検知する工程と、
検知された上記読み出し障害の状態に応じて、条件付のリフレッシュ動作を実行する工程と、を有することを特徴とする方法。 - 上記読み出し障害の状態を検知する工程は、相変化メモリアレイに関連する温度状態であって、読み出し動作において上記相変化メモリアレイのセルにおけるデータの消失を引き起こす可能性を増加させる温度状態を検知する工程を有することを特徴とする請求項1に記載の方法。
- 上記読み出し障害の状態を検知する工程は、
上記相変化メモリアレイに関連する読み出し動作と異なる読み出し動作と共に、相変化センサメモリセルを読み出す工程と、
異なる読み出し状態が上記相変化センサメモリセルにおけるデータの障害を引き起こす場合に、上記読み出し障害の状態を検知する工程と、を有することを特徴とする請求項1に記載の方法。 - 相変化メモリアレイを操作する方法であって、
読み出し障害の状態を検知する工程と、
上記読み出し障害の状態が検知された場合にリフレッシュ動作を実行する工程と、を有することを特徴とする方法。 - 上記読み出し障害の状態を検知する工程は、
読み出し障害のある相変化メモリセルをリセット状態にプログラムする工程と、
上記読み出し障害のある相変化メモリセルにおいて、読み出し障害を読み出す動作を実行する工程と、
上記読み出し障害を読み出す動作が上記読み出し障害のある相変化メモリセルの抵抗を所定値よりも低下させるか否かに基づいて、上記読み出し障害の状態が存在するか否かを判定する工程と、を有することを特徴とする請求項4に記載の方法。 - 上記読み出し障害を読み出す動作を実行する工程は、
上記読み出し障害のある相変化メモリセルに対して、電圧パルスまたは電流パルスを供給する工程を有し、
上記電圧パルスまたは電流パルスは、読み出し動作においてアレイにおける相変化メモリセルに供給される電圧パルスまたは電流パルスよりも大きいことを特徴とする請求項5に記載の方法。 - 上記読み出し障害の状態を検知する工程は、上記相変化メモリアレイの各読み出し周期と一致する時間に試行されることを特徴とする請求項4に記載の方法。
- 上記リフレッシュ動作を実行する工程は、
上記相変化メモリアレイの一部における相変化メモリセルの各々からデータを読み出す工程と、
読み出されたデータを上記相変化メモリセルのそれぞれに再度書き込む工程と、を有することを特徴とする請求項4に記載の方法。 - 上記データは、上記相変化メモリアレイ全体における相変化メモリセルの各々から読み出されることを特徴とする請求項8に記載の方法。
- マルチビット相変化メモリアレイを操作する方法であって、
マルチビット相変化メモリセルの複数の可能な状態の一つに相当する読み出し障害の状態を検知する工程と、
上記読み出し障害の状態が検知された場合に、リフレッシュ動作を実行する工程と、を有することを特徴とする方法。 - 上記読み出し障害の状態は、上記マルチビット相変化メモリセルのセット状態とリセット状態との間の中間状態に相当することを特徴とする請求項10に記載の方法。
- 上記中間状態は、実行される読み出し動作に起因する不慮の変化を最も感知しやすい、複数の可能な中間状態の中の一つであることを特徴とする請求項11に記載の方法。
- 上記読み出し障害の状態を検知する工程は、
マルチビットセンサメモリセルを、セット状態とリセット状態との間の中間状態にプログラムする工程と、
プログラムされた上記マルチビットセンサメモリセルを、読み出し動作において上記マルチビットセンサメモリセルに供給される読み出し電圧パルスまたは電流パルスよりも大きな値を有する電圧パルスまたは電流パルスにて読み出す工程と、
上記中間状態から他の状態に変わった上記プログラムされた上記マルチビットセンサメモリセルが読み出されたか否かを判定する工程と、を有することを特徴とする請求項10に記載の方法。 - 上記リフレッシュ動作を実行する工程は、
上記マルチビット相変化メモリアレイの一部におけるマルチビット相変化メモリセルの各々からデータを読み出す工程と、
読み出されたデータを上記マルチビット相変化メモリセルのそれぞれに再度書き込む工程と、を有することを特徴とする請求項10に記載の方法。 - 上記データは、上記マルチビット相変化メモリアレイ全体におけるマルチビット相変化メモリセルの各々から読み出されることを特徴とする請求項14に記載の方法。
- 相変化メモリセルのアレイと、
読み出し障害の状態を検知し、検知された当該読み出し障害の状態に応じて上記アレイのリフレッシュ動作を実行するように構成される読み出し障害システムと、を有することを特徴とする相変化メモリ。 - 上記読み出し障害システムは、上記アレイに関連する温度状態を検出することにより、上記読み出し障害の状態を検知するように構成されることを特徴とする請求項16に記載の相変化メモリ。
- 上記読み出し障害システムは、
上記相変化メモリアレイと関連する読み出し動作とは異なる読み出し動作と共に、相変化センサメモリセルを読み出すこと、および、
上記異なる読み出し動作が上記相変化センサメモリセルの読み出しにおいてデータの障害を引き起こす場合に、上記読み出し障害の状態を検知すること、により、
上記読み出し障害の状態を検知するように構成されることを特徴とする請求項16に記載の相変化メモリ。 - 相変化メモリセルのアレイと、
相変化メモリの読み出しセンサと、
上記読み出しセンサが読み出し障害の状態を示す場合に、上記相変化メモリセルのアレイのリフレッシュ動作を実行するように構成されるリフレッシュ制御部と、を有することを特徴とする相変化メモリシステム。 - 読み出し障害信号を発生して、上記相変化メモリの読み出しセンサに当該読み出し障害信号を出力するように構成されるパルス発生部、をさらに有することを特徴とする請求項19に記載の相変化メモリシステム。
- 上記相変化メモリの読み出しセンサは相変化メモリセルを有しており、
上記読み出し障害の状態が存在する場合に、上記読み出し障害信号は上記相変化メモリの読み出しセンサの抵抗を変化させることを特徴とする請求項20に記載の相変化メモリシステム。 - さらに、上記パルス発生部は、上記相変化メモリの読み出しセンサをリセット状態にさせるリセットパルス信号を発生するように構成されることを特徴とする請求項20に記載の相変化メモリシステム。
- 読み出し動作の間に上記相変化メモリの読み出しセンサの状態を検知し、検知された当該状態を上記リフレッシュ制御部に出力するように構成されるセンスアンプを、さらに有することを特徴とする請求項19に記載の相変化メモリシステム。
- 上記読み出し障害信号は、
読み出し動作の間に上記アレイのセルに供給される電圧パルスまたは電流パルスよりも大きな値を有する電圧パルスまたは電流パルスを、備えることを特徴とする請求項20に記載の相変化メモリシステム。 - 上記相変化メモリセルは、マルチビットの相変化メモリセルを有することを特徴とする請求項19に記載の相変化メモリシステム。
- 上記相変化メモリの読み出しセンサは、マルチビットの相変化メモリセルを有することを特徴とする請求項25に記載の相変化メモリシステム。
- 上記読み出しセンサは、セット状態とリセット状態との間の中間状態にあらかじめ設定されており、
上記中間状態が所定の抵抗値の範囲を外れた場合に、読み出し障害の状態が検知されることを特徴とする請求項26に記載の相変化メモリシステム。 - 相変化メモリセルのアレイと、
当該アレイと関連する読み出し障害の状態を検知する手段と、
当該読み出し障害の状態に応じてリフレッシュ動作を実行する手段と、を有することを特徴とする相変化メモリシステム。 - 上記検知する手段は、上記読み出し障害の状態を検知するための読み出し障害検知センサ手段を、さらに有することを特徴とする請求項28に記載の相変化メモリシステム。
- 上記センサ手段は、相変化メモリセルを有しており、
上記検知する手段は、上記センサ手段に読み出しセンサ信号を出力するパルス発生部をさらに有しており、
上記読み出しセンサ信号は、上記アレイの相変化メモリセルに出力される読み出し信号に関連する電圧値または電流値よりも大きな電圧値または電流値を有していることを特徴とする請求項29に記載の相変化メモリシステム。 - 読み出し障害の状態の間、上記センサ手段は、上記読み出しセンサ信号が入力されたときに、状態を変化させることができ、
上記検知する手段は、上記状態の変化を検知して、当該変化に応じてリフレッシュ動作を開始することができることを特徴とする請求項30に記載の相変化メモリシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/494,190 US7405964B2 (en) | 2006-07-27 | 2006-07-27 | Integrated circuit to identify read disturb condition in memory cell |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008071473A true JP2008071473A (ja) | 2008-03-27 |
Family
ID=38566180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007191627A Withdrawn JP2008071473A (ja) | 2006-07-27 | 2007-07-24 | 相変化メモリの読み出し障害検知センサ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7405964B2 (ja) |
EP (1) | EP1883074A1 (ja) |
JP (1) | JP2008071473A (ja) |
KR (1) | KR20080011080A (ja) |
CN (1) | CN101114519A (ja) |
TW (1) | TW200807420A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513195A (ja) * | 2009-12-02 | 2013-04-18 | マイクロン テクノロジー, インク. | 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム |
US10410720B2 (en) | 2017-03-23 | 2019-09-10 | Toshiba Memory Corporation | Multi-layer resistive memory device with variable resistance elements |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002082453A1 (en) * | 2001-04-05 | 2002-10-17 | T-Ram, Inc. | Dynamic data restore in thyristor-based memory device |
US7539050B2 (en) * | 2006-11-22 | 2009-05-26 | Qimonda North America Corp. | Resistive memory including refresh operation |
US7719876B2 (en) * | 2008-07-31 | 2010-05-18 | Unity Semiconductor Corporation | Preservation circuit and methods to maintain values representing data in one or more layers of memory |
US7830701B2 (en) * | 2008-09-19 | 2010-11-09 | Unity Semiconductor Corporation | Contemporaneous margin verification and memory access for memory cells in cross point memory arrays |
US7894254B2 (en) | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
US8176284B2 (en) | 2009-08-11 | 2012-05-08 | Texas Memory Systems, Inc. | FLASH-based memory system with variable length page stripes including data protection information |
US7818525B1 (en) | 2009-08-12 | 2010-10-19 | Texas Memory Systems, Inc. | Efficient reduction of read disturb errors in NAND FLASH memory |
US8189379B2 (en) | 2009-08-12 | 2012-05-29 | Texas Memory Systems, Inc. | Reduction of read disturb errors in NAND FLASH memory |
KR101772019B1 (ko) | 2010-09-14 | 2017-08-28 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법 |
US8194441B2 (en) * | 2010-09-23 | 2012-06-05 | Micron Technology, Inc. | Phase change memory state determination using threshold edge detection |
KR20130043469A (ko) * | 2011-10-20 | 2013-04-30 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그의 라이트 제어방법 |
US9202548B2 (en) * | 2011-12-22 | 2015-12-01 | Intel Corporation | Efficient PCMS refresh mechanism |
US8962384B2 (en) | 2012-01-20 | 2015-02-24 | Micron Technology, Inc. | Memory cells having heaters with angled sidewalls |
US9030906B2 (en) | 2012-06-06 | 2015-05-12 | Intel Corporation | Isolating, at least in part, local row or column circuitry of memory cell before establishing voltage differential to permit reading of cell |
US8971104B2 (en) | 2012-06-22 | 2015-03-03 | Micron Technology, Inc. | Memory programming to reduce thermal disturb |
US9104646B2 (en) | 2012-12-12 | 2015-08-11 | Rambus Inc. | Memory disturbance recovery mechanism |
EP2992531B1 (en) | 2013-04-30 | 2019-06-19 | Hewlett-Packard Enterprise Development LP | Memory access rate |
CN104425004B (zh) * | 2013-09-06 | 2017-08-29 | 联想(北京)有限公司 | 内存控制器、内存控制系统以及内存控制方法 |
US9286975B2 (en) * | 2014-03-11 | 2016-03-15 | Intel Corporation | Mitigating read disturb in a cross-point memory |
US9437293B1 (en) * | 2015-03-27 | 2016-09-06 | Intel Corporation | Integrated setback read with reduced snapback disturb |
US9613691B2 (en) | 2015-03-27 | 2017-04-04 | Intel Corporation | Apparatus and method for drift cancellation in a memory |
KR20170001011U (ko) | 2015-09-09 | 2017-03-17 | 오병서 | 조사각 조절이 용이한 터널등기구 |
KR200485097Y1 (ko) | 2015-09-09 | 2017-11-28 | 오병서 | 조사각 조절이 용이한 가로등 |
US9824767B1 (en) | 2016-06-29 | 2017-11-21 | Intel Corporation | Methods and apparatus to reduce threshold voltage drift |
KR102559530B1 (ko) * | 2016-09-19 | 2023-07-27 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법 |
US10032508B1 (en) | 2016-12-30 | 2018-07-24 | Intel Corporation | Method and apparatus for multi-level setback read for three dimensional crosspoint memory |
KR20210046252A (ko) | 2019-10-18 | 2021-04-28 | 삼성전자주식회사 | 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법 |
US10964385B1 (en) * | 2019-11-14 | 2021-03-30 | Micron Technology, Inc. | Restoring memory cell threshold voltages |
KR20220108144A (ko) * | 2019-12-03 | 2022-08-02 | 마이크론 테크놀로지, 인크. | 메모리 디바이스 및 이의 동작 방법 |
US11532347B2 (en) | 2021-02-04 | 2022-12-20 | Micron Technology, Inc. | Performing refresh operations of non-volatile memory to mitigate read disturb |
US11868223B2 (en) * | 2022-01-19 | 2024-01-09 | Dell Products L.P. | Read-disturb-based read temperature information utilization system |
US11989441B2 (en) | 2022-01-19 | 2024-05-21 | Dell Products L.P. | Read-disturb-based read temperature identification system |
US11914494B2 (en) | 2022-01-20 | 2024-02-27 | Dell Products L.P. | Storage device read-disturb-based read temperature map utilization system |
US11922019B2 (en) | 2022-01-20 | 2024-03-05 | Dell Products L.P. | Storage device read-disturb-based block read temperature utilization system |
CN114783485B (zh) * | 2022-06-21 | 2022-10-18 | 阿里云计算有限公司 | 用于刷新相变存储器的方法及相变存储设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185753A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
JP2005310316A (ja) * | 2004-04-23 | 2005-11-04 | Nec Micro Systems Ltd | 異常検出回路 |
JP2006512697A (ja) * | 2002-09-11 | 2006-04-13 | シン フイルム エレクトロニクス エイエスエイ | 強誘電体又はエレクトレット・メモリ・デバイスを作動する方法及び装置 |
US20060158948A1 (en) * | 2005-01-19 | 2006-07-20 | Elpida Memory, Inc | Memory device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10162600A (ja) * | 1996-11-26 | 1998-06-19 | Mitsubishi Electric Corp | テスト機能内蔵半導体記憶装置 |
US7023009B2 (en) * | 1997-10-01 | 2006-04-04 | Ovonyx, Inc. | Electrically programmable memory element with improved contacts |
US6969866B1 (en) * | 1997-10-01 | 2005-11-29 | Ovonyx, Inc. | Electrically programmable memory element with improved contacts |
US6590807B2 (en) | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
US6731528B2 (en) * | 2002-05-03 | 2004-05-04 | Micron Technology, Inc. | Dual write cycle programmable conductor memory system and method of operation |
US6768665B2 (en) * | 2002-08-05 | 2004-07-27 | Intel Corporation | Refreshing memory cells of a phase change material memory device |
EP1420412B1 (en) | 2002-11-18 | 2008-07-09 | STMicroelectronics S.r.l. | Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices |
JP4256198B2 (ja) * | 2003-04-22 | 2009-04-22 | 株式会社東芝 | データ記憶システム |
US7583551B2 (en) * | 2004-03-10 | 2009-09-01 | Micron Technology, Inc. | Power management control and controlling memory refresh operations |
US8036013B2 (en) * | 2005-03-30 | 2011-10-11 | Ovonyx, Inc. | Using higher current to read a triggered phase change memory |
US7495944B2 (en) * | 2005-03-30 | 2009-02-24 | Ovonyx, Inc. | Reading phase change memories |
US7280390B2 (en) * | 2005-04-14 | 2007-10-09 | Ovonyx, Inc. | Reading phase change memories without triggering reset cell threshold devices |
US7784173B2 (en) * | 2005-12-27 | 2010-08-31 | Palo Alto Research Center Incorporated | Producing layered structures using printing |
-
2006
- 2006-07-27 US US11/494,190 patent/US7405964B2/en not_active Expired - Fee Related
-
2007
- 2007-07-20 TW TW096126714A patent/TW200807420A/zh unknown
- 2007-07-24 EP EP07014520A patent/EP1883074A1/en not_active Withdrawn
- 2007-07-24 JP JP2007191627A patent/JP2008071473A/ja not_active Withdrawn
- 2007-07-26 KR KR1020070074942A patent/KR20080011080A/ko not_active Application Discontinuation
- 2007-07-27 CN CNA2007101376159A patent/CN101114519A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006512697A (ja) * | 2002-09-11 | 2006-04-13 | シン フイルム エレクトロニクス エイエスエイ | 強誘電体又はエレクトレット・メモリ・デバイスを作動する方法及び装置 |
JP2004185753A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
JP2005310316A (ja) * | 2004-04-23 | 2005-11-04 | Nec Micro Systems Ltd | 異常検出回路 |
US20060158948A1 (en) * | 2005-01-19 | 2006-07-20 | Elpida Memory, Inc | Memory device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513195A (ja) * | 2009-12-02 | 2013-04-18 | マイクロン テクノロジー, インク. | 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム |
US9070473B2 (en) | 2009-12-02 | 2015-06-30 | Micron Technology, Inc. | Refresh architecture and algorithm for non-volatile memories |
US9646689B2 (en) | 2009-12-02 | 2017-05-09 | Micron Technology, Inc. | Refresh architecture and algorithm for non-volatile memories |
US10074419B2 (en) | 2009-12-02 | 2018-09-11 | Micron Technology, Inc. | Refresh architecture and algorithm for non-volatile memories |
US10311951B2 (en) | 2009-12-02 | 2019-06-04 | Micron Technology, Inc. | Refresh architecture and algorithm for non-volatile memories |
US10410720B2 (en) | 2017-03-23 | 2019-09-10 | Toshiba Memory Corporation | Multi-layer resistive memory device with variable resistance elements |
Also Published As
Publication number | Publication date |
---|---|
US7405964B2 (en) | 2008-07-29 |
KR20080011080A (ko) | 2008-01-31 |
EP1883074A1 (en) | 2008-01-30 |
TW200807420A (en) | 2008-02-01 |
CN101114519A (zh) | 2008-01-30 |
US20080025079A1 (en) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008071473A (ja) | 相変化メモリの読み出し障害検知センサ | |
US7796424B2 (en) | Memory device having drift compensated read operation and associated method | |
US7242605B2 (en) | Phase-change memory device and method that maintains the resistance of a phase-change material in a reset state within a constant resistance range | |
US7580278B2 (en) | Variable resistance memory device | |
US7245526B2 (en) | Phase change memory device providing compensation for leakage current | |
JP5520522B2 (ja) | 相変化メモリ装置及びその読み出し方法 | |
US8743600B2 (en) | Processors and systems using cell-refreshed phase-change memory | |
US7916524B2 (en) | Program method with locally optimized write parameters | |
US20080101110A1 (en) | Combined read/write circuit for memory | |
US7259982B2 (en) | Reading phase change memories to reduce read disturbs | |
US20210264975A1 (en) | Memory device and operating method thereof | |
JP2009020998A (ja) | 読み出しエラーを減らすことができるマルチレベル相変化メモリ装置及びその読み出し方法 | |
US7864565B2 (en) | Data retention monitor | |
JP2012038387A (ja) | 半導体記憶装置 | |
US7843720B2 (en) | Phase change memory and method discharging bitline | |
US8134858B2 (en) | Semiconductor device for supplying stable voltage to control electrode of transistor | |
US8854907B2 (en) | Semiconductor device for supplying and measuring electric current through a pad | |
US7499306B2 (en) | Phase-change memory device and method that maintains the resistance of a phase-change material in a set state within a constant resistance range | |
US20110157968A1 (en) | Semiconductor memory device | |
TWI622997B (zh) | 記憶體裝置、系統及其操作方法 | |
US7986550B2 (en) | Analog access circuit for validating chalcogenide memory cells | |
KR20050045559A (ko) | 반도체 메모리에서의 누설전류 검출 회로 및 그에 따른검출방법 | |
KR20100015196A (ko) | 상 변화 메모리의 번인 테스트 제어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110201 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110422 |