JP2008071473A - 相変化メモリの読み出し障害検知センサ - Google Patents

相変化メモリの読み出し障害検知センサ Download PDF

Info

Publication number
JP2008071473A
JP2008071473A JP2007191627A JP2007191627A JP2008071473A JP 2008071473 A JP2008071473 A JP 2008071473A JP 2007191627 A JP2007191627 A JP 2007191627A JP 2007191627 A JP2007191627 A JP 2007191627A JP 2008071473 A JP2008071473 A JP 2008071473A
Authority
JP
Japan
Prior art keywords
phase change
read
change memory
state
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007191627A
Other languages
English (en)
Inventor
Thomas Happ
ハップ トーマス
Jan Boris Philipp
ボリス フィリップ ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of JP2008071473A publication Critical patent/JP2008071473A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】相変化メモリアレイを操作する方法を提供すること。
【解決手段】相変化メモリアレイに関連する読み出し障害の状態を検知する工程と、上記読み出し障害の状態が検知された場合にリフレッシュ動作を実行する工程とを有する。また、相変化メモリは、相変化メモリセルのアレイと、読み出し障害の状態を検知し、当該読み出し障害の状態の検知に応じて上記アレイにおけるリフレッシュ動作を実行するように構成される読み出し障害システムとを有する。
【選択図】図5

Description

発明の詳細な説明
〔発明の分野〕
本発明は、一般に、相変化メモリアレイ、並びに、そのようなメモリにおける読み出しおよび条件付のリフレッシュを実行する方法に関するものである。
〔本発明の背景〕
従来のメモリ装置、特に従来の半導体メモリ装置では、時には、機能メモリ装置(例えば、PLAs、PALsなど)とテーブルメモリ装置とを区別するのが一般的である。例えば、いくつかのテーブルメモリ装置は、PROM、EPROM、EEPROM、フレッシュメモリといったROM装置(Read Only Memory)、および、DRAMやSRAMといったRAM装置(Random Access Memoryまたは、読み書き両用メモリ)を含んでいる。
SRAM(Static Random Access Memory)の場合、個々のメモリセルは、例えば、クロスカップルラッチとして設けられる6つのトランジスタから構成されている。DRAM(Dynamic Random Access Memory)の場合、一般に、対応して制御される容量性の素子(例えば、MOSFETのゲート−ソース間容量)が1つだけ用いられ、その容量に電荷が蓄えられる。しかしながら、DRAMの電荷は、短時間しか保持されず、データの状態を保持するためには、定期的なリフレッシュを実行する必要がある。DRAMとは対照的に、SRAMはリフレッシュを必要とせず、メモリセルに記憶されたデータは、適当な電圧がSRAMに印加されない限り保持される。SRAMとDRAMは共に、揮発性メモリであり、データの状態は、電力が供給される限り保持される。
揮発性メモリとは対照的に、EPROM、EEPROM、フレッシュメモリといった不揮発性メモリ装置(NVMs)は、異なる性質を示しており、記憶されたデータは、電力が供給されなくても保持される。この種のメモリは、例えば、携帯電話の電子ローロデックスのような様々な種類の移動通信装置にとって、いくつかの利点を有しており、メモリに記憶されたデータは、携帯電話をオフにしても保持される。
最近開発された不揮発性メモリには、抵抗スイッチメモリ装置と呼ばれる種類がある。この抵抗スイッチメモリでは、2つの適当な電極(例えば、アノード及びカソード)の間に位置するメモリ材料は、適当なスイッチング工程によって、幾分導電性の状態である。この状態は、さらに導電性の状態になると論理値「1」に相当し、さらに非導電性の状態になると論理値「0」に相当する(逆の場合も同様)。例えば、適当な抵抗スイッチメモリとして、ペロブスカイトメモリ又は相変化メモリがある。ペロブスカイトメモリは、例えば、W.W.ヅァンらの「新しい巨大な磁気抵抗薄膜抵抗変化型不揮発性ランダムアクセスメモリ(RRAM)」(IEDM2002、二元系酸化物(OxRAM)における抵抗スイッチ)や、I.G.バーケットらの「次世代NAND型記憶アプリケーションのための多層交差点二元系酸化物抵抗変化型メモリ(OxRAM)」(IEDM2005)に記載されている。
相変化メモリの場合、例えば、カルコゲニド化合物(例えば、GeSbTe又はAgInSbTe化合物)が、2つの対応する電極間に位置する作用物質として使用される。このカルコゲニド化合物は、適当なスイッチング工程によって、非結晶状態、すなわち比較的弱い導電性の状態、又は結晶状態、すなわち比較的強い導電性の状態であってもよい。これにより、カルコゲニド化合物は、上記で強調したように異なるデータ状態として利用できる、様々な抵抗素子のように機能する。
この相変化物質を非結晶状態から結晶状態に切替えるために、適当な加熱電流が相変化素子に流され、当該電流は、相変化物質を結晶化温度を超える温度に加熱する。相変化物質を結晶化温度を超える温度に加熱するために、他の方法として、相変化物質の近傍の外部抵抗ヒータを通して、電流を流してもよい。この操作は、セット操作と呼ばれることがある。同様に、結晶状態から非結晶状態への状態の切替えは、適当な加熱電流パルスの適用によって達成される。これにより、パルス変化物質は、融解温度を超える温度に加熱され、急速冷却工程の間に、非結晶状態が得られる。この操作は、リセット操作と呼ばれることがある。セット操作とリセット操作との組み合わせは、相変化メモリセルにデータを書き込む手段の一つである。
〔発明の概要〕
以下では、本発明の1以上の側面の基礎的な理解のために、簡単な概要を述べる。この概要は、本発明の外延的な概観ではなく、本発明のキーポイントや主要な要素を確認することを意図するものでも、本発明の権利範囲を記載することを意図するものでもない。むしろ、この概要の主要な目的は、後述するさらに詳細な説明の前置きとして、簡単な形態で本発明の概念のいくつかを提供することである。
本発明は、相変化メモリアレイを操作する方法を提供する。当該方法は、上記相変化メモリアレイに関連する読み出し障害の状態を検知する工程と、検知された上記読み出し障害の状態に応じて条件付のリフレッシュ動作を実行する工程とを有する。また、本発明は、相変化メモリを提供する。当該相変化メモリは、相変化メモリセルのアレイと、読み出し障害の状態を検知し、当該読み出し障害の状態の検知に応じて上記アレイにおけるリフレッシュ動作を実行するように構成される読み出し障害システムとを有する。本発明の条件付のリフレッシュ動作によって、読み出し障害の状態が、アレイにおける相変化メモリセルのデータ状態に影響を及ぼさなくなる。
以下の説明および添付の図面は、本発明の詳細な特定の実例となる側面および実施形態を示している。これらは、本発明の本質を採用する様々な方法のごく一部を示しているにすぎない。
〔本発明の詳細な説明〕
本発明の1以上の実施形態を、添付の図面を参照してここに記載する。図面では、素子全体に渡って参照するために、参照番号を用いる。本発明は、読み出し障害現象を原因とするデータ消失を防止するための、相変化メモリアレイを操作するシステムおよび方法に関する。
上記にて強調するように、相変化メモリ素子の状態は、抵抗の作用であり、セルの状態は、局所的に素子を加熱することにより変えることができる。相変化メモリのデータ保持特性は、典型的には85℃における時間で特定される。データ保持時間は、素子内部の相変化物質の結晶化温度に大きく影響される特性である。主要な相変化物質であるGeSbTeでは、実際のデータ保持時間は、105〜110℃において約10年である。自動車のような用途では、温度が110℃を超えることがある。さらに、多くの用途において、メモリ装置は一定の温度に保たれるわけではなく、それどころか、周囲温度の著しい変化にさらされる。
このようなチップ温度の起こりうる激しい変化によって、相変化素子のさらなる加熱が、ある場合にメモリに悪影響を与え得る。本発明の発明者は、高温などの特定の環境下において、相変化素子に電流が通過する読み出し動作の実行が、メモリセルの状態の撹乱を引き起こすのに十分なさらなる加熱を原因となることが分かった。すなわち、読み出し動作が、メモリセルのデータの内容を乱すように作用する。
例えば、図2に示すように、あらかじめリセット状態に設定された相変化素子のセル抵抗(R)は、そこを流れる短い電流パルス(I)の量の関数としてプロットされる。このグラフから分かるように、累積された読み出しパルスの数は、素子の部分的な設定30を引き起こす。装置の温度が高い場合、セル抵抗がさらに低下し閾値電圧がさらに低下することにより、誤ってセルがセット状態になる虞がさらに増大する。このような現象は、読み出し障害現象と呼ばれることがあり、データ消失を招く。
本発明は、相変化メモリアレイに関連する潜在的な読み出し障害の状態を検知し、それに対応してリフレッシュ動作を行うことにより、読み出し障害の問題を解決する。リフレッシュ動作は、あらゆる相変化メモリセルアレイを、完全にセット又はリセットのそれぞれに操作することにより、セルの部分的な設定又は再設定を除去し、それにより読み出し障害現象が起こることを防止する。一実施形態において、潜在的な読み出し障害状態をそれが起こる前に検知するために、読み出し障害検知センサが用いられる。したがって、条件付のリフレッシュを、データ消失前に行うことができる。
本発明の様々な側面を完全に理解するために、従来技術の相変化メモリセル構造の例を下記に示す。ある場合に、相変化メモリ装置では、当該装置の中心部分において、相変化セルの1以上のアレイが設けられている。各相変化メモリセルは、選択切替装置を接続する相変化メモリ素子を構成する。従来構成の一つを、従来技術に係る図1に示す。図1では、相変化素子10は、ビット線12とバイポーラ選択トランジスタ14との間に設けられている。ワード線16は、トランジスタ14のベース端子に接続されている。関連するビット線12とワード線16とを正確に指定することにより、データを書き込み読み出すことができる。上記のように構成される相変化メモリセルのアレイは、NOR型メモリアレイと呼ばれることがある。図1に示すセルは、単なる例であって、相変化メモリセル又は本発明のアレイの必要素子を定義するものとして解釈すべきではないことを理解しなければならない。
ここで図3を参照して、相変化メモリアレイの操作方法100を開示する。方法100および本発明の他の方法は、一連の作用または事象として以下に図示され記述されているが、本発明は、そのような工程または事象の図示された順序に限定されないことを理解すべきである。例えば、ある工程が、異なる順序で起こってもよく、さらに/または、本発明に関連してここに図示および/又は記述されたものとは区別された他の工程または事象と同時に起こってもよい。さらに、図示された工程のすべてを、本発明に関連する方法論として実行しなければならないわけではない。さらに、本発明に係る方法は、ここに図示され記述されたシステムだけでなく、図示されていない他のシステムに関連して実行してもよい。このように全ての実行が、本発明および添付の請求項の範囲内に含まれる。
一例において、相変化メモリアレイはNOR型構造で構成されているが、あらゆる相変化メモリ構造を用いてもよく、そのような別形態も本発明の範囲に含まれると理解すべきである。最初は、方法100は、102において、相変化メモリアレイに関連する読み出し障害の状態を検知する工程を備えている。読み出し障害の状態とは、1以上のメモリセルにおけるデータ状態の不所望な変化を引き起こす所定の傾向を有する読み出し動作を繰り返す、あらゆるアレイの状態である。本発明の一実施形態において、102における検知工程は、相変化メモリアレイの一以上の部分に関連する温度状態を監視する工程を備える。例えば、所定の温度臨界値を識別してもよく、そのような臨界値の超過が温度環境を作り出す。当該温度環境では、読み出し障害を引き起こす変化が、訂正または緩和作用のトリガとなるのに十分なものである。したがって、この例は、アレイの一以上の部分に関連する一以上の温度センサの使用している。上記温度臨界値は、用いられる相変化物質、その他の要因に基づいて変化させてもよい。
他の例において、図3の102における読み出し障害の状態の検知工程は、特注された読み出し障害検知センサを用いる工程を備えてもよい。そのようなセンサは、読み出し障害の状態に関連のある1以上の要因を検知するために用いてもよい。さらに他の例において、読み出し障害検知センサが、アレイの相変化メモリセルと実質的に同一または同一の相変化メモリセルを備えてもよい。この場合、読み出し動作は、読み出しの状態を適用しながら、読み出し障害のあるセルに対して実行される。これにより、読み出し障害の状態が存在する場合、または間もなく生じる場合、セルに状態の変化を引き起こす。例えば、印加される電圧パルスまたは電流パルスは、アレイにおける相変化メモリセルの読み出しにおいて用いられる通常の電圧パルスまたは電流パルスよりも大きい。以上のように、読み出し障害検知センサのメモリセルは、アレイにおいて障害が起こる前に、状態の変化を経験する。この検知では、102における読み出し障害の状態の検知工程は、不所望のデータ消失の前にアレイにおける差迫る実際の読み出し障害の状態を検知する工程を含んでいる。
続いて、方法100は104に移行し、条件付のリフレッシュ動作が、102において読み出し障害の状態が検知されたか否かに基づいて実行される。一例において、読み出し障害の状態が検知された場合にのみ、リフレッシュが実行される。このことは、従来の構成では用いられている定期的なリフレッシュを不要とし、さらに必要な場合にだけリフレッシュを行うことにより、消費電力を低減する利点を有する。本発明の一実施形態では、リフレッシュ動作は、アレイの一以上の部分のデータを読み出し、当該データを元の位置に書き込む工程を含んでいる。しかしながら、あらゆるリフレッシュの形態を用いてもよく、そのような別形態も本発明の範囲に含まれる。
本発明の他の実施形態において、読み出し障害の状態に起因するデータ消失を防止する相変化メモリの操作方法200を図4に示す。方法200は、202から始まり、202では、相変化メモリ(PCM)読み出しセンサがリセット状態にプログラムされている。一実施形態では、当該センサは、アレイにおける相変化メモリと類似または同一の相変化メモリを備えている。センサを指定しプログラムする全ての方法を用いてもよく、全ての変形が本発明の範囲に含まれる。
続いて、方法200は204に移行し、204では、センサを読み出す時間であるか否かの問い合わせがなされる。一例では、読み出しセンサは、アレイに関連する各読み出し周期動作と同時に読み出される。しかしながら、さらに一般には、そのような読み出しは「n」個のアレイ毎に1回行われてもよい(「n」は0より大きな整数)。204において、センサの読み出しが行われない決定がなされた場合(204においてNO)、方法200は、図示するように問い合わせ工程に戻る。204において、センサの読み出しが行われる決定がなされた場合(204においてYES)、206において、読み出しセンサの読み出しが行われる。
本発明の一実施形態では、読み出しセンサの読み出し動作は、高リードパルスを用いて行われる。一例では、高リードパルスは、アレイにおける相変化メモリを読み出すために用いられるリードパルスと期間が同一である電圧パルスまたは電流パルスを備えているが、通常のリードパルスよりも高電圧または高電流である。上記の方法では、読み出しセンサの相変化物質の局所的な加熱は、アレイのセルによってもたらされる加熱よりも大きい。したがって、読み出し障害の状態が差し迫っている場合、どのアレイメモリセルよりも先に、読み出しセンサにおいてそのような状態が起こる。その結果、本発明の読み出しセンサは、アレイにおけるデータの消失の前に、潜在的な読み出し障害の問題を解決できる。
続いて、208において、読み出しセンサの状態が高リードパルスに応じて変化したか否かの問い合わせがなされる。変化していない場合(208においてNO)、読み出し障害の状態は差し迫っておらず、方法200は204に戻って、次の読み出しセンサの読み出し時間まで待機する。しかしながら、読み出しセンサの状態が変化した場合(208においてYES)、読み出し障害の状態が検知され、方法200は210に移行する。210では、リフレッシュ動作が相変化メモリセルのアレイにおいて実行される。本発明の一実施形態では、リフレッシュ動作は、アレイにおける全ての相変化メモリセルからデータを読み出す工程、続いて各メモリセルの位置に当該データを再度書き込む工程を備えている。
方法200から分かるように、リフレッシュ動作は条件付であり、208において読み出しセンサが読み出し障害の状態を検知するか否かに基づいている。したがって、本発明の方法は、とりあえず周期的にリフレッシュ動作を行う従来の解決方法と比較して、メモリ装置の消費電力を低減できる利点を有する。
上記の例では、方法100および200は、メモリセルアレイ全体の状態によって実行されている。その代わりに、メモリアレイは、複数の領域に分割されてもよく、各領域は、それぞれ個別の読み出しセンサを備えてもよい。そのような実施形態では、リフレッシュ動作がアレイ全体で実行されるのとは対照的に、読み出し障害の状態が検知された領域においてのみ、条件付のリフレッシュ動作が実行される。
本発明の他の実施形態では、方法100および200は、マルチレベル又はマルチビット相変化メモリ装置に関連して用いられてもよい。マルチビットメモリセルでは、2以上のデータ状態が、相変化物質の伝導率の変化と連動している。そのようなリードマージンがより小さい装置では、本発明はより有利に適用できる。一例では、読み出し障害の状態は、マルチビットまたはマルチレベル相変化メモリセルの中間状態と関連する。中間状態は、読み出し動作の実行による不慮の状態の変化を最も感知しやすいことが好ましい。
したがって、本発明の一実施形態では、読み出し障害検知センサは、セット状態とリセット状態との間の中間状態にプログラムされているマルチビット相変化メモリセルを備えている。続いて、読み出しセンサは、アレイのセルに供給される読み出し電圧又は電流よりも高い読み出し電圧パルスまたは電流パルスにて読み出される。続いて、読み出し障害検知センサの状態が、所定の抵抗範囲内から外れて、別の状態に変化したか否かの判定がなされる。別の状態に変化したと判定された場合、上記にて強調したように、リフレッシュ動作が、アレイ全体または各領域において実行される。
本発明のさらに他の実施形態によれば、例えば、図5における参照番号300に示すように、相変化メモリシステムが設けられる。システム300は、アレイにおいてデータ消失を招く状態になる前に、読み出し障害の状態を検知することができ、読み出し障害の状態の検知に基づいてリフレッシュ動作を実行する。
一例では、システム300は、読み出し障害検知センサ302、スイッチマトリクス304、リフレッシュ制御部306、パルス発生部308、センスアンプ310および相変化メモリアレイ312(又はそのようなアレイに相当する領域)を備えている。一実施形態では、読み出し障害検知センサ302は、アレイ312の一以上の領域に関連する温度状態または他の状態を計測するために設けられる温度センサを備えている。他の実施形態では、読み出し障害検知センサ302は、アレイにおけるメモリセルと類似または同一の相変化メモリセルを備えている。代わりに、読み出し障害の状態を検知することのできるあらゆる型のセンサ構造を用いてもよく、当該センサ構造も本発明の範囲に含まれる。
本発明の一実施形態では、リフレッシュ制御部306は、直接または間接的に、読み出し障害検知センサ302からのデータを受信して、読み出し障害の状態が検知されたときに、メモリアレイ312に対しリフレッシュ動作を開始するように構成される。この例では、リフレッシュ制御部は、一般的なチップの制御部であるが、専用の制御回路を用いてもよく、そのような別形態も本発明の範囲に含まれる。
本発明の詳細な一実施形態では、読み出し障害検知センサ302は相変化メモリセルを備えており、リフレッシュ制御部306は、センサセルをリセットできる。例えば、リフレッシュ制御部306は、読み出し障害検知センサ302にパルス発生部308を接続するために、スイッチマトリクス304を制御し、続いて、パルス発生部は、制御部306の指示に基づいてリセットパルスを発生する。
本発明の一実施形態では、リフレッシュ制御部306は、読み出し障害検知センサ302に問い合わせるタイミングを決定する。一例では、制御部306は、「n」番目のアレイが読み出される毎に、センサ302に問い合わせる(「n」は0より大きな整数)。代わりに、制御部306は、アレイの読み出しから独立した問い合わせ時間、あるいは、潜在的な読み出し障害の状態と有利に関連性のある他の変数と関連する問い合わせ時間を決定する。
各センサ読み出し時間において、制御部306は、パルス発生部308に読み出しセンサパルス(電圧または電流)を発生させる。当該パルスは、アレイ312の通常の読み出しに用いられるパルスよりも大きな値を有する高パルスである。続いて、パルス発生部308は、スイッチマトリクス304を介して読み出し障害検知センサ302に、高リードパルスを出力する。続いて、リフレッシュ制御部306は、スイッチマトリクス304を介して、センスアンプ310を読み出し障害検知センサ302に接続し、センサの状態を読み出す。一例では、実際の高リードパルスは、状態によって変わり、センスアンプの速度に依存している。読み出し障害検知センサは、二度読み出してもよい。
続いて、リフレッシュ制御部306は、センスアンプ310を介して読み出し障害検知センサ302の状態を判定する。当該状態が変化した場合、読み出し障害の状態が検知され、制御部は、スイッチマトリクス304を介して相変化メモリアレイ312のリフレッシュを開始する。上記にて強調したように、システム300は、アレイ全体をリフレッシュしてもよく、また、センサはアレイの各領域に用いられてもよい。さらに、アレイ全体をリフレッシュするのとは対照的に、条件付のリフレッシュを領域ごとに実行してもよい。
さらに、上記にて強調したように、図5のシステム300は、マルチビット相変化メモリ装置に関連して用いることもできる。例えば、読み出し障害検知センサ302をリセット状態にプログラムする代わりに、当該センサが、セット状態とリセット状態との間の中間状態にプログラムされてもよい。中間状態は、読み出し障害の状態を最も感知しやすいように選択されることが好ましい(複数の中間状態を用いてもよい)。この場合、リフレッシュ制御部306は、高リードパルスの適用に基づいて読み出し障害検知センサを読み出すことができる。さらに、状態の変化が検知された場合、アレイ312(またはアレイの領域)におけるリフレッシュ動作が開始される。
本発明は、一以上の実施形態を参照して図示され記述されたが、添付の請求項の精神および範囲から逸脱しない限り、示された例に変更および/または変形がなされてもよい。特に、上記の構成要素または構造(組立品、装置、回路、システムなど)によって実行される様々な機能に関して、そのような構成要素を記述するために用いられる用語(「手段」への言及を含む)は、ここに示される本発明の実施の例における機能を実現する開示された構造と、たとえ構造上同等でなくても、別途指摘されていなければ、記述された構成要素(例えば、機能的に同等なもの)の明記された機能を実現する全ての構成要素または構造に対応する。さらに、本発明の詳細な特徴は、いくつかの実施形態の中の一つのみに関して開示されていてもよく、そのような特徴は、任意の又は特定の応用のために、望ましく有利になるように、他の実施形態の他の一以上の特徴と組み合わせてもよい。さらに「備えている(including)」「備える(includes)」「有している(having)」「有する(has)」「〜と共に(with)」の用語、または、その他の変形が、詳細な説明および請求項の両方に使用されているが、そのような用語は、「含んでいる(comprising)」という用語と同様に、包括的であることを意図している。
従来のNOR型構造の相変化メモリセルを示す概略図である。 複数の読み出し動作が、特定の環境下において、読み出し障害の状態になりうることを示すグラフである。 本発明の一実施形態に係る、相変化メモリアレイの操作方法を示すフローチャートである。 本発明の他の実施形態に係る、相変化メモリアレイの操作方法を示すフローチャートである 本発明の実施形態に係る、相変化メモリアレイの操作システムを示すブロック図である。

Claims (31)

  1. 相変化メモリアレイを操作する方法であって、
    上記相変化メモリアレイに関連する読み出し障害の状態を検知する工程と、
    検知された上記読み出し障害の状態に応じて、条件付のリフレッシュ動作を実行する工程と、を有することを特徴とする方法。
  2. 上記読み出し障害の状態を検知する工程は、相変化メモリアレイに関連する温度状態であって、読み出し動作において上記相変化メモリアレイのセルにおけるデータの消失を引き起こす可能性を増加させる温度状態を検知する工程を有することを特徴とする請求項1に記載の方法。
  3. 上記読み出し障害の状態を検知する工程は、
    上記相変化メモリアレイに関連する読み出し動作と異なる読み出し動作と共に、相変化センサメモリセルを読み出す工程と、
    異なる読み出し状態が上記相変化センサメモリセルにおけるデータの障害を引き起こす場合に、上記読み出し障害の状態を検知する工程と、を有することを特徴とする請求項1に記載の方法。
  4. 相変化メモリアレイを操作する方法であって、
    読み出し障害の状態を検知する工程と、
    上記読み出し障害の状態が検知された場合にリフレッシュ動作を実行する工程と、を有することを特徴とする方法。
  5. 上記読み出し障害の状態を検知する工程は、
    読み出し障害のある相変化メモリセルをリセット状態にプログラムする工程と、
    上記読み出し障害のある相変化メモリセルにおいて、読み出し障害を読み出す動作を実行する工程と、
    上記読み出し障害を読み出す動作が上記読み出し障害のある相変化メモリセルの抵抗を所定値よりも低下させるか否かに基づいて、上記読み出し障害の状態が存在するか否かを判定する工程と、を有することを特徴とする請求項4に記載の方法。
  6. 上記読み出し障害を読み出す動作を実行する工程は、
    上記読み出し障害のある相変化メモリセルに対して、電圧パルスまたは電流パルスを供給する工程を有し、
    上記電圧パルスまたは電流パルスは、読み出し動作においてアレイにおける相変化メモリセルに供給される電圧パルスまたは電流パルスよりも大きいことを特徴とする請求項5に記載の方法。
  7. 上記読み出し障害の状態を検知する工程は、上記相変化メモリアレイの各読み出し周期と一致する時間に試行されることを特徴とする請求項4に記載の方法。
  8. 上記リフレッシュ動作を実行する工程は、
    上記相変化メモリアレイの一部における相変化メモリセルの各々からデータを読み出す工程と、
    読み出されたデータを上記相変化メモリセルのそれぞれに再度書き込む工程と、を有することを特徴とする請求項4に記載の方法。
  9. 上記データは、上記相変化メモリアレイ全体における相変化メモリセルの各々から読み出されることを特徴とする請求項8に記載の方法。
  10. マルチビット相変化メモリアレイを操作する方法であって、
    マルチビット相変化メモリセルの複数の可能な状態の一つに相当する読み出し障害の状態を検知する工程と、
    上記読み出し障害の状態が検知された場合に、リフレッシュ動作を実行する工程と、を有することを特徴とする方法。
  11. 上記読み出し障害の状態は、上記マルチビット相変化メモリセルのセット状態とリセット状態との間の中間状態に相当することを特徴とする請求項10に記載の方法。
  12. 上記中間状態は、実行される読み出し動作に起因する不慮の変化を最も感知しやすい、複数の可能な中間状態の中の一つであることを特徴とする請求項11に記載の方法。
  13. 上記読み出し障害の状態を検知する工程は、
    マルチビットセンサメモリセルを、セット状態とリセット状態との間の中間状態にプログラムする工程と、
    プログラムされた上記マルチビットセンサメモリセルを、読み出し動作において上記マルチビットセンサメモリセルに供給される読み出し電圧パルスまたは電流パルスよりも大きな値を有する電圧パルスまたは電流パルスにて読み出す工程と、
    上記中間状態から他の状態に変わった上記プログラムされた上記マルチビットセンサメモリセルが読み出されたか否かを判定する工程と、を有することを特徴とする請求項10に記載の方法。
  14. 上記リフレッシュ動作を実行する工程は、
    上記マルチビット相変化メモリアレイの一部におけるマルチビット相変化メモリセルの各々からデータを読み出す工程と、
    読み出されたデータを上記マルチビット相変化メモリセルのそれぞれに再度書き込む工程と、を有することを特徴とする請求項10に記載の方法。
  15. 上記データは、上記マルチビット相変化メモリアレイ全体におけるマルチビット相変化メモリセルの各々から読み出されることを特徴とする請求項14に記載の方法。
  16. 相変化メモリセルのアレイと、
    読み出し障害の状態を検知し、検知された当該読み出し障害の状態に応じて上記アレイのリフレッシュ動作を実行するように構成される読み出し障害システムと、を有することを特徴とする相変化メモリ。
  17. 上記読み出し障害システムは、上記アレイに関連する温度状態を検出することにより、上記読み出し障害の状態を検知するように構成されることを特徴とする請求項16に記載の相変化メモリ。
  18. 上記読み出し障害システムは、
    上記相変化メモリアレイと関連する読み出し動作とは異なる読み出し動作と共に、相変化センサメモリセルを読み出すこと、および、
    上記異なる読み出し動作が上記相変化センサメモリセルの読み出しにおいてデータの障害を引き起こす場合に、上記読み出し障害の状態を検知すること、により、
    上記読み出し障害の状態を検知するように構成されることを特徴とする請求項16に記載の相変化メモリ。
  19. 相変化メモリセルのアレイと、
    相変化メモリの読み出しセンサと、
    上記読み出しセンサが読み出し障害の状態を示す場合に、上記相変化メモリセルのアレイのリフレッシュ動作を実行するように構成されるリフレッシュ制御部と、を有することを特徴とする相変化メモリシステム。
  20. 読み出し障害信号を発生して、上記相変化メモリの読み出しセンサに当該読み出し障害信号を出力するように構成されるパルス発生部、をさらに有することを特徴とする請求項19に記載の相変化メモリシステム。
  21. 上記相変化メモリの読み出しセンサは相変化メモリセルを有しており、
    上記読み出し障害の状態が存在する場合に、上記読み出し障害信号は上記相変化メモリの読み出しセンサの抵抗を変化させることを特徴とする請求項20に記載の相変化メモリシステム。
  22. さらに、上記パルス発生部は、上記相変化メモリの読み出しセンサをリセット状態にさせるリセットパルス信号を発生するように構成されることを特徴とする請求項20に記載の相変化メモリシステム。
  23. 読み出し動作の間に上記相変化メモリの読み出しセンサの状態を検知し、検知された当該状態を上記リフレッシュ制御部に出力するように構成されるセンスアンプを、さらに有することを特徴とする請求項19に記載の相変化メモリシステム。
  24. 上記読み出し障害信号は、
    読み出し動作の間に上記アレイのセルに供給される電圧パルスまたは電流パルスよりも大きな値を有する電圧パルスまたは電流パルスを、備えることを特徴とする請求項20に記載の相変化メモリシステム。
  25. 上記相変化メモリセルは、マルチビットの相変化メモリセルを有することを特徴とする請求項19に記載の相変化メモリシステム。
  26. 上記相変化メモリの読み出しセンサは、マルチビットの相変化メモリセルを有することを特徴とする請求項25に記載の相変化メモリシステム。
  27. 上記読み出しセンサは、セット状態とリセット状態との間の中間状態にあらかじめ設定されており、
    上記中間状態が所定の抵抗値の範囲を外れた場合に、読み出し障害の状態が検知されることを特徴とする請求項26に記載の相変化メモリシステム。
  28. 相変化メモリセルのアレイと、
    当該アレイと関連する読み出し障害の状態を検知する手段と、
    当該読み出し障害の状態に応じてリフレッシュ動作を実行する手段と、を有することを特徴とする相変化メモリシステム。
  29. 上記検知する手段は、上記読み出し障害の状態を検知するための読み出し障害検知センサ手段を、さらに有することを特徴とする請求項28に記載の相変化メモリシステム。
  30. 上記センサ手段は、相変化メモリセルを有しており、
    上記検知する手段は、上記センサ手段に読み出しセンサ信号を出力するパルス発生部をさらに有しており、
    上記読み出しセンサ信号は、上記アレイの相変化メモリセルに出力される読み出し信号に関連する電圧値または電流値よりも大きな電圧値または電流値を有していることを特徴とする請求項29に記載の相変化メモリシステム。
  31. 読み出し障害の状態の間、上記センサ手段は、上記読み出しセンサ信号が入力されたときに、状態を変化させることができ、
    上記検知する手段は、上記状態の変化を検知して、当該変化に応じてリフレッシュ動作を開始することができることを特徴とする請求項30に記載の相変化メモリシステム。
JP2007191627A 2006-07-27 2007-07-24 相変化メモリの読み出し障害検知センサ Withdrawn JP2008071473A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/494,190 US7405964B2 (en) 2006-07-27 2006-07-27 Integrated circuit to identify read disturb condition in memory cell

Publications (1)

Publication Number Publication Date
JP2008071473A true JP2008071473A (ja) 2008-03-27

Family

ID=38566180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007191627A Withdrawn JP2008071473A (ja) 2006-07-27 2007-07-24 相変化メモリの読み出し障害検知センサ

Country Status (6)

Country Link
US (1) US7405964B2 (ja)
EP (1) EP1883074A1 (ja)
JP (1) JP2008071473A (ja)
KR (1) KR20080011080A (ja)
CN (1) CN101114519A (ja)
TW (1) TW200807420A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513195A (ja) * 2009-12-02 2013-04-18 マイクロン テクノロジー, インク. 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム
US10410720B2 (en) 2017-03-23 2019-09-10 Toshiba Memory Corporation Multi-layer resistive memory device with variable resistance elements

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082453A1 (en) * 2001-04-05 2002-10-17 T-Ram, Inc. Dynamic data restore in thyristor-based memory device
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
US7719876B2 (en) * 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8176284B2 (en) 2009-08-11 2012-05-08 Texas Memory Systems, Inc. FLASH-based memory system with variable length page stripes including data protection information
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8189379B2 (en) 2009-08-12 2012-05-29 Texas Memory Systems, Inc. Reduction of read disturb errors in NAND FLASH memory
KR101772019B1 (ko) 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
KR20130043469A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
US9202548B2 (en) * 2011-12-22 2015-12-01 Intel Corporation Efficient PCMS refresh mechanism
US8962384B2 (en) 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
US9030906B2 (en) 2012-06-06 2015-05-12 Intel Corporation Isolating, at least in part, local row or column circuitry of memory cell before establishing voltage differential to permit reading of cell
US8971104B2 (en) 2012-06-22 2015-03-03 Micron Technology, Inc. Memory programming to reduce thermal disturb
US9104646B2 (en) 2012-12-12 2015-08-11 Rambus Inc. Memory disturbance recovery mechanism
EP2992531B1 (en) 2013-04-30 2019-06-19 Hewlett-Packard Enterprise Development LP Memory access rate
CN104425004B (zh) * 2013-09-06 2017-08-29 联想(北京)有限公司 内存控制器、内存控制系统以及内存控制方法
US9286975B2 (en) * 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
KR20170001011U (ko) 2015-09-09 2017-03-17 오병서 조사각 조절이 용이한 터널등기구
KR200485097Y1 (ko) 2015-09-09 2017-11-28 오병서 조사각 조절이 용이한 가로등
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
KR102559530B1 (ko) * 2016-09-19 2023-07-27 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법
US10032508B1 (en) 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory
KR20210046252A (ko) 2019-10-18 2021-04-28 삼성전자주식회사 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
KR20220108144A (ko) * 2019-12-03 2022-08-02 마이크론 테크놀로지, 인크. 메모리 디바이스 및 이의 동작 방법
US11532347B2 (en) 2021-02-04 2022-12-20 Micron Technology, Inc. Performing refresh operations of non-volatile memory to mitigate read disturb
US11868223B2 (en) * 2022-01-19 2024-01-09 Dell Products L.P. Read-disturb-based read temperature information utilization system
US11989441B2 (en) 2022-01-19 2024-05-21 Dell Products L.P. Read-disturb-based read temperature identification system
US11914494B2 (en) 2022-01-20 2024-02-27 Dell Products L.P. Storage device read-disturb-based read temperature map utilization system
US11922019B2 (en) 2022-01-20 2024-03-05 Dell Products L.P. Storage device read-disturb-based block read temperature utilization system
CN114783485B (zh) * 2022-06-21 2022-10-18 阿里云计算有限公司 用于刷新相变存储器的方法及相变存储设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004185753A (ja) * 2002-12-05 2004-07-02 Sharp Corp 半導体記憶装置及びメモリセルの記憶データ補正方法
WO2005076280A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置
JP2005310316A (ja) * 2004-04-23 2005-11-04 Nec Micro Systems Ltd 異常検出回路
JP2006512697A (ja) * 2002-09-11 2006-04-13 シン フイルム エレクトロニクス エイエスエイ 強誘電体又はエレクトレット・メモリ・デバイスを作動する方法及び装置
US20060158948A1 (en) * 2005-01-19 2006-07-20 Elpida Memory, Inc Memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10162600A (ja) * 1996-11-26 1998-06-19 Mitsubishi Electric Corp テスト機能内蔵半導体記憶装置
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6590807B2 (en) 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
EP1420412B1 (en) 2002-11-18 2008-07-09 STMicroelectronics S.r.l. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US8036013B2 (en) * 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7280390B2 (en) * 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US7784173B2 (en) * 2005-12-27 2010-08-31 Palo Alto Research Center Incorporated Producing layered structures using printing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512697A (ja) * 2002-09-11 2006-04-13 シン フイルム エレクトロニクス エイエスエイ 強誘電体又はエレクトレット・メモリ・デバイスを作動する方法及び装置
JP2004185753A (ja) * 2002-12-05 2004-07-02 Sharp Corp 半導体記憶装置及びメモリセルの記憶データ補正方法
WO2005076280A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置
JP2005310316A (ja) * 2004-04-23 2005-11-04 Nec Micro Systems Ltd 異常検出回路
US20060158948A1 (en) * 2005-01-19 2006-07-20 Elpida Memory, Inc Memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513195A (ja) * 2009-12-02 2013-04-18 マイクロン テクノロジー, インク. 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム
US9070473B2 (en) 2009-12-02 2015-06-30 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US9646689B2 (en) 2009-12-02 2017-05-09 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US10074419B2 (en) 2009-12-02 2018-09-11 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US10311951B2 (en) 2009-12-02 2019-06-04 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US10410720B2 (en) 2017-03-23 2019-09-10 Toshiba Memory Corporation Multi-layer resistive memory device with variable resistance elements

Also Published As

Publication number Publication date
US7405964B2 (en) 2008-07-29
KR20080011080A (ko) 2008-01-31
EP1883074A1 (en) 2008-01-30
TW200807420A (en) 2008-02-01
CN101114519A (zh) 2008-01-30
US20080025079A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
JP2008071473A (ja) 相変化メモリの読み出し障害検知センサ
US7796424B2 (en) Memory device having drift compensated read operation and associated method
US7242605B2 (en) Phase-change memory device and method that maintains the resistance of a phase-change material in a reset state within a constant resistance range
US7580278B2 (en) Variable resistance memory device
US7245526B2 (en) Phase change memory device providing compensation for leakage current
JP5520522B2 (ja) 相変化メモリ装置及びその読み出し方法
US8743600B2 (en) Processors and systems using cell-refreshed phase-change memory
US7916524B2 (en) Program method with locally optimized write parameters
US20080101110A1 (en) Combined read/write circuit for memory
US7259982B2 (en) Reading phase change memories to reduce read disturbs
US20210264975A1 (en) Memory device and operating method thereof
JP2009020998A (ja) 読み出しエラーを減らすことができるマルチレベル相変化メモリ装置及びその読み出し方法
US7864565B2 (en) Data retention monitor
JP2012038387A (ja) 半導体記憶装置
US7843720B2 (en) Phase change memory and method discharging bitline
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
US8854907B2 (en) Semiconductor device for supplying and measuring electric current through a pad
US7499306B2 (en) Phase-change memory device and method that maintains the resistance of a phase-change material in a set state within a constant resistance range
US20110157968A1 (en) Semiconductor memory device
TWI622997B (zh) 記憶體裝置、系統及其操作方法
US7986550B2 (en) Analog access circuit for validating chalcogenide memory cells
KR20050045559A (ko) 반도체 메모리에서의 누설전류 검출 회로 및 그에 따른검출방법
KR20100015196A (ko) 상 변화 메모리의 번인 테스트 제어 회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110422