JP2004185753A - 半導体記憶装置及びメモリセルの記憶データ補正方法 - Google Patents
半導体記憶装置及びメモリセルの記憶データ補正方法 Download PDFInfo
- Publication number
- JP2004185753A JP2004185753A JP2002353731A JP2002353731A JP2004185753A JP 2004185753 A JP2004185753 A JP 2004185753A JP 2002353731 A JP2002353731 A JP 2002353731A JP 2002353731 A JP2002353731 A JP 2002353731A JP 2004185753 A JP2004185753 A JP 2004185753A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- monitor
- memory cell
- monitor cell
- physical quantity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】メモリセルに過剰なストレスをかけることなく効率的に物理量の変動が検知でき、しかも、チャージロスによるような規定範囲の下方への変動ばかりではなくチャージゲインによるような規定範囲の上方への物理量の変動に対しても補正可能な半導体記憶装置及びメモリセルの記憶データ補正方法を提供する。
【解決手段】１セル内にＮ値データを記憶且つ書き換え可能な複数のメモリセル１と、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセル６、９を設け、検知手段１２によりモニターセルの物理量が予め設定された範囲にあるか否かを検知して、範囲外であるときに確認手段１６によりメモリセルの物理量が予め設定された範囲であるか否かの確認を行ない、補正手段１６によりメモリセルの物理量を補正する。
【選択図】 図３
【解決手段】１セル内にＮ値データを記憶且つ書き換え可能な複数のメモリセル１と、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセル６、９を設け、検知手段１２によりモニターセルの物理量が予め設定された範囲にあるか否かを検知して、範囲外であるときに確認手段１６によりメモリセルの物理量が予め設定された範囲であるか否かの確認を行ない、補正手段１６によりメモリセルの物理量を補正する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置及びメモリセルの記憶データ補正方法に関するものである。
【０００２】
【従来の技術】
電気的に書き込み及び消去可能な不揮発性メモリであるフラッシュメモリは、時間の推移やデータ読み出し時の電流や電圧によるストレスでメモリセルに記憶されるべきデータに対応した物理量の一例であるチャージ状態が変化して閾値分布が規定範囲内から逸脱する可能性があり、その場合には、アクセスタイムの遅延や誤読み出しの原因となる。そこで、ＵＳＰ５，８３５，４１３号公報によれば、上述のストレスでメモリセルの状態が変化して閾値分布が規定範囲内から逸脱したセルに対して、元の規定範囲に入るように補正する技術が提案されている。
【０００３】
以下、ＵＳＰ５，８３５，４１３号公報に基づいて、ＮＯＲ型フラッシュメモリのデータ補正について説明する。フラッシュメモリは、図７に示すように、メモリセルがマトリクス状に配置されたメモリアレイ２１と、センス回路２５の一方に入力される基準データが記憶されたリファレンスアレイ２２と、ワード線を選択するワード線選択信号を出力するロウデコーダ２４と、ビット線を選択するビット線選択信号を出力するカラムデコーダ２３と、プログラム、イレース、リード等の各モードに応じて各回路に供給する電圧を切り替え、デバイス内部で昇圧された電圧や外部から供給された高電圧を切り替える機能も有する電圧切替え回路としての電圧スイッチ２６と、外部より入力されたコマンド（プログラム、イレース、リード等にそれぞれ割り当てられている）を認識し、デバイスがそのコマンドに対応する動作を開始するように各回路に信号を出力するコマンドインターフェイス２７と、プログラムやイレース等の特殊なアルゴリズムが必要な時にそのアルゴリズムを実行するためのマイクロコントローラとしてのコントロールエンジン２８等を備えて構成される。
【０００４】
上述の各回路動作は一般的なフラッシュメモリと基本的に同一であり、特長はコントロールエンジン２８に訂正信号ＣＯＲＲＥＣＴが入力されている点にある。この信号がコントロールエンジン２８に入力されることによりメモリセルの閾値補正ルーチンが開始される。信号入力はコマンド等の外部からの入力により行われる。内部動作はベリファイと書き込み動作であるため訂正信号ＣＯＲＲＥＣＴが追加されている以外は一般的なＮＯＲ型フラッシュメモリと同じであり、ルーチンが追加されているだけである。
【０００５】
下記にそのルーチンを図８、図９に従って説明する。図９はメモリセルの閾値分布を示しており、ＶＴ００が最も閾値が高く、ＶＴ１１が最も閾値が低くなる。ここではＶＴ０１の範囲内になければならないメモリセルがチャージロスしてＶＴ０１とＶＴ１０の中間の状態になってしまった場合にＶＴ０１に補正する例として説明する。
【０００６】
コマンド等の外部からの動作を受け、訂正信号ＣＯＲＲＥＣＴがコントロールエンジンに入力されメモリセルの閾値補正動作が開始される。先ず、ステップ２１では、メモリセルの状態がある分布範囲の上限以上か否かを判断する。具体的には、ＶＴ１１とＶＴ１０の中間領域になっていないか確認するため、メモリセルとＶＴ１１の上限を示すリファレンスセルとをセンス回路２５により比較する。今回の例ではメモリセルの閾値が高いので、メモリセルの状態がその分布範囲の一つ上の分布範囲の下限以下か否かを判断するステップ２２に進み、メモリセルとＶＴ１０の下限を示すリファレンスセルとを比較する。メモリセルの閾値が高いので、メモリセルの状態が別の状態（多値）にあるか否かを判断するステップ２４に進み、別の分布範囲があるか否かを確認する。今回の例では別の分布範囲があるため、確認する分布範囲を変更するステップ２５に進む。（この確認は多値メモリでは必要であるが２値メモリでは不要であり、２値メモリの場合には、ここにきた時点で終了となる。）次にステップ２１に進み、ＶＴ１０とＶＴ０１の中間領域になっていないか確認するようにし、メモリセルとＶＴ１０の上限を示すリファレンスセルを比較する。今回の例ではメモリセルの閾値の方が高いのでステップ２２に進み、メモリセルとＶＴ０１の下限を示すリファレンスセルを比較する。今回の例ではメモリセルの閾値の方が低いので、メモリセル状態がその分布範囲の一つ上の分布範囲の下限以上になるまで書き込み処理を行なうステップ２３に進み、ＶＴ０１の下限以上になるまでメモリセルの書き込みを行なう。書き込みが完了すればアルゴリズムが終了となる。尚、アドレスを変更し、上述のステップを再度実行し、全てのメモリセルに対してチェックし、規定範囲内からはみ出した場合に元の範囲になるように補正する。また、今メモリセルが中間の状態になった例で説明をしたが、正常な状態のセルの場合はステップ２４の動作で終了となり書き込み動作は行われない。
【０００７】
【特許文献１】
米国特許第５，８３５，４１３号明細書
【０００８】
【発明が解決しようとする課題】
上述した従来の技術では、各メモリセルにおけるデータの保持状態の確認動作を全てのメモリセルに対して実行する必要があるので、時間を要することとなり、物理量の一例であるチャージ量の変動による閾値のシフトを早期に検知することができず、しかも低消費電力化が図れないという問題があった。また、閾値シフトの検知をする度に、メモリセルにストレスがかかり、閾値が規定範囲から逸脱する可能性が高くなる虞もあった。さらには、従来技術ではアルゴリズムを開始させるためにコマンド等の外部入力が必要となるが、それが入力されない限り実行されないこととなり、そのような場合にはデバイスとしての信頼性が悪くなるという問題点もあった。さらに、フラッシュメモリではチャージロスにより分布内からシフトしたメモリセルへの書き込みは１ビット毎に行えるものの、消去はブロック（同時に消去されるメモリセルの群集）毎でしか行えないことから、チャージゲインにより閾値分布内からシフトしたメモリセルには１ビット単位での補正ができないという問題点もあった。
【０００９】
本発明の目的は、上述した従来の問題点を解消し、メモリセルに過剰なストレスをかけることなく効率的に物理量の変動が検知でき、しかも、チャージロスによるような規定範囲の下方への変動ばかりではなくチャージゲインによるような規定範囲の上方への物理量の変動に対しても補正可能な半導体記憶装置及びメモリセルの記憶データ補正方法を提供する点にある。
【００１０】
【課題を解決するための手段】
上述の目的を達成するため本発明による半導体記憶装置の特徴構成は、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能な複数のメモリセルと、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルと、前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを検知する検知手段と、前記検知手段が前記モニターセルの前記物理量を予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認をする確認手段と、を備えた点にある。
【００１１】
つまり、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルを設けることにより、通常はモニターセルの物理量の変動のみ検知し、モニターセルの物理量が変動した場合にのみメモリセルの確認を行なうことにより、メモリセルに過剰なストレスをかけることのない状態で、メモリセルにおける物理量の変動の確認を高速且つ低消費電力下で行なうことができるのである。
【００１２】
ここで、前記モニターセルとして、前記メモリセルのデータ保持状態の読み出し動作に伴う劣化をモニターする第１モニターセルを備えれば、使用時の電流や電圧によるストレスに起因する物理量の変動を検出でき、前記メモリセルのデータ保持状態の経時劣化をモニターする第２モニターセルを備えれば、時間の推移に伴って生ずる物理量の変動を的確に検出できることになる。
【００１３】
さらに、読み出し動作に伴う前記第１モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第１モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成することにより、前記第１モニターセルによる前記ストレスに対する物理量の変動を、前記メモリセルより感度の高い状態で検知できるので好ましく、前記第１モニターセルに対し、前記第１モニターセルがモニター対象とする前記メモリセルに対する読み出し動作が発生する毎に、少なくとも１回の読み出し動作が実行されるように構成されているのがメモリセルとモニターセルへのストレスを同等に与えることができるという点で好ましい。
【００１４】
同様に、読み出し動作、書き込み動作、及び、消去動作を直接受けない状態における前記第２モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第２モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成することにより、前記第２モニターセルによる前記ストレスに対する物理量の変動を、前期メモリセルより感度の高い状態で検知できるので好ましく、前記第２モニターセルがモニター対象とする複数の前記メモリセルと、当該メモリセルに対して読み出し動作に要する電圧を供給する負荷回路との間に配置されていることが好ましい。
【００１５】
前記検知手段が、前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路を備えていることが、好ましく、この場合には、データ保持特性の劣化の程度を予め研究しておくことにより、好ましいタイミングで自動的に検知できるので、信頼性が一層向上することになる。
【００１６】
前記確認手段が、前記メモリセルの前記物理量が予め設定された範囲外にあると確認した場合に、そのメモリセルの前記物理量を予め設定された範囲内に収まるように補正する補正手段を備えることにより、前記物理量が規定範囲から逸脱しても、補正により安定的な動作を保証することができるのである。具体的には、前記メモリセルは、電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される不揮発性抵抗変化素子と選択トランジスタとで構成されていることが好ましく、前記不揮発性抵抗変化素子は、電極間にマンガンを含有するペロブスカイト構造の酸化物が形成されていることが好ましい。この場合には、データの書込み補正、消去補正をメモリセル単位で行なえるので、前記物理量が規定範囲のいずれの側に変動しても常に安定的な動作を保証することができるのである。
【００１７】
上述の目的を達成するため本発明によるメモリセルの記憶データ補正方法は、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能なメモリセルの記憶データ補正方法であって、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルを用い、前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを検知し、前記モニターセルの前記物理量が予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認し、前記メモリセルの前記物理量が予め設定された範囲外にあると確認した場合、そのメモリセルの前記物理量を予め設定された範囲内に収まるように補正する点にある。
【００１８】
つまり、検知したモニターセルの物理量が設定範囲外に逸脱したときのみメモリセルを補正すればよいので、メモリセルに不要なストレスをかけることなく、しかも、低消費電力化を達成できるのである。
【００１９】
【発明の実施の形態】
以下本発明の実施の形態を図面に基づいて説明する。図３に示すように、半導体記憶装置は、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能な複数のメモリセルがマトリクス配置されたメモリアレイ１と、センス回路３の一方に入力される基準データが記憶されたリファレンスアレイ２と、ワード線を選択するワード線選択信号を出力するロウデコーダ４と、ビット線を選択するビット線選択信号を出力するカラムデコーダ５と、プログラム、イレース、リード等の各モードに応じて各回路に供給する電圧を切り替え、デバイス内部で昇圧された電圧や外部から供給された高電圧を切り替える機能も有する電圧切替え回路としての電圧スイッチ１４と、外部より入力されたコマンド（プログラム、イレース、リード等にそれぞれ割り当てられている）を認識し、デバイスがそのコマンドに対応する動作を開始するように各回路に信号を出力するコマンドインターフェイス１５と、プログラムやイレース等の特殊なアルゴリズムが必要な時そのアルゴリズムを実行するためのマイクロコントローラとしてのコントロールエンジン１６とを備えて構成される。
【００２０】
さらに、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルが配列されたモニターセルアレイ６、９を備え、前記コントロールエンジン１６とデコーダ回路であるリードディスターブ用モニターセルカラムデコーダ７、リードディスターブ用モニターセルロウデコーダ８、リテンション用モニターセルカラムデコーダ１０、リテンション用モニターセルロウデコーダ１１とモニターセルセンス回路１２とが、前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを直接或いは間接的に検知する検知手段として機能し、前記検知手段が前記モニターセルの前記物理量を予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認をする確認手段として機能するよう構成し、前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路として機能するリテンション用モニターセルセンスタイマー回路１３を備えてある。
【００２１】
前記モニターセルについて詳述すると、データ記憶保持特性の劣化原因の違いに対応して、前記メモリセルのデータ保持状態の読み出し動作に伴う劣化をモニターする第１モニターセルが配列されたリードディスターブ用モニターセルアレイ６、及び、前記メモリセルのデータ保持状態の経時劣化をモニターする第２モニターセルが配列されたリテンション用モニターセルアレイ９とを備えてあり、第１モニターセルはリードディスターブ用モニターセルカラムデコーダ７、リードディスターブ用モニターセルロウデコーダ８により各別に読み出され、第２モニターセルはリテンション用モニターセルカラムデコーダ１０、リテンション用モニターセルロウデコーダ１１により各別に読み出される。
【００２２】
本実施形態に使用されるメモリセル及びモニターセルは、電圧印加などによる電気的ストレスにより物理量の一例である電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される不揮発性抵抗変化素子（Ｎｏｖｅｌ ｒｅｓｉｓｔａｎｃｅ ｃｏｎｔｒｏｌ ｎｏｎｖｏｌａｔｉｌｅ ＲＡＭ 以下、「ＲＲＡＭ素子」と記す。）と選択トランジスタとで構成され、ＲＲＡＭ素子は、例えば、Ｐｒ（１−ｘ）ＣａｘＭｎＯ３、Ｌａ（１−ｘ）ＣａｘＭｎＯ３、または、Ｌａ（１−ｘ―ｙ）ＣａｘＰｂｙＭｎＯ３（但し、ｘ＜１、ｙ＜１、ｘ＋ｙ＜１）で表される何れかの物質、例えば、Ｐｒ０．７Ｃａ０．３ＭｎＯ３、Ｌａ０．６５Ｃａ０．３５ＭｎＯ３、Ｌａ０．６５Ｃａ０．１７５Ｐｂ０．１７５ＭｎＯ３等のマンガン酸化膜をＭＯＣＶＤ法、スピンコーティング法、レーザアブレーション、スパッタリング法等で成膜して作成される。
【００２３】
以下、本明細書では、ＲＲＡＭ素子の抵抗値を上げるときを書き込むと表現し、抵抗値を下げるときを消去すると表現し、書き込みを行なうときは選択トランジスタをオンにしてビット線に３Ｖ、ソース線に０Ｖに電圧を印加し、逆に消去するときは選択トランジスタをオンにしてビット線に０Ｖ、ソース線に３Ｖを印加し、読み出しを行なうときは選択トランジスタをオンにしてビット線に１．５Ｖソース線に０Ｖを印加する。尚、それぞれの電圧値は、前記不揮発性抵抗変化素子の特性に合わせて適宜設定すればよく、その値に限定するものではない。
【００２４】
リテンション用モニターセルセンスタイマー回路１３は、前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路であり、電源投入とともに動作させスタンバイ時にも動作させる。詳述すると、リテンション用モニターセルセンスタイマー回路１３は所定の周期のクロックパルスを生成し、リテンション用モニターセル判定イネーブル信号を出力する。メモリセルの信頼性を向上させるにはリテンション用モニターセルセンスタイマー回路１３から生成されるクロックパルスの周期を早くし、スタンバイ電流の低減化を図るにはリテンション用モニターセルセンスタイマー回路１３から生成されるクロックパルスの周期を遅くすると良い。クロックパルスの周期は、仮に経時劣化による抵抗値のシフトを１０パーセント以内にしたいとすると、研究段階で測定された抵抗値が１０パーセントシフトする時間を周期に設定すればよい。信頼性向上化を図るなら、周期をその数分の１倍〜１００分の１倍程度に設定する。さらに電源投入時にモニターセルセンス回路１２をイネーブルになるようタイマー回路を構成しておけば電源投入時のモニターメモリセルの状態を検知でき、より信頼性が向上する。
【００２５】
前記モニターセルセンス回路１２は、リテンション用モニターセル判定イネーブル信号に同期してリテンション用モニターセルの判別を行ない、または読み出し信号に同期してリードディスターブ用モニターセルの判定を行う。つまり、モニターセルセンス回路１２はリテンション用とリードディスターブ用とを兼用している。リテンション用モニターセルの判別を行なう場合は、リテンション用モニターセル判定イネーブル信号に同期してリテンション用モニターセルカラムデコーダ１０及びリテンション用モニターセルロウデコーダ１１は、リテンション用モニターセルのカラム選択信号及びリテンション用モニターセルのワード選択信号を出力する。リテンション用モニターセルカラム選択信号及びリテンション用モニターセルワード選択信号がリテンション用モニターセルアレイ９に入力され、リテンション用モニターセルに記憶されているデータが読み出され、モニターセルセンス回路１２は、読み出されたデータを基に抵抗値がシフトしているか否かの判定を行なう。
【００２６】
一方、リードディスターブ用モニターセルの判定を行なう場合には、メモリアレイのメモリセルが読み出された時に必ずリードディスターブ用モニターセルを読み出し、モニターセルセンス回路１２により判定を行なう。リードディスターブ用モニターセルは、メモリアレイ１のメモリセルが読み出された時に必ず読み出され、最もリード回数が多いセルになるようにするべく、リードディスターブ用モニターセルカラム／ロウデコーダ７、８には、メモリアレイ１の読み出しを行なう読み出し信号が入力され、この読み出し信号によりリードディスターブ用モニターセルが読み出されるよう構成してある。つまり、読み出し動作に伴う前記第１モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第１モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成されており、前記第１モニターセルに対し、前記第１モニターセルがモニター対象とする前記メモリセルに対する読み出し動作が発生する毎に、少なくとも１回の読み出し動作が実行されるように構成されている。尚、リードディスターブ用モニターセルに記憶されているデータをモニターセル回路にて判定するタイミングは、メインアレイのメモリセルが読み出された時に毎回判定する必要はなく、例えば数１０回〜数１００回に１回など適宜設定すればよい。
【００２７】
モニターセルセンス回路１２は、リテンション用モニターセル、またはリードディスターブ用モニターセルの物理量、つまり抵抗値がシフトしていると判別された時、コントロールエンジン１６に訂正信号ＣＯＲＲＥＣＴを出力し、コントロールエンジン１６は後述のアルゴリズムを実行する。
【００２８】
以下に、１セルに４値データを記憶且つ書き替え可能な複数のメモリセルを備えたメモリアレイに対応したリテンション用モニターセル、リードディスターブ用モニターセル、及びモニターセルセンス回路１２の具体的構成例を図４に基づいて説明する。ＲＲＡＭ素子の抵抗の分布状態は、図１に示すように、Ｒ００が最も高く、Ｒ１１が最も低く、Ｒｅｆ０１からＲｅｆ３２は各分布範囲の上限と下限を設定するリファレンスである。Ｒ００の上限、Ｒ１１の下限は不要なのでリファレンスは存在しない。ＲｅａｄＲｅｆ１、２、３は読み出し時に使用するリファレンスで一般的に分布間の中間に設定される。メモリセルの抵抗値がＲｅａｄＲｅｆ１とＲｅａｄＲｅｆ２の間にあればＲ０１の状態にあると判定される。また、メモリセルはＲ００からＲ１１までのそれぞれの状態でシフトの傾向が異なる可能性があるため、リテンション用モニターセル、及びリードディスターブ用モニターセルは、１セルで４状態を保持する場合は各状態で同一の回路を４種類（図１のＲ１１の状態、Ｒ１０の状態、Ｒ０１の状態、Ｒ００の状態の４種類）設ける必要がある。
【００２９】
図４に示すように、Ｖｒｅｆ０１〜Ｖｒｅｆ３２は図１のリファレンスＲｅｆ０１〜３２に対応するセンスアンプ用リファレンス電圧である。Ｒ００には上限が、Ｒ１１には下限が不要なのでセンスアンプは１個ずつでよい。モニターセル判定イネーブル信号がモニターセルセンス回路１２、リテンション用モニターセルカラムデコーダ１０、リテンション用モニターセルロウデコーダ１１に入力され、リテンション用モニターセルの抵抗値のシフトをモニターセルセンス回路１２で判定する。また、読み出し信号がモニターセルセンス回路１２、リードディスターブ用モニターセルカラムデコーダ７、リードディスターブ用モニターセルロウデコーダ８に入力され、リードディスターブ用モニターセルのシフトをモニターセルセンス回路１２で判定する。
【００３０】
モニターセルセンス回路１２は、シフト判定回路１２０〜１２３を備える。シフト判定回路１２０は、センスアンプと２つのインバータで構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ００）から読み出された電圧とセンスアンプ用リファレンス電圧Ｖｒｅｆ０１との比較を行い、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ００）から読み出された電圧がセンスアンプ用リファレンス電圧Ｖｒｅｆ０１より高い場合はＣＯＲＲＥＣＴ００に低レベル“Ｌ”を出力し、低い場合はＣＯＲＲＥＣＴ００に高レベル“Ｈ”を出力する。シフト判定回路１２１は、２つのセンスアンプとインバータとＮＡＮＤ回路で構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ０１）から読み出された電圧が、センスアンプ用リファレンス電圧Ｖｒｅｆ１１とセンスアンプ用リファレンス電圧Ｖｒｅｆ１２の間にある場合、ＣＯＲＲＥＣＴ０１に低レベル“Ｌ”を出力し、間にない場合は、ＣＯＲＲＥＣＴ０１に高レベル“Ｈ”を出力する。シフト判定回路１２２は、２つのセンスアンプとインバータとＮＡＮＤ回路で構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ１０）から読み出された電圧が、センスアンプ用リファレンス電圧Ｖｒｅｆ２１とセンスアンプ用リファレンス電圧Ｖｒｅｆ２２の間にある場合、ＣＯＲＲＥＣＴ１０に低レベル“Ｌ”を出力し、間にない場合は、ＣＯＲＲＥＣＴ１０に高レベル“Ｈ”を出力する。シフト判定回路１２３は、センスアンプとインバータで構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ１１）から読み出された電圧がセンスアンプ用リファレンス電圧Ｖｒｅｆ３２より低い場合にＣＯＲＲＥＣＴ１１に低レベル“Ｌ”を出力し、高い場合は、ＣＯＲＲＥＣＴ１１に高レベル“Ｈ”を出力する。
【００３１】
ＣＯＲＲＥＣＴ００〜１１の信号は、ＯＲ回路に接続されており、ＯＲ回路の出力がＡＮＤ回路の一方に接続され、ＡＮＤ回路の他方にリテンション用モニターセル判定イネーブル信号と読み出し信号とからなるＯＲ回路の出力が接続され、ＡＮＤ回路から訂正信号ＣＯＲＲＥＣＴを出力する。例えば、Ｒ０１の状態にあるリテンション用、またはリードディスターブ用モニターセルの抵抗値がＲｅｆ１２より高い、又はＲｅｆ１１より低くれば、ＣＯＲＲＥＣＴ０１は高レベル“Ｈ”を出力する。各状態に対応する訂正信号ＣＯＲＲＥＣＴのＯＲ論理後の出力をコントロールエンジンに入力することでモニターセルが一つでもシフトしていたらメモリアレイ１の確認補正アルゴリズムに移行することが可能となり、信頼性の向上につながる。
【００３２】
図５にリテンション用モニターセルアレイ９、及びリードディスターブ用モニターセルアレイ６の配置の一例を示す。メモリセル１の同一ビット線上かつメモリセルアレイ１と電源（書込み回路や読み出し回路）との間に、リテンション用モニターセルアレイ９を配置し、別アレイにリードディスターブ用モニターセルアレイ６を配置して構成してある。つまり、リテンション用モニターセルアレイ９を、前記第２モニターセルがモニター対象とする複数の前記メモリセルと、当該メモリセルに対して読み出し動作に要する電圧を供給する負荷回路との間に配置してあるので、電源からモニターセルに接続されるビット線までの距離がメモリセルより短く構成でき、リテンション用モニターセルのビット線抵抗がメモリセルのビット線抵抗より小さくなるので、書込み、読み出し時ストレスがかかり易くなる。従って、メモリセルアレイが選択されている時でも非選択メモリセルよりリテンション用モニターセルアレイがよりストレスを受ける様になり、メモリセルに対しモニターセルがよりシフトしやすくなり、結果メモリセルのシフトの検知を早期に行うことが可能となる。
【００３３】
一方、リードディスターブの影響を反映させるためのリードディスターブ用モニターセルは、読み出し動作に伴うリードディスターブ用モニターセルに対するデータ保持状態の劣化に影響するストレスが、リードディスターブ用モニターセルがモニター対象とするメモリセルに対するストレスより大きくなるように構成することが好ましく、具体的には、リードディスターブ用モニターセルに対し、リードディスターブ用モニターセルがモニター対象とするメモリセルに対する読み出し動作が発生する毎に、少なくとも１回の読み出し動作が実行されるように構成されている。
【００３４】
メモリセルよりもストレスが高く物理量（抵抗値）がシフトしやすいリテンション用、またはリードディスターブ用モニターセルが、規定範囲に収まっていれば、リテンション用、またはリードディスターブ用モニターセルよりシフトしにくいメモリセルは、規定範囲に収まっている可能性が高い。このように、本発明では、まず、リテンション用、またはリードディスターブ用モニターセルで、シフトしているか否かをまず調べ、リテンション用、またはリードディスターブ用モニターセルがシフトした場合のみ、メモリセルのシフトの検知をして、補正するため、従来のようにメモリセルのシフトを検知する度に、メモリセルにストレスが掛かることもなく、シフトの検知を早期に発見でき、低消費電力化も可能となる。
【００３５】
次に、メモリセルの確認及び補正のアルゴリズムを図２に示す。先頭アドレスのＲ０１にあるメモリセルの抵抗値が高い方向にシフトした場合、つまり、セルがＲｅｆ１２とＲｅａｄＲｅｆ１の中間領域にある場合を例にアルゴリズムの説明を行う。まず、ステップ１では、モニターセルの状態が分布範囲内であるか否かを判断し、リテンション用モニターセルセンス用タイマー回路１３が出力する所定周期のモニターセル判定イネーブル信号に基づいて、図１で示した４種類のリテンション用モニターセルＲ００〜Ｒ１０の状態をリテンション用モニターセルアレイ９から読み出し、モニターセルセンス回路１２で確認する。ここでは、４種類のリテンション用モニターセルのうち、少なくとも１つが分布範囲外となるため、モニターセルセンス回路は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うため、メモリアレイの確認を開始するステップ２に進む。あるいは、リードディスターブ用モニターセルを読み出し信号に基づいて、リードディスターブ用モニターセルＲ００〜Ｒ１０の状態を、リードディスターブ用モニターセルアレイ６から読み出し、モニターセルセンス回路１２で確認する（ステップ１）。ここでは、一つのモニターセルがＲｅｆ１２とＲｅａｄＲｅｆ１の中間領域にある場合を想定し、４種類のリードディスターブ用モニターセルのうち少なくとも１つが分布範囲外となるため、モニターセルセンス回路１２は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うためステップ２に進む。尚、リテンション用モニターセル、またはリードディスターブ用モニターセルのどちらか一方が分布範囲内でないとき、ステップ２に進む。
【００３６】
先頭アドレスがコントロールエンジン１６に入力され、先頭アドレス設定を行い、先頭アドレスのメモリセルを読み出す（ステップ２、３）。これは通常の読み出しと同じであるため、リファレンスはリファレンスアレイに記憶されているＲｅａｄＲｅｆ１〜３を使用する。今回の例ではＲ０１の状態に相当するデータが出力される。そのデータを読み出したままステップ４に進み、メモリセルの状態がその分布範囲の上限以上か否か、具体的にはＲ０１の上限を超えていないかを確認する。今回の例では、Ｒｅｆ１２との比較を行い、その結果上限以上になっていると判断されるので、メモリセルを消去するステップ５に移行してメモリセルを消去しＲ１１の状態にする。その後書き込みを行うためステップ７に進み、メモリセル状態がその分布範囲内になるまで、つまりＲ０１の分布範囲内になるまで書き込みを行う。
【００３７】
次に、リテンション用、またはリードディスターブ用モニターセルの抵抗値が元の分布範囲内になるように、リテンション用、またはリードディスターブ用モニターセルの補正を行なう。リテンション用、またはリードディスターブ用モニターセルの補正は、メモリセルの補正（上述のステップ４から７）と同様とする。上述の各ステップは、全てのメモリセルについて実行する必要があるため、ステップ２のアドレスを変更した後再度実行し、最終アドレスになるまで繰り返す。
【００３８】
次に先頭アドレスのＲ０１にあるメモリセルの抵抗値が低い方向にシフトして、セルがＲｅｆ１１とＲｅａｄＲｅｆ２の中間領域にある場合を例にアルゴリズムの説明を行う。まず、リテンション用モニターセルセンス用タイマー回路１３が、所定周期のモニターセル判定イネーブル信号を出力し、モニターセル判定イネーブル信号に基づいて図１で示した４種類のリテンション用モニターセルＲ００〜Ｒ１０の状態をリテンション用モニターセルアレイから読み出し、モニターセルセンス回路で確認する（ステップ１）。ここでは、４種類のモニターセルのうち、少なくとも１つが分布範囲外であるため、モニターセルセンス回路１２は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うためステップ２に進む。あるいは、読み出し信号に基づいて、リードディスターブ用モニターセルＲ００〜Ｒ１０の状態をリードディスターブ用モニターセルアレイから読み出し、モニターセルセンス回路１２で確認する（ステップ１）。ここでは、４種類のリードディスターブ用モニターセルのうち、少なくとも１つが分布範囲外であるため、モニターセルセンス回路１２は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うためステップ２に進む。尚、リテンション用モニターセル、またはリードディスターブ用モニターセルのどちらか一方が分布範囲内でないときはステップ２に進む。
【００３９】
先頭アドレスがコントロールエンジンに入力され、先頭アドレス設定を行い、先頭アドレスのメモリセルを読み出す（ステップ２、３）。これは通常の読み出しと同じであるため、リファレンスはリファレンスアレイに記憶されているＲｅａｄＲｅｆ１〜３を使用する。今回の例ではＲ０１の状態に相当するデータが出力される。そのデータを記憶したままステップ４に進み、メモリセルの状態がＲ０１の上限を超えていないか確認する。今回の例では、Ｒｅｆ１２との比較を行い、その結果上限以上になっていないと判断され、ステップ６に進み、メモリセルの状態がＲ０１の下限を超えていないか確認する。今回の例では、Ｒｅｆ１１との比較を行い、その結果下限以下になっていると判断され、ステップ７に進み、メモリセル状態がＲ０１分布範囲内になるまで書き込みを行う。
【００４０】
次に、リテンション用、またはリードディスターブ用モニターセルを元の分布範囲内になるように、リテンション用、またはリードディスターブ用モニターセルの補正を行なう。リテンション用、またはリードディスターブ用モニターセルの補正は、メモリセルの補正（ステップ４〜７）と同様とする。上述の各ステップは、全てのメモリセルについて実行する必要があるため、ステップ２でアドレスを変更した後再度実行し、最終アドレスになるまで繰り返す。
【００４１】
図２に示した本アルゴリズムは、メモリセルを読み出し、読み出されたデータがシフトしているか否かを検知する際、先ず上限を検知した後に下限を検知する点に特徴がある。本アルゴリズムでは、メモリセルの状態が分布範囲の上限以上でなく分布範囲の下限以下である場合、ステップ４→ステップ６→ステップ７の３ステップとなり、メモリセルの状態がメモリセルの状態が分布範囲の下限以下でなく分布範囲の上限以上である場合、ステップ４→ステップ５→ステップ７の３ステップといずれも３ステップで終了するのに対して、例えば、図６に示すように、本アルゴリズムとは逆に下限を検知した後に上限を検知すると、メモリセルの状態が分布範囲の下限以下でなく分布範囲の上限以上である場合には、ステップ４´→ステップ６´→ステップ７´→ステップ５´の４ステップを必要とし、メモリセルの状態が分布範囲の下限以下である場合には、ステップ４´→ステップ５´の２ステップを必要とする。従って、４工程のステップが必要となる図６に示すアルゴリズムよりも工程数が低減できる。
【００４２】
上述した実施形態では、１セルに４値データを記憶且つ書き替え可能な複数のメモリセルを備えたメモリアレイに対応したものを説明したが、本発明は、一般に、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能な複数のメモリセルに対応して構成することが可能である。
【００４３】
上述した実施形態では、補正手段を備えることによりメモリセルの値を常に適正な状態に維持することが可能となるが、例えば、試験的にストレスの程度を計測する用途や、モニターセルに異常が確認された時点で寿命が尽きたとの製品仕様を有する半導体記憶装置などにおいては確認手段を備えてその結果を把握できればよく、補正手段は必ずしも必要ではない。
【００４４】
上述した半導体記憶装置において、モニターセルに記憶したデータ値に対応するモニターセルの物理量が予め設定された範囲にあるか否かを検知する検知手段として、電圧検知型の差動増幅回路を用いて構成したものを説明したが、検知手段としてはこれに限定するものではなく、検知対象に応じて適宜構成することが可能である。例えば、電流検知型の差動増幅回路を用いて抵抗値を間接的に検知することも可能である。また、検知手段は、物理量が予め設定された範囲にあるか否かを直接或いは間接的に検知するように構成されていればよく、必ずしも直接検知されるものに限定するものではない。さらに、物理量としては、抵抗値に限るものではなく、メモリセルやモニターセルに記憶されたデータ値に対応するものであれば、電荷量等の他の物理量であっても構わない。
【００４５】
上述した半導体記憶装置ではメモリセルを不揮発性抵抗変化素子としてＲＲＡＭ素子を用いて構成するものについて説明したが、不揮発性抵抗変化素子はこれに限定するものではなく、磁化の方向により抵抗値が変わるＭＲＡＭ素子や熱による結晶状態の変化により抵抗値が変わるＯＵＭ素子など外部ストレスにより抵抗値が変動する素子を用いることも可能である。
【００４６】
【発明の効果】
以上説明したように、本発明では、先ずモニターセルがシフトしているか否かを調べ、モニターセルがシフトした場合のみメモリセルのシフトの検知を行なうので、従来のように頻繁にメモリセルのシフトを検知してメモリセルに過剰ストレスをかけることなく、シフトの検知を効率よくしかも早期に発見でき低消費電力化が可能となる。
【００４７】
また、モニターセルをリテンション用とリードディスターブ用の２種類設けることで抵抗値シフトの要因を区別しそれぞれの影響を判別することが可能となり、さらには、リテンション用モニターセルセンス用タイマー回路による、一定周期のリテンション用モニターセル状態の確認と、メモリアレイからのデータ読み出し時のリードディスターブ用モニターセルの状態の確認を、従来必要であった外部入力が無くとも、自動的に行なえるので、半導体記憶装置の長期安定動作が保障されるようになった。
【００４８】
さらに、不揮発性抵抗変化素子を用いてメモリセルを構成することにより、メモリセルの正常な分布範囲に対し、抵抗値が高くなった場合だけでなく低くなった場合であってもメモリセル毎に補正が可能となり信頼性が向上するようになった。
【図面の簡単な説明】
【図１】本発明による半導体記憶装置の各メモリセルの閾値分布を示す説明図
【図２】本発明によるメモリセルの記憶データ補正方法を説明するフローチャート
【図３】本発明による半導体記憶装置の回路ブロック構成図
【図４】本発明による半導体記憶装置の要部の回路ブロック構成図
【図５】本発明による半導体記憶装置の要部の回路ブロック構成図
【図６】本発明によるメモリセルの記憶データ補正方法の別実施例を説明するフローチャート
【図７】従来技術による半導体記憶装置の回路ブロック構成図
【図８】従来技術による半導体記憶装置の各メモリセルの閾値分布を示す説明図
【図９】従来技術によるメモリセルの記憶データ補正方法を説明するフローチャート
【符号の説明】
１： メモリセルアレイ
２： リファレンスアレイ
３： センス回路
６： モニターセルアレイ
１２，１３，１６：確認手段
【発明の属する技術分野】
本発明は、半導体記憶装置及びメモリセルの記憶データ補正方法に関するものである。
【０００２】
【従来の技術】
電気的に書き込み及び消去可能な不揮発性メモリであるフラッシュメモリは、時間の推移やデータ読み出し時の電流や電圧によるストレスでメモリセルに記憶されるべきデータに対応した物理量の一例であるチャージ状態が変化して閾値分布が規定範囲内から逸脱する可能性があり、その場合には、アクセスタイムの遅延や誤読み出しの原因となる。そこで、ＵＳＰ５，８３５，４１３号公報によれば、上述のストレスでメモリセルの状態が変化して閾値分布が規定範囲内から逸脱したセルに対して、元の規定範囲に入るように補正する技術が提案されている。
【０００３】
以下、ＵＳＰ５，８３５，４１３号公報に基づいて、ＮＯＲ型フラッシュメモリのデータ補正について説明する。フラッシュメモリは、図７に示すように、メモリセルがマトリクス状に配置されたメモリアレイ２１と、センス回路２５の一方に入力される基準データが記憶されたリファレンスアレイ２２と、ワード線を選択するワード線選択信号を出力するロウデコーダ２４と、ビット線を選択するビット線選択信号を出力するカラムデコーダ２３と、プログラム、イレース、リード等の各モードに応じて各回路に供給する電圧を切り替え、デバイス内部で昇圧された電圧や外部から供給された高電圧を切り替える機能も有する電圧切替え回路としての電圧スイッチ２６と、外部より入力されたコマンド（プログラム、イレース、リード等にそれぞれ割り当てられている）を認識し、デバイスがそのコマンドに対応する動作を開始するように各回路に信号を出力するコマンドインターフェイス２７と、プログラムやイレース等の特殊なアルゴリズムが必要な時にそのアルゴリズムを実行するためのマイクロコントローラとしてのコントロールエンジン２８等を備えて構成される。
【０００４】
上述の各回路動作は一般的なフラッシュメモリと基本的に同一であり、特長はコントロールエンジン２８に訂正信号ＣＯＲＲＥＣＴが入力されている点にある。この信号がコントロールエンジン２８に入力されることによりメモリセルの閾値補正ルーチンが開始される。信号入力はコマンド等の外部からの入力により行われる。内部動作はベリファイと書き込み動作であるため訂正信号ＣＯＲＲＥＣＴが追加されている以外は一般的なＮＯＲ型フラッシュメモリと同じであり、ルーチンが追加されているだけである。
【０００５】
下記にそのルーチンを図８、図９に従って説明する。図９はメモリセルの閾値分布を示しており、ＶＴ００が最も閾値が高く、ＶＴ１１が最も閾値が低くなる。ここではＶＴ０１の範囲内になければならないメモリセルがチャージロスしてＶＴ０１とＶＴ１０の中間の状態になってしまった場合にＶＴ０１に補正する例として説明する。
【０００６】
コマンド等の外部からの動作を受け、訂正信号ＣＯＲＲＥＣＴがコントロールエンジンに入力されメモリセルの閾値補正動作が開始される。先ず、ステップ２１では、メモリセルの状態がある分布範囲の上限以上か否かを判断する。具体的には、ＶＴ１１とＶＴ１０の中間領域になっていないか確認するため、メモリセルとＶＴ１１の上限を示すリファレンスセルとをセンス回路２５により比較する。今回の例ではメモリセルの閾値が高いので、メモリセルの状態がその分布範囲の一つ上の分布範囲の下限以下か否かを判断するステップ２２に進み、メモリセルとＶＴ１０の下限を示すリファレンスセルとを比較する。メモリセルの閾値が高いので、メモリセルの状態が別の状態（多値）にあるか否かを判断するステップ２４に進み、別の分布範囲があるか否かを確認する。今回の例では別の分布範囲があるため、確認する分布範囲を変更するステップ２５に進む。（この確認は多値メモリでは必要であるが２値メモリでは不要であり、２値メモリの場合には、ここにきた時点で終了となる。）次にステップ２１に進み、ＶＴ１０とＶＴ０１の中間領域になっていないか確認するようにし、メモリセルとＶＴ１０の上限を示すリファレンスセルを比較する。今回の例ではメモリセルの閾値の方が高いのでステップ２２に進み、メモリセルとＶＴ０１の下限を示すリファレンスセルを比較する。今回の例ではメモリセルの閾値の方が低いので、メモリセル状態がその分布範囲の一つ上の分布範囲の下限以上になるまで書き込み処理を行なうステップ２３に進み、ＶＴ０１の下限以上になるまでメモリセルの書き込みを行なう。書き込みが完了すればアルゴリズムが終了となる。尚、アドレスを変更し、上述のステップを再度実行し、全てのメモリセルに対してチェックし、規定範囲内からはみ出した場合に元の範囲になるように補正する。また、今メモリセルが中間の状態になった例で説明をしたが、正常な状態のセルの場合はステップ２４の動作で終了となり書き込み動作は行われない。
【０００７】
【特許文献１】
米国特許第５，８３５，４１３号明細書
【０００８】
【発明が解決しようとする課題】
上述した従来の技術では、各メモリセルにおけるデータの保持状態の確認動作を全てのメモリセルに対して実行する必要があるので、時間を要することとなり、物理量の一例であるチャージ量の変動による閾値のシフトを早期に検知することができず、しかも低消費電力化が図れないという問題があった。また、閾値シフトの検知をする度に、メモリセルにストレスがかかり、閾値が規定範囲から逸脱する可能性が高くなる虞もあった。さらには、従来技術ではアルゴリズムを開始させるためにコマンド等の外部入力が必要となるが、それが入力されない限り実行されないこととなり、そのような場合にはデバイスとしての信頼性が悪くなるという問題点もあった。さらに、フラッシュメモリではチャージロスにより分布内からシフトしたメモリセルへの書き込みは１ビット毎に行えるものの、消去はブロック（同時に消去されるメモリセルの群集）毎でしか行えないことから、チャージゲインにより閾値分布内からシフトしたメモリセルには１ビット単位での補正ができないという問題点もあった。
【０００９】
本発明の目的は、上述した従来の問題点を解消し、メモリセルに過剰なストレスをかけることなく効率的に物理量の変動が検知でき、しかも、チャージロスによるような規定範囲の下方への変動ばかりではなくチャージゲインによるような規定範囲の上方への物理量の変動に対しても補正可能な半導体記憶装置及びメモリセルの記憶データ補正方法を提供する点にある。
【００１０】
【課題を解決するための手段】
上述の目的を達成するため本発明による半導体記憶装置の特徴構成は、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能な複数のメモリセルと、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルと、前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを検知する検知手段と、前記検知手段が前記モニターセルの前記物理量を予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認をする確認手段と、を備えた点にある。
【００１１】
つまり、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルを設けることにより、通常はモニターセルの物理量の変動のみ検知し、モニターセルの物理量が変動した場合にのみメモリセルの確認を行なうことにより、メモリセルに過剰なストレスをかけることのない状態で、メモリセルにおける物理量の変動の確認を高速且つ低消費電力下で行なうことができるのである。
【００１２】
ここで、前記モニターセルとして、前記メモリセルのデータ保持状態の読み出し動作に伴う劣化をモニターする第１モニターセルを備えれば、使用時の電流や電圧によるストレスに起因する物理量の変動を検出でき、前記メモリセルのデータ保持状態の経時劣化をモニターする第２モニターセルを備えれば、時間の推移に伴って生ずる物理量の変動を的確に検出できることになる。
【００１３】
さらに、読み出し動作に伴う前記第１モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第１モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成することにより、前記第１モニターセルによる前記ストレスに対する物理量の変動を、前記メモリセルより感度の高い状態で検知できるので好ましく、前記第１モニターセルに対し、前記第１モニターセルがモニター対象とする前記メモリセルに対する読み出し動作が発生する毎に、少なくとも１回の読み出し動作が実行されるように構成されているのがメモリセルとモニターセルへのストレスを同等に与えることができるという点で好ましい。
【００１４】
同様に、読み出し動作、書き込み動作、及び、消去動作を直接受けない状態における前記第２モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第２モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成することにより、前記第２モニターセルによる前記ストレスに対する物理量の変動を、前期メモリセルより感度の高い状態で検知できるので好ましく、前記第２モニターセルがモニター対象とする複数の前記メモリセルと、当該メモリセルに対して読み出し動作に要する電圧を供給する負荷回路との間に配置されていることが好ましい。
【００１５】
前記検知手段が、前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路を備えていることが、好ましく、この場合には、データ保持特性の劣化の程度を予め研究しておくことにより、好ましいタイミングで自動的に検知できるので、信頼性が一層向上することになる。
【００１６】
前記確認手段が、前記メモリセルの前記物理量が予め設定された範囲外にあると確認した場合に、そのメモリセルの前記物理量を予め設定された範囲内に収まるように補正する補正手段を備えることにより、前記物理量が規定範囲から逸脱しても、補正により安定的な動作を保証することができるのである。具体的には、前記メモリセルは、電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される不揮発性抵抗変化素子と選択トランジスタとで構成されていることが好ましく、前記不揮発性抵抗変化素子は、電極間にマンガンを含有するペロブスカイト構造の酸化物が形成されていることが好ましい。この場合には、データの書込み補正、消去補正をメモリセル単位で行なえるので、前記物理量が規定範囲のいずれの側に変動しても常に安定的な動作を保証することができるのである。
【００１７】
上述の目的を達成するため本発明によるメモリセルの記憶データ補正方法は、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能なメモリセルの記憶データ補正方法であって、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルを用い、前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを検知し、前記モニターセルの前記物理量が予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認し、前記メモリセルの前記物理量が予め設定された範囲外にあると確認した場合、そのメモリセルの前記物理量を予め設定された範囲内に収まるように補正する点にある。
【００１８】
つまり、検知したモニターセルの物理量が設定範囲外に逸脱したときのみメモリセルを補正すればよいので、メモリセルに不要なストレスをかけることなく、しかも、低消費電力化を達成できるのである。
【００１９】
【発明の実施の形態】
以下本発明の実施の形態を図面に基づいて説明する。図３に示すように、半導体記憶装置は、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能な複数のメモリセルがマトリクス配置されたメモリアレイ１と、センス回路３の一方に入力される基準データが記憶されたリファレンスアレイ２と、ワード線を選択するワード線選択信号を出力するロウデコーダ４と、ビット線を選択するビット線選択信号を出力するカラムデコーダ５と、プログラム、イレース、リード等の各モードに応じて各回路に供給する電圧を切り替え、デバイス内部で昇圧された電圧や外部から供給された高電圧を切り替える機能も有する電圧切替え回路としての電圧スイッチ１４と、外部より入力されたコマンド（プログラム、イレース、リード等にそれぞれ割り当てられている）を認識し、デバイスがそのコマンドに対応する動作を開始するように各回路に信号を出力するコマンドインターフェイス１５と、プログラムやイレース等の特殊なアルゴリズムが必要な時そのアルゴリズムを実行するためのマイクロコントローラとしてのコントロールエンジン１６とを備えて構成される。
【００２０】
さらに、前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルが配列されたモニターセルアレイ６、９を備え、前記コントロールエンジン１６とデコーダ回路であるリードディスターブ用モニターセルカラムデコーダ７、リードディスターブ用モニターセルロウデコーダ８、リテンション用モニターセルカラムデコーダ１０、リテンション用モニターセルロウデコーダ１１とモニターセルセンス回路１２とが、前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを直接或いは間接的に検知する検知手段として機能し、前記検知手段が前記モニターセルの前記物理量を予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認をする確認手段として機能するよう構成し、前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路として機能するリテンション用モニターセルセンスタイマー回路１３を備えてある。
【００２１】
前記モニターセルについて詳述すると、データ記憶保持特性の劣化原因の違いに対応して、前記メモリセルのデータ保持状態の読み出し動作に伴う劣化をモニターする第１モニターセルが配列されたリードディスターブ用モニターセルアレイ６、及び、前記メモリセルのデータ保持状態の経時劣化をモニターする第２モニターセルが配列されたリテンション用モニターセルアレイ９とを備えてあり、第１モニターセルはリードディスターブ用モニターセルカラムデコーダ７、リードディスターブ用モニターセルロウデコーダ８により各別に読み出され、第２モニターセルはリテンション用モニターセルカラムデコーダ１０、リテンション用モニターセルロウデコーダ１１により各別に読み出される。
【００２２】
本実施形態に使用されるメモリセル及びモニターセルは、電圧印加などによる電気的ストレスにより物理量の一例である電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される不揮発性抵抗変化素子（Ｎｏｖｅｌ ｒｅｓｉｓｔａｎｃｅ ｃｏｎｔｒｏｌ ｎｏｎｖｏｌａｔｉｌｅ ＲＡＭ 以下、「ＲＲＡＭ素子」と記す。）と選択トランジスタとで構成され、ＲＲＡＭ素子は、例えば、Ｐｒ（１−ｘ）ＣａｘＭｎＯ３、Ｌａ（１−ｘ）ＣａｘＭｎＯ３、または、Ｌａ（１−ｘ―ｙ）ＣａｘＰｂｙＭｎＯ３（但し、ｘ＜１、ｙ＜１、ｘ＋ｙ＜１）で表される何れかの物質、例えば、Ｐｒ０．７Ｃａ０．３ＭｎＯ３、Ｌａ０．６５Ｃａ０．３５ＭｎＯ３、Ｌａ０．６５Ｃａ０．１７５Ｐｂ０．１７５ＭｎＯ３等のマンガン酸化膜をＭＯＣＶＤ法、スピンコーティング法、レーザアブレーション、スパッタリング法等で成膜して作成される。
【００２３】
以下、本明細書では、ＲＲＡＭ素子の抵抗値を上げるときを書き込むと表現し、抵抗値を下げるときを消去すると表現し、書き込みを行なうときは選択トランジスタをオンにしてビット線に３Ｖ、ソース線に０Ｖに電圧を印加し、逆に消去するときは選択トランジスタをオンにしてビット線に０Ｖ、ソース線に３Ｖを印加し、読み出しを行なうときは選択トランジスタをオンにしてビット線に１．５Ｖソース線に０Ｖを印加する。尚、それぞれの電圧値は、前記不揮発性抵抗変化素子の特性に合わせて適宜設定すればよく、その値に限定するものではない。
【００２４】
リテンション用モニターセルセンスタイマー回路１３は、前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路であり、電源投入とともに動作させスタンバイ時にも動作させる。詳述すると、リテンション用モニターセルセンスタイマー回路１３は所定の周期のクロックパルスを生成し、リテンション用モニターセル判定イネーブル信号を出力する。メモリセルの信頼性を向上させるにはリテンション用モニターセルセンスタイマー回路１３から生成されるクロックパルスの周期を早くし、スタンバイ電流の低減化を図るにはリテンション用モニターセルセンスタイマー回路１３から生成されるクロックパルスの周期を遅くすると良い。クロックパルスの周期は、仮に経時劣化による抵抗値のシフトを１０パーセント以内にしたいとすると、研究段階で測定された抵抗値が１０パーセントシフトする時間を周期に設定すればよい。信頼性向上化を図るなら、周期をその数分の１倍〜１００分の１倍程度に設定する。さらに電源投入時にモニターセルセンス回路１２をイネーブルになるようタイマー回路を構成しておけば電源投入時のモニターメモリセルの状態を検知でき、より信頼性が向上する。
【００２５】
前記モニターセルセンス回路１２は、リテンション用モニターセル判定イネーブル信号に同期してリテンション用モニターセルの判別を行ない、または読み出し信号に同期してリードディスターブ用モニターセルの判定を行う。つまり、モニターセルセンス回路１２はリテンション用とリードディスターブ用とを兼用している。リテンション用モニターセルの判別を行なう場合は、リテンション用モニターセル判定イネーブル信号に同期してリテンション用モニターセルカラムデコーダ１０及びリテンション用モニターセルロウデコーダ１１は、リテンション用モニターセルのカラム選択信号及びリテンション用モニターセルのワード選択信号を出力する。リテンション用モニターセルカラム選択信号及びリテンション用モニターセルワード選択信号がリテンション用モニターセルアレイ９に入力され、リテンション用モニターセルに記憶されているデータが読み出され、モニターセルセンス回路１２は、読み出されたデータを基に抵抗値がシフトしているか否かの判定を行なう。
【００２６】
一方、リードディスターブ用モニターセルの判定を行なう場合には、メモリアレイのメモリセルが読み出された時に必ずリードディスターブ用モニターセルを読み出し、モニターセルセンス回路１２により判定を行なう。リードディスターブ用モニターセルは、メモリアレイ１のメモリセルが読み出された時に必ず読み出され、最もリード回数が多いセルになるようにするべく、リードディスターブ用モニターセルカラム／ロウデコーダ７、８には、メモリアレイ１の読み出しを行なう読み出し信号が入力され、この読み出し信号によりリードディスターブ用モニターセルが読み出されるよう構成してある。つまり、読み出し動作に伴う前記第１モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第１モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成されており、前記第１モニターセルに対し、前記第１モニターセルがモニター対象とする前記メモリセルに対する読み出し動作が発生する毎に、少なくとも１回の読み出し動作が実行されるように構成されている。尚、リードディスターブ用モニターセルに記憶されているデータをモニターセル回路にて判定するタイミングは、メインアレイのメモリセルが読み出された時に毎回判定する必要はなく、例えば数１０回〜数１００回に１回など適宜設定すればよい。
【００２７】
モニターセルセンス回路１２は、リテンション用モニターセル、またはリードディスターブ用モニターセルの物理量、つまり抵抗値がシフトしていると判別された時、コントロールエンジン１６に訂正信号ＣＯＲＲＥＣＴを出力し、コントロールエンジン１６は後述のアルゴリズムを実行する。
【００２８】
以下に、１セルに４値データを記憶且つ書き替え可能な複数のメモリセルを備えたメモリアレイに対応したリテンション用モニターセル、リードディスターブ用モニターセル、及びモニターセルセンス回路１２の具体的構成例を図４に基づいて説明する。ＲＲＡＭ素子の抵抗の分布状態は、図１に示すように、Ｒ００が最も高く、Ｒ１１が最も低く、Ｒｅｆ０１からＲｅｆ３２は各分布範囲の上限と下限を設定するリファレンスである。Ｒ００の上限、Ｒ１１の下限は不要なのでリファレンスは存在しない。ＲｅａｄＲｅｆ１、２、３は読み出し時に使用するリファレンスで一般的に分布間の中間に設定される。メモリセルの抵抗値がＲｅａｄＲｅｆ１とＲｅａｄＲｅｆ２の間にあればＲ０１の状態にあると判定される。また、メモリセルはＲ００からＲ１１までのそれぞれの状態でシフトの傾向が異なる可能性があるため、リテンション用モニターセル、及びリードディスターブ用モニターセルは、１セルで４状態を保持する場合は各状態で同一の回路を４種類（図１のＲ１１の状態、Ｒ１０の状態、Ｒ０１の状態、Ｒ００の状態の４種類）設ける必要がある。
【００２９】
図４に示すように、Ｖｒｅｆ０１〜Ｖｒｅｆ３２は図１のリファレンスＲｅｆ０１〜３２に対応するセンスアンプ用リファレンス電圧である。Ｒ００には上限が、Ｒ１１には下限が不要なのでセンスアンプは１個ずつでよい。モニターセル判定イネーブル信号がモニターセルセンス回路１２、リテンション用モニターセルカラムデコーダ１０、リテンション用モニターセルロウデコーダ１１に入力され、リテンション用モニターセルの抵抗値のシフトをモニターセルセンス回路１２で判定する。また、読み出し信号がモニターセルセンス回路１２、リードディスターブ用モニターセルカラムデコーダ７、リードディスターブ用モニターセルロウデコーダ８に入力され、リードディスターブ用モニターセルのシフトをモニターセルセンス回路１２で判定する。
【００３０】
モニターセルセンス回路１２は、シフト判定回路１２０〜１２３を備える。シフト判定回路１２０は、センスアンプと２つのインバータで構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ００）から読み出された電圧とセンスアンプ用リファレンス電圧Ｖｒｅｆ０１との比較を行い、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ００）から読み出された電圧がセンスアンプ用リファレンス電圧Ｖｒｅｆ０１より高い場合はＣＯＲＲＥＣＴ００に低レベル“Ｌ”を出力し、低い場合はＣＯＲＲＥＣＴ００に高レベル“Ｈ”を出力する。シフト判定回路１２１は、２つのセンスアンプとインバータとＮＡＮＤ回路で構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ０１）から読み出された電圧が、センスアンプ用リファレンス電圧Ｖｒｅｆ１１とセンスアンプ用リファレンス電圧Ｖｒｅｆ１２の間にある場合、ＣＯＲＲＥＣＴ０１に低レベル“Ｌ”を出力し、間にない場合は、ＣＯＲＲＥＣＴ０１に高レベル“Ｈ”を出力する。シフト判定回路１２２は、２つのセンスアンプとインバータとＮＡＮＤ回路で構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ１０）から読み出された電圧が、センスアンプ用リファレンス電圧Ｖｒｅｆ２１とセンスアンプ用リファレンス電圧Ｖｒｅｆ２２の間にある場合、ＣＯＲＲＥＣＴ１０に低レベル“Ｌ”を出力し、間にない場合は、ＣＯＲＲＥＣＴ１０に高レベル“Ｈ”を出力する。シフト判定回路１２３は、センスアンプとインバータで構成され、リテンション用、またはリードディスターブ用ＲＲＡＭ素子（Ｒ１１）から読み出された電圧がセンスアンプ用リファレンス電圧Ｖｒｅｆ３２より低い場合にＣＯＲＲＥＣＴ１１に低レベル“Ｌ”を出力し、高い場合は、ＣＯＲＲＥＣＴ１１に高レベル“Ｈ”を出力する。
【００３１】
ＣＯＲＲＥＣＴ００〜１１の信号は、ＯＲ回路に接続されており、ＯＲ回路の出力がＡＮＤ回路の一方に接続され、ＡＮＤ回路の他方にリテンション用モニターセル判定イネーブル信号と読み出し信号とからなるＯＲ回路の出力が接続され、ＡＮＤ回路から訂正信号ＣＯＲＲＥＣＴを出力する。例えば、Ｒ０１の状態にあるリテンション用、またはリードディスターブ用モニターセルの抵抗値がＲｅｆ１２より高い、又はＲｅｆ１１より低くれば、ＣＯＲＲＥＣＴ０１は高レベル“Ｈ”を出力する。各状態に対応する訂正信号ＣＯＲＲＥＣＴのＯＲ論理後の出力をコントロールエンジンに入力することでモニターセルが一つでもシフトしていたらメモリアレイ１の確認補正アルゴリズムに移行することが可能となり、信頼性の向上につながる。
【００３２】
図５にリテンション用モニターセルアレイ９、及びリードディスターブ用モニターセルアレイ６の配置の一例を示す。メモリセル１の同一ビット線上かつメモリセルアレイ１と電源（書込み回路や読み出し回路）との間に、リテンション用モニターセルアレイ９を配置し、別アレイにリードディスターブ用モニターセルアレイ６を配置して構成してある。つまり、リテンション用モニターセルアレイ９を、前記第２モニターセルがモニター対象とする複数の前記メモリセルと、当該メモリセルに対して読み出し動作に要する電圧を供給する負荷回路との間に配置してあるので、電源からモニターセルに接続されるビット線までの距離がメモリセルより短く構成でき、リテンション用モニターセルのビット線抵抗がメモリセルのビット線抵抗より小さくなるので、書込み、読み出し時ストレスがかかり易くなる。従って、メモリセルアレイが選択されている時でも非選択メモリセルよりリテンション用モニターセルアレイがよりストレスを受ける様になり、メモリセルに対しモニターセルがよりシフトしやすくなり、結果メモリセルのシフトの検知を早期に行うことが可能となる。
【００３３】
一方、リードディスターブの影響を反映させるためのリードディスターブ用モニターセルは、読み出し動作に伴うリードディスターブ用モニターセルに対するデータ保持状態の劣化に影響するストレスが、リードディスターブ用モニターセルがモニター対象とするメモリセルに対するストレスより大きくなるように構成することが好ましく、具体的には、リードディスターブ用モニターセルに対し、リードディスターブ用モニターセルがモニター対象とするメモリセルに対する読み出し動作が発生する毎に、少なくとも１回の読み出し動作が実行されるように構成されている。
【００３４】
メモリセルよりもストレスが高く物理量（抵抗値）がシフトしやすいリテンション用、またはリードディスターブ用モニターセルが、規定範囲に収まっていれば、リテンション用、またはリードディスターブ用モニターセルよりシフトしにくいメモリセルは、規定範囲に収まっている可能性が高い。このように、本発明では、まず、リテンション用、またはリードディスターブ用モニターセルで、シフトしているか否かをまず調べ、リテンション用、またはリードディスターブ用モニターセルがシフトした場合のみ、メモリセルのシフトの検知をして、補正するため、従来のようにメモリセルのシフトを検知する度に、メモリセルにストレスが掛かることもなく、シフトの検知を早期に発見でき、低消費電力化も可能となる。
【００３５】
次に、メモリセルの確認及び補正のアルゴリズムを図２に示す。先頭アドレスのＲ０１にあるメモリセルの抵抗値が高い方向にシフトした場合、つまり、セルがＲｅｆ１２とＲｅａｄＲｅｆ１の中間領域にある場合を例にアルゴリズムの説明を行う。まず、ステップ１では、モニターセルの状態が分布範囲内であるか否かを判断し、リテンション用モニターセルセンス用タイマー回路１３が出力する所定周期のモニターセル判定イネーブル信号に基づいて、図１で示した４種類のリテンション用モニターセルＲ００〜Ｒ１０の状態をリテンション用モニターセルアレイ９から読み出し、モニターセルセンス回路１２で確認する。ここでは、４種類のリテンション用モニターセルのうち、少なくとも１つが分布範囲外となるため、モニターセルセンス回路は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うため、メモリアレイの確認を開始するステップ２に進む。あるいは、リードディスターブ用モニターセルを読み出し信号に基づいて、リードディスターブ用モニターセルＲ００〜Ｒ１０の状態を、リードディスターブ用モニターセルアレイ６から読み出し、モニターセルセンス回路１２で確認する（ステップ１）。ここでは、一つのモニターセルがＲｅｆ１２とＲｅａｄＲｅｆ１の中間領域にある場合を想定し、４種類のリードディスターブ用モニターセルのうち少なくとも１つが分布範囲外となるため、モニターセルセンス回路１２は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うためステップ２に進む。尚、リテンション用モニターセル、またはリードディスターブ用モニターセルのどちらか一方が分布範囲内でないとき、ステップ２に進む。
【００３６】
先頭アドレスがコントロールエンジン１６に入力され、先頭アドレス設定を行い、先頭アドレスのメモリセルを読み出す（ステップ２、３）。これは通常の読み出しと同じであるため、リファレンスはリファレンスアレイに記憶されているＲｅａｄＲｅｆ１〜３を使用する。今回の例ではＲ０１の状態に相当するデータが出力される。そのデータを読み出したままステップ４に進み、メモリセルの状態がその分布範囲の上限以上か否か、具体的にはＲ０１の上限を超えていないかを確認する。今回の例では、Ｒｅｆ１２との比較を行い、その結果上限以上になっていると判断されるので、メモリセルを消去するステップ５に移行してメモリセルを消去しＲ１１の状態にする。その後書き込みを行うためステップ７に進み、メモリセル状態がその分布範囲内になるまで、つまりＲ０１の分布範囲内になるまで書き込みを行う。
【００３７】
次に、リテンション用、またはリードディスターブ用モニターセルの抵抗値が元の分布範囲内になるように、リテンション用、またはリードディスターブ用モニターセルの補正を行なう。リテンション用、またはリードディスターブ用モニターセルの補正は、メモリセルの補正（上述のステップ４から７）と同様とする。上述の各ステップは、全てのメモリセルについて実行する必要があるため、ステップ２のアドレスを変更した後再度実行し、最終アドレスになるまで繰り返す。
【００３８】
次に先頭アドレスのＲ０１にあるメモリセルの抵抗値が低い方向にシフトして、セルがＲｅｆ１１とＲｅａｄＲｅｆ２の中間領域にある場合を例にアルゴリズムの説明を行う。まず、リテンション用モニターセルセンス用タイマー回路１３が、所定周期のモニターセル判定イネーブル信号を出力し、モニターセル判定イネーブル信号に基づいて図１で示した４種類のリテンション用モニターセルＲ００〜Ｒ１０の状態をリテンション用モニターセルアレイから読み出し、モニターセルセンス回路で確認する（ステップ１）。ここでは、４種類のモニターセルのうち、少なくとも１つが分布範囲外であるため、モニターセルセンス回路１２は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うためステップ２に進む。あるいは、読み出し信号に基づいて、リードディスターブ用モニターセルＲ００〜Ｒ１０の状態をリードディスターブ用モニターセルアレイから読み出し、モニターセルセンス回路１２で確認する（ステップ１）。ここでは、４種類のリードディスターブ用モニターセルのうち、少なくとも１つが分布範囲外であるため、モニターセルセンス回路１２は高レベル“Ｈ”の訂正信号ＣＯＲＲＥＣＴを出力し、メモリアレイの確認を行うためステップ２に進む。尚、リテンション用モニターセル、またはリードディスターブ用モニターセルのどちらか一方が分布範囲内でないときはステップ２に進む。
【００３９】
先頭アドレスがコントロールエンジンに入力され、先頭アドレス設定を行い、先頭アドレスのメモリセルを読み出す（ステップ２、３）。これは通常の読み出しと同じであるため、リファレンスはリファレンスアレイに記憶されているＲｅａｄＲｅｆ１〜３を使用する。今回の例ではＲ０１の状態に相当するデータが出力される。そのデータを記憶したままステップ４に進み、メモリセルの状態がＲ０１の上限を超えていないか確認する。今回の例では、Ｒｅｆ１２との比較を行い、その結果上限以上になっていないと判断され、ステップ６に進み、メモリセルの状態がＲ０１の下限を超えていないか確認する。今回の例では、Ｒｅｆ１１との比較を行い、その結果下限以下になっていると判断され、ステップ７に進み、メモリセル状態がＲ０１分布範囲内になるまで書き込みを行う。
【００４０】
次に、リテンション用、またはリードディスターブ用モニターセルを元の分布範囲内になるように、リテンション用、またはリードディスターブ用モニターセルの補正を行なう。リテンション用、またはリードディスターブ用モニターセルの補正は、メモリセルの補正（ステップ４〜７）と同様とする。上述の各ステップは、全てのメモリセルについて実行する必要があるため、ステップ２でアドレスを変更した後再度実行し、最終アドレスになるまで繰り返す。
【００４１】
図２に示した本アルゴリズムは、メモリセルを読み出し、読み出されたデータがシフトしているか否かを検知する際、先ず上限を検知した後に下限を検知する点に特徴がある。本アルゴリズムでは、メモリセルの状態が分布範囲の上限以上でなく分布範囲の下限以下である場合、ステップ４→ステップ６→ステップ７の３ステップとなり、メモリセルの状態がメモリセルの状態が分布範囲の下限以下でなく分布範囲の上限以上である場合、ステップ４→ステップ５→ステップ７の３ステップといずれも３ステップで終了するのに対して、例えば、図６に示すように、本アルゴリズムとは逆に下限を検知した後に上限を検知すると、メモリセルの状態が分布範囲の下限以下でなく分布範囲の上限以上である場合には、ステップ４´→ステップ６´→ステップ７´→ステップ５´の４ステップを必要とし、メモリセルの状態が分布範囲の下限以下である場合には、ステップ４´→ステップ５´の２ステップを必要とする。従って、４工程のステップが必要となる図６に示すアルゴリズムよりも工程数が低減できる。
【００４２】
上述した実施形態では、１セルに４値データを記憶且つ書き替え可能な複数のメモリセルを備えたメモリアレイに対応したものを説明したが、本発明は、一般に、１セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能な複数のメモリセルに対応して構成することが可能である。
【００４３】
上述した実施形態では、補正手段を備えることによりメモリセルの値を常に適正な状態に維持することが可能となるが、例えば、試験的にストレスの程度を計測する用途や、モニターセルに異常が確認された時点で寿命が尽きたとの製品仕様を有する半導体記憶装置などにおいては確認手段を備えてその結果を把握できればよく、補正手段は必ずしも必要ではない。
【００４４】
上述した半導体記憶装置において、モニターセルに記憶したデータ値に対応するモニターセルの物理量が予め設定された範囲にあるか否かを検知する検知手段として、電圧検知型の差動増幅回路を用いて構成したものを説明したが、検知手段としてはこれに限定するものではなく、検知対象に応じて適宜構成することが可能である。例えば、電流検知型の差動増幅回路を用いて抵抗値を間接的に検知することも可能である。また、検知手段は、物理量が予め設定された範囲にあるか否かを直接或いは間接的に検知するように構成されていればよく、必ずしも直接検知されるものに限定するものではない。さらに、物理量としては、抵抗値に限るものではなく、メモリセルやモニターセルに記憶されたデータ値に対応するものであれば、電荷量等の他の物理量であっても構わない。
【００４５】
上述した半導体記憶装置ではメモリセルを不揮発性抵抗変化素子としてＲＲＡＭ素子を用いて構成するものについて説明したが、不揮発性抵抗変化素子はこれに限定するものではなく、磁化の方向により抵抗値が変わるＭＲＡＭ素子や熱による結晶状態の変化により抵抗値が変わるＯＵＭ素子など外部ストレスにより抵抗値が変動する素子を用いることも可能である。
【００４６】
【発明の効果】
以上説明したように、本発明では、先ずモニターセルがシフトしているか否かを調べ、モニターセルがシフトした場合のみメモリセルのシフトの検知を行なうので、従来のように頻繁にメモリセルのシフトを検知してメモリセルに過剰ストレスをかけることなく、シフトの検知を効率よくしかも早期に発見でき低消費電力化が可能となる。
【００４７】
また、モニターセルをリテンション用とリードディスターブ用の２種類設けることで抵抗値シフトの要因を区別しそれぞれの影響を判別することが可能となり、さらには、リテンション用モニターセルセンス用タイマー回路による、一定周期のリテンション用モニターセル状態の確認と、メモリアレイからのデータ読み出し時のリードディスターブ用モニターセルの状態の確認を、従来必要であった外部入力が無くとも、自動的に行なえるので、半導体記憶装置の長期安定動作が保障されるようになった。
【００４８】
さらに、不揮発性抵抗変化素子を用いてメモリセルを構成することにより、メモリセルの正常な分布範囲に対し、抵抗値が高くなった場合だけでなく低くなった場合であってもメモリセル毎に補正が可能となり信頼性が向上するようになった。
【図面の簡単な説明】
【図１】本発明による半導体記憶装置の各メモリセルの閾値分布を示す説明図
【図２】本発明によるメモリセルの記憶データ補正方法を説明するフローチャート
【図３】本発明による半導体記憶装置の回路ブロック構成図
【図４】本発明による半導体記憶装置の要部の回路ブロック構成図
【図５】本発明による半導体記憶装置の要部の回路ブロック構成図
【図６】本発明によるメモリセルの記憶データ補正方法の別実施例を説明するフローチャート
【図７】従来技術による半導体記憶装置の回路ブロック構成図
【図８】従来技術による半導体記憶装置の各メモリセルの閾値分布を示す説明図
【図９】従来技術によるメモリセルの記憶データ補正方法を説明するフローチャート
【符号の説明】
１： メモリセルアレイ
２： リファレンスアレイ
３： センス回路
６： モニターセルアレイ
１２，１３，１６：確認手段
Claims (16)
- １セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能な複数のメモリセルと、
前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルと、
前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを検知する検知手段と、
前記検知手段が前記モニターセルの前記物理量を予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認をする確認手段と、
を備えたことを特徴とする半導体記憶装置。 - 前記モニターセルは、前記メモリセルのデータ保持状態の読み出し動作に伴う劣化をモニターする第１モニターセル、及び、前記メモリセルのデータ保持状態の経時劣化をモニターする第２モニターセルの少なくとも何れか一方を含むことを特徴とする請求項１に記載の半導体記憶装置。
- 読み出し動作に伴う前記第１モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第１モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成されていることを特徴とする請求項２に記載の半導体記憶装置。
- 前記第１モニターセルに対し、前記第１モニターセルがモニター対象とする前記メモリセルに対する読み出し動作が発生する毎に、少なくとも１回の読み出し動作が実行されるように構成されていることを特徴とする請求項２に記載の半導体記憶装置。
- 読み出し動作、書き込み動作、及び、消去動作を直接受けない状態における前記第２モニターセルに対するデータ保持状態の劣化に影響するストレスが、前記第２モニターセルがモニター対象とする前記メモリセルに対する前記ストレスより大きくなるように構成されていることを特徴とする請求項２〜４の何れか１項に記載の半導体記憶装置。
- 前記複数のモニターセルが、前記第２モニターセルがモニター対象とする複数の前記メモリセルと、当該メモリセルに対して読み出し動作に要する電圧を供給する負荷回路との間に配置されていることを特徴とする請求項２〜５の何れか１項に記載の半導体記憶装置。
- 前記検知手段が、前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路を備えていることを特徴とする請求項１〜６の何れか１項に記載の半導体記憶装置。
- 前記確認手段が、前記メモリセルの前記物理量が予め設定された範囲外にあると確認した場合に、そのメモリセルの前記物理量を予め設定された範囲内に収まるように補正する補正手段を備えていることを特徴とする請求項１〜７の何れか１項に記載の半導体記憶装置。
- 前記補正手段は、補正対象の前記メモリセルに対して、書き込みと消去の少なくとも何れか一方を実行することにより、前記物理量を補正することを特徴とする請求項８に記載の半導体記憶装置。
- 前記メモリセルは、電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される不揮発性抵抗変化素子と選択トランジスタとで構成されていることを特徴とする請求項１〜９の何れか１項に記載の半導体記憶装置。
- 前記不揮発性抵抗変化素子は、電極間にマンガンを含有するペロブスカイト構造の酸化物が形成されていることを特徴とする請求項１０に記載の半導体記憶装置。
- １セル内にＮ値データ（Ｎは２以上の自然数）を記憶且つ書き換え可能なメモリセルの記憶データ補正方法であって、
前記Ｎ値データの各データ値を前記メモリセルと同じ記憶方式で各別に記憶する複数のモニターセルを用い、
前記モニターセルに記憶した前記データ値に対応する前記モニターセルの物理量が予め設定された範囲にあるか否かを検知し、
前記モニターセルの前記物理量が予め設定された範囲外であると検知した場合、前記メモリセルに記憶されているデータ値に対応する前記メモリセルの前記物理量が予め設定された範囲であるか否かの確認し、
前記メモリセルの前記物理量が予め設定された範囲外にあると確認した場合、そのメモリセルの前記物理量を予め設定された範囲内に収まるように補正することを特徴とするメモリセルの記憶データ補正方法。 - 前記モニターセルは、前記メモリセルのデータ保持状態の読み出し動作に伴う劣化をモニターする第１モニターセル、及び、前記メモリセルのデータ保持状態の経時劣化をモニターする第２モニターセルの少なくとも何れか一方を含むことを特徴とする請求項１２に記載のメモリセルの記憶データ補正方法。
- 前記モニターセルの前記物理量の検知を所定のタイミングで実行するための同期信号を発生するタイミング発生回路を備え、
前記同期信号に基づくタイミングで前記モニターセルの前記物理量が予め設定された範囲にあるか否かを検知することを特徴とする請求項１２または１３に記載のメモリセルの記憶データ補正方法。 - 前記メモリセルは、電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される不揮発性抵抗変化素子と選択トランジスタとで構成されていることを特徴とする請求項１２〜１４の何れか１項に記載のメモリセルの記憶データ補正方法。
- 前記不揮発性抵抗変化素子は、電極間にマンガンを含有するペロブスカイト構造の酸化物が形成されていることを特徴とする請求項１５に記載のメモリセルの記憶データ補正方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353731A JP4129170B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
| EP03257634.0A EP1426971B1 (en) | 2002-12-05 | 2003-12-04 | Semiconductor memory device and method for correcting memory cell data |
| TW092134205A TWI232456B (en) | 2002-12-05 | 2003-12-04 | Semiconductor memory device and method for correcting memory cell data |
| CNB2003101201071A CN100390903C (zh) | 2002-12-05 | 2003-12-05 | 半导体存储装置及存储单元的存储数据修正方法 |
| KR1020030088105A KR100555275B1 (ko) | 2002-12-05 | 2003-12-05 | 반도체 기억장치 및 메모리 셀 데이터의 보정방법 |
| US10/729,334 US6967867B2 (en) | 2002-12-05 | 2003-12-05 | Semiconductor memory device and method for correcting memory cell data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353731A JP4129170B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004185753A true JP2004185753A (ja) | 2004-07-02 |
| JP4129170B2 JP4129170B2 (ja) | 2008-08-06 |
Family
ID=32310737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002353731A Expired - Lifetime JP4129170B2 (ja) | 2002-12-05 | 2002-12-05 | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6967867B2 (ja) |
| EP (1) | EP1426971B1 (ja) |
| JP (1) | JP4129170B2 (ja) |
| KR (1) | KR100555275B1 (ja) |
| CN (1) | CN100390903C (ja) |
| TW (1) | TWI232456B (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004849A (ja) * | 2005-06-21 | 2007-01-11 | Sony Corp | 記憶装置及び記憶装置の駆動方法 |
| JP2008010035A (ja) * | 2006-06-27 | 2008-01-17 | Sony Corp | 記憶装置 |
| JP2008071473A (ja) * | 2006-07-27 | 2008-03-27 | Qimonda North America Corp | 相変化メモリの読み出し障害検知センサ |
| JP2008135150A (ja) * | 2006-10-06 | 2008-06-12 | Qimonda North America Corp | マルチビットメモリセルおよび温度バジェットセンサを備えた半導体デバイス |
| JP2008152904A (ja) * | 2006-11-22 | 2008-07-03 | Qimonda North America Corp | リフレッシュ動作を含む抵抗メモリ |
| JP2009076143A (ja) * | 2007-09-21 | 2009-04-09 | Toshiba Corp | 抵抗変化メモリ装置 |
| JP2009099206A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 抵抗変化メモリ装置 |
| US7580277B2 (en) | 2005-01-19 | 2009-08-25 | Elpida Memory, Inc. | Memory device including a programmable resistance element |
| JP2011258311A (ja) * | 2010-03-30 | 2011-12-22 | Panasonic Corp | 不揮発性記憶装置 |
| WO2012039415A1 (ja) * | 2010-09-21 | 2012-03-29 | 日本電気株式会社 | 半導体装置およびその制御方法 |
| JP2012133865A (ja) * | 2010-12-22 | 2012-07-12 | Hitachi Global Storage Technologies Netherlands Bv | Ｎａｎｄフラッシュメモリの劣化早期検知 |
| WO2012117467A1 (ja) * | 2011-03-02 | 2012-09-07 | 日本電気株式会社 | 再構成可能回路 |
| JP2014154205A (ja) * | 2013-02-07 | 2014-08-25 | Seagate Technology Llc | メモリセルの抵抗偏移を逆転させるためのバイアス信号のメモリセルへの印加 |
| WO2014129172A1 (ja) * | 2013-02-19 | 2014-08-28 | パナソニック株式会社 | 不揮発性半導体記憶装置 |
| JP2014175039A (ja) * | 2013-03-07 | 2014-09-22 | Seagate Technology Llc | 抵抗メモリ要素の特性化パラメータの形成のための方法および装置 |
| WO2020031435A1 (ja) * | 2018-08-06 | 2020-02-13 | ソニーセミコンダクタソリューションズ株式会社 | 記憶制御装置、記憶装置および記憶制御方法 |
| WO2021039215A1 (ja) * | 2019-08-30 | 2021-03-04 | ソニーセミコンダクタソリューションズ株式会社 | メモリチップ及びメモリチップの制御方法 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7817469B2 (en) * | 2004-07-26 | 2010-10-19 | Sandisk Il Ltd. | Drift compensation in a flash memory |
| US7957189B2 (en) * | 2004-07-26 | 2011-06-07 | Sandisk Il Ltd. | Drift compensation in a flash memory |
| EP1717817B8 (en) | 2005-04-29 | 2016-05-18 | Micron Technology, Inc. | A semiconductor memory device with information loss self-detect capability |
| US7230854B2 (en) * | 2005-08-01 | 2007-06-12 | Sandisk Corporation | Method for programming non-volatile memory with self-adjusting maximum program loop |
| US7023737B1 (en) | 2005-08-01 | 2006-04-04 | Sandisk Corporation | System for programming non-volatile memory with self-adjusting maximum program loop |
| KR101012129B1 (ko) * | 2005-08-01 | 2011-02-07 | 샌디스크 코포레이션 | 자기 조정 최대 프로그램 루프에 의한 비휘발성 메모리의프로그래밍 |
| JP4796360B2 (ja) * | 2005-09-07 | 2011-10-19 | 富士通セミコンダクター株式会社 | 冗長置換方法、半導体記憶装置及び情報処理装置 |
| US7639531B2 (en) | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
| US7613043B2 (en) | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
| US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
| US7551486B2 (en) * | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
| US7511646B2 (en) | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
| US7568135B2 (en) | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
| US7701797B2 (en) | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
| US7911834B2 (en) | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
| US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
| US7852690B2 (en) | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
| US7522448B2 (en) | 2006-07-31 | 2009-04-21 | Sandisk 3D Llc | Controlled pulse operations in non-volatile memory |
| US7719874B2 (en) | 2006-07-31 | 2010-05-18 | Sandisk 3D Llc | Systems for controlled pulse operations in non-volatile memory |
| US7492630B2 (en) | 2006-07-31 | 2009-02-17 | Sandisk 3D Llc | Systems for reverse bias trim operations in non-volatile memory |
| US8997255B2 (en) * | 2006-07-31 | 2015-03-31 | Inside Secure | Verifying data integrity in a data storage device |
| US7499355B2 (en) | 2006-07-31 | 2009-03-03 | Sandisk 3D Llc | High bandwidth one time field-programmable memory |
| WO2008016844A2 (en) * | 2006-07-31 | 2008-02-07 | Sandisk 3D Llc | Non-volatile memory capable of correcting overwritten cell |
| US7495947B2 (en) | 2006-07-31 | 2009-02-24 | Sandisk 3D Llc | Reverse bias trim operations in non-volatile memory |
| US7499304B2 (en) | 2006-07-31 | 2009-03-03 | Sandisk 3D Llc | Systems for high bandwidth one time field-programmable memory |
| US8068376B1 (en) * | 2006-08-02 | 2011-11-29 | Hiep Van Tran | Low leakage high stability memory array system |
| JP4952718B2 (ja) * | 2006-09-06 | 2012-06-13 | 富士通株式会社 | 不揮発性メモリ |
| KR100827695B1 (ko) * | 2006-11-03 | 2008-05-07 | 삼성전자주식회사 | 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치 |
| JP5145720B2 (ja) * | 2007-01-31 | 2013-02-20 | 富士通セミコンダクター株式会社 | チャージロス修復方法及び半導体記憶装置 |
| JP4288376B2 (ja) | 2007-04-24 | 2009-07-01 | スパンション エルエルシー | 不揮発性記憶装置およびその制御方法 |
| JP2008276858A (ja) | 2007-04-27 | 2008-11-13 | Spansion Llc | 不揮発性記憶装置及びそのバイアス制御方法 |
| KR101498669B1 (ko) * | 2007-12-20 | 2015-03-19 | 삼성전자주식회사 | 반도체 메모리 시스템 및 그것의 액세스 방법 |
| US20090190409A1 (en) * | 2008-01-28 | 2009-07-30 | Rok Dittrich | Integrated Circuit, Cell Arrangement, Method for Operating an Integrated Circuit and for Operating a Cell Arrangement, Memory Module |
| US7978507B2 (en) | 2008-06-27 | 2011-07-12 | Sandisk 3D, Llc | Pulse reset for non-volatile storage |
| US7695309B2 (en) * | 2008-08-26 | 2010-04-13 | Tyco Electronics Corporation | Sensor strip for a connectivity management system |
| KR20110107190A (ko) | 2010-03-24 | 2011-09-30 | 삼성전자주식회사 | 저항성 메모리의 마모 셀 관리 방법 및 장치 |
| JP5204868B2 (ja) * | 2011-04-12 | 2013-06-05 | シャープ株式会社 | 半導体記憶装置 |
| US8934284B2 (en) * | 2013-02-26 | 2015-01-13 | Seagate Technology Llc | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
| US10319437B2 (en) | 2017-09-20 | 2019-06-11 | Sandisk Technologies Llc | Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device |
| KR102386198B1 (ko) * | 2017-11-28 | 2022-04-14 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치를 구비한 메모리 시스템 및 그의 동작 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291475A (ja) * | 1987-05-25 | 1988-11-29 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ装置 |
| JPH0664920B2 (ja) * | 1989-10-20 | 1994-08-22 | 株式会社東芝 | 不揮発性メモリ |
| JPH0620486A (ja) * | 1992-07-03 | 1994-01-28 | Nippon Steel Corp | 記憶装置 |
| US5777923A (en) * | 1996-06-17 | 1998-07-07 | Aplus Integrated Circuits, Inc. | Flash memory read/write controller |
| US5966322A (en) * | 1996-09-06 | 1999-10-12 | Nonvolatile Electronics, Incorporated | Giant magnetoresistive effect memory cell |
| US5835413A (en) | 1996-12-20 | 1998-11-10 | Intel Corporation | Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels |
| EP0987715B1 (en) * | 1998-09-15 | 2005-02-09 | STMicroelectronics S.r.l. | Method for maintaining the memory of non-volatile memory cells |
| JP2001076496A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | 不揮発性メモリのデータ化け防止回路およびその方法 |
| US6314014B1 (en) * | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
| JP2002150783A (ja) * | 2000-11-10 | 2002-05-24 | Toshiba Corp | 半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別する方法 |
| FR2820539B1 (fr) * | 2001-02-02 | 2003-05-30 | St Microelectronics Sa | Procede et dispositif de rafraichissement de cellules de reference |
| US6473332B1 (en) * | 2001-04-04 | 2002-10-29 | The University Of Houston System | Electrically variable multi-state resistance computing |
-
2002
- 2002-12-05 JP JP2002353731A patent/JP4129170B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-04 EP EP03257634.0A patent/EP1426971B1/en not_active Expired - Lifetime
- 2003-12-04 TW TW092134205A patent/TWI232456B/zh not_active IP Right Cessation
- 2003-12-05 US US10/729,334 patent/US6967867B2/en not_active Expired - Lifetime
- 2003-12-05 KR KR1020030088105A patent/KR100555275B1/ko active IP Right Grant
- 2003-12-05 CN CNB2003101201071A patent/CN100390903C/zh not_active Expired - Fee Related
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7580277B2 (en) | 2005-01-19 | 2009-08-25 | Elpida Memory, Inc. | Memory device including a programmable resistance element |
| US7751227B2 (en) | 2005-01-19 | 2010-07-06 | Elpida Memory, Inc. | Memory device including a programmable resistance element |
| JP2007004849A (ja) * | 2005-06-21 | 2007-01-11 | Sony Corp | 記憶装置及び記憶装置の駆動方法 |
| JP4696715B2 (ja) * | 2005-06-21 | 2011-06-08 | ソニー株式会社 | 記憶装置及び記憶装置の駆動方法 |
| JP2008010035A (ja) * | 2006-06-27 | 2008-01-17 | Sony Corp | 記憶装置 |
| JP2008071473A (ja) * | 2006-07-27 | 2008-03-27 | Qimonda North America Corp | 相変化メモリの読み出し障害検知センサ |
| JP2008135150A (ja) * | 2006-10-06 | 2008-06-12 | Qimonda North America Corp | マルチビットメモリセルおよび温度バジェットセンサを備えた半導体デバイス |
| JP2008152904A (ja) * | 2006-11-22 | 2008-07-03 | Qimonda North America Corp | リフレッシュ動作を含む抵抗メモリ |
| JP2009076143A (ja) * | 2007-09-21 | 2009-04-09 | Toshiba Corp | 抵抗変化メモリ装置 |
| US8315082B2 (en) | 2007-09-21 | 2012-11-20 | Kabushiki Kaisha Toshiba | Resistance-changing memory device |
| US8174864B2 (en) | 2007-09-21 | 2012-05-08 | Kabushiki Kaisha Toshiba | Resistance-changing memory device |
| JP2009099206A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 抵抗変化メモリ装置 |
| JP2011258311A (ja) * | 2010-03-30 | 2011-12-22 | Panasonic Corp | 不揮発性記憶装置 |
| US8787071B2 (en) | 2010-03-30 | 2014-07-22 | Panasonic Corporation | Nonvolatile storage device and method for writing into the same |
| US8593853B2 (en) | 2010-03-30 | 2013-11-26 | Panasonic Corporation | Nonvolatile storage device and method for writing into the same |
| US8872542B2 (en) | 2010-09-21 | 2014-10-28 | Nec Corporation | Semiconductor device and semiconductor device control method |
| WO2012039415A1 (ja) * | 2010-09-21 | 2012-03-29 | 日本電気株式会社 | 半導体装置およびその制御方法 |
| JP2012133865A (ja) * | 2010-12-22 | 2012-07-12 | Hitachi Global Storage Technologies Netherlands Bv | Ｎａｎｄフラッシュメモリの劣化早期検知 |
| JP5858036B2 (ja) * | 2011-03-02 | 2016-02-10 | 日本電気株式会社 | 再構成可能回路 |
| WO2012117467A1 (ja) * | 2011-03-02 | 2012-09-07 | 日本電気株式会社 | 再構成可能回路 |
| US9299424B2 (en) | 2011-03-02 | 2016-03-29 | Nec Corporation | Reconfigurable circuit and method for refreshing reconfigurable circuit |
| JP2014154205A (ja) * | 2013-02-07 | 2014-08-25 | Seagate Technology Llc | メモリセルの抵抗偏移を逆転させるためのバイアス信号のメモリセルへの印加 |
| US9058869B2 (en) | 2013-02-07 | 2015-06-16 | Seagate Technology Llc | Applying a bias signal to memory cells to reverse a resistance shift of the memory cells |
| WO2014129172A1 (ja) * | 2013-02-19 | 2014-08-28 | パナソニック株式会社 | 不揮発性半導体記憶装置 |
| JPWO2014129172A1 (ja) * | 2013-02-19 | 2017-02-02 | パナソニックＩｐマネジメント株式会社 | 不揮発性半導体記憶装置 |
| US9747979B2 (en) | 2013-02-19 | 2017-08-29 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile semiconductor storage device including cell transistor performance measuring cells |
| JP2014175039A (ja) * | 2013-03-07 | 2014-09-22 | Seagate Technology Llc | 抵抗メモリ要素の特性化パラメータの形成のための方法および装置 |
| WO2020031435A1 (ja) * | 2018-08-06 | 2020-02-13 | ソニーセミコンダクタソリューションズ株式会社 | 記憶制御装置、記憶装置および記憶制御方法 |
| WO2021039215A1 (ja) * | 2019-08-30 | 2021-03-04 | ソニーセミコンダクタソリューションズ株式会社 | メモリチップ及びメモリチップの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200414207A (en) | 2004-08-01 |
| EP1426971A3 (en) | 2005-12-07 |
| TWI232456B (en) | 2005-05-11 |
| KR100555275B1 (ko) | 2006-03-03 |
| CN1505053A (zh) | 2004-06-16 |
| EP1426971B1 (en) | 2013-07-24 |
| JP4129170B2 (ja) | 2008-08-06 |
| US6967867B2 (en) | 2005-11-22 |
| KR20040049293A (ko) | 2004-06-11 |
| EP1426971A2 (en) | 2004-06-09 |
| CN100390903C (zh) | 2008-05-28 |
| US20040114427A1 (en) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4129170B2 (ja) | 半導体記憶装置及びメモリセルの記憶データ補正方法 | |
| US6831872B2 (en) | Semiconductor memory device and method for correcting a reference cell | |
| US7542344B2 (en) | Non-volatile memory device and self-compensation method thereof | |
| TWI402849B (zh) | 用於控制記憶體之系統及方法 | |
| US7688634B2 (en) | Method of operating an integrated circuit having at least one memory cell | |
| US8593855B2 (en) | Semiconductor memory device | |
| US7522449B2 (en) | Phase change memory device and related programming method | |
| US10515696B2 (en) | Apparatuses and methods for determining stability of a memory cell | |
| US7969788B2 (en) | Charge loss compensation methods and apparatus | |
| US7551503B2 (en) | Method for refreshing a flash memory | |
| US20080273385A1 (en) | NAND step up voltage switching method | |
| JP2006351192A (ja) | 不揮発性メモリにおける妨害の低減方法 | |
| JP2004046985A (ja) | 不揮発性半導体メモリ及びそのテスト方法 | |
| JP3098486B2 (ja) | 不揮発性半導体記憶装置 | |
| KR20090020342A (ko) | 가변 저항 메모리 장치 및 그것의 프로그램 방법 | |
| US20100097842A1 (en) | Resistance variable memory device programming multi-bit data | |
| US10366750B2 (en) | Nonvolatile memory device | |
| CN116964677A (zh) | 评估背景泄漏以选择存储器装置中的写入电压 | |
| TWI782636B (zh) | 半導體記憶裝置及其動作方法 | |
| US8289787B2 (en) | Semiconductor memory device and method for operating the same | |
| US20090122616A1 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
| TW202341142A (zh) | 記憶體裝置、其寫入電路及記憶體寫入方法 | |
| CN115691612A (zh) | 阻变存储器的操作方法、阻变存储器及电子装置 | |
| JPH09213093A (ja) | 不揮発性半導体記憶装置及びそのテスト方法及びトリミング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080516 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4129170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |