JP2009076143A - 抵抗変化メモリ装置 - Google Patents
抵抗変化メモリ装置 Download PDFInfo
- Publication number
- JP2009076143A JP2009076143A JP2007244582A JP2007244582A JP2009076143A JP 2009076143 A JP2009076143 A JP 2009076143A JP 2007244582 A JP2007244582 A JP 2007244582A JP 2007244582 A JP2007244582 A JP 2007244582A JP 2009076143 A JP2009076143 A JP 2009076143A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- cell
- state
- voltage
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0047—Read destroying or disturbing the data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】抵抗変化メモリ装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路とを有する。
【選択図】図5
Description
Y. Hosoi et al, "High Speed Unipolar Switching Resistance RAM(RRAM) Technology" IEEE International Electron Devices Meeting 2006 Technical Digest p.793-796
可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、
前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、
前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路と、
を有することを特徴とする。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態の少なくとも2値をデータ状態として利用し、低抵抗状態のメモリセルを読み出したあとに読み出しに用いた電圧より高い電圧パルスを読み出しセルに印加する。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、複数の抵抗値レベルを設定してメモリセルに抵抗値としてデータを記憶し、データ読み出し後に読み出した抵抗状態によって、電圧パルスをその読み出しセルに与えてその抵抗状態を収束させるリフレッシュ動作を行う。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態への抵抗状態を複数の区間に分けて対応する区間を多値レベルとして利用し、データ読み出し後、読み出しに用いた電圧より高い電圧をもちかつ読み出した抵抗値が高い程電圧値が低い様な高電圧パルスを読み出しセルに印加する。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態への抵抗状態を複数の区間に分けて対応する区間を抵抗の多値レベルとして利用し、データ読み出し後、読み出しに用いた電圧より高い電圧をもちかつ読み出した抵抗値が高い程パルス印加時間が長くなる様な高電圧パルスをセルに印加する。
・電圧及び電流または熱によって抵抗状態を変える物資をデータ記憶に用いる抵抗変化メモリにおいて、熱的に安定な抵抗状態が高抵抗である物質を用いて高抵抗状態と低抵抗状態への抵抗状態を複数の区間に分けて対応する区間を抵抗の多値レベルとして利用し、多値レベルの状態設定に際して、各区分に対応した抵抗値への設定の確認読み出し後に、その確認読み出しに用いた電圧より高い電圧をもちかつ読み出した抵抗値が高い程電圧値が低くパルス印加時間が長くなる様な高電圧パルスをセルに印加して抵抗値を設定区間に収束させる。
Claims (5)
- 可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、
前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、
前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路と、
を有することを特徴とする抵抗変化メモリ装置。 - 前記メモリセルは、高抵抗状態を安定状態として高抵抗状態と低抵抗状態との2値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが低抵抗状態であることが読み出されたときに、データ読み出し時に前記選択メモリセルに与えられる読み出し電圧より高い電圧パルスを発生するように構成されている
ことを特徴とする請求項1記載の抵抗変化メモリ装置。 - 前記メモリセルは、最高の抵抗値状態を安定状態として少なくとも3つの抵抗値により規定される多値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが所定値以下の抵抗値状態であることが読み出されたときに、データ読み出し時に前記選択メモリセルに与えられる読み出し電圧より高く、読み出された抵抗値が高いほど低くなる電圧パルスを発生するように構成されている
ことを特徴とする請求項1記載の抵抗変化メモリ装置。 - 前記メモリセルは、最高の抵抗値状態を安定状態として少なくとも3つの抵抗値により規定される多値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが所定値以下の抵抗値状態であることが読み出されたときに、データ読み出し時に前記選択メモリセルに与えられる読み出し電圧より高く、読み出された抵抗値が高いほどパルス幅が大きくなる電圧パルスを発生するように構成されている
ことを特徴とする請求項1記載の抵抗変化メモリ装置。 - 前記メモリセルは、最高の抵抗値状態を安定状態として少なくとも3つの抵抗値により規定される多値データ記憶を行うものであり、
前記電圧発生回路は、前記選択メモリセルが所定値以下の抵抗値状態であることが読み出されたときに、読み出し時に前記選択メモリセルに与えられる読み出し電圧より高く、読み出された抵抗値が高いほど低くかつパルス幅が大きくなる電圧パルスを発生するように構成されている
ことを特徴とする請求項1記載の抵抗変化メモリ装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244582A JP5159224B2 (ja) | 2007-09-21 | 2007-09-21 | 抵抗変化メモリ装置 |
CN2008801072917A CN101802922B (zh) | 2007-09-21 | 2008-09-18 | 变电阻存储器装置 |
PCT/JP2008/067362 WO2009038220A1 (en) | 2007-09-21 | 2008-09-18 | Resistance-changing memory device |
KR1020107008580A KR101158991B1 (ko) | 2007-09-21 | 2008-09-18 | 저항 변화 메모리 장치 |
US12/678,159 US8174864B2 (en) | 2007-09-21 | 2008-09-18 | Resistance-changing memory device |
US13/446,137 US8315082B2 (en) | 2007-09-21 | 2012-04-13 | Resistance-changing memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244582A JP5159224B2 (ja) | 2007-09-21 | 2007-09-21 | 抵抗変化メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009076143A true JP2009076143A (ja) | 2009-04-09 |
JP5159224B2 JP5159224B2 (ja) | 2013-03-06 |
Family
ID=40468027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007244582A Expired - Fee Related JP5159224B2 (ja) | 2007-09-21 | 2007-09-21 | 抵抗変化メモリ装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8174864B2 (ja) |
JP (1) | JP5159224B2 (ja) |
KR (1) | KR101158991B1 (ja) |
CN (1) | CN101802922B (ja) |
WO (1) | WO2009038220A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305795B2 (en) | 2009-04-27 | 2012-11-06 | Panasonic Corporation | Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device |
WO2013121792A1 (ja) * | 2012-02-17 | 2013-08-22 | パナソニック株式会社 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
JP2018509725A (ja) * | 2015-03-27 | 2018-04-05 | インテル・コーポレーション | スナップバックディスターブを低減させた統合セットバック読み出し |
WO2019054001A1 (ja) * | 2017-09-12 | 2019-03-21 | パナソニック株式会社 | 不揮発性記憶装置、及び駆動方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8351289B1 (en) * | 2009-12-30 | 2013-01-08 | Micron Technology, Inc. | Apparatuses and methods for sensing a phase-change test cell and determining changes to the test cell resistance due to thermal exposure |
JP2011187144A (ja) * | 2010-03-11 | 2011-09-22 | Toshiba Corp | 半導体記憶装置 |
KR20150046169A (ko) * | 2012-09-18 | 2015-04-29 | 가코호진 쥬오 다이가쿠 | 불휘발성 기억 장치 및 그 제어 방법 |
KR101998673B1 (ko) | 2012-10-12 | 2019-07-11 | 삼성전자주식회사 | 저항성 메모리 장치 및 그것의 구동방법 |
FR3011117A1 (fr) * | 2013-09-24 | 2015-03-27 | St Microelectronics Sa | Procede et dispositif de commande d'une memoire reram |
US9286978B2 (en) * | 2013-10-09 | 2016-03-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR102187485B1 (ko) | 2014-02-21 | 2020-12-08 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 센싱 방법 |
US9859013B2 (en) * | 2014-05-06 | 2018-01-02 | Sandisk Technologies Llc | Data operations in non-volatile memory |
KR102140786B1 (ko) | 2014-06-27 | 2020-08-03 | 삼성전자주식회사 | 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법 |
US9343133B1 (en) * | 2014-10-27 | 2016-05-17 | Micron Technology, Inc. | Apparatuses and methods for setting a signal in variable resistance memory |
US9418737B2 (en) * | 2014-12-31 | 2016-08-16 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of controlling the same |
US10147475B1 (en) * | 2017-05-09 | 2018-12-04 | Micron Technology, Inc. | Refresh in memory based on a set margin |
US10290327B2 (en) * | 2017-10-13 | 2019-05-14 | Nantero, Inc. | Devices and methods for accessing resistive change elements in resistive change element arrays |
US10269442B1 (en) | 2017-12-28 | 2019-04-23 | Micron Technology, Inc. | Drift mitigation with embedded refresh |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185753A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
JP2005108395A (ja) * | 2003-09-12 | 2005-04-21 | Renesas Technology Corp | 記憶装置 |
JP2006066052A (ja) * | 2004-07-28 | 2006-03-09 | Sharp Corp | 不揮発性半導体記憶装置及び読み出し方法 |
JP2006331626A (ja) * | 2005-05-20 | 2006-12-07 | Infineon Technologies Ag | Pmcメモリセル、およびcbramメモリ回路を作動する方法 |
WO2006137111A1 (ja) * | 2005-06-20 | 2006-12-28 | Fujitsu Limited | 不揮発性半導体記憶装置及びその書き込み方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5949022A (ja) * | 1982-09-13 | 1984-03-21 | Toshiba Corp | 多値論理回路 |
US7623370B2 (en) * | 2002-04-04 | 2009-11-24 | Kabushiki Kaisha Toshiba | Resistance change memory device |
JP4282314B2 (ja) | 2002-06-25 | 2009-06-17 | シャープ株式会社 | 記憶装置 |
US7010644B2 (en) * | 2002-08-29 | 2006-03-07 | Micron Technology, Inc. | Software refreshed memory device and method |
EP1416497A3 (fr) * | 2002-10-31 | 2004-07-21 | STMicroelectronics S.A. | Cellules mémoire multi-niveaux à programmation unique |
JP4606869B2 (ja) * | 2004-12-24 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007234133A (ja) * | 2006-03-01 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及び半導体集積回路システム |
US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
US7577024B2 (en) * | 2007-05-25 | 2009-08-18 | Intel Corporation | Streaming mode programming in phase change memories |
JP5127661B2 (ja) * | 2008-10-10 | 2013-01-23 | 株式会社東芝 | 半導体記憶装置 |
JP2010225221A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体記憶装置 |
-
2007
- 2007-09-21 JP JP2007244582A patent/JP5159224B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-18 CN CN2008801072917A patent/CN101802922B/zh not_active Expired - Fee Related
- 2008-09-18 KR KR1020107008580A patent/KR101158991B1/ko not_active IP Right Cessation
- 2008-09-18 US US12/678,159 patent/US8174864B2/en active Active
- 2008-09-18 WO PCT/JP2008/067362 patent/WO2009038220A1/en active Application Filing
-
2012
- 2012-04-13 US US13/446,137 patent/US8315082B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185753A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
JP2005108395A (ja) * | 2003-09-12 | 2005-04-21 | Renesas Technology Corp | 記憶装置 |
JP2006066052A (ja) * | 2004-07-28 | 2006-03-09 | Sharp Corp | 不揮発性半導体記憶装置及び読み出し方法 |
JP2006331626A (ja) * | 2005-05-20 | 2006-12-07 | Infineon Technologies Ag | Pmcメモリセル、およびcbramメモリ回路を作動する方法 |
WO2006137111A1 (ja) * | 2005-06-20 | 2006-12-28 | Fujitsu Limited | 不揮発性半導体記憶装置及びその書き込み方法 |
Non-Patent Citations (1)
Title |
---|
JPN6011069471; Y.Hosoi et al: 'High Speed Unipolar Switching Resistance RAM(RRAM) Technology' Electron Devices Meeting 2006 Technical Degest , 200612, p.793-796, IEEE * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305795B2 (en) | 2009-04-27 | 2012-11-06 | Panasonic Corporation | Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device |
US8665633B2 (en) | 2009-04-27 | 2014-03-04 | Panasonic Corporaion | Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device |
WO2013121792A1 (ja) * | 2012-02-17 | 2013-08-22 | パナソニック株式会社 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
JP5450911B2 (ja) * | 2012-02-17 | 2014-03-26 | パナソニック株式会社 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
JP2018509725A (ja) * | 2015-03-27 | 2018-04-05 | インテル・コーポレーション | スナップバックディスターブを低減させた統合セットバック読み出し |
WO2019054001A1 (ja) * | 2017-09-12 | 2019-03-21 | パナソニック株式会社 | 不揮発性記憶装置、及び駆動方法 |
JPWO2019054001A1 (ja) * | 2017-09-12 | 2020-08-27 | パナソニックセミコンダクターソリューションズ株式会社 | 不揮発性記憶装置、及び駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20100068462A (ko) | 2010-06-23 |
US8315082B2 (en) | 2012-11-20 |
CN101802922B (zh) | 2013-06-19 |
US20100195372A1 (en) | 2010-08-05 |
KR101158991B1 (ko) | 2012-06-21 |
WO2009038220A1 (en) | 2009-03-26 |
CN101802922A (zh) | 2010-08-11 |
US8174864B2 (en) | 2012-05-08 |
JP5159224B2 (ja) | 2013-03-06 |
US20120195101A1 (en) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5159224B2 (ja) | 抵抗変化メモリ装置 | |
US11615844B2 (en) | Apparatuses and methods including memory and operation of same | |
KR100809339B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 | |
US8395929B2 (en) | Signal margin improvement for read operations in a cross-point memory array | |
US8861258B2 (en) | Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device | |
KR102178832B1 (ko) | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 | |
JP4496238B2 (ja) | 不揮発性メモリ装置 | |
US9842644B1 (en) | Memory device, operation method of the same, and operation method of memory controller | |
JP5295991B2 (ja) | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の制御方法 | |
JP2009099206A (ja) | 抵抗変化メモリ装置 | |
US20110280059A1 (en) | Alternating bipolar forming voltage for resistivity-switching elements | |
KR102215359B1 (ko) | 비휘발성 메모리 장치와 그 센싱 방법 | |
KR102187116B1 (ko) | 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법 | |
JP2013520761A (ja) | 可逆的抵抗性スイッチング素子のためのステップ・ソフト・プログラム | |
US10580488B2 (en) | Memory device for generating a compensation current based on a difference between a first read voltage and a second read voltage and a method of operating the same | |
KR20160101540A (ko) | 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법 | |
JP6202576B2 (ja) | 不揮発性記憶装置およびその制御方法 | |
KR20100013125A (ko) | 반도체 장치, 이를 포함하는 반도체 시스템, 및 저항성메모리 셀의 프로그램 방법 | |
JP6972059B2 (ja) | 抵抗変化型メモリ | |
US9330758B1 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |