WO2013121792A1

WO2013121792A1 - 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置

Info

Publication number: WO2013121792A1
Application number: PCT/JP2013/000835
Authority: WO
Inventors: 高木　剛; 魏　志強; 健生二宮
Original assignee: パナソニック株式会社
Priority date: 2012-02-17
Filing date: 2013-02-15
Publication date: 2013-08-22
Also published as: JP5450911B2; US20140056056A1; JPWO2013121792A1

Abstract

　第１の電極（１０３）と、第２の電極（１０５）と、抵抗変化層（１０４）とを備え、抵抗変化層（１０４）は、周囲の領域に比べて酸素不足度の大きい微小領域（１０６）を有し、不揮発性記憶素子（１００）のデータ読み出し方法は、第１の電極（１０３）及び第２の電極（１０５）間に、第１の電圧パルス及び第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加するステップと、第３の電圧パルスを印加するステップの後に、第１の電極（１０３）及び第２の電極（１０５）間に、第１の電圧パルス及び第２の電圧パルスよりも電圧値の絶対値が小さい第４の電圧パルスを印加して、抵抗変化層（１０４）の抵抗状態を読み出すステップとを含む。

Description

不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置

　本発明は、与えられる電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子のデータ読み出し方法、及びその方法を実施する不揮発性記憶装置に関する。

　近年、デジタル技術の進展に伴って、不揮発性記憶装置の大容量化、書き込み電力の低減、書き込み／読み出し時間の短縮化、及び長寿命化等の要求が高まっている。こうした要求に対して、電気的信号によって抵抗値が可逆的に変化する性質を有する抵抗変化型の不揮発性記憶素子を備えた不揮発性記憶装置の研究開発が進んでいる。

　不揮発性記憶素子は、抵抗変化層を下部電極と上部電極とでサンドイッチしたような単純な構造で構成される。この上下の電極間の抵抗変化層に、閾値以上の大きさの電圧を有する電気的パルスを与えることにより、抵抗変化層を高抵抗状態又は低抵抗状態に変化させ、抵抗状態とデータとを対応させることにより情報の記録を行う素子である。

　抵抗変化が生じる物理的なメカニズムについては、近年の研究の結果、抵抗変化層を構成する２元系の遷移金属酸化物中に導電性のフィラメント、すなわち、電流密度が局所的に高くなる電流経路（導電パス）が形成され、酸化還元によりそのフィラメント中の欠陥密度が変化することで抵抗変化が生じるものと考えられている（例えば、特許文献１、２及び非特許文献１を参照）。

米国特許第６４７３３３２号明細書特開２００８－３０６１５７号公報

Ｒ．Ｗａｓｅｒ　ｅｔ　ａｌ．，　Ａｄｖａｎｃｅｄ　Ｍａｔｅｒｉａｌｓ，　ＮＯ２１，　２００９，　ｐｐ．２６３２－２６６３

　抵抗変化型の不揮発性記憶素子は、一旦設定した抵抗状態が長時間又は短時間の有限の時間内に変化してしまう場合がある。

　発明者等は、比較的長時間にわたって抵抗値がゆっくりと変化することによる情報の劣化（リテンション特性劣化）に加えて、短時間で抵抗値が増減するような新たなタイプの抵抗値の変動現象（以降、「抵抗値揺らぎ」、または、単に「揺らぎ」と呼ぶ）を見出した。

　しかしながら、この短時間の間に変動する抵抗値の変動（揺らぎ）を抑制する効果的な方法はこれまで提案されておらず、揺らぎの影響に起因する、抵抗状態の読み出し誤りが発生していた。

　斯かる事情に鑑み、本発明は、上記の揺らぎの影響に起因する読み出し誤りの発生を抑制できる不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置を提供することにある。

　上記目的を達成するために、本発明の不揮発性記憶素子のデータ読み出し方法の一形態は、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、前記データ読み出し方法は、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加するステップと、前記第３の電圧パルスを印加するステップの後に、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第４の電圧パルスを印加して、前記抵抗変化層の抵抗状態を読み出すステップと、を含む。

　また、本発明の不揮発性記憶素子のデータ読み出し方法の一形態は、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電流パルスを印加することにより、前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電流パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、前記データ読み出し方法は、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第３の電流パルスを印加するステップと、前記第３の電流パルスを印加するステップの後に、前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第４の電流パルスを印加して、前記抵抗変化層の抵抗状態を読み出すステップと、を含む。

　また、本発明の不揮発性記憶装置の一形態は、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加する第１の電圧印加部と、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい、読み出し用の第４の電圧パルスを印加する第２の電圧印加部と、前記第３の電圧印加部に前記第３の電圧の印加を指示する制御信号を出力する揺らぎ抑制モードと、前記揺らぎ抑制モードの後に、前記第４の電圧印加部に前記第４の電圧の印加を指示する制御信号を出力するデータ読み出しモードとを選択的に実行する制御部とを備える。

　また、本発明の不揮発性記憶装置の一形態は、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電流パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電流パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第３の電流パルスを印加する第１の電流印加部と、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい、読み出し用の第４の電流パルスを印加する第２の電流印加部と、前記第３の電流印加部に前記第３の電流の印加を指示する制御信号を出力する揺らぎ抑制モードと、前記揺らぎ抑制モードの後に、前記第４の電流印加部に前記第４の電流の印加を指示する制御信号を出力するデータ読み出しモードとを選択的に実行する制御部とを備える。

　本発明に係る不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置によれば、揺らぎの影響に起因するデータの読み出し誤りの発生を抑制できる。

図１Ａは、実施の形態１に係る不揮発性記憶素子の構成を示す断面図である。図１Ｂは、実施の形態１に係る不揮発性記憶素子の構成を示す断面図である。図２は、抵抗変化層におけるフィラメントの形成を説明するための図である。図３は、実施の形態１に係る不揮発性記憶素子へ電圧パルスを印加する場合の回路構成図である。図４は、実施の形態１に係る不揮発性記憶素子の抵抗値の変動を示す図である。図５は、実施の形態１に係る不揮発性記憶素子の高抵抗状態での抵抗値の変動の最大値及び最小値をプロットした図である。図６は、実施の形態１に係る不揮発性記憶素子が高抵抗状態にある場合における電流値と電流値の正規分布との関係を示す図である。図７Ａは、実施の形態の読み出し方法における電圧パルスの印加状態の一例を説明するための図である。図７Ｂは、実施の形態の読み出し方法における電圧パルスの印加状態の一例を説明するための図である。図８Ａは、実施の形態の読み出し方法における電圧パルスの印加状態の他の例を説明するための図である。図８Ｂは、実施の形態の読み出し方法における電圧パルスの印加状態の他の例を説明するための図である。図９Ａは、実施の形態の読み出し方法における電圧パルスの印加状態の他の例を説明するための図である。図９Ｂは、実施の形態の読み出し方法における電圧パルスの印加状態の他の例を説明するための図である。図１０Ａは、実施の形態の読み出し方法における電圧パルスの印加状態の他の例を説明するための図である。図１０Ｂは、実施の形態の読み出し方法における電圧パルスの印加状態の他の例を説明するための図である。図１１は、実施の形態２に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１２は、実施の形態３に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１３Ａは、本発明の基礎となった不揮発性記憶素子の構成を示す断面図である。図１３Ｂは、本発明の基礎となった不揮発性記憶素子の構成を示す断面図である。図１４は、本発明の基礎となった不揮発性記憶素子の抵抗値の変動を示す図である。

　（本発明の基礎となった知見）
　まず、本発明の実施の形態を説明する前に、本発明の基礎となった技術について説明する。

　抵抗変化型の不揮発性記憶素子は、抵抗変化層を下部電極と上部電極とでサンドイッチしたような単純な構造で構成される。そして、この上下の電極間の抵抗変化層に、ある閾値以上の大きさの電圧を有する所定の電気的パルスを与えることにより、抵抗変化層を高抵抗状態又は低抵抗状態に変化させる。これらの異なる抵抗状態とデータとを対応させることにより情報の記録が行われる。抵抗変化型の不揮発性記憶素子は、その構造及び動作が単純であるため、さらなる微細化、大容量化、及び低コスト化等が期待されている。また、抵抗変化型の不揮発性記憶素子は、高抵抗状態と低抵抗状態との状態変化が１００ｎｓ以下のオーダーで起き得るため、高速動作という観点からも注目を集めている。

　このような不揮発性記憶素子は、抵抗変化層に用いられる材料（抵抗変化材料）によって大きく２種類に分類される。その一つは、特許文献１等に開示されているペロブスカイト材料（例えば、Ｐｒ_{（１－ｘ）}Ｃａ_ｘＭｎＯ_３（ＰＣＭＯ）、ＬａＳｒＭｎＯ_３（ＬＳＭＯ）、ＧｄＢａＣｏ_ｘＯ_ｙ（ＧＢＣＯ）等）を抵抗変化材料に用いた不揮発性記憶素子である。また、他の一つは、２元系の遷移金属酸化物を抵抗変化材料に用いた不揮発性記憶素子である。２元系の遷移金属酸化物は、上述したペロブスカイト材料と比較して組成及び構造が単純であるため、製造工程における組成制御及び成膜が容易であり、半導体製造プロセスとの整合性も比較的良好である。

　抵抗変化が生じる物理的なメカニズムについては未だに不明なところが多いものの、近年の研究の結果、抵抗変化層を構成する２元系の遷移金属酸化物中に導電性のフィラメント（導電パス）が形成され、酸化還元によりそのフィラメント中の欠陥密度が変化することで抵抗変化が生じるものと考えられている。

　図１３Ａ及び図１３Ｂは、従来の不揮発性記憶素子の構成を示す断面図である。図１３Ａは、第１の電極１４０３と第２の電極１４０６と、それらの電極間に介在する遷移金属酸化物層（抵抗変化層）１４０５とを有する不揮発性記憶素子１４００の一般的な構造を示す。この構造に対して、第１の電極１４０３及び第２の電極１４０６間に電圧（初期ブレイク電圧）を印加することにより、図１３Ｂに示されるように第１の電極１４０３と第２の電極１４０６との間にフィラメント１４０５ｃが形成される。このフィラメント１４０５ｃは、第１の電極１４０３と第２の電極１４０６との間を流れる電流の電流密度が局所的に高くなる電流経路に相当する。

　抵抗変化型の不揮発性記憶素子は、一旦設定した抵抗値が長時間又は短時間の有限の時間内に変化してしまう場合がある。一般的には、ある程度長い時間（例えば１００時間以上）が経過すると、新たな書き込み動作を行わなくても、記憶された抵抗状態が高抵抗状態から低抵抗状態へ、または低抵抗状態から高抵抗状態へと徐々に変化することにより、記憶した情報が劣化する現象が知られている。

　発明者等は、このような比較的長時間にわたって抵抗値がゆっくりと変化することによる情報の劣化（リテンション特性劣化）に加えて、短時間で抵抗値が増減するような新たなタイプの抵抗値の変動現象（以降、「抵抗値揺らぎ」、または単に「揺らぎ」と呼ぶ）を見出した。

　しかしながら、揺らぎを抑制する効果的な方法はこれまで提案されていない。そのため、揺らぎの影響に起因する、抵抗状態の読み出し誤りが発生しうる可能性があった。

　そこで、以下に説明する本発明の実施の形態は、上記の揺らぎの影響に起因する読み出し誤りの発生を抑制できる不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置を提供するものである。

　ここで、抵抗変化型の不揮発性記憶素子における抵抗値の揺らぎについて実際に行なった実験について説明する。なお、以下の説明は本発明の実施の形態を理解する上で一助となるものであるが、以下の種々の実験条件等は本発明を限定するものではない。

　以下、この現象の一例を示す。発明者等は、酸素が化学量論的組成から不足したＴａの酸化物を抵抗変化材料として用いた不揮発性記憶素子を作製し、電気的パルスを印加して動作させ、設定した抵抗値が時間に対してどのように変化するかを詳細に調べた。なお、この不揮発性記憶素子は、下部電極を基準にして上部電極に正の電圧を印加した場合に高抵抗化し、同じく負の電圧を印加した場合に低抵抗化する、バイポーラスイッチング特性を有する抵抗変化型の不揮発性記憶素子である。

　図１４にその測定結果を示す。なお、ここでは、作製した不揮発性記憶素子に６．４ｋΩの負荷抵抗を直列に接続した状態で、＋２．５Ｖで１００ｎｓの電気的パルスと、－２．０Ｖで１００ｎｓの電気的パルスとを交互に合計１００回印加して動作させた。そして、最後に＋２．５Ｖで１００ｎｓの電気的パルスを印加することにより高抵抗状態（約１２０ｋΩ）に設定した。この状態で不揮発性記憶素子を室温に保持し、抵抗値が時間に対してどのように変化するかを調べた。

　図１４を参照すると、室温に保持されており、且つ抵抗変化を発現する程度の大きさの電圧が印加されていないにもかかわらず、不揮発性記憶素子の抵抗値が激しく増減を繰り返していることが分かる。具体的には、最初の２００秒後に抵抗値が５０ｋΩ程度に激減し、その後１０００秒後から増加に転じて２００ｋΩにまで達している。

　上述したように、当初設定した抵抗値が短時間で大きく増減しているため、データの読み出し誤りが発生する可能性がある。以下、図１４に測定結果を示した設定抵抗値が１２０ｋΩである不揮発性記憶素子を例にして説明する。ここでは、その設定抵抗値の半分の６０ｋΩを閾値（データの判定点、リファレンスレベル）とし、６０ｋΩ以上の場合を高抵抗状態、６０ｋΩよりも小さい場合を低抵抗状態と規定する。この場合において、抵抗値を設定してから１０００秒程度の時点で不揮発性記憶素子の抵抗値を読み出すと、その抵抗値は５０ｋΩとなるため、低抵抗状態にあると判定される。他方で、２０００秒後に読み出すと、その抵抗値は２００ｋΩを超えるため、高抵抗状態にあると判定される。このように、データを読み出すタイミングによって、同一の不揮発性記憶素子のデータが“１”になったり“０”になったりするという事態が起きることになる。

　なお、同様の現象は、ニッケル（Ｎｉ）酸化物を用いた抵抗変化型の不揮発性記憶素子においても報告されている（Ｄａｎｉｅｌｅ　ｌｅｌｍｉｎｉ他，　Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，　Ｖｏｌ．９６，　２０１０，　ｐｐ．５３５０３（非特許文献２））。

　そこで、本発明者等は、実験と考察を繰り返すことによって、抵抗変化型の不揮発性記憶素子において、揺らぎの影響を抑制し、データの保持特性を向上させうるデータ読み出し方法等を考案した。以下、本発明の実施の形態として説明する。

　本発明の不揮発性記憶素子のデータ読み出し方法に係る１つの形態は、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、前記データ読み出し方法は、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加するステップと、前記第３の電圧パルスを印加するステップの後に、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第４の電圧パルスを印加して、前記抵抗変化層の抵抗状態を読み出すステップと、を含む。また、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電流パルスを印加することにより、前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電流パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、前記データ読み出し方法は、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第３の電流パルスを印加するステップと、前記第３の電流パルスを印加するステップの後に、前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第４の電流パルスを印加して、前記抵抗変化層の抵抗状態を読み出すステップと、を含む。読み出し用の第４の電圧パルス（または第４の電流パルス）を印加する前に第３の電圧パルス（または第３の電流パルス）を印加することにより、揺らぎの影響に起因するデータの読み出し誤りの発生を抑制できる。

　また、前記微小領域は、前記第２の電極から前記第１の電極に向けて形成され、前記第２の電極と接し前記第１の電極と接しない形状を有していてもよい。

　また、前記抵抗変化層は、抵抗値が時間経過に従ってランダムに変化する、揺らぎの特性を有してもよい。

　これにより、揺らぎの発生しやすい構成の微小領域を有する不揮発性記憶素子であっても、揺らぎの影響に起因するデータの読み出し誤りの発生を抑制できる。

　また、前記抵抗変化層は、第１の酸化物層と、前記第１の酸化物層よりも酸素不足度の大きい第２の酸化物層とを備え、前記微小領域は前記第１の酸化物層よりも酸素不足度が大きくてもよい。

　また、前記第１の酸化物層は前記第２の電極と接し、前記微小領域は、前記第２の電極と接し、前記第２の電極から前記第１の酸化物層を貫いて前記第１の電極に向けて形成されていてもよい。

　また、前記不揮発性記憶素子は、データが記憶された後であって、次に抵抗状態を変化させるステップが実行されるまでの間に、前記抵抗状態を読み出すステップを複数回繰り返す場合、複数回の前記抵抗状態を読み出すステップのそれぞれを実行する前に、その都度前記第３の電圧パルスを印加するステップを実行してもよい。これにより、安定して正確な読み出しを行なえる。

　また、前記第１の電圧パルスと前記第２の電圧パルスとは異なる極性であってもよい。また、前記第１の電流パルスと前記第２の電流パルスとは異なる極性であってもよい。このとき、不揮発性記憶素子はバイポーラ駆動の素子である。これにより、不揮発性記憶素子がバイポーラ駆動の素子の場合であっても、安定して正確な読み出しを行うことができる。

　また、前記第３の電圧パルスを印加するステップにおいて、前記第１の電極及び前記第２の電極間に前記第４の電圧パルスよりも電圧値の絶対値が大きい前記第３の電圧パルスを印加してもよい。また、前記第３の電流パルスを印加するステップにおいて、前記第１の電極及び前記第２の電極間に前記第４の電流パルスよりも電流値の絶対値が大きい前記第３の電流パルスを印加してもよい。これにより、第３の電圧パルス（または第３の電流パルス）における揺らぎ抑制効果を高めつつ、読み出し用の第４の電圧パルス（または第４の電流パルス）の消費電力を抑えることができる。

　また、前記第１の電圧パルスと前記第３の電圧パルスとは同じ極性であってもよい。また、前記第１の電流パルスと前記第３の電流パルスとは同じ極性であってもよい。第３の電圧パルス（または第３の電流パルス）の極性を、通常動作において抵抗変化層を低抵抗状態から高抵抗状態へ変化させる第１の電圧パルス（または第１の電流パルス）の極性と同じにすることにより、例えば、抵抗値が減少する方向の揺らぎに対してデータの読み出し誤りの発生を抑制できる。

　また、前記第２の電圧パルスと前記第３の電圧パルスとは同じ極性であってもよい。また、前記第２の電流パルスと前記第３の電流パルスとは同じ極性であってもよい。第３の電圧パルス（または第３の電流パルス）の極性を、通常動作において抵抗変化層を高抵抗状態から低抵抗状態へ変化させる第２の電圧パルス（または第２の電流パルス）の極性と同じにすることにより、例えば、抵抗値が増大する方向の揺らぎに対してデータの読み出し誤りの発生を抑制できる。

　また、前記金属酸化物は、タンタル酸化物であってもよい。これにより、安定した抵抗変化を行うことができる。

　本発明の不揮発性記憶装置に係る１つの形態は、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加する第１の電圧印加部と、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい、読み出し用の第４の電圧パルスを印加する第２の電圧印加部と、前記第３の電圧印加部に前記第３の電圧の印加を指示する制御信号を出力する揺らぎ抑制モードと、前記揺らぎ抑制モードの後に、前記第４の電圧印加部に前記第４の電圧の印加を指示する制御信号を出力するデータ読み出しモードとを選択的に実行する制御部とを備える。また、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、前記第１の電極及び前記第２の電極間に第１の電流パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電流パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、前記抵抗変化層の抵抗状態に応じてデータが記憶されており、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第３の電流パルスを印加する第１の電流印加部と、高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい、読み出し用の第４の電流パルスを印加する第２の電流印加部と、前記第３の電流印加部に前記第３の電流の印加を指示する制御信号を出力する揺らぎ抑制モードと、前記揺らぎ抑制モードの後に、前記第４の電流印加部に前記第４の電流の印加を指示する制御信号を出力するデータ読み出しモードとを選択的に実行する制御部とを備える。読み出しモードの前に、揺らぎ抑制モードにおいて第３の電圧パルス（または第３の電流パルス）を印加できるため、揺らぎの影響に起因するデータの読み出し誤りの発生を抑制できる。

　また、前記微小領域は、前記第２の電極から前記第１の電極に向けて形成され、前記第２の電極と接し前記第１の電極と接しない形状を有してもよい。

　また、前記制御部は、前記読み出しモードが複数回実行される場合、複数回の前記読み出しモードのそれぞれを実行する前にその都度、前記揺らぎ抑制モードを実行してもよい。これにより、安定して正確な読み出しを行なえる。

　また、前記抵抗変化層は、第１の酸化物層と、前記第１の酸化物層よりも酸素不足度の大きい第２の酸化物層とを含み、前記第１の酸化物層中に、前記第１の酸化物層よりも酸素不足度の大きい微小領域を有してもよい。この微小領域の抵抗値が変化することにより、抵抗変化層の抵抗値を変化させることができる。

　また、前記第１の電圧印加部が、前記第１の電極及び前記第２の電極間に前記第４の電圧パルスよりも電圧値の絶対値が大きい前記第３の電圧パルスを印加するように構成されていてもよい。また、前記第１の電流印加部が、前記第１の電極及び前記第２の電極間に前記第４の電流パルスよりも電流値の絶対値が大きい前記第３の電流パルスを印加するように構成されていてもよい。これにより、第３の電圧パルス（または第３の電流パルス）における揺らぎ抑制効果を高めつつ、読み出し用の第４の電圧パルス（または第４の電流パルス）の消費電力を抑えることができる。

　以下、実施の形態を、図面を参照しながら詳細に説明する。なお、以下の説明は、いずれも本実施の形態の一具体例を示すものである。したがって、以下で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成として説明される。

　以下、本発明の実施の形態を、図面を参照しながら説明する。

　（実施の形態１）
　［不揮発性記憶素子の構成］
　図１Ａ及び図１Ｂは、実施の形態１に係る不揮発性記憶素子の構成を示す断面図である。

　図１Ａに示すとおり、本実施の形態の不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された層間絶縁膜１０２と、その層間絶縁膜１０２上に形成された第１の電極１０３と、第２の電極１０５と、第１の電極１０３及び第２の電極１０５に挟まれた抵抗変化層１０４とを備えている。不揮発性記憶素子１００には、抵抗変化層１０４の抵抗状態に応じてデータが記憶されている。

　抵抗変化層１０４は、第１の遷移金属の酸化物を含む第１の酸化物層１０４ａと第２の遷移金属の酸化物を含む第２の酸化物層１０４ｂとの積層構造を有している。本実施の形態では、第１の酸化物層１０４ａが酸素不足型のタンタル酸化物を含んでおり、第２の酸化物層１０４ｂが同じくタンタル酸化物を含んでいる。ここで、第２の酸化物層１０４ｂの酸素含有率は、第１の酸化物層１０４ａの酸素含有率よりも高くなっている。言い換えると、第１の酸化物層１０４ａの酸素不足度は、第２の酸化物層１０４ｂの酸素不足度よりも大きくなっている。そのため、第２の酸化物層１０４ｂの抵抗値（より厳密には比抵抗）は、第１の酸化物層１０４ａの抵抗値（より厳密には比抵抗）より大きくなる。この場合、抵抗変化層１０４に印加された電界は第２の酸化物層１０４ｂに集中しやすい。したがって、図１Ｂに示すように、微小領域１０６が第１の電極１０３と接しない構造を容易に形成できる。

　すなわち、図１Ｂに示すように、抵抗変化層１０４は、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとの界面近傍に、微小領域１０６を備える。微小領域１０６の酸素不足度は、第２の酸化物層１０４ｂの酸素不足度よりも大きく、第１の酸化物層１０４ａの酸素不足度と異なる。

　微小領域１０６とは、周囲の領域に比べて酸素不足度の大きい領域であり、抵抗変化層１０４のうち、第１の電極１０３と第２の電極１０５との間に電圧を印加した際に、支配的に電流が流れる領域を意味する。具体的には、微小領域１０６は、抵抗変化層１０４内に形成されるフィラメント（導電パス）の集合を含む領域を意味する。すなわち、抵抗変化層１０４における抵抗変化は、微小領域１０６を通じて発現する。したがって、低抵抗状態の抵抗変化層１０４に対して駆動電圧を印加した際に、フィラメントを備える微小領域１０６に支配的に電流が流れる。抵抗変化層１０４は、微小領域１０６において高抵抗状態と低抵抗状態とを遷移する。

　微小領域１０６は、第１の酸化物層１０４ａと第２の酸化物層１０４ｂとの積層構造を備える抵抗変化層１０４に対して初期ブレイク電圧を印加することにより形成される。このとき、初期ブレイク電圧は低電圧であってもよい。これにより、初期ブレイクにより、図１Ｂに示したように、第２の電極１０５と接し、第２の酸化物層１０４ｂを貫通して第１の酸化物層１０４ａに一部侵入し、第１の電極１０３と接していない微小領域１０６が形成される。

　微小領域１０６の大きさは小さくてもよく、その下端が第１の電極１０３に接しないような大きさである。これにより、微小領域１０６の大きさを小さくすることによって、抵抗変化のばらつきが低減される。ただし、微小領域１０６は、少なくとも電流を流すために必要なフィラメントを確保できる大きさである。

　また、抵抗変化層１０４は、抵抗値が時間経過に従ってランダムに変化する特性である揺らぎを有する。すなわち、抵抗変化層１０４は、上記した比較的長時間にわたって抵抗値がゆっくりと変化することによる情報の劣化（リテンション特性劣化）に加えて、短時間で抵抗値が増減する揺らぎを有する。

　ここで、酸素不足度とは、それぞれの遷移金属において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でかつより高い抵抗値を有している。

　例えば、本実施の形態のように遷移金属であるタンタルの場合、化学量論的な酸化物の組成はＴａ_２Ｏ_５であり、これをＴａＯ_２．５と表現できる。このＴａＯ_２．５の酸素不足度は０％である。例えば、ＴａＯ_１．５の酸素不足度は４０％（＝（２．５－１．５）／２．５）となる。また、ＴａＯ_２．５の酸素含有率は、総原子数に占める酸素の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率が０％より大きく、７１．４ａｔｍ％より小さいことになる。なお、酸素過剰の金属酸化物は、酸素不足度が負の値となる。本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。

　第１の酸化物層１０４ａの組成をＴａＯ_ｘとし、第２の酸化物層１０４ｂをＴａＯ_ｙとした場合に、０＜ｘ＜２．５、ｘ＜ｙを満たしてもよい。抵抗変化動作を安定して実現するために、さらに２．１≦ｙ、０．８≦ｘ≦１．９を満たしてもよい。金属酸化物層の組成についてはラザフォード後方散乱法等を用いて測定できる。

　なお、抵抗変化層１０４は、タンタル以外の金属酸化物を用いて構成されていてもよい。典型的には、抵抗変化層１０４には、遷移金属酸化物またはアルミニウム（Ａｌ）の酸化物が用いられる。抵抗変化層１０４が、遷移金属酸化物である場合、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、及びタングステン（Ｗ）、ニッケル（Ｎｉ）等から少なくとも１種類選択される遷移金属の酸化物、又は、アルミニウム（Ａｌ）の酸化物を用いることができる。遷移金属は複数の酸化状態をとることができるため、酸化還元反応により異なる抵抗状態を実現することが可能である。例えば、ハフニウム酸化物を用いる場合、第１のハフニウム酸化物層の組成をＨｆＯ_ｘとした場合にｘが０．９以上１．６以下であり、且つ、第２のハフニウム酸化物層の組成をＨｆＯ_ｙとした場合にｙがｘの値よりも大であるときに、抵抗変化層の抵抗値を安定して高速に変化させることが可能であることが確認できている。この場合、第２のハフニウム酸化物層の膜厚は３～４ｎｍ程度としてもよい。また、ジルコニウム酸化物を用いる場合では、第１のジルコニウム酸化物層の組成をＺｒＯ_ｘとした場合にｘが０．９以上１．４以下であり、且つ、第２のジルコニウム酸化物層の組成をＺｒＯ_ｙとした場合にｙがｘの値よりも大であるときに、抵抗変化層の抵抗値を安定して高速に変化させることが可能であることが確認できている。この場合、第２のジルコニウム酸化物層の膜厚は１～５ｎｍ程度としてもよい。

　なお、第１の酸化物層１０４ａを構成する第１の遷移金属と、第２の酸化物層１０４ｂを構成する第２の遷移金属とは、異なる遷移金属であってもよい。この場合、第２の酸化物層１０４ｂは、第１の酸化物層１０４ａよりも酸素不足度が小さい、すなわち抵抗が高くしてもよい。このような構成とすることにより、抵抗変化の際に第１の電極１０３及び第２の電極１０５間に印加された電圧が第２の酸化物層１０４ｂにより多く分配され、その結果、第２の酸化物層１０４ｂ中で酸化還元反応がより起こりやすくなる。また、第１の遷移金属と第２の遷移金属とが異なる金属である場合、第２の遷移金属の標準電極電位が第１の遷移金属の標準電極電位よりも低くしてもよい。抵抗変化現象は、抵抗が高い第２の酸化物層１０４ｂ中に形成された微小領域中で酸化還元反応が行ってフィラメント（導電パス）が変化することにより、その抵抗値が変化することにより発生すると考えられるからである。

　例えば、第１の酸化物層１０４ａに酸素不足型のタンタル酸化物を用い、第２の酸化物層１０４ｂにチタン酸化物（ＴｉＯ_２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝－１．６３ｅＶ）はタンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。標準電極電位の値が高いほど酸化しにくい特性を表すため、第２の酸化物層１０４ｂに第１の酸化物層１０４ａより標準電極電位が低い金属の酸化物を用いることにより、第２の酸化物層１０４ｂ中でより酸化還元反応が発生しやすくなる。なお、その他の組み合わせとして、高抵抗層となる高濃度酸化層５２２にアルミニウム酸化物（Ａｌ_２Ｏ_３）を用いることができる。例えば、低濃度酸化層５２１に酸素不足型のタンタル酸化物（ＴａＯ_ｘ）を用い、高濃度酸化層５２２にアルミニウム酸化物（Ａｌ_２Ｏ_３）を用いてもよい。

　酸素不足度がより小さい第２の酸化物層１０４ｂに接続される第２の電極１０５は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）等、第２の酸化物層１０４ｂ及び第１の電極１０３を構成する材料と比べて標準電極電位がより高い材料で構成してもよい。このような構成とすることにより、第２の電極１０５と第２の酸化物層１０４ｂとの界面近傍の第２の酸化物層１０４ｂ中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。

　また、第２の酸化物層１０４ｂの誘電率は、第１の酸化物層１０４ａの誘電率より大きくしてもよい。あるいは、第２の酸化物層１０４ｂのバンドギャップは、第１の酸化物層１０４ａのバンドギャップより小さくしてもよい。例えば、ＴｉＯ_２（比誘電率＝９５、バンドギャップ＝３．１ｅＶ）はＴａ_２Ｏ_５（比誘電率＝２６、バンドギャップ＝４．４ｅＶ）より比誘電率が大きく、バンドギャップが小さい。一般的に、比誘電率が大きい材料の方が、比誘電率が小さい材料よりブレイクダウンしやすく、また、バンドギャップが小さい材料の方が、バンドギャップが大きい材料よりブレイクダウンしやすいため、初期ブレイク電圧を低くできる。

　上記の条件のいずれか一方または両方を満足する遷移金属酸化物を第２の酸化物層１０４ｂに用いることにより、第２の酸化物層１０４ｂの絶縁破壊電界強度が第１の酸化物層１０４ａのそれに比べて小さくなり、初期ブレイク電圧を低減できる。これは、例えばＪ．ＭｃＰｈｅｒｓｏｎ　ｅｔ　ａｌ．，　ＩＥＤＭ　２００２，　ｐ．６３３－６３６（非特許文献３）の図１に示されているように、酸化物層の絶縁破壊電界強度（Ｂｒｅａｋｄｏｗｎ　Ｓｔｒｅｎｇｔｈ）と誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。また、同じく図２に示されているように、酸化物層の絶縁破壊電界強度とバンドギャップとの間には、バンドギャップが大きいほど絶縁破壊電界強度が大きくなると言う相関関係が見られるためである。

　図２は、上述したフィラメントの形成を説明するための図であり、パーコレーションモデルを用いてシミュレートした結果の一例を示している。ここでは、抵抗変化層１０４中（特に、第２の酸化物層１０４ｂの微小領域中）の酸素欠陥サイトが繋がることによりフィラメントが形成されると仮定している。パーコレーションモデルとは、抵抗変化層１０４中の酸素欠陥サイト（以下、単に「欠陥サイト」という）等のランダムな分布を仮定し、欠陥サイト等の密度がある閾値を超えると欠陥サイト等の繋がりが形成される確率が増加するという理論に基づくモデルである。ここで「欠陥」とは、遷移金属酸化物中で酸素が欠損していることを意味し、「欠陥サイトの密度」とは酸素不足度とも対応している。すなわち、酸素不足度が大きくなると、欠陥サイトの密度も大きくなる。

　ここでは、抵抗変化層１０４の酸素イオンサイトを、格子状に仕切られた領域（サイト）として近似的に仮定し、確率的に形成される欠陥サイトによって形成されるフィラメントをシミュレーションで求めている。図２において、“０”が含まれているサイトは抵抗変化層１０４中に形成される欠陥サイトを表している。他方、空白となっているサイトは酸素イオンが占有しているサイトを表しており、高抵抗な領域を意味している。また、矢符で示される欠陥サイトのクラスタ（互いに接続された欠陥サイトの集合体）は、図中の上下方向に電圧が印加された場合に抵抗変化層１０４内に形成されるフィラメント、すなわち電流が流れるパスを示している。図２に示すように、抵抗変化層１０４の下面と上面との間に電流を流すフィラメントは、ランダムに分布する欠陥サイトの内の上端から下端までを接続する欠陥サイトのクラスタで構成される。このパーコレーションモデルに基づくと、フィラメントの本数及び形状は確率的に形成されることになる。フィラメントの本数及び形状の分布は、抵抗変化層１０４の抵抗値のばらつきとなる。

　［不揮発性記憶素子の製造方法］
　次に、本実施の形態の不揮発性記憶素子１００の製造方法について説明する。なお、以下で説明する、各工程における手法、材料、膜厚、その他の条件等についてはあくまでも例示であり、本実施の形態はこれに限定されない。

　まず、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの層間絶縁膜１０２を熱酸化法により形成する。そして、第１の電極１０３として厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により層間絶縁膜１０２上に形成する。なお、第１の電極１０３と層間絶縁膜１０２との間にＴｉ、ＴｉＮ等の密着層やバリア層をスパッタリング法により形成してもよい。その後、第１の電極１０３上に、酸素不足型の第１の酸化物層１０４ａを、例えばＴａターゲットを用いた反応性スパッタリング法で形成する。

　次に、例えば第１の酸化物層１０４ａの最表面の酸化による改質、またはＴａターゲットを用いた反応性スパッタリング法により、第１の酸化物層１０４ａの表面に、第１の酸化物層１０４ａよりも酸素不足度の小さい第２の酸化物層１０４ｂを形成する。これら第１の酸化物層１０４ａ及び第２の酸化物層１０４ｂの積層構造により抵抗変化層１０４が構成される。

　ここで、初期抵抗値を適切に低くするためには、第２の酸化物層１０４ｂの厚みは８ｎｍ以下程度としてもよい。また、安定した抵抗変化を得るためには、第２の酸化物層１０４ｂの厚みは１ｎｍ以上程度としてもよい。例えば、第２の酸化物層１０４ｂの厚みは６ｎｍである。

　次に、第２の酸化物層１０４ｂの上に、第２の電極１０５として例えば厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法で形成する。

　以上により、酸素不足型のＴａ酸化物を用いた抵抗変化層１０４を第１の電極１０３及び第２の電極１０５で挟み込んだ形の不揮発性記憶素子１００を作製できる。

　このように作製された不揮発性記憶素子１００において、抵抗変化層１０４の抵抗値が高い場合には、初期ブレイク工程がさらに行なわれる。典型的には、第２の酸化物層１０４ｂが絶縁体層又は抵抗値が非常に高い半導体層である場合に、初期ブレイク工程が行なわれる。初期ブレイク工程では、第１の電極１０３及び第２の電極１０５間に初期電圧パルスを印加することにより、初期状態の抵抗変化層１０４を、他の状態へ変化させる。これにより、抵抗変化層１０４のうち抵抗値の高い領域の一部に導電パス（フィラメント）を有する微小領域が形成されると考えられる。例えば、抵抗変化層１０４が第１の酸化物層１０４ａと第２の酸化物層１０４ｂから構成される場合、第２の酸化物層中に、第２の酸化物層よりも酸素不足度の大きい微小領域を有する。なお、微小領域は、典型的には複数本のフィラメントの集合を含む。

　また、ここでいう「初期状態」とは、不揮発性記憶素子１００が製造された直後から、不揮発性記憶素子１００の抵抗状態を変化させる電圧パルスが印加される前までの状態を意味する。また、「初期抵抗値」とは初期状態の抵抗値を意味する。なお、初期電圧パルスの電圧値の絶対値は、通常の書き込み電圧の電圧パルスよりも大きくてもよい。

　［抵抗値の揺らぎ現象とその性質］
　以下では、上述のようにして作製された不揮発性記憶素子１００の抵抗状態の保持特性について、本発明者等が実験によって新たに見出した知見について詳細に説明する。なお、以下で説明する、電圧値、パルス幅、印加回数、抵抗値等はあくまでも、当該知見を説明する実験例を示すものであり、本実施の形態はこれに限定されない。

　　〈抵抗値の設定〉
　不揮発性記憶素子１００の第１の電極１０３及び第２の電極１０５に電気的パルス信号を与えることにより抵抗変化を起こさせた。以下では、電気的パルス信号として電圧パルスを用いた場合について説明する。なお、本明細書では、第１の電極１０３を基準にして電圧の正負を表現する。すなわち、第１の電極１０３に対して、高い電圧を第２の電極１０５に印加した場合の電圧は“正”であり、同じく低い電圧を第２の電極１０５に印加した場合の電圧は“負”である。不揮発性記憶素子１００は、正の電圧が与えられた場合に高抵抗化し、負の電圧が与えられた場合に低抵抗化する。なお、本明細書中において、“正極性”は“不揮発性記憶素子を高抵抗化する電圧（高抵抗化書き込み電圧）と同極性”に読み替え可能であり、“負極性”は“不揮発性記憶素子を低抵抗化する電圧（低抵抗化書き込み電圧）と同極性”に読み替え可能である。

　本実験例では、図３に示すように、抵抗変化型の不揮発性記憶素子２０１（上述の不揮発性記憶素子１００に相当する）に、０～６．４ｋΩの種々の負荷抵抗２０２を直列に接続した状態で電圧印加を行った。具体的には、図２に示す端子２０３及び端子２０４に、長さ（パルス幅）が１００ｎｓで、大きさが＋２．５Ｖ及び－２．０Ｖの電圧パルスを交互に１００回印加した。

　上述したように負荷抵抗２０２を接続したのは次の２つの理由による。１つは、負荷抵抗２０２を接続することで不揮発性記憶素子２０１の設定抵抗値が変化し、広い抵抗範囲の情報を得ることが可能になるからである。本実施の形態で使用した試料では、不揮発性記憶素子２０１の低抵抗値は負荷抵抗２０２と同等の値になる特性があり、高抵抗値は低抵抗値の１０倍から１００倍程度の値をとることが多い。したがって、負荷抵抗２０２を小さくすれば、設定される不揮発性記憶素子２０１の抵抗値を小さくでき、反対に負荷抵抗２０２を大きくすれば、不揮発性記憶素子２０１の抵抗値を大きくできる。

　２つめの理由は、不揮発性記憶素子２０１の実使用時の抵抗値の揺らぎ現象の把握を想定したからである。抵抗変化型の不揮発性記憶素子の場合、実使用時は、これ単体で用いられることはなく、ある程度の大きさの抵抗値を有するトランジスタ及びダイオード等が接続された状態で使用される。その他、配線による抵抗も少なからず存在する。そのため、実使用時に発生するこれらの外部負荷抵抗を想定して、負荷抵抗２０２を接続した。

　以上のようにして、不揮発性記憶素子２０１の抵抗値を高抵抗状態（抵抗値ＲＨ）及び低抵抗状態（抵抗値ＲＬ）に設定した。なお、高抵抗状態に設定する場合は＋２．５Ｖ及び－２．０Ｂの電圧パルスを交互に１００回印加した後、最後に＋２．５Ｖの電圧パルスを１回印加した。他方、低抵抗状態に設定する場合は最後に－２．０Ｖの電圧パルスを１回印加した。ここでのパルス幅は何れも１００ｎｓである。

　　〈抵抗値の短時間変動の測定〉
　上述したようにして抵抗値を設定した不揮発性記憶素子２０１を室温に保持し、２０秒毎に５０ｍＶの電圧を印加して不揮発性記憶素子２０１の抵抗値を測定した。なお、このような５０ｍＶ程度の低い電圧では、不揮発性記憶素子２０１の抵抗値は変化しない。

　図４は、６．４ｋΩの負荷抵抗を接続した状態で不揮発性記憶素子２０１を高抵抗状態に設定した後の、０秒から５００００秒までの不揮発性記憶素子２０１の抵抗値の変動を示す図である。以下、不揮発性記憶素子２０１を高抵抗状態に設定した直後における不揮発性記憶素子２０１の抵抗値を、設定抵抗値と呼ぶ。図４に示される例では、設定抵抗値は約１７０ｋΩであった。図４を参照すると、この抵抗値は、時間の経過とともに増減し、揺らぎ現象を起こしていることが分かる。具体的には、測定開始から２０００秒程度で最低値の１５０ｋΩとなり、２００００秒程度で最大値の２５０ｋΩとなっている。

　なお、図４は、高抵抗状態に設定した後の抵抗値の変動を示すものであるが、本発明者等は、低抵抗状態に設定した場合も、類似の抵抗値の変動（揺らぎ）現象を確認した。

　上記と同様の測定を、複数の素子に対して、０Ω（負荷なし）、１７００Ω、２１５０Ω、３８５０Ω、４２５０Ω、６４００Ωの負荷抵抗をそれぞれ接続して行った。その結果をまとめたのが図５である。図５において、横軸は不揮発性記憶素子２０１の設定（初期）抵抗値を示す。縦軸は、高抵抗状態に設定後、０秒から５００００秒までの間に変動した不揮発性記憶素子２０１の抵抗値のうち、最大値または最小値を示す。縦軸及び横軸について、例えば「１．Ｅ＋０３（Ω）」と表している場合は「１０^３（Ω）」つまり１ｋΩ、「１．Ｅ＋０６（Ω）」と表している場合は「１０^６（Ω）」つまり１ＭΩの意味である。ここで、黒く塗り潰した丸のマークで示したデータが抵抗値の最大値であり、白抜きの丸のマークで示したデータが抵抗値の最小値である。また、それぞれのデータを最小２乗法でフィッティングした結果も示している。実線が抵抗値の最大値をフィッティングした結果であり、破線が抵抗値の最小値をフィッティングした結果である。

　図５を参照すると、例えば、設定抵抗値が１００ｋΩの場合、抵抗値の揺らぎによって、平均的に（フィッティング線から）は抵抗値が約８０ｋΩから約２００ｋΩまで変化していたことが見て取れる。図中には、フィッティングにより得られた関係式（近似式）も示している。この関係式において、ｘは設定抵抗値を、ｙは抵抗値の最大値又は最小値をそれぞれ示している。

　　〈揺らぎ量の抑制〉
　上述したように、抵抗変化現象は、抵抗変化層１０４中に微小なフィラメントが形成され、この微小なフィラメント中で酸化還元反応が起こり、その抵抗値が変化することによって発生すると考えられる。したがって、今回発明者等が発見した揺らぎ現象も、この微小なフィラメント中の導通状態が何らかの影響で変化することにより発生していると考えられる。具体的には、酸素原子が不完全な結合をしたり、乖離をしたりすることで揺らぎが発生している可能性があると考えられる。また、微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり、放出されたりすることで、電気的なポテンシャルが変化して抵抗状態が揺らいでいる可能性も考えられる。したがって、微小なフィラメントが関係して抵抗値が増減するような構造を有する抵抗変化型の不揮発性記憶素子であれば、その程度の大小はあるものの、揺らぎ現象は必然的に発生するものであると推測される。

　以上の知見に基づいて、本発明者等は揺らぎ現象に関する以下の性質を新たに見出した。

　微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり放出されたりすることにより揺らぎ現象が生じている場合、この電子の捕獲・放出を意図的に行うことにより、抵抗値の揺らぎ量を抑制できると考えられる。具体的には、負極性の電圧パルスを両電極間に印加して電子をフィラメントに注入することにより、フィラメント中のダングリングボンドに電子を捕獲させることができると考えられる。これにより導通パス（フィラメント）が遮断されると、抵抗値が高くなる。他方、正極性の電圧パルスを両電極間に印加することにより、フィラメントから電子を放出させることができると考えられる。これにより導通パス（フィラメント）が回復すると、抵抗値が低くなる。したがって、抵抗値が揺らぐ方向とは反対の方向に抵抗値を変化させるよう電子をフィラメントに注入する、またはフィラメントから電子を放出させることにより、揺らぎ量を抑制することが可能になる。すなわち、抵抗値が低くなる揺らぎ現象に対しては抵抗値が高くなるように変化させ、又は抵抗値が高くなる揺らぎ現象に対しては抵抗値が低くなるように変化させることにより、揺らぎ量を抑制できると考えられる。

　以下では、上述したような揺らぎ量を抑制するための電圧パルスを「揺らぎ抑制電圧パルス」と表現する。なお、「揺らぎ抑制電圧パルス」は、揺らぎがある場合にその揺らぎ量を抑制できる電圧パルスを意味する。

　図６は、揺らぎ抑制電圧パルスにより抵抗値が変化する様子の一例を示している。図６の左側は、複数の不揮発性記憶素子１００を高抵抗状態に設定した後に、異なる電圧の揺らぎ抑制電圧パルス（＋７００ｍＶ、０Ｖ、及び－７００ｍＶ）を印加し、その後に読み出し処理を行うことにより得られた電流値と電流値の正規分布との関係を示す図である。図６の右側は、複数の不揮発性記憶素子１００を低抵抗状態に設定した後に、異なる電圧の揺らぎ抑制電圧パルス（＋７００ｍＶ、０Ｖ、及び－７００ｍＶ）を印加し、その後に読み出し処理を行うことにより得られた電流値と電流値の正規分布との関係を示す図である。なお、ここでは、不揮発性記憶素子１００を高抵抗状態に設定するために＋２．５Ｖで２００ｎｓの高抵抗化書き込み用電圧パルスを用い、不揮発性記憶素子１００を低抵抗状態に設定するために－１．５Ｖで２００ｎｓの低抵抗化書き込み用電圧パルスを用いている。また、抵抗値を低下させるための揺らぎ抑制電圧パルスとして＋７００ｍＶで２００ｎｓの電圧パルスを、抵抗値を増大させるための揺らぎ抑制電圧パルスとして－７００ｍＶで２００ｎｓの電圧パルスをそれぞれ用いた。

　図６には、比較対象として、揺らぎ抑制電圧パルスを印加せずに読み出し処理を行った場合（図中“０Ｖ”と付記されているプロットの集合）についても示されている。図６を参照すると、高抵抗状態及び低抵抗状態の何れの場合においても、＋７００ｍＶの揺らぎ抑制電圧パルスを印加することにより電流値が増大している（すなわち、不揮発性記憶素子１００の抵抗値が減少している）ことが確認できる。また、高抵抗状態及び低抵抗状態の何れの場合においても、－７００ｍＶの揺らぎ抑制電圧パルスを印加することにより電流値が減少している（すなわち、不揮発性記憶素子１００の抵抗値が増大している）ことが確認できる。このように、揺らぎ抑制電圧パルスを用いることにより不揮発性記憶素子の抵抗値を変動させることができる。

　以上の性質から、読み出し処理を行う前に揺らぎ抑制電圧パルスを印加することによって、抵抗値の揺らぐ方向とは反対の方向に抵抗値を変動させ、揺らぎ量を抑制できる。その結果、揺らぎの影響に起因するデータの読み出し誤り等の発生を抑制できる。

　　〈揺らぎ抑制電圧パルスの極性〉
　上述したように、正極性の揺らぎ抑制電圧パルスを用いることにより、抵抗値が増大する方向の揺らぎに対して、抵抗値を減少させることができる。他方、負極性の揺らぎ抑制電圧パルスを用いることにより、抵抗値が減少する方向の揺らぎに対して、抵抗値を増大させることができる。

　揺らぎ抑制電圧パルスの極性は、不揮発性記憶素子が高抵抗状態及び低抵抗状態のうち何れの状態において揺らぎが発生しやすいかに応じて設定されてもよい。そして、これら何れの状態において揺らぎが発生しやすいかは、不揮発性記憶素子の抵抗変化層中に形成されるフィラメントの径の大小と相関があると考えられる。一般的に、フィラメント径が大きいと設定抵抗値が低くなり、フィラメント径が小さいと設定抵抗値が大きくなる。

　フィラメントの径が大きい場合は高抵抗状態において抵抗値が減少する方向の揺らぎが著しく生じ、他方、フィラメントの径が小さい場合は低抵抗状態において抵抗値が増加する方向の揺らぎが著しく生じる傾向がある。したがって、フィラメントの径が比較的大きい不揮発性記憶素子に対しては、抵抗値を増大させるために負極性の揺らぎ抑制電圧パルスを用いてもよく、他方、フィラメントの径が比較的小さい不揮発性記憶素子に対しては、抵抗値を減少させるために正極性の揺らぎ抑制電圧パルスを用いてもよい。例えば、低消費電力化を実現する等の目的でフィラメントの径が小さい不揮発性記憶素子を形成した場合、正極性の揺らぎ抑制電圧パルスを用いてもよい。このように、フィラメントの径に応じて抑制電圧パルスの極性を設定してもよい。

　また、揺らぎ特性は書き込み条件にも影響される。例えば、低抵抗化書き込み電圧パルスと比べて、高抵抗化書き込み電圧パルスの電圧の絶対値、パルス幅、又はパルス回数等が小さい場合、高抵抗状態において抵抗値が減少する方向の揺らぎが著しい。そのため、この場合には抵抗値を増大させるために負極性の揺らぎ抑制電圧パルスを用いてもよい。他方、高抵抗化書き込み電圧パルスと比べて、低抵抗化書き込み電圧パルスの電圧の絶対値、パルス幅、又はパルス回数等が小さい場合、低抵抗状態において抵抗値が増大する方向の揺らぎが著しい。そのため、この場合には抵抗値を減少させるために正極性の揺らぎ抑制電圧パルスを用いてもよい。

　［不揮発性記憶素子のデータ読み出し方法］
　不揮発性記憶素子に対して書き込みを行った後、揺らぎ現象によって抵抗値が設定抵抗値から大きく変化して、データの読み出し誤りが生じる可能性がある。このような不都合を回避するために、本実施の形態では、不揮発性記憶素子は、第１の電極と、第２の電極と、第１の電極及び第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、第１の電極及び第２の電極間に第１の電圧パルスを印加することにより抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、第１の電極及び第２の電極間に第２の電圧パルスを印加することにより抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、抵抗変化層の抵抗状態に応じてデータが記憶されており、データ読み出し方法は、高抵抗化又は低抵抗化された抵抗変化層の第１の電極及び第２の電極間に、第１の電圧パルス及び第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加するステップと、第３の電圧パルスを印加するステップの後に、第１の電極及び第２の電極間に、第１の電圧パルス及び第２の電圧パルスよりも電圧値の絶対値が小さい第４の電圧パルスを印加して、抵抗変化層の抵抗状態を読み出すステップと、を含む。

　以下、このような本実施の形態の不揮発性記憶素子１００のデータ読み出し方法のうち、特に揺らぎ抑制ステップと読み出しステップとについて説明する。なお、以下に説明する例では、データ読み出し方法が実行される前に、不揮発性記憶素子１００に対して初期ブレイク電圧が印加され、その結果抵抗変化層１０４内にフィラメントが形成されているものとする。また、以下に示すＨＲ書き込み電圧は第１の電圧パルス、ＬＲ書き込み電圧は第２の電圧パルス、揺らぎ抑制パルスは第３の電圧パルス、読み出し電圧は第４の電圧パルスの一例に相当する。

　図７Ａ乃至図１０Ｂは、本実施の形態の読み出し方法における電圧パルスの印加状態の例を説明するための図である。図７Ａ乃至図１０Ｂのそれぞれにおいて、図７Ａ、図８Ａ、図９Ａ、及び図１０ＡはＨＲ書き込み（高抵抗化書き込み）を行ない、その後に複数回の読み出しを行う場合、図７Ｂ、図８Ｂ、図９Ｂ、及び図１０ＢはＬＲ書き込み（低抵抗化書き込み）し、その後、複数回の読み出しを行う場合の印加電圧の波形を模式的に示している。なお、図７Ａ乃至図１０Ｂのそれぞれにおいて、図中に記載された電圧値はあくまでも一例である。

　図７Ａ及び図７Ｂに示す例では、＋２．０Ｖの書き込み電圧でＨＲ書き込み又は－２．４Ｖの書き込み電圧でＬＲ書き込みされた不揮発性記憶素子に対して、＋０．４Ｖの読み出し電圧を用いてデータの読み出しを行う前に、その都度、ＨＲ書き込み電圧に比べて電圧の絶対値が小さい、負極性の揺らぎ抑制電圧パルスを両電極間に印加する。このように、読み出し電圧印加前に負極性の揺らぎ抑制電圧パルスを用いることにより、不揮発性記憶素子の抵抗値を増大させることができる。そのため、この読み出し動作は、揺らぎによって抵抗値が減少する傾向があるフィラメントの径が比較的大きい又は欠陥サイトの密度が高い不揮発性記憶素子に採用してもよい。

　図８Ａ及び図８Ｂに示す例では、図７Ａ及び図７Ｂに示した場合とは異なり、読み出し電圧印加前に正極性の揺らぎ抑制電圧パルスを用いている。これにより、不揮発性記憶素子の抵抗値を減少させることができる。そのため、この読み出し動作は、揺らぎによって抵抗値が増大する傾向があるフィラメントの径が比較的小さい又は欠陥サイトの密度が低い不揮発性記憶素子に採用してもよい。

　上述したように、図７Ａ及び図７Ｂ、並びに図８Ａ及び図８Ｂに示す例では、データの読み出し電圧を印加する前に、その都度揺らぎ抑制電圧パルスの印加を行っている。この場合、読み出し処理毎に揺らぎの影響を抑制できるため、安定して正確な読み出しを実現できる。また、揺らぎ抑制電圧パルスを印加した直後に読み出しを行なうため、揺らぎ抑制電圧パルスを印加した後に時間経過に伴って抵抗値が変化する場合であっても、安定して正確な読み出しを実現できる。

　また、図９Ａ及び図９Ｂに示すように、ＨＲ書き込み又はＬＲ書き込みが行われた後、読み出し処理が複数回繰り返して行われる場合に、最初の読み出し処理の前にのみ揺らぎ抑制電圧パルスの印加を行うようにしてもよい。この場合、読み出し処理毎に揺らぎ抑制電圧パルスを印加する場合に比べて、消費電流の増大を抑えることができる。

　上述したように、読み出し処理を行う都度揺らぎ抑制電圧パルスを印加する、または、最初の読み出し処理の前にのみ揺らぎ抑制電圧パルスを印加するという動作の他にも、例えば、図１０Ａ及び図１０Ｂに示すように、特定の期間毎に揺らぎ抑制電圧パルスの印加を行い、その期間に複数回の読み出し処理を行うようにしてもよい。この場合、読み出し処理における消費電流の増大を抑えた上で、安定したデータ読み出しを実現できる。

　また、図７Ａ乃至図１０Ｂは、書き込みが行なわれてから次の書き込みが行なわれるまでに、複数回の読み出しを行なう場合について説明したが、本実施の形態のデータ読み出し方法はこれに限定されない。書き込み電圧パルスが印加された後から、次の書き込み電圧パルスが印加されるまでに、揺らぎ抑制電圧パルス及び読み出し電圧パルスがこの順で１回以上印加されれば、少なくとも揺らぎ抑制効果が得られる。

　なお、不揮発性記憶素子を複数備えた不揮発性記憶装置においては、所定数の不揮発性記憶素子で構成されるメモリブロック単位で読み出す、所謂ブロック読み出しを行う場合がある。この場合、このブロック読み出しを行う前に当該メモリブロックを構成する全ての不揮発性記憶素子に対して揺らぎ抑制電圧パルスを印加し、その後ブロック読み出しを実行することにより、安定且つ高速な読み出しを実現することが可能になる。

　以上のとおり、揺らぎ抑制電圧パルスを印加することにより、揺らぎの影響に起因するデータの読み出し誤りを抑制することが可能になる。

　［揺らぎ抑制電圧パルスの電圧値］
　以下、揺らぎ抑制電圧パルスの電圧値の範囲の一例について説明する。

　上述した例では、ＨＲ書き込み用及びＬＲ書き込み用の書き込み電圧パルスとして＋２．０Ｖ及び－２．４Ｖの書き込み電圧パルスをそれぞれ用い、また、揺らぎ抑制電圧パルスとして＋０．７Ｖ又は－０．７Ｖの電圧パルスを用いている。このように、揺らぎ抑制電圧パルスの電圧値の絶対値は、少なくとも書き込み電圧パルスの電圧値の絶対値よりも小さくなければならない。これは、揺らぎ抑制電圧パルスを印加することによって不揮発性記憶素子の抵抗状態が高から低へ又は低から高へ移行することを防止するためである。この点を考慮して、揺らぎ抑制電圧パルスの電圧値は、不揮発性記憶素子の抵抗状態が高から低へ又は低から高へ移行するために必要な電圧値よりも絶対値で小さい値に設定してもよい。

　また、上述した例では、読み出し用の電圧パルスとして＋０．４Ｖの電圧パルスを用いている。このように、読み出し用の電圧パルスと揺らぎ抑制電圧パルスとを比較した場合、揺らぎ抑制電圧パルスの電圧値は、読み出し用の電圧パルスの電圧値よりも絶対値で大きくしてもよい。揺らぎ抑制電圧パルスの電圧値が絶対値で小さい値であっても、パルス幅を長くすることによって揺らぎ量を抑制する効果は認められる。但し、高速な読み出し動作を実現するためにはパルス幅は短くてもよい。以上を考慮すると、揺らぎ抑制電圧パルスの電圧値は、読み出し用の電圧パルスの電圧値よりも絶対値で大きな値に設定してもよい。

　なお、上述した実施の形態では、揺らぎ抑制のために電圧パルスを印加したが、電流パルスを印加することでも同様の効果が得られる。

　上記したように、揺らぎ現象は、微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり放出されたりすることにより生じていると考えられる。上記した実施の形態では、この電子の捕獲及び放出を意図的に行うことにより、抵抗変化素子の抵抗値の揺らぎを抑制するものである。上記した実施の形態では、負極性の電圧パルスを両電極間に印加して電子をフィラメントに注入することにより、フィラメント中のダングリングボンドに電子を捕獲させる例を示したが、電流パルスであっても同様に電子をフィラメントに注入することができる。

　（実施の形態２）
　実施の形態２は、実施の形態１において説明した不揮発性記憶素子を用いて構成される、１トランジスタ／１不揮発性記憶部型（１Ｔ１Ｒ型）の不揮発性記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。

　図１１は、実施の形態２に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１１に示すとおり、本実施の形態の不揮発性記憶装置３００は、不揮発性記憶素子Ｒ３１１～Ｒ３２２を具備するメモリセルアレイ３０１と、アドレスバッファ３０２と、制御部３０３と、行デコーダ３０４と、ワード線ドライバ３０５と、列デコーダ３０６と、ビット線／プレート線ドライバ３０７とを備えている。また、ビット線／プレート線ドライバ３０７はセンス回路（センスアンプ）を備えており、ビット線またはプレート線に流れる電流を測定できる。

　メモリセルアレイ３０１は、互いに平行に延びる２本のワード線Ｗ１，Ｗ２と、これらのワード線Ｗ１，Ｗ２と交差して互いに平行に延びる２本のビット線Ｂ１，Ｂ２と、これらのビット線Ｂ１，Ｂ２と一対一で対応して設けられる２本のプレート線Ｐ１，Ｐ２と、ワード線Ｗ１，Ｗ２及びビット線Ｂ１，Ｂ２との各交差点に対応してマトリクス状に設けられた４個のメモリセルＭＣ３１１，ＭＣ３１２，ＭＣ３２１，ＭＣ３２２とを具備している。なお、メモリセルＭＣ３１１，ＭＣ３１２，ＭＣ３２１，ＭＣ３２２はそれぞれ、選択トランジスタＴ３１１及び不揮発性記憶素子Ｒ３１１、選択トランジスタＴ３１２及び不揮発性記憶素子Ｒ３１２、選択トランジスタＴ３２１及び不揮発性記憶素子Ｒ３２１、並びに選択トランジスタＴ３２２及び不揮発性記憶素子Ｒ３２２から構成されている。ここで、不揮発性記憶素子Ｒ３１１～Ｒ３２２は、実施の形態１に係る不揮発性記憶素子１００に相当する。

　なお、これらの各構成要素の個数または本数は上記のものに限定されるわけではない。例えば、メモリセルアレイ３０１が具備するメモリセルの個数は上記の４個に限定されるわけではなく、５個以上であってもよい。

　なお、上記の構成例では、プレート線はビット線と平行に配置されているが、プレート線がワード線と平行に配置されていてもよい。また、プレート線は接続されているトランジスタに共通の電位を与える構成としているが、行デコーダ３０４及びワード線ドライバ３０５と同様の構成のソース線選択回路及びドライバを有し、選択されたソース線と非選択のソース線とを異なる電圧（極性を含む）で駆動する構成としてもよい。

　メモリセルアレイ３０１の構成についてさらに説明すると、メモリセルＭＣ３１１（選択トランジスタＴ３１１及び不揮発性記憶素子Ｒ３１１）は、ビット線Ｂ１とプレート線Ｐ１との間に設けられており、選択トランジスタＴ３１１のソースと不揮発性記憶素子Ｒ３１１とが接続されるべく直列に並んでいる。より詳しくは、選択トランジスタＴ３１１は、ビット線Ｂ１と不揮発性記憶素子Ｒ３１１との間で、ビット線Ｂ１及び不揮発性記憶素子Ｒ３１１と接続されており、不揮発性記憶素子Ｒ３１１は、選択トランジスタＴ３１１とプレート線Ｐ１との間で、選択トランジスタＴ３１１及びプレート線Ｐ１と接続されている。また、選択トランジスタＴ３１１のゲートはワード線Ｗ１と接続されている。なお、他のメモリセルＭＣ３１２，ＭＣ３２１，ＭＣ３２２の構成も同様であるので説明を省略する。

　以上の構成により、選択トランジスタＴ３１１，Ｔ３１２，Ｔ３２１，Ｔ３２２のそれぞれのゲートに、ワード線Ｗ１，Ｗ２を介して所定の電圧（活性化電圧）が供給されると、選択トランジスタＴ３１１，Ｔ３１２，Ｔ３２１，Ｔ３２２のドレイン及びソース間が導通することになる。

　アドレスバッファ３０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ３０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ３０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ３１１～ＭＣ３２２のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号ＲＯＷはアドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。

　制御部３０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、ＬＲ書き込みモード及びＨＲ書き込みモード、並びに、揺らぎ抑制モード及びデータ読み出しモードのうちのいずれか１つのモードを選択し、選択したモードに対応する制御を行う。なお、本明細書において、ＬＲ書き込みモードとは、不揮発性記憶素子を低抵抗状態にすることをいい、ＨＲ書き込みモードとは、不揮発性記憶素子を高抵抗状態にすることをいう。また、揺らぎ抑制モードとは、不揮発性記憶素子の揺らぎを抑制する電圧パルスを印加することをいい、読み出しモードとは、不揮発性記憶素子からデータを読み出す（不揮発性記憶素子の抵抗状態を判別する）ことをいう。また、ＬＲ書き込みモードとＨＲ書き込みモードとを総称して、単に「書き込みモード」と呼ぶことがある。以下、電圧印加の場合、プレート線を基準に各電圧が印加されるものとする。

　ＬＲ書き込みモードにおいて、制御部３０３は、外部回路から受け取った入力データＤｉｎに応じて、「ＬＲ書き込み電圧パルス印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。

　ＨＲ書き込みモードの場合、制御部３０３は、「ＨＲ書き込み電圧パルス印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。

　また、読み出しモードの場合、制御部３０３は、「揺らぎ抑制電圧印加」及び「読み出し電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。この読み出しモードでは、制御部３０３はさらに、ビット線／プレート線ドライバ３０７から出力される信号Ｉ_ＲＥＡＤを受け取り、この信号Ｉ_ＲＥＡＤに応じたビット値を示す出力データＤｏｕｔを外部回路へ出力する。この信号Ｉ_ＲＥＡＤは、読み出しモードのときにプレート線Ｐ１，Ｐ２を流れる電流の電流値を示す信号である。

　行デコーダ３０４は、アドレスバッファ３０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、２本のワード線Ｗ１，Ｗ２のうちの一方を選択する。ワード線ドライバ３０５は、行デコーダ３０４の出力信号に基づいて、行デコーダ３０４によって選択されたワード線に活性化電圧を印加する。

　列デコーダ３０６は、アドレスバッファ３０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、２本のビット線Ｂ１，Ｂ２のうちの一方を選択するとともに、選択されたビット線に対応する、２本のプレート線Ｐ１，Ｐ２のうちの一方を選択する。

　ビット線／プレート線ドライバ３０７は、ＬＲ書き込みモードにおいて、制御部３０３から「ＬＲ書き込み電圧パルス印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と選択されたプレート線との間にＬＲ書き込み電圧Ｖ_{ＷＲＩＴＥ}（書き込み電圧パルス）を印加する。これにより、アドレスバッファ３０２にて指定されたメモリセルの不揮発性記憶素子が低抵抗状態となる。

　また、ビット線／プレート線ドライバ３０７は、ＨＲ書き込みモードにおいて、制御部３０３から「ＨＲ書き込み電圧パルス印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と選択されたプレート線との間にＨＲ書き込み電圧Ｖ_{ＲＥＳＥＴ}（書き込み電圧パルス）を印加する。これにより、アドレスバッファ３０２にて指定されたメモリセルの不揮発性記憶素子が高抵抗状態となる。

　さらに、ビット線／プレート線ドライバ３０７は、揺らぎ抑制モード及び読み出しモードにおいて、制御部３０３から「揺らぎ抑制電圧印加」及び「読み出し電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と選択されたプレート線との間に揺らぎ抑制電圧Ｖ_ＦＬＵＣ（揺らぎ抑制電圧パルス）及び読み出し電圧Ｖ_ＲＥＡＤ（読み出し電圧パルス）を印加する。

　なお、書き込みモードが実行されてから次の書き込みモードが実行されるまでに複数回の読み出しモードが行なわれる場合、上記実施の形態１で説明した通り、揺らぎ抑制モードを行なうタイミングは様々な態様が想定される。例えば、読み出しモードを行う前にその都度揺らぎ抑制モードを実行してもよいし、複数回実行する読み出しモードのうち最初の読み出しモードを実行する前にのみ揺らぎ抑制モードが実行されてもよいし、又は特定の期間毎に揺らぎ抑制モードを実行してもよい。また、上述したブロック読み出しのタイミングで複数の不揮発性記憶素子に対してまとめて揺らぎ抑制電圧Ｖ_ＦＬＵＣを印加するようにしてもよい。読み出し電圧Ｖ_ＲＥＡＤを印加した後、ビット線／プレート線ドライバ３０７は、そのプレート線を流れる電流の電流値を示す信号Ｉ_ＲＥＡＤを制御部３０３に出力する。制御部３０３は、この信号Ｉ_ＲＥＡＤに応じて、当該不揮発性記憶素子の抵抗状態が高及び低の何れであるかを判定し、その結果得られたビット値を示す出力データＤｏｕｔを出力する。

　ここで、ＬＲ書き込み電圧Ｖ_{ＷＲＩＴＥ}及びＨＲ書き込み電圧Ｖ_{ＲＥＳＥＴ}の電圧値はそれぞれ、例えば－２．４Ｖ及び＋２．０Ｖに設定され、それらのパルス幅は１００ｎｓに設定される。また、読み出し電圧Ｖ_ＲＥＡＤの電圧値は、例えば＋０．４Ｖに設定される。さらに、揺らぎ抑制電圧Ｖ_ＦＬＵＣの電圧値は、例えば＋０．７Ｖ又は－０．７Ｖに設定され、パルス幅は１００ｎｓに設定される。

　このように、揺らぎ抑制モードにおいて揺らぎ抑制電圧パルスを不揮発性記憶素子に対して印加することにより、揺らぎの影響によるデータの読み出し誤りを抑制できる。

　なお、上記説明では、ＨＲ書き込み電圧パルス（第１の電圧パルス）及びＬＲ書き込み電圧パルス（第２の電圧パルス）、並びに、揺らぎ抑制電圧パルス（第３の電圧パルス）及び読み出し電圧パルス（第４の電圧パルス）が、全てビット線／プレート線ドライバ３０７によって印加される例について示したが、本実施の形態はこれに限定されない。例えば、ＨＲ書き込み電圧パルスを印加するＨＲ書き込み電圧印加部と、ＬＲ書き込み電圧パルスを印加するＬＲ書き込み電圧印加部と、揺らぎ抑制電圧パルスを印加する揺らぎ抑制電圧印加部（第１の電圧印加部）と、読み出し電圧パルスを印加する読み出し電圧印加部（第２の電圧印加部）とが、別箇の回路であってもよいし、一部が共有化されていてもよい。

　また、上記した実施の形態では、揺らぎ抑制のために電圧パルスを印加したが、電流パルスを印加することでも同様の効果が得られる。

　上記したように、揺らぎ現象は、微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり放出されたりすることにより揺らぎ現象が生じていると考えられる。本実施の形態では、この電子の捕獲及び放出を意図的に行うことにより、抵抗値の揺らぎ量を抑制するものである。上記した実施の形態では、負極性の電圧パルスを両電極間に印加して電子をフィラメントに注入することにより、フィラメント中のダングリングボンドに電子を捕獲させる例を示したが、電流パルスであっても同様に電子をフィラメントに注入することができる。

　（実施の形態３）
　実施の形態３は、実施の形態１において説明した不揮発性記憶素子を用いて構成される、クロスポイント型の不揮発性記憶装置である。ここで、クロスポイント型の不揮発性記憶装置とは、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた態様の記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。

　図１２は、実施の形態３に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１２に示すように、本実施の形態の不揮発性記憶装置４００は、不揮発性記憶素子Ｒ１１～Ｒ３３を具備するメモリセルアレイ４０１と、アドレスバッファ４０２と、制御部４０３と、行デコーダ４０４と、ワード線ドライバ４０５と、列デコーダ４０６と、ビット線ドライバ４０７とを備えている。また、ビット線ドライバ４０７はセンス回路を具備しており、ビット線に流れる電流を測定できる。

　メモリセルアレイ４０１は、互いに平行に延びるように形成された複数のワード線Ｗ１，Ｗ２，Ｗ３と、これらのワード線Ｗ１，Ｗ２，Ｗ３と交差し、互いに平行にして延びるように形成されたビット線Ｂ１，Ｂ１，Ｂ３とを具備している。ここで、ワード線Ｗ１，Ｗ２，Ｗ３は、基板（図示せず）の主面に平行な第１の平面内に形成されており、ビット線Ｂ１，Ｂ１，Ｂ３は、その第１の平面より上方または下方に位置し且つ第１の平面に実質的に平行な第２の平面内に形成されている。そのため、ワード線Ｗ１，Ｗ２，Ｗ３とビット線Ｂ１，Ｂ１，Ｂ３とは立体交差しており、その立体交差点に対応して、複数のメモリセルＭＣ１１，ＭＣ１２，ＭＣ１３，ＭＣ２１，ＭＣ２２，ＭＣ２３，ＭＣ３１，ＭＣ３２，ＭＣ３３（以下、「メモリセルＭＣ１１，ＭＣ１２，…」と表す）が設けられている。

　個々のメモリセルＭＣ１１，ＭＣ１２，…は、それぞれ、直列に接続された不揮発性記憶素子Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ３１，Ｒ３２，Ｒ３３と、例えば双方向ダイオードで構成される電流制御素子Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ３１，Ｄ３２，Ｄ３３とを具備している。これらの不揮発性記憶素子Ｒ１１～Ｒ３３は、ビット線Ｂ１，Ｂ１，Ｂ３と接続され、電流制御素子Ｄ１１～Ｄ３３は各不揮発性記憶素子及びワード線Ｗ１，Ｗ２，Ｗ３と接続されている。ここで、不揮発性記憶素子Ｒ１１～Ｒ２２は、実施の形態１に係る不揮発性記憶素子１００に相当する。また、電流制御素子Ｄ１１～Ｄ３３としては、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）ダイオード、ＭＳＭ（Ｍｅｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－Ｍｅｔａｌ）ダイオード、及びバリスタ等を用いることができる。

　なお、これらの各構成要素の個数または本数は上記のものに限定されるわけではないことは、実施の形態２の場合と同様である。

　アドレスバッファ４０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ４０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ４０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ１１，ＭＣ１２，…のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号ＲＯＷはアドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。

　制御部４０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、ＬＲ書き込みモード、ＨＲ書き込みモード及び読み出しモードのうちのいずれか１つのモードを選択肢、選択したモードに対応する制御を行う。以下、電圧印加の場合、ビット線を基準に各電圧が印加されるものとする。

　ＬＲ書き込みモード及びＨＲ書き込みモードにおいて、制御部４０３は、外部回路から受け取った入力データＤｉｎに応じて、ＬＲ書き込み電圧パルス及びＨＲ書き込み電圧パルスをそれぞれワード線ドライバ４０５に出力する。これにより、アドレスバッファ４０２にて指定されたメモリセルの不揮発性記憶素子が低抵抗状態又は高抵抗状態となる。

　また、読み出しモードの場合、制御部４０３は、揺らぎ抑制電圧パルス及び読み出し電圧パルスをワード線ドライバ４０５に出力する。なお、揺らぎ抑制電圧Ｖ_ＦＬＵＣを印加するタイミングには様々な態様が想定される点は実施の形態２の場合と同様である。また、この読み出しモードでは、制御部４０３はさらに、ビット線Ｂ２とワード線Ｗ２との間に流れる電流の電流値を検知し、その電流値に応じたビット値を示す出力データＤｏｕｔを外部回路へ出力する。

　行デコーダ４０４は、アドレスバッファ４０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、ワード線Ｗ１，Ｗ２，Ｗ３のうちの何れか一つを選択する。ワード線ドライバ４０５は、行デコーダ４０４の出力信号に基づいて、行デコーダ４０４によって選択されたワード線に所定の電圧を印加する。

　列デコーダ４０６は、アドレスバッファ４０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、ビット線Ｂ１，Ｂ２，Ｂ３のうちの何れか一つを選択する。

　ビット線ドライバ４０７は、列デコーダ４０６の出力信号に基づいて、列デコーダ４０６によって選択されたビット線を接地状態にする。

　以上、本発明に係る不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置について、第１から第３の実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素を任意に組み合わせて実現される形態も、本発明に含まれる。

　例えば、本発明に係る不揮発性記憶装置は、必ずしも、ワード線ドライバ及びビット線ドライバを備える必要はない。また、クロスポイント型の不揮発性記憶装置以外にも、例えば、トランジスタと不揮発性記憶素子とから構成されるメモリセルを有する１Ｔ１Ｒ型の不揮発性記憶装置であってもよい。また、不揮発性記憶装置が、メモリ素子がメモリ動作をする場合の高抵抗状態でのメモリ素子の抵抗値より高い抵抗値を有するオフセット電流検知セルとを含む構成であってもよい。

　また、本実施の形態は、１層型のクロスポイント型の不揮発性記憶装置であるが、メモリセルアレイを積層することにより、複層型のクロスポイント型の不揮発性記憶装置としてもよい。

　また、不揮発性記憶素子と電流制御素子とは、その位置関係が入れ替わっていてもよい。すなわち、ワード線が不揮発性記憶素子に、ビット線が電流制御素子にそれぞれ接続されていてもよい。

　さらに、ビット線及び／又はワード線が不揮発性記憶素子における電極を兼ねるような構成であってもよい。

　上述した実施の形態３の不揮発性記憶装置においても、揺らぎ抑制モードの際に揺らぎ抑制電圧パルスを適宜のタイミングで印加することによって、揺らぎの影響によるデータの読み出し誤りを抑制することが可能になる。

　また、上記実施の形態における不揮発性記憶装置には、メモリセルへの書き込み回路および初期ブレイク動作を施す回路が明示されていなかったが、このような回路が備えられてもよい。

　本発明の不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置はそれぞれ、パーソナルコンピュータまたは携帯型電話機などの種々の電子機器に用いられる不揮発性記憶素子のデータ読み出し方法及び記憶装置などとして有用である。

　１００，２０１，Ｒ１１～Ｒ３３，Ｒ３１１～Ｒ３２２　　不揮発性記憶素子
　１０１　　基板
　１０２　　層間絶縁膜
　１０３　　第１の電極
　１０４　　抵抗変化層
　１０４ａ　　第１の酸化物層
　１０４ｂ　　第２の酸化物層
　１０５　　第２の電極
　１０６　　微小領域
　２０２　　負荷抵抗
　２０３，２０４　　端子
　３００，４００　　不揮発性記憶装置
　３０１，４０１　　メモリセルアレイ
　３０２，４０２　　アドレスバッファ
　３０３，４０３　　制御部
　３０４，４０４　　行デコーダ
　３０５，４０５　　ワード線ドライバ
　３０６，４０６　　列デコーダ
　３０７　　ビット線／プレート線ドライバ
　４０７　　ビット線ドライバ
　ＭＣ１１～ＭＣ３３，ＭＣ３１１～ＭＣ３２２　　メモリセル
　Ｔ３１１～Ｔ３２２　　選択トランジスタ
　Ｄ１１～Ｄ３３　　電流制御素子

Claims

　抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、
　前記不揮発性記憶素子は、
　第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、
　前記第１の電極及び前記第２の電極間に第１の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、
　前記抵抗変化層の抵抗状態に応じてデータが記憶されており、
　前記データ読み出し方法は、
　高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加するステップと、
　前記第３の電圧パルスを印加するステップの後に、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第４の電圧パルスを印加して、前記抵抗変化層の抵抗状態を読み出すステップと、
　を含む、不揮発性記憶素子のデータ読み出し方法。
　前記微小領域は、前記第２の電極から前記第１の電極に向けて形成され、前記第２の電極と接し前記第１の電極と接しない形状を有している、
　請求項１に記載の不揮発性記憶素子のデータ読み出し方法。
　前記抵抗変化層は、抵抗値が時間経過に従ってランダムに変化する、揺らぎの特性を有する、
　請求項１又は２に記載の不揮発性記憶素子のデータ読み出し方法。
　前記抵抗変化層は、第１の酸化物層と、前記第１の酸化物層よりも酸素不足度の大きい第２の酸化物層とを備え、前記微小領域は前記第１の酸化物層よりも酸素不足度が大きい、
　請求項１乃至３の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第１の酸化物層は前記第２の電極と接し、
　前記微小領域は、前記第２の電極と接し、前記第２の電極から前記第１の酸化物層を貫いて前記第１の電極に向けて形成されている、
　請求項４に記載の不揮発性記憶素子のデータ読み出し方法。
　前記不揮発性記憶素子は、データが記憶された後であって、次に抵抗状態を変化させるステップが実行されるまでの間に、前記抵抗状態を読み出すステップを複数回繰り返す場合、複数回の前記抵抗状態を読み出すステップのそれぞれを実行する前に、その都度前記第３の電圧パルスを印加するステップを実行する、
　請求項１乃至５の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第１の電圧パルスと前記第２の電圧パルスとは異なる極性である、
　請求項１乃至６の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第３の電圧パルスを印加するステップにおいて、前記第１の電極及び前記第２の電極間に前記第４の電圧パルスよりも電圧値の絶対値が大きい前記第３の電圧パルスを印加する、
　請求項１乃至７の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第１の電圧パルスと前記第３の電圧パルスとは同じ極性である、
　請求項１乃至８の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第２の電圧パルスと前記第３の電圧パルスとは同じ極性である、
　請求項１乃至８の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、
　前記不揮発性記憶素子は、
　第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、
　前記第１の電極及び前記第２の電極間に第１の電流パルスを印加することにより、前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電流パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、
　前記抵抗変化層の抵抗状態に応じてデータが記憶されており、
　前記データ読み出し方法は、
　高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第３の電流パルスを印加するステップと、
　前記第３の電流パルスを印加するステップの後に、前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第４の電流パルスを印加して、前記抵抗変化層の抵抗状態を読み出すステップと、
　を含む、不揮発性記憶素子のデータ読み出し方法。
　前記微小領域は、前記第２の電極から前記第１の電極に向けて形成され、前記第２の電極と接し前記第１の電極と接しない形状を有している、
　請求項１１に記載の不揮発性記憶素子のデータ読み出し方法。
　前記抵抗変化層は、抵抗値が時間経過によってランダムに変化する、揺らぎの特性を有する、
　請求項１１又は１２に記載の不揮発性記憶素子のデータ読み出し方法。
　前記抵抗変化層は、第１の酸化物層と、前記第１の酸化物層よりも酸素不足度の大きい第２の酸化物層とを備え、前記微小領域は前記第１の酸化物層よりも酸素不足度が大きい、
　請求項１１乃至１３の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第１の酸化物層は前記第２の電極と接し、
　前記微小領域は、前記第２の電極と接し、前記第２の電極から前記第１の酸化物層を貫いて前記第１の電極に向けて形成されている、
　請求項１４に記載の不揮発性記憶素子のデータ読み出し方法。
　前記不揮発性記憶素子は、データが記憶された後であって、次に抵抗状態を変化させるステップが実行されるまでの間に、前記抵抗状態を読み出すステップを複数回繰り返す場合、複数回の前記抵抗状態を読み出すステップのそれぞれを実行する前に、その都度前記第３の電流パルスを印加するステップを実行する、
　請求項１１乃至１５の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第１の電流パルスと前記第２の電流パルスとは異なる極性である、
　請求項１１乃至１６の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第３の電流パルスを印加するステップにおいて、前記第１の電極及び前記第２の電極間に前記第４の電流パルスよりも電流値の絶対値が大きい前記第３の電流パルスを印加する、
　請求項１１乃至１７の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第１の電流パルスと前記第３の電流パルスとは同じ極性である、
　請求項１１乃至１８の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記第２の電流パルスと前記第３の電流パルスとは同じ極性である、
　請求項１１乃至１８の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　前記金属酸化物は、タンタル酸化物である、
　請求項１乃至２０の何れか１項に記載の不揮発性記憶素子のデータ読み出し方法。
　抵抗変化型の不揮発性記憶素子を有する不揮発性記憶装置であって、
　前記不揮発性記憶素子は、
　第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、
　前記第１の電極及び前記第２の電極間に第１の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電圧パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、
　前記抵抗変化層の抵抗状態に応じてデータが記憶されており、
　高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい第３の電圧パルスを印加する第１の電圧印加部と、
　高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電圧パルス及び前記第２の電圧パルスよりも電圧値の絶対値が小さい、読み出し用の第４の電圧パルスを印加する第２の電圧印加部と、
　前記第３の電圧印加部に前記第３の電圧の印加を指示する制御信号を出力する揺らぎ抑制モードと、前記揺らぎ抑制モードの後に、前記第４の電圧印加部に前記第４の電圧の印加を指示する制御信号を出力するデータ読み出しモードとを選択的に実行する制御部と、
　を備える、
　不揮発性記憶装置。
　前記微小領域は、前記第２の電極から前記第１の電極に向けて形成され、前記第２の電極と接し前記第１の電極と接しない形状を有している、
　請求項２２に記載の不揮発性記憶装置。
　前記抵抗変化層は、抵抗値が時間経過に従ってランダムに変化する、揺らぎの特性を有する、
　請求項２２又は２３に記載の不揮発性記憶装置。
　前記制御部は、
　前記読み出しモードが複数回実行される場合、複数回の前記読み出しモードのそれぞれを実行する前にその都度、前記揺らぎ抑制モードを実行する、
　請求項２２乃至２４の何れか１項に記載の不揮発性記憶装置。
　前記第１の電圧パルスと前記第２の電圧パルスとは異なる極性である、
　請求項２２乃至２５の何れか１項に記載の不揮発性記憶装置。
　前記抵抗変化層は、第１の酸化物層と、前記第１の酸化物層よりも酸素不足度の大きい第２の酸化物層とを含み、
　前記第１の酸化物層中に、前記第１の酸化物層よりも酸素不足度の大きい微小領域を有する、
　請求項２２乃至２６の何れか１項に記載の不揮発性記憶装置。
　前記第１の酸化物層は前記第２の電極と接し、
　前記微小領域は、前記第２の電極と接し、前記第２の電極から前記第１の酸化物層を貫いて前記第１の電極に向けて形成されている、
　請求項２７に記載の不揮発性記憶装置。
　前記第１の電圧印加部が、前記第１の電極及び前記第２の電極間に前記第４の電圧パルスよりも電圧値の絶対値が大きい前記第３の電圧パルスを印加するように構成されている、
　請求項２２乃至２７の何れか１項に記載の不揮発性記憶装置。
　前記第１の電圧パルスと前記第３の電圧パルスとは同じ極性である、
　請求項２２乃至２９の何れか１項に記載の不揮発性記憶装置。
　前記第２の電圧パルスと前記第３の電圧パルスとは同じ極性である、
　請求項２２乃至２９の何れか１項に記載の不揮発性記憶装置。
　抵抗変化型の不揮発性記憶素子を有する不揮発性記憶装置であって、
　前記不揮発性記憶素子は、
　第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成され、周囲の領域に比べて酸素不足度の大きい微小領域を有する抵抗変化層とを備え、
　前記第１の電極及び前記第２の電極間に第１の電流パルスを印加することにより前記抵抗変化層の抵抗状態が低抵抗状態から高抵抗状態へ変化し、前記第１の電極及び前記第２の電極間に第２の電流パルスを印加することにより前記抵抗変化層の抵抗状態が高抵抗状態から低抵抗状態へ変化する特性を有し、
　前記抵抗変化層の抵抗状態に応じてデータが記憶されており、
　高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい第３の電流パルスを印加する第１の電流印加部と、
　高抵抗化又は低抵抗化された前記抵抗変化層の前記第１の電極及び前記第２の電極間に、前記第１の電流パルス及び前記第２の電流パルスよりも電流値の絶対値が小さい、読み出し用の第４の電流パルスを印加する第２の電流印加部と、
　前記第３の電流印加部に前記第３の電流の印加を指示する制御信号を出力する揺らぎ抑制モードと、前記揺らぎ抑制モードの後に、前記第４の電流印加部に前記第４の電流の印加を指示する制御信号を出力するデータ読み出しモードとを選択的に実行する制御部と、
　を備える、
　不揮発性記憶装置。
　前記微小領域は、前記第２の電極から前記第１の電極に向けて形成され、前記第２の電極と接し前記第１の電極と接しない形状を有している、
　請求項３２に記載の不揮発性記憶装置。
　前記抵抗変化層は、抵抗値が時間経過に従ってランダムに変化する、揺らぎの特性を有する、
　請求項３２又は３３に記載の不揮発性記憶装置。
　前記制御部は、
　前記読み出しモードが複数回実行される場合、複数回の前記読み出しモードのそれぞれを実行する前にその都度、前記揺らぎ抑制モードを実行する、
　請求項３２乃至３４の何れか１項に記載の不揮発性記憶装置。
　前記第１の電流パルスと前記第２の電流パルスとは異なる極性である、
　請求項３２乃至３５の何れか１項に記載の不揮発性記憶装置。
　前記抵抗変化層は、第１の酸化物層と、前記第１の酸化物層よりも酸素不足度の大きい第２の酸化物層とを含み、
　前記第１の酸化物層中に、前記第１の酸化物層よりも酸素不足度の大きい微小領域を有する、
　請求項３２乃至３６の何れか１項に記載の不揮発性記憶装置。
　前記第１の酸化物層は前記第２の電極と接し、
　前記微小領域は、前記第２の電極と接し、前記第２の電極から前記第１の酸化物層を貫いて前記第１の電極に向けて形成されている、
　請求項３７に記載の不揮発性記憶装置。
　前記第１の電流印加部が、前記第１の電極及び前記第２の電極間に前記第４の電流パルスよりも電流値の絶対値が大きい前記第３の電流パルスを印加するように構成されている、
　請求項３２乃至３８の何れか１項に記載の不揮発性記憶装置。
　前記第１の電流パルスと前記第３の電流パルスとは同じ極性である、
　請求項３２乃至３９の何れか１項に記載の不揮発性記憶装置。
　前記第２の電流パルスと前記第３の電流パルスとは同じ極性である、
　請求項３２乃至３９の何れか１項に記載の不揮発性記憶装置。
　前記金属酸化物は、タンタル酸化物である、
　請求項３２乃至４１の何れか１項に記載の不揮発性記憶装置。