KR101158991B1 - 저항 변화 메모리 장치 - Google Patents

저항 변화 메모리 장치 Download PDF

Info

Publication number
KR101158991B1
KR101158991B1 KR1020107008580A KR20107008580A KR101158991B1 KR 101158991 B1 KR101158991 B1 KR 101158991B1 KR 1020107008580 A KR1020107008580 A KR 1020107008580A KR 20107008580 A KR20107008580 A KR 20107008580A KR 101158991 B1 KR101158991 B1 KR 101158991B1
Authority
KR
South Korea
Prior art keywords
resistance
memory cell
voltage
data
state
Prior art date
Application number
KR1020107008580A
Other languages
English (en)
Other versions
KR20100068462A (ko
Inventor
하루끼 도다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20100068462A publication Critical patent/KR20100068462A/ko
Application granted granted Critical
Publication of KR101158991B1 publication Critical patent/KR101158991B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 저항 변화 메모리 장치는, 가역적으로 설정되는 저항치를 데이터로서 각기 기억하는 메모리 셀들을 갖는 셀 어레이, 셀 어레이의 선택된 메모리 셀의 데이터를 판독하는 감지 증폭기, 및 선택된 메모리 셀의 데이터 판독 후, 선택된 메모리 셀의 저항 상태를 수렴시키기 위한 전압 펄스를 판독된 데이터에 따라 발생시키는 전압 발생 회로를 포함한다.

Description

저항 변화 메모리 장치{RESISTANCE?CHANGING MEMORY DEVICE}
본 발명은 저항 변화 메모리 장치에 관한 것이다.
전압, 전류, 열 등을 이용하여 물질의 저항치를 가역적으로 변화시켜 물질의 저항치의 다른 상태를 정보로서 기억하는 ReRAM(resistive random access memory)과 같은 저항 변화 메모리가 플래시 메모리 대체 장치의 후보들 중 하나로서 주목받고 있다. 저항 변화 메모리는 미세화에 적합하고, 크로스 포인트형 셀 어레이를 구성하는 능력을 가지고 있으며; 또한, 이러한 유형의 메모리는 셀 어레이의 다층 구조를 달성하는 데에도 용이하다.
ReRAM의 가변 저항 소자에는 2종의 동작 모드가 있다는 것이 알려져 있다. 하나의 동작 모드는, 인가 전압의 극성을 전환하는 것에 의해 고저항 상태와 저저항 상태를 설정하는 것이다. 이것을 바이폴라형이라 한다. 다른 하나의 동작 모드는, 인가 전압의 극성을 전환할 필요 없이 전압치와 전압 인가 시간 둘 다를 제어함으로써, 고저항 상태와 저저항 상태의 설정을 가능하게 하는 것이다. 이것을 유니폴라형이라 한다(예를 들어, 비특허 문헌 1 참조).
ReRAM의 기억 데이터의 밀도를 증가시키기 위해서는, 셀 크기 자체의 미소화(downscaling)와 함께 셀 저항의 다치 레벨을 설정하는 것이 효과적이다. 그러나, 저항체의 상태는 저항체에 인가되는 전압과 열에 의해 결정되기 때문에, 셀의 저항치는 액세스 때 발생하는 외란(disturbance)의 영향을 받기 쉬워진다. 따라서, 이 영향을 해소하는 기술을 제공할 필요가 있다. 특히, 셀의 저항 상태를 검출함으로써 판독 때에 발생할 수 있는 외란은, 이러한 외란의 크기가 작다하더라도 비파괴 판독형(nondestructive read type)의 저항 변화 메모리에 있어서는 피할 수 없다. 이 대책을 고안해 내지 못하면 ReRAM의 신뢰성이 손상될 것이다.
[비특허 문헌 1] Y.Hosoi 등, "High Speed Unipolar Switching Resistance RAM(RRAM) Technology," IEEE International Electron Devices Meeting 2006 Technical Digest, pp. 793-796).
그러므로, 본 발명의 목적은, 데이터의 신뢰성이 향상된 저항 변화 메모리 장치를 제공하는 것이다.
본 발명의 일 양태에 따라 저항 변화 메모리 장치가 제공되는데, 이 저항 변화 메모리 장치는 제1 저항 상태와, 이러한 제1 저항 상태보다 안정한 제2 저항 상태 사이에서 가역적으로 설정되는 저항치를 데이터로서 각기 기억하는 메모리 셀들의 배열을 갖는 셀 어레이; 상기 셀 어레이의 선택된 메모리 셀의 데이터를 판독 출력하도록 동작하는 감지 증폭기; 및 상기 선택된 메모리 셀의 데이터 판독 후, 상기 선택된 메모리 셀의 저항 상태를 수렴시키기 위한 전압 펄스를 상기 데이터에 따라 발생시키도록 동작하는 전압 발생 회로를 포함하고, 상기 전압 발생 회로는, 상기 선택된 메모리 셀의 저항치 상태가 상기 제1 저항 상태인 경우에만, 데이터 판독 시에 상기 메모리 셀에 인가하는 판독 전압과 상이한 상기 전압 펄스를 발생시키는 것을 특징으로 한다.
본 발명의 다른 양태에 따르면, 저항 변화 메모리 장치는, 전압 및 전류, 또는 열에 의해 저항 상태가 변화하는 물질을 메모리 셀로서 사용하는 메모리 셀 어레이; 상기 셀 어레이의 선택된 메모리 셀의 데이터를 판독하도록 동작하는 감지 증폭기; 및 상기 선택된 메모리 셀의 데이터 판독 출력 후, 상기 선택된 메모리 셀의 저항 상태를 수렴시키게 하기 위한 전압 펄스를 상기 데이터에 따라 발생시키도록 동작하는 전압 발생 회로를 포함하고, 상기 메모리 셀은 제1 저항 상태와, 이러한 제1 저항 상태보다 안정한 제2 저항 상태를 가지며, 상기 전압 발생 회로는, 상기 선택된 메모리 셀의 저항치 상태가 상기 제1 저항 상태인 경우에만, 데이터 판독 시에 상기 메모리 셀에 인가하는 판독 전압과 상이한 상기 전압 펄스를 발생시키는 것을 특징으로 한다.
본 발명의 추가의 양태에 따르면, 저항 변화 메모리 장치는, 서로 교차하는 복수의 제1 및 제2 배선과, 다이오드와 가변 저항 소자의 직렬 접속으로 각기 구성되어 있고, 상기 제1 및 제2 배선들의 교차점에 접속되어 있는 메모리 셀들을 갖는 셀 어레이를 포함하며, 정상 상태에서는, 상기 복수의 제1 배선에 접지 전압을 인가하고, 선택된 메모리 셀에서 데이터를 판독하는 동안, 접지 전압보다 높은 판독 전압이 상기 제1 배선들 중 선택된 배선에 인가된 후에, 상기 선택된 메모리 셀의 저항 상태를 수렴시키기 위한 전압 펄스를 상기 선택된 메모리 셀에 인가하고, 상기 메모리 셀은 제1 저항 상태와, 이러한 제1 저항 상태보다 안정한 제2 저항 상태를 가지며, 상기 선택된 메모리 셀의 저항치 상태가 상기 제1 저항 상태인 경우에만, 데이터 판독 시에 선택된 제1 배선에 상기 판독 전압과 상이한 상기 전압 펄스가 인가되는 것을 특징으로 한다.
본 발명에 의하면, 데이터 기억 신뢰성이 향상된 저항 변화 메모리 장치를 제공할 수 있다.
도 1은 저항 변화 메모리의 판독에 의한 셀 저항치 분포의 변화를 도시하는 도면.
도 2는 저항 변화 메모리의 판독 동작의 저항 의존성을 설명하기 위한 등가 회로도.
도 3은 저항 변화 메모리의 판독 동작의 저항 의존성을 설명하기 위한 그래프.
도 4는 본 발명의 방법에 의한 셀 저항치 분포의 변화를 도 1과 비교하여 도시하는 도면.
도 5는 판독 동작 및 계속되는 수렴 리프레쉬 동작의 전압 파형을 도시하는 도면.
도 6은 리프레쉬 동작 시의 셀 전압의 셀 저항 의존성을 도시하는 도면.
도 7은 리프레쉬 동작 시의 셀 전력의 셀 저항 의존성을 도시하는 도면.
도 8은 한 실시 형태의 셀 어레이 구성을 도시하는 도면.
도 9는 한 실시 형태의 판독 동작의 전압 파형을 도시하는 도면.
도 10은 한 실시 형태의 감지계의 구성을 도시하는 도면.
도 11은 수렴 리프레쉬에서 사용되는 고전압 펄스 발생 논리 회로를 도시하는 도면.
도 12는 논리 회로의 논리 흐름을 도시하는 도면.
도 13은 4치 데이터 기억의 경우의 데이터 분포를 도시하는 도면.
도 14는 4치 데이터의 저항 상태 R1 및 R2의 판독 동작 전압 파형을 도시하는 도면.
본 발명에서는, 메모리 셀의 저항 상태가 판독 시에 외란에 쉽게 영향을 받는다라고 하는 ReRAM의 성질에 대하여, 판독 동작 후 셀의 저항치를 기대치로 복귀시키는 리프레쉬 동작을 행한다. 리프레쉬 동작에서는, 셀의 저항 변화 물질의 특성을 이용하여 자기 수렴적으로 일정한 저항치에 도달하여 유지하게 하는 동작을 행한다. 이 리프레쉬 동작은 데이터 판독 완료 후에 전압 펄스를 선택된 셀에 인가하여 자기 수렴시키고 싶은 저항치에 따라 전압 펄스의 전압치와 펄스 폭 시간을 설정함으로써 행해진다.
구체적인 실시 형태의 설명에 앞서, ReRAM의 판독 출력에 의해 발생하는 외란에 관하여 상세하게 설명한다. 판독 액세스에서의 외란은 다음과 같은 경우에 문제를 불러일으키는데: 고저항 상태가 열적으로 안정적인 셀의 가변 저항 소자가 고저항 상태에서 저저항 상태로의 전이가 전압 인가에 의해 행해지는 것을 겪거나(전압 과정), 또는, 대안으로, 저저항 상태에서 고저항 상태로의 전이가 소자 전류의 흐름으로 인해 발생하는 쥴 열에 의해 행해지는 것을 겪는(열 과정) 경우이다. 저저항 상태에서는 저항 변화 물질에 전압이 인가되지 않아 발생하는 쥴 열의 양이 많아지고, 그 결과, 판독 시에도 저저항 상태를 고저항 상태로 전이하게 하는 특수한 종류의 외란이 발생하게 된다.
이하에서는 더욱 구체적으로 설명한다. ReRAM의 셀은 옴의 법칙을 이용하여 전류치의 차를 검출하여 저항 상태의 판독을 행한다. 이러한 셀 상태의 판독은 비파괴 판독 출력(nondestructive readout)이다. 그래서, 셀 저항을 판독할 때에는 셀 상태의 변화를 방지하거나 또는 크게 억제할 수 있도록 충분히 낮은, 특별히 설계된 판독 전압을 셀에 인가하고 그로부터 발생하는 전류에 기초하여 그 상태를 검출한다.
판독 세션에서는, 저항 상태를 전이시키는 데 사용되는 전이 전압보다 낮은 판독 전압을 인가한다. 따라서, 고저항 상태(이 상태를, 예를 들어, 논리 "0"이라 함)는 저저항 상태로의 전이가 발생하지 않는 방식으로 유지된다. 저항 소자에서 발생한 열은 더 작다. 열적으로 발생한 변화의 방향도 저항 변화 물질의 안정 상태인 고저항으로의 변화를 재촉하는 방향이다. 이러한 이유로, 셀 상태의 외란은 거의 발생하지 않는다.
한편, 저저항 상태(이 상태를 논리 "1"이라 함)에서는, 해당 셀에 전압 v를 인가할 때 발생하는 주울 열이 크다. 이것은, 판독 시간을 t라 하고, 셀에서 발생하는 전력을 P라 하면, tP=tv2/R로 나타내어지기 때문일 수 있다. 그 결과, 저항 변화 물질의 안정 상태로의 열적 전이가 재촉되고, 그 결과 또한 저항치가 상승한다. 동일 셀에 대한 다수회의 판독 실행으로 인해, 이 셀은 "1" 데이터 기억에서 손상될 수 있다.
이러한 데이터 분포가 증가된 횟수의 판독 동작을 통해 변화하고 있음을 나타내는 도 1을 참조한다. 최저 저항치를 "1" 데이터 비트라 하고, 이 데이터보다 저항치가 높은 데이터를 "0"(예를 들어, 참조 셀의 저항치, 혹은 대안으로 다치 기억의 경우이면 제2 저항 상태)이라고 하자. 다수회의 판독 동작에 의해, 최저 저항치인 데이터 "1"은 보다 높은 저항치 상태로의 분포의 확장을 보여주고 있다. 따라서, 도 1에 나타낸 바와 같이 "0" 및 "1" 분포 곡선의 겹치기가 발생할 가능성이 있다.
특히, 다치 레벨을 설정할 경우에는, 최저 저항치 상태와 다음 저항치 상태 또는 저항치 비교에 사용되는 참조 셀의 저항 상태의 구별이 애매해져 판독 오류가 발생하게 된다. 2치 기억의 경우에서도, 이러한 판독 오류가 발생하지 않는다고 하더라도, 참조 셀과의 저항치 비교의 전류 차가 작아지게 되므로 판독 속도가 저하될 수 있다.
다음으로, 메모리 셀의 가변 저항 소자(저항체)에 발생하는 전압과 전력의 관계를 분석한다. 도 2에 나타낸 바와 같이, 셀 전압 발생 회로는 정전압 V 발생 회로와 셀까지의 직렬 접속 저항 r로 표현될 수 있다. 메모리 셀은 통상 다이오드Di와 가변 저항 소자 VR의 직렬 접속으로 구성되지만, 여기에서는 셀이 선택될 때 다이오드 Di의 순방향 전압 강하 및 저항을 무시하고 생각한다.
셀의 저항치를 R이라 하고, 이 셀 저항치 R이 r보다 몇 배나 큰지를 나타내는 파라미터 γ를 도입한다. 따라서, γ의 함수인 η와 ε을 도입함으로써, 셀 전압 v와 셀 전력 P를 이하의 식 1의 식들의 집합으로 나타낼 수 있다.
<식 1>
R=γr,
v=Vγ/(1+γ)≡Vη,
P=(V2/r)γ/(1+γ)2≡(V2/r)ε.
도 3은 η 및 ε 대 γ의 관계를 이중 대수 그래프(double logarithmic graph) 형태로 나타낸다. η는 γ가 거의 1이거나 또는 그 미만일 때에는 증가하지만, γ이 1보다 크게 되면 거의 1에 근접하게 되어 변화하지 않는다. 즉, 그 후 셀 저항이 크게 변화해도, η은 거의 일정하게 유지된다. 한편, ε은 γ=1인 점에서 피크이며, ε≥1에서는 γ에 거의 역비례한다. 즉, 셀 저항이 증가하면, 이러한 저항치의 변화비에 대응하는 비율로 ε이 작아지게 된다.
이러한 관계를 판독 전압 V=Vread를 사용한 판독 시에 적용하면, 다음과 같아진다. 셀 전압 v는 거의 Vreadη과 동등하다. γ이 1보다 클 때는 거의 일정하고, 셀 전력 P는 γ의 증가로 감소한다. 즉, 판독 셀 전압의 효과는 거의 일정하여: 셀 저항이 r 이하가 되면 감소한다. 그러므로, 판독 전압 Vread를 셀 상태가 변화하지 않는 전위 레벨로 유지하는 한, 셀 상태에 아무런 영향을 주지 않는다.
전력 P에 관해, P는 거의 (Vread2/r)ε과 동등하다. P는 셀 저항이 높은 상태에서는 낮고, 셀 저항이 r과 동등하게 될 때 최대가 된다. 셀 저항치가 더 낮아지면 P는 다시 작아진다. 따라서, 셀 저항치가 r과 동등하거나 또는 그 주변인 저저항 상태에서, 셀에서 발생하는 열의 양이 증가하여, "1" 데이터 셀은 판독 시 셀 자체에 의해 발생하는 열에 의해 그 상태가 변화되게 되어, 그 결과 고저항 상태로 전이하게 된다는 것을 알 수 있다.
다음으로, 데이터 판독의 경우와는 상이하게, 셀 상태를 전이시킬 만큼 고전압인 전압 V를 인가할 경우를 검토한다. η과 ε의 γ 의존성은 판독 출력의 경우와 동일하다.
셀 전압은 γ가 1 이상일 때에는 일정하게 유지되고, γ가 1 이하로 될 때에는 감소한다. 따라서, 고저항의 셀 상태에서 저저항 상태로의 전이에 대한 전압의 효과는, 저항이 대략 r과 동등하게 될 때까지 일정하게 지속되어 셀 저항의 저저항으로의 전이를 촉진한다. 셀 저항이 r 이하가 되면, 전이는 억제된다.
한편, 셀 전력은 γ의 감소로 증가하고, γ=1에서 피크이고 그 후 다시 감소한다. 따라서, 셀 저항치가 높을 때에는 열의 발생은 거의 없다. 저항치가 r과 동등하게 되거나 또는 거의 r이 되면, 셀 상태를 셀 저항치가 보다 높은 상태로 전이하게 하도록 작용한다. 셀 저항이 r보다 작아지면, 열의 발생이 작아지게 된다. 이때, 셀 전압도 낮아진다. 그 결과, 셀 저항치를 더 낮은 측으로 변화하게 하는 전압의 효과가 작아지게 된다. 이 경우, 역시, 셀 저항치를 보다 높은 측으로 전이하게 하는 작용은 여전히 남아 있다.
보다 구체적으로, 고전압 V의 값을 적절하게 설정함으로써, 확장된 셀 저항 분포가 r 주변에 수렴하게 하는 의도된 상태 전이를 일으키게 할 수 있다. 또한, 고전압 V의 인가 시간(펄스 폭) t의 길이를 적당히 선택하면, 셀에서의 열의 축적을 제어할 수 있으므로 열에 의한 고저항으로의 전이를 억제 또는 제한할 수 있다. 이것은, 고전압 V와 그 인가 시간 t의 선택에 의해 최종적으로 저항치가 수렴되는 γ의 값을 제어하는 것을 가능하게 한다. 이 수렴 저항치는 펄스 전압 및 그 지속 시간에 의해 결정되는 값인 일정 값으로 자기 수렴적으로 변화하는 값이다.
도 4는, 판독 전압 Vread의 인가 후 "1" 데이터가 판독되었을 때 고전압 펄스가 인가되는 경우의, 다수회 판독 동작의 실행으로 인한 데이터 분포 변화를 도 1에 대응시켜 나타내고 있다. 전술한 설명으로부터 명백한 바와 같이, 셀 상태의 판독 시 Vread를 다수회 인가하면, 셀 저항치 분포의 변화는 도 1(도 4의 파선)에 나타낸 바와 같이 된다; 셀이 "1"인 경우 고전압 V의 펄스를 인가하면, 저항치가 r 또는 그 부근에 수렴하므로, "1" 데이터 분포는 도 4의 실선으로 표시되는 바와 같이 된다.
상술한 바와 같이, 셀의 저항 상태를 판독 출력했을 때 2치 레벨의 메모리로서 사용되고 있으면, 선택된 메모리 셀의 판독 데이터가 "1"일 경우에만 이 셀의 판독 출력 직후로부터 다음 판독 출력까지의 시간 내에 동일한 선택된 메모리 셀에 고전압 펄스를 인가하면, 셀의 저저항 분포의 원치 않는 확대를 억제할 수 있다. 또한, 다치 레벨 기억을 행하는 경우도, 최저 저항치 레벨의 상태 판독 출력을 검출한 경우에 판독 출력 직후로부터 다음 판독 출력까지의 시간 내에 이 선택된 셀에 고전압 펄스를 인가하면, 셀의 최저 저항치 데이터 분포의 확대를 억제할 수 있다.
지금까지는 최저 저항치 레벨에 대해서만 설명했다. 그러나, 다치 데이터 기억의 경우에, 최저 저항치 뿐만아니라 다른 저항치 데이터에 대하여도 동일한 방식으로 리프레쉬 동작을 행하는 것이 가능하다. 보다 구체적으로, 고전압 펄스의 높이 및/또는 펄스 폭의 조정에 의해 최종적으로 수렴되는 저항치를 제어할 수 있기 때문에, 셀의 판독 데이터 레벨에 따라 고전압 펄스의 파형을 바꿈으로써 각 데이터의 저항치 분포의 확대를 억제할 수 있다.
보다 구체적으로, 셀의 저항치가 보다 높은 데이터의 경우, 고전압 펄스의 전압치를 내려서 저저항으로의 전이를 억제하거나, 혹은 대안으로, 지속 시간을 보다 길게 해서 발생하는 열의 양을 증가시켜 고저항 측으로의 전이를 촉진시켜서 수렴되는 저항치를 설정한다.
또한, 이와 같은 고전압 펄스 인가는, 판독 후의 리프레쉬 동작에 한하지 않고, 셀의 저항 상태의 설정, 즉, 다치 레벨 셀 등으로의 데이터 기입 및 대략적(rough) 저항치의 기입 후 목적으로 하는 저항치 레벨의 분포의 수렴에도 이용할 수 있다. 이 경우들에서의 동작은 통상 셀의 저항치 설정의 베리파이-판독의 실행 후에 고전압 펄스를 인가함으로써 행해진다.
이하에서는, 2치 데이터의 최저 저항치 레벨, 즉, 데이터 "1"에 대하여 리프레쉬용 고전압 펄스를 인가하여 2치 데이터 기억을 행하는 경우에 대해서 설명한다. 또한, 셀의 판독 직후에 리프레쉬용 고전압 펄스 인가를 계속해서 행하는 경우를 이하에 나타낸다.
도 5는 셀 전압 발생 회로의 정전압 회로의 출력을 나타낸다. 셀 판독 전압 Vread의 펄스 폭을 t로 나타내고, 리프레쉬용 고전압 V의 펄스 폭을 τ로 나타낸다. 판독 펄스 Vread로 감지 증폭기가 검출한 셀의 상태가 "1"이면 고전압 펄스 V를 발생시킨다. 이 고전압 펄스 V의 전압치와 펄스 폭 τ의 조정에 의해, 셀에서 발생하는 열을 제어할 수 있다.
도 6은 도 5의 판독 동작 전압 파형을 사용한 경우의 리프레쉬 셀의 전압 파형을 나타낸다. 도 7은 리프레쉬 셀의 전력 P의 파형을 나타낸다. 도 6의 전압 파형에서는, "1" 데이터 셀의 저항 상태가 r에 비해 높을 경우(γ>1)와 r에 비해 낮은 경우(γ＜1)의 파형을 나타냈다. 도 7의 전력 P의 파형에 대해서는, 저항이 r과 거의 동등할 경우(
Figure 112010025073710-pct00001
)와, 저항이 r보다 높을 경우(γ＞1) 및 저항이 r보다 낮은 경우(γ＜1)에 대해서 나타냈다.
"1" 데이터 셀이 상대적으로 고저항인 경우에는, 셀 전압이 높은 반면 전력은 낮다; 그러므로, 고전압 펄스 인가의 결과로서, 소자를 저저항 측으로 전이시키는 전압 과정이 커진다. 한편, "1" 데이터 셀의 저항 상태가 γ=1에 가까울 때에 발생하는 전력이 가장 크기 때문에; 주울 열의 인가에 의해 소자를 고저항 측으로 전이시키는 열 과정이 가장 커지게 된다.
상술한 바와 같은 리프레쉬 동작의 결과로서, "1" 데이터 셀이 고전압 펄스의 전압 V와 시간 τ로 의해 결정되는 저 저항치로 자기 수렴하는 것이 가능하게 된다.
다음으로, 도 8 및 도 9를 참조하여, 구체적으로 구현된 셀 어레이 구성과 그 데이터 판독 동작을 설명한다. 도 8은 셀 어레이의 등가 회로를 2×2비트에 대해서 나타내고 있다. 비트선 BL(BL1, BL2, ...)과 워드선 WL(WL1, WL2, ...)은 서로 교차하여 교차점을 갖도록 배열되어 있으며, 그 교차점에는 메모리 셀 MC(MC11, MC12, ..., MC21, MC22, ...)가 배치되어 있다. 각 메모리 셀은 다이오드 Di와 가변 저항 소자 VR의 직렬 접속을 갖는다.
메모리 셀 MC의 가변 저항 소자 VR은 고저항 상태를 안정 상태로 하는 임의의 종류의 전이 금속 산화물을 기록층으로서 사용한다. 이 메모리 셀 MC에 소정의 전위 레벨의 세팅용 전압을 인가하면, 고저항 상태에서 저저항 상태로의 전이를 행하는 것이 가능하다(세팅 동작). 대안으로, 저저항 상태의 메모리 셀에 세트용 전압보다 전위가 낮고 펄스 폭이 긴 리셋용 전압을 인가하면, 열 과정에 의해 메모리 셀을 고저항 상태로 전이시키는 것이 가능하다(리셋 동작). 고저항 상태 및 저저항 상태를 각각 논리 "0" 및 "1" 기억 상태로 함으로써, 2치 데이터 기억을 행하는 것이 가능하다.
도 9는 워드선 WL1이 선택되었을 때의 판독 동작 전압 파형을 나타내고 있다. 워드선 WL1을 따른 이 메모리 셀들(도 8의 범위에서는 MC11과 MC12)을 동시에 판독한다고 가정하고, 여기에서는, 메모리 셀 MC11 및 MC12의 데이터가 각각 "1" 및 "0"이라 가정한다.
선택된 워드선 WL1은 Vss로 유지되고, 비트선 BL1 및 BL2에 판독 전압 Vread를 인가한다. 이때, 동시에, 선택되지 않은 워드선 WL2에는 선택되지 않은 셀에 원치 않는 소자 전류를 흘리지 않도록, 저지 전압(blocking voltage)이 되는 판독 전압 Vread를 인가한다.
이에 의해, 비트선 BL에 접속된 감지 증폭기에 의해, 메모리 셀 MC11, MC12의 셀 전류를 검출하고 그로부터 데이터를 판독하는 것이 가능하게 된다. 이 경우, 메모리 셀 MC11이 데이터 "1"을 기억하고 있기 때문에; 판독 후, 관련된 비트선 BL1에는 리프레쉬용 고전압 펄스 Vrf가 인가된다. 데이터 "0"이 검출된 비트선 BL2에는 이 리프레쉬용 전압 펄스가 인가되지 않는다.
선택되지 않은 워드선 WL2에는, 비트선 BL1에 판독 전압 Vread와 리프레쉬 전압 펄스 Vrf를 인가하는 것과 동기하는 방식으로, 저지 전압으로서 사용되는 판독 전압 Vread와 이에 이어지는 리프레쉬 펄스 전압 Vrf를 인가한다.
대안으로, 워드선에 우선 그 전위가 Vrf 정도인 높은 전압을 인가하고, 선택된 워드선 WL1을 판독 시에 Vss로 설정한다.
이와 같이, 판독된 셀이 데이터 "1"을 기억하는 경우에, 리프레쉬용 고전압을 이 셀에 인가함으로써, 다수회 판독 동작의 실행 후의 데이터 신뢰성을 확보하는 것이 가능하게 된다.
도 10은 비트선 BL에 접속되는 데이터 감지계를 나타낸다. 감지 증폭기(11)는 차동 증폭기이며, 이 차동 증폭기의 한쪽의 입력 노드는 비트선 BL에 접속되고, 다른 쪽의 입력 노드는 참조 셀 RC가 접속된 참조 비트선 BLB에 접속된다. 감지계는 셀 MC에서부터 참조 셀 RC까지의 저항 r을 포함한다.
고전압 발생 회로(12)는, 판독 시에는, 셀 MC 및 참조 셀 RC에 저항 r을 통해서 인가되는 판독 전압 Vread를 발생시킨다. 고전압 발생 회로(12)는, 수렴 리프레쉬 시에는, 선택된 셀 MC에 저항 r을 통해서 인가되는 고전압 펄스를 발생시킨다.
참조 셀 RC는 복수의 고저항 상태의 셀(가변 저항 소자 Rh)의 병렬 접속으로 구성되어 저항을 줄임으로써 참조 셀 전류를 얻는다. 이러한 고저항 상태 셀을 사용하므로 판독 전압 Vread의 인가로 의해 발생하는 셀 상태의 전이에 대하여 향상된 안정성을 얻는다. 참조 셀 RC에 대하여는 수렴 리프레쉬를 행할 필요가 없다.
도 11은 리프레쉬용 고전압의 발생을 위한 논리 회로를 나타내고 있다. 도 12는 그 논리 흐름을 나타내고 있다. 고전압 펄스 논리 회로는 감지 결과 판정 회로(21) 및 회로(21)의 판정 결과를 받아서 펄스(들)을 발생시키는 펄스 발생 회로(22)를 갖는다. 감지 결과 판정 회로(21)는 셀의 저항 상태가 수렴 리프레쉬를 행하는 상태에 있는지(즉, 데이터 "1")의 여부를 판정한다. 펄스 발생 회로(22)는 수렴 리프레쉬의 실행을 위한 펄스 폭이 τ인 펄스를 발생시킨다. 이 고전압 펄스 논리의 출력을 사용하여 셀 전압 발생 회로(23)를 구동시켜, 전압 V 및 폭 τ인 고전압 펄스가 발생된다.
논리 흐름은 판독 사이클이 개시된 후, 감지 증폭기에 의해 판정된 셀 상태의 검출 결과가 "1"이면, 펄스 발생 회로를 턴온하고, 이어서 판독 사이클을 종료한다. 감지 결과가 "1"이 아니면 판독 사이클은 즉시 종료된다.
도 13은 다치 데이터 기억의 일례로서, 4개의 저항치 R1, R2, R3 및 R4를 이용하는 4치 데이터 기억의 경우에서의 데이터 분포를 나타내고 있다. 예를 들어, 최고의 저항치 R4의 상태가 열적으로 안정 상태이며, 이 상태로부터 저항치 R1 내지 R3 중 임의의 하나의 상태가 전압 과정에 의해 설정되는 것으로 가정한다. 또한, 이들 저항치 R1 내지 R3 각각의 상태가 열 과정에 의해 최대 저항치 R4로 리셋되는 것으로 가정한다.
여기에서는, 최저 저항치 R1과 다음으로 낮은 저항치 R2의 상태가 데이터 판독 출력 시의 전압의 인가로 인한 저항치 시프트가 크고, 이들 데이터 상태의 판독 출력 시에 리프레쉬 동작을 행하는 것으로 가정한다. 도 14는 데이터 상태 R1 및 R2의 판독 동작 시의 예시적인 전압 파형을 나타내고 있다.
보다 구체적으로, 저항치 상태 R1의 판독 시에는, 판독 전압 Vread의 인가 후, 펄스 폭이 τ1인 리프레쉬용 고전압 Vrf1을 인가한다. 저항치 상태 R2의 판독 시에는, 판독 전압 Vread의 인가 후, 펄스 폭이 τ2인 리프레쉬용 고전압 Vrf2를 인가한다. 여기에서, 예를 들어, τ1＜τ2 및 Vrf2＜Vrf1라고 한다. 이것은, 저항치 R1이 판독으로 인한 고저항 측으로의 시프트가 저항치 R2보다 크다는 가정 하에서, 리프레쉬 동작에서는 저항치 R1이 저항치 R2보다 저저항 측으로 더 쉽게 복귀되는 것을 보장하는 특별한 조건을 제공한다.
τ1＜τ2 및 Vrf2＜Vrf1의 리프레쉬 동작 조건을 동시에 만족시키는 것이 반드시 필요한 것은 아님을 유의한다. 예를 들어, τ1＜τ2 및 Vrf1=Vrf2의 조건이 채용될 수 있으며; 대안으로, τ1=τ2 및 Vrf2＜Vrf1의 조건이 설정될 수도 있다. 명백하게, 저항치 R3의 판독 시에도 적당한 조건 하에서 리프레쉬 동작을 행할 수 있다.
본 발명은 또한 4치 데이터의 기억에 한하지 않고, 4치 이상의 다치 데이터의 기억에도 마찬가지로 적용될 수 있다.
또한, 지금까지는 통상의 데이터 판독 동작에서의 외란에 대한 대책을 설명했지만, 예를 들어, 세팅 동작(기입 동작)과 그에 이어지는 베리파이-판독 동작의 반복에 의해 다치 데이터의 설정을 행하는 경우에, 베리파이-판독 동작에 대해서 리프레쉬 동작을 부가하는 것이 효과적이다.
본 발명의 원리를 구체화하는 저항 변화 메모리의 몇몇 특징을 정리하면 다음과 같다.
? 전압, 전류 또는 열로 인해 그 저항 상태가 변동가능한 물질을 데이터 기억에 사용하는 저항 변화 메모리에 있어서, 열적으로 안정된 상태를 고저항으로 하는 물질을 사용하여 고저항 상태와 저저항 상태의 적어도 2치를 데이터 상태로서 이용하고, 저저항 상태의 메모리 셀을 판독한 후에, 판독 출력에 사용된 전압보다 전위가 높은 전압인 전압 펄스를 판독된 셀에 인가한다.
? 전압, 전류 또는 열로 인해 저항 상태가 변동가능한 물질을 데이터 기억에 사용하는 저항 변화 메모리에 있어서, 복수의 저항치 레벨을 설정하여 메모리 셀에 저항치로서 데이터를 기억시키고, 데이터 판독 출력 후에 판독된 저항 상태에 따라 전압 펄스를 이 판독된 셀에 인가하여 이 저항 상태를 수렴시키는 리프레쉬 동작을 행한다.
? 전압, 전류 또는 열로 인해 저항 상태가 변동가능한 물질을 데이터 기억에 사용하는 저항 변화 메모리에 있어서, 열적으로 안정된 저항 상태를 고저항으로 하는 물질을 사용하여 저항 상태를 고저항 상태와 저저항 상태로 분할한 복수의 구간으로 하고, 대응하는 구간을 다치 레벨로서 이용하고, 데이터 판독 출력 후, 판독 출력에 사용된 전압보다 전위가 높고 또한 판독된 저항치가 높아짐에 따라 전압치가 낮아지는 고전압 펄스를 판독된 셀에 인가한다.
? 전압, 전류 또는 열로 인해 저항 상태가 변동가능한 물질을 데이터 기억에 사용하는 저항 변화 메모리에 있어서, 열적으로 안정된 저항 상태를 고저항으로 하는 물질을 사용하여 저항 상태를 고저항 상태와 저저항 상태로 분할한 복수의 구간으로 하고, 대응하는 구간을 다치 레벨로서 이용하고, 데이터 판독 출력 후, 판독 출력에 사용된 전압보다 전위가 높고 또한 판독된 저항치가 높아짐에 따라 펄스 인가 시간이 길어지는 고전압 펄스를 셀에 인가한다.
? 전압, 전류 또는 열로 인해 저항 상태가 변동가능한 물질을 데이터 기억에 사용하는 저항 변화 메모리에 있어서, 열적으로 안정된 저항 상태를 고저항으로 하는 물질을 사용하여 저항 상태를 고저항 상태와 저저항 상태로 분할한 복수의 구간으로 하고, 대응하는 구간을 다치 레벨로서 이용하고, 다치 레벨 상태를 설정할 때, 각 구간에 대응하는 저항치의 설정의 베리파이-판독 실행 후에, 이 베리파이-판독에 사용된 전압보다 전위가 높고 또한 판독된 저항치가 높아짐에 따라 전압치가 낮아지고 펄스 인가 시간이 길어지는 고전압 펄스를 셀에 인가하여 그 저항치를 설정 구간 내로 수렴 및 부합되게 한다.
10 : 셀 어레이
11 : 감지 증폭기
12 : 전압 발생 회로
21 : 감지 결과 판정 회로
22 : 펄스 발생 회로

Claims (20)

  1. 저항 변화 메모리 장치로서,
    제1 저항 상태와, 이러한 제1 저항 상태보다 안정한 제2 저항 상태 사이에서 가역적으로 설정되는 저항치를 데이터로서 각기 기억하는 메모리 셀들의 배열을 갖는 셀 어레이;
    상기 셀 어레이의 선택된 메모리 셀의 데이터를 판독 출력하도록 동작하는 감지 증폭기; 및
    상기 선택된 메모리 셀의 데이터 판독 후, 상기 선택된 메모리 셀의 저항 상태를 수렴시키기 위한 전압 펄스를 상기 데이터에 따라 발생시키도록 동작하는 전압 발생 회로를 포함하고,
    상기 전압 발생 회로는, 상기 선택된 메모리 셀의 저항치 상태가 상기 제1 저항 상태인 경우에만, 데이터 판독 시에 상기 메모리 셀에 인가하는 판독 전압과 상이한 상기 전압 펄스를 발생시키는, 저항 변화 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리 셀들은 고저항 상태를 안정 상태로 하여 고저항 상태와 저저항 상태를 갖는 2치 데이터의 기억을 행하며,
    상기 전압 발생 회로는, 데이터 판독 출력 결과 상기 선택된 메모리 셀이 저저항 상태에 있을 때에, 데이터 판독 시에 상기 선택된 메모리 셀에 인가되는 판독 전압보다 높은 전압 펄스를 발생시키도록 구성되어 있는, 저항 변화 메모리 장치.
  3. 제1항에 있어서,
    상기 메모리 셀은 최대 저항치 상태를 안정 상태로 하여 적어도 3개의 저항치에 의해 규정되는 다치 데이터 기억을 행하고,
    상기 전압 발생 회로는, 데이터 판독 출력 결과 상기 선택된 메모리 셀이 소정치 이하의 저항치 상태에 있을 때에, 데이터 판독 시에 상기 선택된 메모리 셀에 인가되는 판독 전압보다 높고, 판독된 저항치가 높아질수록 낮아지는 전압 펄스를 발생시키도록 구성되어 있는, 저항 변화 메모리 장치.
  4. 제1항에 있어서,
    상기 메모리 셀은 최대 저항치 상태를 안정 상태로 하여 적어도 3개의 저항치에 의해 규정되는 다치 데이터 기억을 행하고,
    상기 전압 발생 회로는, 데이터 판독 출력 결과 상기 선택된 메모리 셀이 소정치 이하의 저항치 상태에 있을 때에, 데이터 판독 시에 상기 선택된 메모리 셀에 인가되는 판독 전압보다 높고, 판독된 저항치가 높아질수록 펄스 폭이 커지는 전압 펄스를 발생시키도록 구성되어 있는, 저항 변화 메모리 장치.
  5. 제1항에 있어서,
    상기 메모리 셀은 최대 저항치 상태를 안정 상태로 하여 적어도 3개의 저항치에 의해 규정되는 다치 데이터 기억을 행하고,
    상기 전압 발생 회로는, 데이터 판독 출력 결과 상기 선택된 메모리 셀이 소정치 이하의 저항치 상태에 있을 때에, 데이터 판독 시에 상기 선택된 메모리 셀에 인가되는 판독 전압보다 높고, 판독된 저항치가 높아질수록 전위가 낮아지고 펄스 폭이 커지는 전압 펄스를 발생시키도록 구성되어 있는, 저항 변화 메모리 장치.
  6. 제1항에 있어서,
    메모리 셀의 저항 상태를 판정하기 위한 참조로서 사용되는 참조 셀을 더 포함하고,
    상기 감지 증폭기는 차동 증폭기이며, 상기 감지 증폭기의 한 노드는 상기 메모리 셀에 흐르는 전류의 유입(inflow) 및 유출(outflow)을 가능하게 하고, 나머지 노드는 상기 참조 메모리 셀에 흐르는 전류의 유입 및 유출을 가능하게 하는, 저항 변화 메모리 장치.
  7. 제3항에 있어서,
    상기 선택된 메모리 셀의 데이터를 판독 출력하는 동작은, 상기 선택된 메모리 셀 내로 데이터를 기입하는 동작 후의 베리파이-판독(verify-read) 동작인, 저항 변화 메모리 장치.
  8. 저항 변화 메모리 장치로서,
    전압 및 전류, 또는 열에 의해 저항 상태가 변화하는 물질을 메모리 셀로서 사용하는 메모리 셀 어레이;
    상기 셀 어레이의 선택된 메모리 셀의 데이터를 판독하도록 동작하는 감지 증폭기; 및
    상기 선택된 메모리 셀의 데이터 판독 출력 후, 상기 선택된 메모리 셀의 저항 상태를 수렴시키게 하기 위한 전압 펄스를 상기 데이터에 따라 발생시키도록 동작하는 전압 발생 회로를 포함하고,
    상기 메모리 셀은 제1 저항 상태와, 이러한 제1 저항 상태보다 안정한 제2 저항 상태를 가지며,
    상기 전압 발생 회로는, 상기 선택된 메모리 셀의 저항치 상태가 상기 제1 저항 상태인 경우에만, 데이터 판독 시에 상기 메모리 셀에 인가하는 판독 전압과 상이한 상기 전압 펄스를 발생시키는, 저항 변화 메모리 장치.
  9. 제8항에 있어서,
    상기 메모리 셀은 열적으로 안정된 저항 상태를 고저항으로 하는 물질을 사용하여 고저항 상태와 저저항 상태의 적어도 2치를 데이터 상태로서 이용하고,
    상기 전압 발생 회로는, 저저항 상태의 상기 메모리 셀을 판독한 후에, 판독된 상기 메모리 셀에 데이터 판독 출력에 사용된 전압보다 높은 전압 펄스를 인가하는, 저항 변화 메모리 장치.
  10. 제8항에 있어서,
    상기 메모리 셀은 복수의 저항치 레벨을 설정하고 저항치로서 데이터를 기억하며,
    상기 전압 발생 회로는, 상기 전압 펄스를 판독된 상기 메모리 셀에 인가하여 그 저항 상태를, 데이터 판독 후에 판독된 저항 상태에 따르는 방식으로 수렴되게 하는 리프레쉬 동작을 행하는, 저항 변화 메모리 장치.
  11. 제8항에 있어서,
    상기 메모리 셀은 열적으로 안정된 저항 상태를 고저항으로 하는 물질을 사용하여 저항 상태를 고저항 상태와 저저항 상태로 분할한 복수의 구간을 다치 레벨로서 이용하고,
    상기 전압 발생 회로는, 데이터 판독 후, 판독에 사용된 전압보다 높고, 판독된 저항치가 높아짐에 따라 전압치가 낮아지는 고전압 펄스를 판독된 상기 메모리 셀에 인가하는, 저항 변화 메모리 장치.
  12. 제8항에 있어서,
    상기 메모리 셀은 열적으로 안정된 저항 상태를 고저항으로 하는 물질을 사용하여 저항 상태를 고저항 상태와 저저항 상태로 분할한 복수의 구간을 다수의 저항치 레벨로서 이용하고,
    상기 전압 발생 회로는, 데이터 판독 출력 후, 판독 출력에 사용된 전압보다 높고, 판독된 저항치가 높아짐에 따라 펄스 인가 시간이 길어지는 고전압 펄스를 상기 메모리 셀에 인가하는, 저항 변화 메모리 장치.
  13. 제8항에 있어서,
    상기 메모리 셀은 열적으로 안정된 저항 상태를 고저항으로 하는 물질을 사용하여 저항 상태를 고저항 상태와 저저항 상태로 분할한 복수의 구간을 다수의 저항치 레벨로서 이용하고,
    상기 전압 발생 회로는, 다치 레벨을 설정할 때, 각 구간에 대응하는 저항치의 설정의 베리파이-판독 완료 후에, 베리파이-판독에 사용된 전압보다 높고, 판독된 저항치가 높아짐에 따라 전압치가 낮아지고 펄스 인가 시간이 길어지는 고전압 펄스를 상기 메모리 셀에 인가하여 저항치를 설정 구간 내로 수렴시키는, 저항 변화 메모리 장치.
  14. 서로 교차하는 복수의 제1 및 제2 배선과, 다이오드와 가변 저항 소자의 직렬 접속으로 각기 구성되어 있고, 상기 제1 및 제2 배선들의 교차점에 접속되어 있는 메모리 셀들을 갖는 셀 어레이를 포함하는 저항 변화 메모리 장치로서,
    정상 상태(steady state)에서는, 상기 복수의 제1 배선에 접지 전압을 인가하고,
    선택된 메모리 셀에서 데이터를 판독하는 동안, 접지 전압보다 높은 판독 전압이 상기 제1 배선들 중 선택된 배선에 인가된 후에, 상기 선택된 메모리 셀의 저항 상태를 수렴시키기 위한 전압 펄스를 상기 선택된 메모리 셀에 인가하고,
    상기 메모리 셀은 제1 저항 상태와, 이러한 제1 저항 상태보다 안정한 제2 저항 상태를 가지며,
    상기 선택된 메모리 셀의 저항치 상태가 상기 제1 저항 상태인 경우에만, 데이터 판독 시에 선택된 상기 제1 배선에 상기 판독 전압과 상이한 상기 전압 펄스가 인가되는, 저항 변화 메모리 장치.
  15. 제14항에 있어서,
    정상 상태에서는, 상기 복수의 제2 배선에 상기 접지 전압을 인가하고,
    상기 선택된 메모리 셀에서 데이터를 판독할 때에, 상기 선택된 제1 배선에 인가된 전압과 동일한 전압을 상기 제2 배선들 중 선택되지 않은 배선들에 인가하는, 저항 변화 메모리 장치.
  16. 제14항에 있어서,
    정상 상태에서는, 상기 전압 펄스와 전위 레벨이 동일한 전압을 상기 제2 배선들에 인가하고,
    상기 선택된 메모리 셀에서 데이터를 판독할 때에, 상기 제2 배선들 중 선택된 하나의 배선에 상기 접지 전압을 인가하는, 저항 변화 메모리 장치.
  17. 제14항에 있어서,
    상기 메모리 셀은 고저항 상태를 안정 상태로 하여 고저항 상태와 저저항 상태를 갖는 2치 데이터의 기억을 행하며,
    상기 전압 펄스는 데이터 판독 출력 결과 상기 선택된 메모리 셀이 저저항 상태에 있을 때에 판독 전압보다 높은, 저항 변화 메모리 장치.
  18. 제14항에 있어서,
    상기 메모리 셀은 최대 저항치 상태를 안정 상태로 하여 적어도 3개의 저항치에 의해 규정되는 다치 데이터를 기억하고,
    데이터 판독 출력 결과 상기 선택된 메모리 셀이 소정치 이하의 저항치 상태에 있을 때에, 상기 전압 펄스는 판독 전압보다 높고 판독된 저항치가 높아질수록 낮아지는, 저항 변화 메모리 장치.
  19. 제14항에 있어서,
    상기 메모리 셀은 최대 저항치 상태를 안정 상태로 하여 적어도 3개의 저항치에 의해 규정되는 다치 데이터를 기억하고,
    데이터 판독 출력 결과 상기 선택된 메모리 셀이 소정치 이하의 저항치 상태에 있을 때에, 상기 전압 펄스는 판독 전압보다 높고, 판독된 저항치가 높아질수록 펄스 폭이 커지는, 저항 변화 메모리 장치.
  20. 제14항에 있어서,
    상기 메모리 셀은 최대 저항치 상태를 안정 상태로 하여 적어도 3개의 저항치에 의해 규정되는 다치 데이터를 기억하고,
    데이터 판독 출력 결과 상기 선택된 메모리 셀이 소정치 이하의 저항치 상태에 있을 때에, 상기 전압 펄스는 판독 시에 상기 선택된 메모리 셀에 인가되는 판독 전압보다 높고, 판독된 저항치가 높아질수록 펄스 폭이 커지는, 저항 변화 메모리 장치.
KR1020107008580A 2007-09-21 2008-09-18 저항 변화 메모리 장치 KR101158991B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007244582A JP5159224B2 (ja) 2007-09-21 2007-09-21 抵抗変化メモリ装置
JPJP-P-2007-244582 2007-09-21
PCT/JP2008/067362 WO2009038220A1 (en) 2007-09-21 2008-09-18 Resistance-changing memory device

Publications (2)

Publication Number Publication Date
KR20100068462A KR20100068462A (ko) 2010-06-23
KR101158991B1 true KR101158991B1 (ko) 2012-06-21

Family

ID=40468027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008580A KR101158991B1 (ko) 2007-09-21 2008-09-18 저항 변화 메모리 장치

Country Status (5)

Country Link
US (2) US8174864B2 (ko)
JP (1) JP5159224B2 (ko)
KR (1) KR101158991B1 (ko)
CN (1) CN101802922B (ko)
WO (1) WO2009038220A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305795B2 (en) 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
US8351289B1 (en) * 2009-12-30 2013-01-08 Micron Technology, Inc. Apparatuses and methods for sensing a phase-change test cell and determining changes to the test cell resistance due to thermal exposure
JP2011187144A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体記憶装置
JP5450911B2 (ja) * 2012-02-17 2014-03-26 パナソニック株式会社 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
KR20150046169A (ko) * 2012-09-18 2015-04-29 가코호진 쥬오 다이가쿠 불휘발성 기억 장치 및 그 제어 방법
KR101998673B1 (ko) 2012-10-12 2019-07-11 삼성전자주식회사 저항성 메모리 장치 및 그것의 구동방법
FR3011117A1 (fr) * 2013-09-24 2015-03-27 St Microelectronics Sa Procede et dispositif de commande d'une memoire reram
US9286978B2 (en) * 2013-10-09 2016-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102187485B1 (ko) 2014-02-21 2020-12-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 센싱 방법
US9859013B2 (en) * 2014-05-06 2018-01-02 Sandisk Technologies Llc Data operations in non-volatile memory
KR102140786B1 (ko) 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
US9343133B1 (en) * 2014-10-27 2016-05-17 Micron Technology, Inc. Apparatuses and methods for setting a signal in variable resistance memory
US9418737B2 (en) 2014-12-31 2016-08-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
CN109791791B (zh) * 2017-09-12 2023-03-28 新唐科技日本株式会社 非易失性存储装置、以及驱动方法
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
US10269442B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002697A (ko) * 2002-06-25 2004-01-07 샤프 가부시키가이샤 메모리 셀 및 메모리 장치
KR20050057034A (ko) * 2002-08-29 2005-06-16 마이크론 테크놀로지, 인크 소프트웨어로 리프레쉬되는 메모리 장치 및 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5949022A (ja) * 1982-09-13 1984-03-21 Toshiba Corp 多値論理回路
US7623370B2 (en) 2002-04-04 2009-11-24 Kabushiki Kaisha Toshiba Resistance change memory device
EP1416497A3 (fr) * 2002-10-31 2004-07-21 STMicroelectronics S.A. Cellules mémoire multi-niveaux à programmation unique
JP4129170B2 (ja) * 2002-12-05 2008-08-06 シャープ株式会社 半導体記憶装置及びメモリセルの記憶データ補正方法
JP4540352B2 (ja) * 2003-09-12 2010-09-08 ルネサスエレクトロニクス株式会社 記憶装置
JP4189395B2 (ja) 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
JP4606869B2 (ja) 2004-12-24 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置
US8531863B2 (en) 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell
WO2006137111A1 (ja) * 2005-06-20 2006-12-28 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
JP2007234133A (ja) 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路システム
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US7577024B2 (en) * 2007-05-25 2009-08-18 Intel Corporation Streaming mode programming in phase change memories
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
JP2010225221A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002697A (ko) * 2002-06-25 2004-01-07 샤프 가부시키가이샤 메모리 셀 및 메모리 장치
KR20050057034A (ko) * 2002-08-29 2005-06-16 마이크론 테크놀로지, 인크 소프트웨어로 리프레쉬되는 메모리 장치 및 방법

Also Published As

Publication number Publication date
US20100195372A1 (en) 2010-08-05
JP5159224B2 (ja) 2013-03-06
US8174864B2 (en) 2012-05-08
CN101802922B (zh) 2013-06-19
WO2009038220A1 (en) 2009-03-26
US20120195101A1 (en) 2012-08-02
US8315082B2 (en) 2012-11-20
KR20100068462A (ko) 2010-06-23
CN101802922A (zh) 2010-08-11
JP2009076143A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
KR101158991B1 (ko) 저항 변화 메모리 장치
KR101460954B1 (ko) 저항성 메모리의 안정화
US7800935B2 (en) Resistance change memory device
KR101367659B1 (ko) 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법
JP5520522B2 (ja) 相変化メモリ装置及びその読み出し方法
JP5060191B2 (ja) 抵抗変化メモリ装置のデータ書き込み方法
US8848430B2 (en) Step soft program for reversible resistivity-switching elements
US8395929B2 (en) Signal margin improvement for read operations in a cross-point memory array
US20170125097A1 (en) Apparatuses and methods including memory and operation of same
US8385102B2 (en) Alternating bipolar forming voltage for resistivity-switching elements
KR100905170B1 (ko) 상 변화 메모리 장치의 구동 방법
JP2012531004A (ja) 可逆抵抗切替素子の書き込み
KR20140024304A (ko) 멀티비트 메모리 셀의 조건부 프로그래밍
KR20110036046A (ko) 비휘발성 저장소자의 동시 기입 및 검증
KR102215359B1 (ko) 비휘발성 메모리 장치와 그 센싱 방법
KR20110027808A (ko) 비휘발성 저장을 위한 펄스 리셋
US20170358350A1 (en) Memory device, operation method of the same, and operation method of memory controller
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
JP2013520761A (ja) 可逆的抵抗性スイッチング素子のためのステップ・ソフト・プログラム
JP2020047316A (ja) 不揮発性記憶装置
US20190172531A1 (en) Memory device and a method of operating the same
JP6972059B2 (ja) 抵抗変化型メモリ
US9330758B1 (en) Semiconductor memory device
KR100919566B1 (ko) 상 변화 메모리 장치의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee