KR20050057034A - 소프트웨어로 리프레쉬되는 메모리 장치 및 방법 - Google Patents

소프트웨어로 리프레쉬되는 메모리 장치 및 방법 Download PDF

Info

Publication number
KR20050057034A
KR20050057034A KR1020057003454A KR20057003454A KR20050057034A KR 20050057034 A KR20050057034 A KR 20050057034A KR 1020057003454 A KR1020057003454 A KR 1020057003454A KR 20057003454 A KR20057003454 A KR 20057003454A KR 20050057034 A KR20050057034 A KR 20050057034A
Authority
KR
South Korea
Prior art keywords
memory
cell
memory device
refresh
refreshed
Prior art date
Application number
KR1020057003454A
Other languages
English (en)
Other versions
KR100626933B1 (ko
Inventor
테리 엘. 길튼
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20050057034A publication Critical patent/KR20050057034A/ko
Application granted granted Critical
Publication of KR100626933B1 publication Critical patent/KR100626933B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices

Abstract

소프트웨어로 리프레쉬되는 메모리 장치는 데이터 손실을 피하기 위하여 주기적으로 리프레쉬되어야 하는 복수의 메모리 셀을 포함한다. 바람직하게는, 소프트웨어로 구현된 메모리 리프레쉬 지시의 집합에 의하여 실행되는 연속적인 메모리 리프레쉬 동작 사이의 시간 간격에 비하여 연속적인 메모리 리프레쉬 동작 사이의 시간 간격이 상대적으로 긴 경우에도 상기 메모리 셀은 데이터 손실을 피할 수 있다. 따라서, 메모리 리프레쉬 회로 및 독특한 리프레쉬 제어 신호에 대한 필요성이 유리하게 제거되기 때문에, 메모리 장치는 유리하게 간단해질 수 있다. 더구나, 메모리 리프레쉬 동작 수행 시기를 결정하는데 있어서, 메모리 리프레쉬 지시를 실행하는 프로세서는, 하드웨어로 구현된 메모리 리프레쉬 회로에 비하여 전형적으로 더욱 정교한 알고리듬을 수행할 수 있다. 예를 들어, 프로세서는 각각의 메모리 셀이 리프레쉬해야 할 필요가 있는지 여부를 결정할 수 있고, 이에 의하여 리프레쉬가 필요하지 않는 메모리 셀에 대한 불필요한 리프레쉬 동작 수행을 유리하게 피할 수 있다.

Description

소프트웨어로 리프레쉬되는 메모리 장치 및 방법{Software Refreshed Memory Device and Method}
본 발명은 일반적으로 컴퓨터 메모리 장치 및 더욱 구체적으로 데이터 손실을 피하기 위하여 주기적으로 리프레쉬되어야 하는 메모리 장치에 관한 것이다.
어떤 메모리 장치는 메모리 장치에 대한 전원이 꺼진 경우라도 메모리에 저장된 정보를 무한히 유지할 수 있다. 이들 메모리 장치는 비휘발성 메모리 장치로 알려져 있다. 비휘발상 메모리 장치의 일부 예는 자성 랜덤 액세스 메모리(MRAM), 소거 및 프로그램 가능 ROM(EPROM), 및 이들의 변형 들을 포함한다.
다른 메모리 장치는 메모리에 저장된 정보를 유지하는데 전력을 필요로 한다. 이러한 메모리 장치는 휘발성 메모리 장치로 알려져 있으며, 데이터 손실을 피하기 위하여 주기적으로 리프레쉬하여야 한다. 휘발성 메모리 장치의 하나의 통상적인 예는 커패시터에 저장된 전압이 정보의 디지털 비트를 나타내는 동적 랜덤 액세스 메모리(DRAM)이다. 커패시터에 저장된 전압이 시간 경과에 따라 소모되기 때문에, DRAM에 저장된 정보를 유지하기 위하여 DRAM의 커패시터는 주기적으로 재충전되어야 한다.
종래의 휘발성 메모리 장치는 각 메모리 셀이 어레이 형태로 배치되는 복수의 메모리 셀을 포함하며, 상기 어레이는 전형적으로 로우와 컬럼의 교차 배열을 포함한다. 통상의 휘발성 메모리 장치에 저장된 정보를 유지하기 위하여, 어레이 내의 각각의 메모리 셀은 전형적으로 1초당 수회 이상 리프레쉬되어야 한다. 예를 들어, 일부 통상적인 DRAM에서 각 메모리 셀은 DRAM 내에 저장된 정보가 손실되는 것을 피하기 위하여 약 64밀리초마다 리프레쉬되어야 한다. 따라서, 통상의 비휘발성 메모리 장치는 전형적으로 각각의 메모리 셀이 적어도 데이터 손실을 피하는데 필요한만큼 자주, 통상적으로는 1초당 수회 이상 리프레쉬되는 것을 보장하기 위하여 리프레쉬 회로를 포함한다.
도 1은 휘발성 메모리 장치를 포함하는 컴퓨터 시스템을 도시한 것이다.
도 2는 본 발명의 하나의 실시예에 따라 소프트웨어로 리프레쉬되는 메모리 장치를 갖는 컴퓨터 시스템을 도시한 것이다.
도 3은 본 발명의 하나의 실시예에 따라 메모리 셀을 리프레쉬하는 방법의 흐름도이다.
도 4는 본 발명의 하나의 실시예에 따라 복수의 메모리 셀을 리프레쉬하는 방법의 흐름도이다.
도 5는 본 발명의 하나의 실시예에 따라 복수의 메모리 셀을 리프레쉬하는 방법의 흐름도이다.
하나의 실시예에서, 메모리 장치 내의 셀을 리프레쉬하는 방법은 상기 셀이 쓰기 상태인지 또는 소거 상태인지 여부를 판단하는 단계, 및 상기 셀이 쓰기 상태인 경우 리프레쉬 쓰기 명령을 상기 셀에 내려 상기 셀을 리프레쉬하는 단계를 포함한다.
또다른 실시예에서, 복수의 셀을 포함하는 휘발성 메모리 장치 내에 저장된 데이터를 보존하는 방법은 상기 복수의 셀 각각에 대하여 상기 셀이 리프레쉬되어야 할 필요가 있는지 여부를 판단하는 단계, 및 상기 셀이 리프레쉬되어야 할 필요가 있는 경우 상기 셀을 리프레쉬하는 단계를 포함한다.
또다른 실시예에서, 복수의 셀을 포함하는 휘발성 메모리 장치 내에 저장된 데이터를 보존하는 방법은 상기 복수의 셀을 리프레쉬하는 단계, 및 약 1초 이상 지속하는 소정 시간 동안 대기하는 단계를 포함하되, 상기 소정 시간 동안에는 상기 복수의 셀 중 어느 것도 리프레쉬되지 않는다.
또다른 실시예에서, 복수의 메모리 셀을 포함하는 휘발성 메모리 장치 내에 저장된 데이터를 보존하는 방법은 제1메모리 셀을 어드레스하는 단계, 상기 제1메모리 셀이 어드레스된 후 제1시간 간격동안 대기하는 단계, 및 상기 제1메모리 셀이 리프레쉬되어야 할 필요가 있는지 여부를 판단하는 단계를 포함한다. 상기 제1메모리 셀이 리프레쉬되어야 할 필요가 있는 경우, 상기 방법은 상기 제1메모리 셀을 리프레쉬하는데 시스템 자원이 이용가능한지 여부를 판단하는 단계, 및 상기 제1메모리 셀이 리프레쉬되어야 할 필요가 있고, 상기 시스템 자원이 이용가능하지 않은 경우, 상기 제1메모리 셀이 어드레스된 이후에 제2시간 간격 내에 상기 시스템 자원이 상기 제1메모리 셀을 리프레쉬하는데 이용가능해지는지 여부를 모니터링하는 단계를 더 포함한다. 상기 제1메모리 셀이 리프레쉬되어야 할 필요가 있고, 상기 시스템 자원이 제2시간 간격 내에 이용가능해지지 않는 경우, 상기 방법은 상기 자원이 상기 제1메모리 셀을 리프레쉬하는데 이용가능해지도록 상기 자원의 포기(relinguish)를 강제하는 단계, 및 상기 제1메모리 셀이 리프레쉬되어야 할 필요가 있는 경우 상기 이용가능한 시스템 자원을 사용하여 상기 제1메모리 셀을 리프레쉬하는 단계를 더 포함한다. 상기 방법은 제2메모리 셀을 어드레스하는 단계를 더 포함한다.
또다른 실시예에서, 휘발성 메모리 장치 내의 데이터 손실을 피하는 방법은 상기 휘발성 메모리 장치가 리프레쉬되어야 하는 기한을 설정하는 단계, 및 자원이 상기 휘발성 메모리 장치를 리프레쉬하는데 이용가능한지 여부를 모니터링하는 단계를 포함한다. 자원이 상기 휘발성 메모리 장치를 상기 기한 전에 제1소정시간 내에 리프레쉬하는데 이용가능해지지 않는 경우, 상기 방법은 상기 자원이 상기 휘발성 메모리 장치를 리프레쉬하는데 이용가능해지도록 상기 자원의 포기를 강제하는 단계를 더 포함한다. 상기 방법은 상기 기한 전에 상기 휘발성 메모리 장치를 리프레쉬하기 위하여 상기 이용가능한 자원의 사용을 포함한다.
또다른 실시예에서, 컴퓨터 시스템은 프로세서; 상기 프로세서와 연결되고, 주기적으로 리프레쉬되어야 하는 복수의 셀을 포함하는 메모리 장치; 및 상기 프로세서에 의하여 실행되는 경우 상기 복수의 셀을 리프레쉬하는 소프트웨어 모듈을 포함한다.
또다른 실시예에서, 메모리 장치는 주기적으로 리프레쉬되어야 하는 복수의 셀을 포함하며, 여기에서 상기 복수의 셀은 프로세서로부터 수신되는 쓰기 명령 또는 소거 명령에 응답하여 리프레쉬되도록 구성(configuration)되고, 상기 메모리 장치는 상기 쓰기 명령 또는 상기 소거 명령과 상이한 리프레쉬 제어 신호를 생성하거나 수신하도록 구성되지 않는다.
또다른 실시예에서, 메모리 장치는 주기적으로 리프레쉬되어야 하는 복수의 셀을 포함하며, 여기에서 상기 복수의 셀은 프로세서로부터 수신되는 쓰기 명령 또는 소거 명령에 응답하여 리프레쉬되도록 구성되고, 상기 메모리 장치는 상기 쓰기 명령 또는 상기 소거 명령과 상이한 리프레쉬 제어 신호를 생성하거나 수신하도록 구성되지 않는다. 상기 복수의 셀 각각은 상부 표면을 갖는 셀 본체를 포함하는 프로그램가능한 금속화 셀(programmable metallization cell)을 포함하며, 여기에서 상기 셀 본체는 칼코게나이드(chalcogenide)-금속 이온 유리, 및 상기 상부 표면에 배치되고, 서로 이격되어 있는 두 개의 전극을 포함한다.
또다른 실시예에서, 메모리 장치는 주기적으로 리프레쉬되어야 하는 복수의 셀을 포함하며, 상기 복수의 셀은 프로세서로부터 수신된 쓰기 명령 또는 소거 명령에 응답하여 리프레쉬되도록 구성된다.
도 1은 통상의 휘발성 메모리 장치(110)를 포함하는 컴퓨터 시스템(100)을 도시한 것이다. 컴퓨터 시스셈(100)은 또한 버스(130)를 통하여 상기 메모리 장치(110)와 연결된 프로세서(120)를 포함한다. 메모리 장치(110)는 주소/데이터/제어 모듈(140) 및 메모리 리프레쉬 회로(150)를 포함하며, 이들 모두는 버스(130)를 통하여 프로세서(120)와 연결된다. 메모리 장치(110)는 또한 라인(210)을 통하여 메모리 리프레쉬 회로(150)와 연결되고, 라인(200)을 통하여 주소/데이터/제어 모듈(140)과 연결된 메모리 어레이(160)를 포함한다. 당업자는 라인(200) 및 라인(210)이 메모리 장치(110) 내에 단일한 물리적 버스의 일부로서 구현될 수 있음을 이해할 것이다. 메모리 어레이(160)는 복수의 메모리 셀(170)을 포함하며, 이들은 로우(180) 및 컬럼(190)의 복수 교차에 의하여 서로 연결된다.
메모리 장치(110)에서의 동작을 수행하기 위하여, 프로세서(120)는 버스(130)를 통하여 메모리 소자(110)에 소정 신호를 송신한다. 예를 들어, 특정 메모리 주소에 저장된 데이터를 읽기 위하여, 프로세서(120)는 버스(130)에 메모리 주소와 함께 읽기 명령을 내린다. 주소/데이터/제어 모듈(140)은 읽기 명령을 수신하고, 라인(200)을 통하여 메모리 어레이(160)에 액세스하여 읽기 명령을 처리한다. 구체적으로, 주소/데이터/제어 모듈(140)은 라인(200) 상에 읽기 제어 신호를 생성하고, 적합한 로우(180) 및 컬럼(190)을 활성화시켜 목적하는 메모리 셀(170)을 어드레스한다. 이후, 주소/데이터/제어 모듈(140)은 어드레스된 메모리 셀(170)에 저장된 데이터를 라인(200)을 통하여 수신하고, 버스(130)를 통하여 프로세서(120)에 데이터를 전달한다.
또한, 특정 메모리 주소에 데이터를 쓰기 위하여, 프로세서(120)는 메모리 주소 및 저장할 데이터와 함게 쓰기 명령을 버스(130)에 내린다. 주소/데이터/제어 모듈(140)은 전술한 바와 같이, 쓰기 명령을 수신하고, 쓰기 제어 신호를 라인(200) 상에 생성하고, 목적하는 메모리 셀(170)을 어드레스함으로써, 쓰기 명령을 처리한다. 이후, 주소/데이터/제어 모듈(140)은 저장할 데이터를 어드레스된 메모리 셀(170)에 라인(200)을 통하여 전달한다.
메모리 셀(170)에 저장된 데이터는 시간이 경과함에 따라 소모되기 때문에, 메모리 셀(170)은 메모리 장치(110) 내에 저장된 데이터의 손실을 피하기 위하여 주기적으로 리프레쉬되어야 한다. 메모리 리프레쉬 회로(150)의 주된 기능은 이러한 주기적 메모리 리프레쉬 동작을 수행하는 것이다. 메모리 리프레쉬 회로(150)가 메모리 리프레쉬 동작을 수행하는 것이 필요하다고 결정하는 경우, 프로세서(120)는 다른 동작 예를 들어, 읽기 동작 또는 쓰기 동작을 수행하는데 메모리 장치(110)를 이용할 수 없게 된다.
메모리 리프레쉬 동작을 수행하기 위하여 메모리 리프레쉬 회로(150)는 전형적으로 메모리 어레이(160)의 로우(180)를 순차적으로 어드레스한다. 어레이(160)의 주어진 로우(180)가 어드레스된 경우, 메모리 리프레쉬 회로는 리프레쉬 제어 신호를 라인(210) 상에 생성하며, 이는 어드레스된 로우(180) 내의 모든 메모리 셀(170)이 동시에 리프레쉬되도록 야기한다. 수많은 메모리 셀(170)을 동시에 리프레쉬함으로써, 메모리 리프레쉬 회로(150)는 메모리 리프레쉬 동작을 수행하는데 필요한 시간의 양을 감소시키는 장점이 있고, 이에 의하여 프로세서(120)가 다른 동작을 수행하는데 메모리 장치(110)를 이용할 수 없는 시간의 양을 감소시킨다.
메모리 리프레쉬 동작 중에는 다른 동작을 수행하는데 메모리 장치(110)를 이용할 수 없기 때문에, 메모리 리프레쉬 동작이 프로세서(120)의 요청과 충돌하지 않는 경우에 상기 메모리 리프레쉬 동작이 일어나도록 그 시간을 조절하는 것이 바람직하다. 따라서, 메모리 리프레쉬 회로(150)는 종종 프로세서(120)가 메모리 장치(110)에 요청을 내릴 것 같지 않는 시간 간격을 확인하고, 상기 확인된 시간 간격 동안에 메모리 리프레쉬 동작을 수행하도록 구성된다. 반면, 메모리 리프레쉬 동작을 수행하는데 전력이 필요하기 때문에, 수행되는 메모리 리프레쉬 동작의 수를 최소화하는 것이 바람직하다. 따라서, 메모리 리프레쉬 회로(150)는 종종 메모리 장치(110) 내에 저장된 데이터를 보존하는 동안에 메모리 리프레쉬 동작을 가능한 한 드물게 수행하도록 구성된다.
그럼에도 불구하고, 통상의 휘발성 메모리 장치(110) 내에 저장된 데이터의 손실을 피하기 위하여, 메모리 리프레쉬 회로(150)는 메모리 리프레쉬 동작을 자주 수행하여야 하고, 종종 1초당 많은 회수를 수행하여야 한다. 예를 들어, 일부 예에서는, 각각의 메모리 셀(170)이 데이터의 손실을 피하기 위하여 적어도 약 64밀리초마다 리프레쉬되어야 한다. 이러한 예에서, 메모리 장치(110) 내에 저장된 정보의 손실을 피하기 위하여, 메모리 리프레쉬 회로(150)는 각각의 메모리 셀(170)이 적어도 1초당 약 15회 이상 자주 리프레쉬되는 것을 보장하여야 한다.
도 2는 본 발명의 하나의 실시예에 따라 소프트웨어로 리프레쉬되는 메모리 장치(260)를 갖는 컴퓨터 시스템(250)을 도시한 것이다. 컴퓨터 시스템(250)은 또한 버스(280)를 통하여 메모리 장치(260)와 연결된 프로세서(270)를 포함한다. 컴퓨터 시스템(250)은 메모리 리프레쉬 명령(290) 집합을 더 포함하며, 이는 프로세서(270)에 의하여 실행되는 소프트웨어로 구현된다. 메모리 장치(260)는 버스(280)를 통하여 프로세서(270)에 연결된 주소/데이터/제어 모듈(300)을 포함한다. 메모리 장치(260)는 또한 라인(350)을 통하여 주소/데이터/제어 모듈(300)과 연결된 메모리 어레이(310)를 포함한다. 메모리 어레이(310)는 복수의 메모리 셀(320)을 포함하며, 이는 로우(330) 및 컬럼(340)의 복수 교차에 의하여 상호 연결된다.
도 2에 도시된 컴퓨터 시스템(250)은 도 1과 관련하여 전술한 바와 동일한 방법을 사용하여 메모리 읽기 및 쓰기 동작을 수행할 수 있다. 그러나, 이러한 방법 이외에, 컴퓨터 시스템(250)은 당업자에게 주지된 다양한 다른 방법으로 메모리 읽기 및 쓰기 동작을 수행할 수 있다.
일부 실시예에서, 소프트웨어로 리프레쉬되는 메모리 장치(260)의 메모리 셀(320)은 휘발성 메모리 셀을 포함하며, 이들은 바람직하게는 통상의 DRAM 메모리 셀보다 더욱 안정하다. 예를 들어, 하나의 실시예에서, 메모리 셀(320)은 연속적인 메모리 리프레쉬 동작 사이의 시간 간격이 약 0.1초인 경우에도 데이터 손실을 피할 수 있다. 또다른 실시예에서, 연속적인 메모리 리프레쉬 동작 사이의 시간 간격이 약 1초일 수 있다. 또다른 실시예에서, 연속적인 메모리 리프레쉬 동작 사이의 시간 간격은 약 1시간일 수 있다. 또다른 실시예에서, 연속적인 메모리 리프레쉬 동작 사이의 시간 간격은 약 1일 내지 1주일일 수 있다.
일부 실시예에서, 소프트웨어로 리프레쉬되는 메모리 장치(260)의 메모리 셀(320)은 프로그램가능한 전도체 랜덤 액세스 메모리(PCRAM) 셀을 포함하며, 이는 코지키(Kozicki) 등의 미국특허 제5,761,115호, 제5,896,312호, 제5,914,893호, 및 제6,084,796호("코지키 특허"), 무어(Moore) 등의 미국 특허 제6,348,365호("무어 특허"), 및 함께 계속 중인 하기 미국 특허 출원에 기술되어 있다: 2002. 4. 10.자 출원 제10/121,792호 "Method of Manufacture of Programmable Conductor Memory", 2002. 4. 10.자 출원 제10/121,790호 "Programmable Conductor Memory Cell Structure and Method Therefor", 및 2002. 4. 10.자 출원 제10/121,794호 "Thin Film diode Integrated with Chalcogenide Memory Cell". 코지키 특허, 무어 특허, 및 상기 계속중인 특허 출원은 본 명세서에서 참조로써 전체가 인용된다. 상기 참조 문헌에 더욱 상세하게 논의되어 있는 바와 같이, PCRAM 셀은 한쌍의 전극을 포함하며, 두 가지 가능한 상태 중 어느 하나로 존재할 수 있다. 제1상태에서 PCRAM 셀의 전극 사이에 전기적 단락이 존재한다. 제2상태에서 PCRAM 셀의 전극 사이에는 개방 회로가 존재한다.
PCRAM 셀의 일부 실시예는 예를 들어, 칼코게나이드-금속 이온 유리와 같은 유리 이온 전도체, 및 유리 이온 전도체의 표면에 배치되며, 서로 이격되어 있는 두 개의 전극을 포함한다. 하나의 실시예에서, PCRAM 셀은 그 안에서 용해되는 IV족 금속(예를 들어, 은)과의 게르마늄 셀레나이드, 예를 들어, Ag/Ge3Se7을 포함한다. 바람직하게는, 전극 중 하나는 IV 족 금속을 포함하며, PCRAM 셀의 유리 원소는 동일한 금속을 포함한다.
동작에서, 제1극성을 갖는 전압이 PCRAM 셀의 전극 사이에 인가되는 경우, 전극 사이에 유리 원소가 형성된 측벽을 따라서 전도 경로가 생성된다. 반대 극성을 갖는 전압이 전극 사이에 인가되는 경우,금속 이온은 셀 본체로 재용해되고, 이에 의하여 전도성 경로는 사라지게 된다. 전극 사이의 전기 저항을 측정함으로써 PCRAM 셀 내의 전도성 경로의 존재 유무를 검출할 수 있다. 전도성 경로가 존재하는 경우, 전기적 단락이 전극 사이에 존재하고, 전극 사이의 저항은 낮다(예를 들어, 밀리옴 단위). 반면에, 전도성 경로가 존재하지 않는 경우, 전극 사이에 개방 회로가 존재하고, 전극 사이의 저항은 높다(예를 들어, 메가옴 단위).
도 2의 특징은 하기 동작 과정에 관한 설명에서 계속 참조된다.
전형적으로, 메모리 장치(260)의 메모리 셀(320)은 두 가지 상태 즉, "쓰기" 상태 또는 "소거" 상태 중 어느 하나로 존재할 수 있다. 예를 들어, 메모리 셀(320)이 전하를 보유할 수 있는 커패시터를 포함하는 경우, 커패시터 내 전하의 존재는 쓰기 상태에 대응하고, 커패시터 내 전하의 부재는 소거 상태에 대응할 것이다. 유사하게, PCRAM 셀이 메모리 셀(320)로 동작하는 경우, 전극 사이의 전도성 경로의 존재는 쓰기 상태에 대응하는 반면, 전극 사이의 전도성 경로의 부재는 소거 상태에 대응할 것이다. 일반적으로 당업자는 메모리 셀(320) 내의 관심있는 요소의 존재가 쓰기 상태에 대응하는 반면, 관심있는 요소의 부재가 소거 상태에 대응할 것임을 이해할 것이다.
도 1과 관련하여 전술한 바와 같이, 통상의 휘발성 메모리 장치(110)의 메모리 셀(170)이 특정 상태에 놓여있는 경우, 메모리 셀(170)은 주어진 상태로 상대적으로 짧은 시간 동안 예를 들어, 약 64밀리초 동안 남는다. 이러한 통상의 메모리 셀(170)은 그들의 할당된 상태를 상기한 바와 같이 짧은 시간동안 보유하기 때문에, 각각의 메모리 셀(170)은 자주, 예를 들어, 적어도 1초당 약 15회 이상 자주 리프레쉬되어야 한다.
대조적으로, 도 2에 도시되어 있는 바와 같이 소프트웨어로 리프레쉬되는 메모리 장치(260)의 메모리 셀(320)이 특정 상태에 놓여있는 경우, 메모리 셀(320)은 주어진 상태에서 상대적으로 긴 시간 주기동안 유지된다는 장점이 있다. 예를 들어, 일부 실시예에서, 각각의 메모리 셀(320)은 주어진 상태를 수 초, 수 분, 수 시간, 수 일, 수 주 또는 그 이상 동안 유지한다. 따라서, 메모리 리프레쉬 동작을 1초당 수회 수행하기 보다는 더 드물게 예를 들어, 약 몇 주 마다 수행하는 동안 메모리 장치(260)에 저장된 데이터는 보존될 수 있다.
메모리 리프레쉬 동작이 더 드물게 일어날 수 있기 때문에, 컴퓨터 시스템(250)은 하드웨어가 아니라 소프트웨어로 구현된 메모리 리프레쉬 명령(290) 집합을 실행함으로써 이러한 메모리 리프레쉬 동작을 유리하게 수행할 수 있다. 예를 들어, 일부 실시예에서, 메모리 리프레쉬 명령(290)은 컴퓨터 시스템(250)의 운영 체제(operating system)의 일부를 구성한다.
메모리 리프레쉬 명령(290)을 하드웨어가 아닌 소프트웨어로 구현함으로써, 메모리 장치(260)는 간단해진다는 장점이 있다. 예를 들어, 도 1에 도시되어 있는 바와 같이, 메모리 리프레쉬 회로(150) 및 라인(210) 상의 독특한 리프레쉬 제어 신호에 대한 필요성이 유리하게 제거된다. 메모리 리프레쉬 명령(290)을 하드웨어가 아닌 소프트웨어로 구현한 경우의 또다른 장점은 메모리 리프레쉬 동작을 수행하는 시기를 결정하는데 프로세서(270, 도 2)가 메모리 리프레쉬 회로(150, 도1)에 비하여 더욱 정교한 알고리듬을 수행할 수 있다는 것이다.
도 3은 본 발명의 하나의 실시예에 따라 메모리 셀(320, 도 2)을 리프레쉬하는 방법을 도시한 것이다. 첫 번째 단계(400)에서, 프로세스가 과정이 시작된다. 다음 단계(402)에서, 프로세서(270)는 메모리 셀(320)의 상태를 읽는다. 메모리 셀(320)의 상태는 할당된 논리 값이며, 데이터의 디지털 비트에 대응한다. 예를 들어, 일부 실시예에서, 메모리 셀(320)의 쓰기 상태는 논리값 "1"에 대응하는 반면, 메모리 셀(320)의 소거 상태는 논리값 "0"에 대응한다. 반면, 일부 다른 실시예에서는, 메모리 셀(320)의 쓰기 상태는 논리값 "0"에 대응하는 반면, 메모리 셀(320)의 소거 상태는 논리값 "1"에 대응한다.
단계(404)에서, 프로세서(270)는 메모리 셀(320)에 저장된 데이터 비트가 "1" 또는 "0"인지 판단한다. 데이터 비트가 "1"인 경우, 단계(406)에서 프로세서(270)는 "1"을 메모리 셀(320)에 쓴다. 예를 들어, "1"이 쓰기 상태에 대응하는 경우, 단계(406) 동안에 프로세서(270)는 "쓰기 명령"을 메모리 셀에 내린다. 즉, 쓰기 명령이 내려지고, 메모리 셀(320)은 쓰기 상태에 놓이게 된다. 단계(404) 동안 프로세서(270)가 메모리 셀(320)에 저장된 데이터 비트가 "0"인 것으로 판단한 경우, 단계(408)에서 프로세서(270)는 메모리 셀(320)에 "0"을 쓴다. 예를 들어, "0"이 소거 상태에 대응하는 경우, 단계(408) 동안에 프로세서(270)는 "소거 명령"을 메모리 셀에 내린다. 즉, 쓰기 명령이 내려지고, 메모리 셀(320)은 소거 상태에 놓이게 된다.
메모리 리프레쉬 동작 중에 내려진 쓰기 명령은 표준 쓰기 동작 중에 메모리 장치(260)에 내려진 쓰기 동작과 동일할 수 있다. 유사하게, 메모리 리프레쉬 동작 중 내려진 소거 명령은 표준 쓰기 동작 중에 메모리 장치(260)에 내려진 소거 동작과 동일할 수 있다. 따라서, 전술한 바와 같이 메모리 리프레쉬 동작 중에만 이용되는 독특한 리프레쉬 제어 신호에 대한 필요성이 제거되는 장점이 있다. 프로세서(270)가 단계(406) 또는 단계(408)를 완료한 후에, 최종 단계(410)에서 프로세스가 종료된다.
도 3에 도시된 방법에서, 메모리 셀(320, 도 2)은 쓰기 명령 또는 소거 명령 중 적합한 것을 메모리 셀(320)에 내림으로써 주기적으로 리프레쉬되지 않는 한, 쓰기 상태 또는 소거 상태로 무기한 남아 있지 않는 것으로 가정하였다. 그러나, 일부 실시예에서, 메모리 셀(320)은 시간의 경과에 따라 하나의 특정 상태로 되돌아가려는 경향이 있다. 예를 들어, 일부 실시예에서, 메모리 셀(320)은 시간의 경과에 따라 소거 상태로 되돌아가려는 경향이 있다. 이러한 실시예에서, 메모리 셀(320)이 쓰기 상태에 놓여있는 경우, 메모리 셀(320)은 메모리 셀(320)에 대하여 쓰기 동작을 수행함으로써 주기적으로 리프레쉬되지 않는 한 쓰기 상태로 무기한 남아있지 않을 것이다. 반면에, 메모리 셀(320)의 자연적 경향은 소거 상태로 되돌아가려는 것이므로, 소거 상태에 놓여 있는 메모리 셀(320)은 리프레쉬할 필요없이, 이 상태에서 무기한 남아있게 될 것이다. 이러한 실시예에서, 도 3에 도시된 방법은 단계(406) 또는 단계(408) 중 소거 상태에 대응하는 단계를 제거함으로써 유리하게 간단해진다.
더구나, 도 3에 도시된 방법에서, 각각의 메모리 셀(320, 도 2)은 단 두 가지 상태 중 어느 하나로 존재할 수 있는 것으로 가정하였다. 그럼에도 불구하고, 본 발명의 내용에 비추어서, 당업자는 메모리 셀(320)이 두 가지 상태 이상으로 존재할 수 있는 경우, 도 3에 도시된 방법을 어떻게 변형할 수 있는지 이해할 것이다.
메모리 리프레쉬 동작이 도 3에 도시된 방법을 포함하는 경우, 각각의 메모리 셀(320, 도 2)은 도 1과 관련하여 전술한 바와 같이 수많은 메모리 셀(320)이 동시에 리프레쉬되는 것이 아니라 개별적으로 리프레쉬된다. 각각의 메모리 셀(320)을 개별적으로 평가함으로써 프로세서(270)는 개개의 메모리 셀(320) 각각이 리프레쉬될 필요가 있는지 판단할 수 있고, 이에 의하여 리프레쉬될 필요가 없는메모리 셀(320)에 대한 불필요한 리프레쉬 동작의 수행을 피할 수 있다는 장점이 있다.
도 4는 본 발명의 하나의 실시예에 따라 복수의 메모리 셀(320, 도 2)을 리프레쉬하는 방법을 도시한 것이다. 이 방법을 수행하기 위하여, 컴퓨터 시스템(250)은 메모리 어레이(190)에서 특정 주소에 대응하는 값을 갖는 카운터를 보유한다. 첫 번째 단계(450)에서 카운터의 현재 값에 대응하는 주소의 메모리 셀(320)을 도 3에 도시된 방법 또는 다른 적합한 방법을 사용하여 리프레쉬한다. 다음 단계(452)에서, 카운터의 값은 증가되고, 다음 단계(454)에서 타이머는 리셋되고, 시작된다.
단계(456)에서, 프로세서(270)는 타이머가 소정의 최소 대기 시간을 초과하였는지 여부를 판단한다. 최소 대기 시간에 대한 적합한 값은 수많은 요인, 예를 들어, 메모리 셀(320)이 그의 할당된 상태를 보유할 수 있는 최대 시간, 메모리 셀(320)을 리프레쉬하는데 필요한 시간, 리프레쉬하여야 할 메모리 셀(320)의 수 등을 고려하여 결정된다. 전술한 바와 같이, 상기 소정 최소 대기 시간은 유리하게 상대적으로 긴 시간 예를 들어, 수 초, 수 분, 수 시간, 수 일 또는 그 이상의 장시간일 수 있다. 하나의 실시예에서, 소정의 최소 대기 시간은 약 1분이다. 또 다른 실시예에서, 최소 대기 시간은 약 1시간이다. 또다른 실시예에서, 최소 대기 시간은 약 1일 내지 1주이다.
최소 대기 시간에 아직 도달하지 않은 경우, 단계(458)에서 프로세서(270)는 카운터의 현재 값에 대응하는 주소의 메모리 셀(320)을 리프레쉬할 필요가 있는지 여부를 판단한다. 수많은 상이한 조건이 현재 주소의 메모리 셀(320)은 리프레쉬할 필요가 없음을 지시할 수 있다. 예를 들어, 전술한 바와 같이, 일부 실시예에서, 메모리 셀(320)이 소거 상태에 있는 경우, 메모리 셀(320)은 리프레쉬할 필요가 없다. 더구나, 단계(454)에서 타이머가 리셋되고 시작한 후 언젠가 프로세서(270)가 쓰기 동작을 메모리 셀(320)에 수행하는 경우, 메모리 셀(320)은 다음 메모리 리프레쉬 주기까지 리프레쉬할 필요가 없다.
타이머가 최소 대기 시간에 도달할 때까지 대기하는 동안에 프로세서(270)가 현재 주소의 메모리 셀(320)을 리프레쉬할 필요가 없다고 결정한 경우, 프로세스는 현재 메모리 주소에 대응하는 카운터의 값이 증가하는 단계(452)로 되돌아가고, 전술한 바와 같이 프로세스가 계속된다. 반면에, 일단 타이머가 최소 대기 시간에 도달하고, 현재 주소의 메모리 셀(320)을 여전히 리프레쉬할 필요가 있는 경우, 프로세스는 메모리 셀(320)을 리프레쉬하는데 시스템 자원이 이용가능한지 여부를 프로세서(270)가 판단하는 단계(460)로 진행한다. 이러한 결정에서, 프로세서(270)는 폭넓게 다양한 요소, 예를 들어, 프로세서(270) 및 메모리 장치(260) 또는 컴퓨터 시스템(25)의 다른 장치에 대한 요구 등을 평가할 수 있다.
시스템 자원이 이용가능한 경우, 프로세스는 현재 주소의 메모리 셀(320)을 리프레쉬하는 단계(450)으로 되돌아하고, 전술한 바와 같이 프로세스는 계속된다. 반면에, 메모리 셀(320)을 리프레쉬하는데 시스템 자원이 이용가능하지 않은 경우, 단계(462)에서 프로세서(270)는 타이머가 소정의 최대 대기 시간을 초과하였는지 여부를 판단한다. 최소 대기 시간에서와 같이, 최대 대기 시간에 대한 적합한 값은 수많은 요소, 예를 들어, 메모리 셀(320)이 그의 할당된 상태를 보유할 수 있는 최대 시간, 메모리 셀(320)을 리프레쉬하는데 필요한 시간, 리프레쉬할 메모리 셀(320)의 수 등을 고려하여 결정할 수 있다. 전술한 바와 같이, 상기 소정의 최대 대기 시간은 유리하게 상대적으로 긴 시간, 예를 들어, 수 초, 수 분, 수 시간, 수 일, 수 주, 또는 그 이상일 수 있다. 하나의 실시예에서, 최대 대기 시간은 약 1시간이다. 또다른 실시에에서, 최대 대기 시간은 약 1주이다. 또다른 실시예에서, 최대 대기 시간은 약 1개월이다.
최대 대기 시간에 아직 도달하지 않은 경우, 단계(464)에서 프로세서(270)는 카운터의 현재 값에 대응하는 주소의 메모리 셀(320)을 리프레쉬할 필요가 있는지 여부를 판단한다. 단계(458)과 관련하여 전술한 바와 같이, 수많은 상이한 조건이 현재 주소의 메모리 셀(320)은 리프레쉬할 필요가 없음을 지시할 수 있다.
현재 주소의 메모리 셀(320)을 리프레쉬할 필요가 없는 경우, 프로세스는 현재 메모리 주소에 대응하는 카운터의 값을 증가시키는 단계(452)로 되돌아하고, 전술한 바와 같이 프로세스는 계속된다. 반면에, 현재 주소의 메모리 셀(320)을 리프레쉬할 필요가 있는 경우, 프로세서(270)는 메모리 셀(320)을 리프레쉬하는데 시스템 자원이 이용가능해졌는가 여부에 대한 모니터링을 계속한다.
일단 타이머가 소정의 최대 대기 시간에 도달하고, 시스템 자원은 이용가능해지지 아니하며, 현재 주소의 메모리 셀(320)은 여전히 리프레쉬할 필요가 있는 경우, 프로세스는 프로세서(270)가 어떤 시스템 자원을 다른 프로세스에 의하여 강제로 포기시켜, 메모리 셀(320)을 리프레쉬하는데 필요한 자원을 이용가능하게 하는 단계(466)로 진행한다. 프로세스는 현재 주소의 메모리 셀(320)을 리프레쉬하는 단계(450)로 되돌아가고, 전술한 바와 같이 프로세서는 계속된다.
하나의 실시예에서, 도 4에 도시된 프로세스는 프로세서(270)에 의하여 끊임없이 반복적으로 수행된다. 본 실시예에서, 메모리 리프레쉬 동작은 진행 중인 프로세서이며, 이는 프로세서(270)에 의하여 수행 중인 다른 프로세스의 백그라운드에서 항상 일어나는 것이다. 최소 대기 시간 및 최대 대기 시간은 메모리 장치(310) 내에 저장된 정보를 보존하는 동안에 각각의 메모리 셀(320)이 가능한 한 드물게 리프레쉬되도록 유리하게 선택되고, 조정될 수 있다.
도 5는 본 발명의 하나의 실시예에 따라 복수의 메모리 셀(320)을 리프레쉬하는 또다른 방법을 도시한 것이다. 첫 번째 단계(500)에서 프로세스가 시작되고, 다음 단계(502)에서 타이머가 리셋되고 시작된다. 도 4에 도시된 방법에서와 같이, 도 2의 컴퓨터 시스템(250)은 도 5에 도시된 방법을 수행하기 위하여 메모리 어레이(310)의 특정 주소에 대응하는 값을 갖는 카운터를 보유한다. 단계(504)에서, 카운터의 현재 값에 대응하는 주소의 메모리 셀(320)을 도 3에 도시된 방법 또는 다른 적합한 방법을 사용하여 리프레쉬한다. 다음 단계(506)에서, 카운터의 값이 증가한다.
단계(508)에서, 프로세서(270)는 메모리 리프레쉬 동작이 완료되었는지 여부를 판단한다. 수많은 조건이 메모리 리프레쉬 동작이 완료되었음을 지시할 수 있다. 예를 들어, 메모리 어레이(310) 내의 각각의 메모리 셀(320)이 리프레쉬된 경우, 또는 메모리의 특정 블록 내의 각각의 메모리 셀(320)이 리프레쉬된 경우, 메모리 리프레쉬 동작은 완료된 것으로 고려될 수 있다.
메모리 리프레쉬 동작이 아직 완료되지 않은 경우, 단계(510)에서 프로세서(270)는 카운터의 현재 값에 대응하는 주소의 메모리 셀(320)을 리프레쉬하는데 시스템 자원이 이용가능한지 여부를 판단한다. 시스템 자원이 이용가능한 경우, 프로세스는 현재 주소의 메모리 셀(320)을 리프레쉬하는 단계(504)로 돌아하고, 전술한 바와 같이 프로세서가 계속된다.
반면에, 메모리 셀(320)을 리프레쉬하는데 시스템 자원이 이용가능하지 않은 경우, 단계(512)에서 프로세서(270)는 타이머가 소정의 최대 대기 시간을 초과하였는지 여부를 판단한다. 도 4와 관련하여 전술한 바와 같이, 최대 대기 시간에 적합한 값은 수많은 요인, 예를 들어, 메모리 셀(320)이 그의 할당된 상태를 보유할 수 있는 최대 시간, 메모리 셀(320)을 리프레쉬하는데 필요한 시간, 리프레쉬할 메모리 셀(320)의 수 등을 고려하여 결정된다. 더구나, 전술한 바와 같이, 상기 소정 최대 대기 시간은 유리하게 상대적으로 긴 시간, 예를 들어, 수 초, 수 분, 수 시간, 수 일, 수 주, 또는 그 이상일 수 있다.
하나의 실시예에서, 도 4와 관련하여 전술한 상기 최대 대기 시간은, 프로세서(270)가 개개의 메모리 셀(320)을 리프레쉬하는데 시스템 자원을 강제로 이용하능하게 하기 전에 프로세서(270)가 대기할 수 있는 최대 시간에 대응한다. 반면에, 도 5에 도시된 방법에서, 최대 대기 시간은 프로세서(270)가 리프레쉬되고 있는 메모리 블록 내 또는 메모리 어레이(310) 내의 모든 남아있는 메모리 셀(320)을 리프레쉬하는데 시스템 자원을 강제로 이용가능하게 하기 전에 프로세서(270)가 대기할 수 있는 최대 시간에 대응한다. 따라서, 하나의 실시예에서, 최대 대기 시간은 약 1일이다. 또다른 실시예에서, 최대 대기 시간은 약 1주이다. 또다른 실시예에서, 최대 대기 시간은 약 1개월 내지 2개월이다.
최대 대기 시간에 아직 도달하지 않은 경우, 프로세스는 전술한 바와 같이 프로세서(270)가 메모리 셀(320)을 리프레쉬하는데 시스템 자원이 이용가능해졌는지 여부에 대한 모니터링을 계속하는 단계(510)로 돌아간다. 일단 타이머가 소정의 최대 대기 시간에 도달하고, 시스템 자원이 이용가능해지지 아니한 경우, 프로세스는 프로세서(270)가 강제로 다른 프로세스에 의하여 어떤 시스템 자원을 포기시켜, 메모리 셀(320)을 리프레쉬하는데 필요한 자원이 이용가능해지도록 하는 단계(514)로 진행한다. 프로세스는 현재 주소의 메모리 셀(320)을 리프레쉬하는 단계(504)로 되돌아가고, 전술한 바와 같이 프로세스는 계속된다.
이 프로세스는 프로세서(270)가 메모리 리프레쉬 동작이 완료되었음을 결정하는 단계(508) 동안 반복한다. 일단 결정되는 경우, 프로세스는 메모리 주소 카운터가 리셋되는 단계(516)으로 진행한다. 최종 단계(518)에서 프로세스가 종료한다.
하나의 실시예에서, 도 5에 도시된 프로세스는 프로세서(270)에 의하여 주기적으로 반복된다. 본 실시예에서, 메모리 리프레쉬 동작은 도 4와 관련하여 전술한 바와 같이 항상 계속되는 프로세스라기 보다는 주기적으로 수행된다. 프로세서(270)는 유리하게 본 프로세스를 컴퓨터 시스템(250)의 요구 및 메모리 셀(320)에 저장된 데이터의 수명에 따라 규칙적인 시간 간격으로 또는 불규칙적인 시간 간격으로 호출하고 수행할 수 있다.
도 3 내지 도 5에 도시된 프로세스는 메모리 리프레쉬 명령(290) 내에 구현될 수 있는 알고리듬의 예일 뿐이다. 당업자는 이들 예시적인 알고리듬이 어떤 단계의 부가, 제거 또는 변화에 의하여 용이하게 변형될 수 있음을 이해할 것이다. 더구나, 본 발명의 내용에 비추어, 당업자는 폭넓게 다양한 다른 알고리듬을 개발하는 방법을 이해할 것이다.

Claims (23)

  1. 메모리 장치 내의 셀을 리프레쉬하는 방법으로서,
    상기 셀이 쓰기 상태인지 또는 소거 상태인지를 판단하는 단계; 및
    상기 셀이 쓰기 상태인 경우, 상기 셀에 리프레쉬 쓰기 명령을 내려 상기 셀을 리프레쉬하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 셀이 소거 상태인 경우, 상기 셀에 리프레쉬 소거 명령을 내려 상기 셀을 리프레쉬하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 복수의 셀을 갖는 휘발성 메모리 장치에 저장된 데이터를 보전하는 방법으로서,
    각각의 복수의 셀에 대하여 상기 셀을 리프레쉬할 필요가 있는지 여부를 판단하는 단계; 및
    상기 셀을 리프레쉬할 필요가 있는 경우, 상기 셀을 리프레쉬하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 복수의 셀을 갖는 휘발성 메모리 장치에 저장된 데이터를 보전하는 방법으로서,
    복수의 셀을 리프레쉬하는 단계; 및
    약 64밀리초 이상 지속하는 소정 시간동안 대기하는 단계(여기에서, 상기 소정 시간 동안에는 상기 복수의 셀 중 어느 것도 리프레쉬되지 않는다)를 포함하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 소정 시간은 약 1초 이상 지속되는 것을 특징으로 하는 방법.
  6. 제 4 항에 있어서, 상기 소정 시간은 약 1주 이상 지속되는 것을 특징으로 하는 방법.
  7. 복수의 메모리 셀을 갖는 휘발성 메모리 장치에 저장된 데이터를 보전하는 방법으로서,
    제1메모리 셀을 어드레스하는 단계;
    상기 제1메모리 셀을 어드레스한 이후에 제1시간 간격동안 대기하는 단계;
    상기 제1메모리 셀을 리프레쉬할 필요가 있는지 여부를 판단하는 단계;
    상기 제1메모리 셀을 리프레쉬할 필요가 있는 경우, 상기 제1메모리 셀을 리프레쉬하는데 상기 시스템 자원이 이용가능한지 여부를 판단하는 단계;
    상기 제1메모리 셀을 리프레쉬할 필요가 있고, 상기 시스템 자원은 이용가능하지 않은 경우, 상기 제1메모리 셀이 어드레스 된 이후 제2시간 간격 내에 상기 시스템 자원이 상기 제1메모리 셀을 리프레쉬하는데 이용가능해지는지 여부를 모니터링하는 단계;
    상기 제1메모리 셀을 리프레쉬할 필요가 있고, 상기 제2시간 간격 내에 상기 시스템 자원이 이용가능해지지 않은 경우, 상기 제1메모리 셀을 리프레쉬하는데 상기 자원이 이용가능해지도록 상기 자원의 포기를 강제하는 단계;
    상기 제1메모리 셀을 리프레쉬할 필요가 있는 경우, 상기 이용가능한 시스템 자원을 사용하여 상기 제1메모리 셀을 리프레쉬하는 단계; 및
    제2메모리 셀을 어드레스하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 6 항에 있어서, 상기 제1시간 간격은 약 1초 내지 약 1주의 범위 내인 것을 특징으로 하는 방법.
  9. 제 6 항에 있어서, 상기 제2시간 간격은 약 1주 내지 약 2개월의 범위 내인 것을 특징으로 하는 방법.
  10. 휘발성 메모리 장치 내의 데이터의 손실을 피하는 방법으로서,
    휘발성 메모리 장치가 리프레쉬되어야 하는 기한을 설정하는 단계;
    상기 휘발성 메모리 장치를 리프레쉬하는데 자원이 이용가능한지 여부를 모니터링하는 단계;
    상기 기한 이전에 제1소정 시간 간격 내에 자원이 상기 휘발성 메모리 장치를 리프레쉬하는데 이용가능해지지 않은 경우, 상기 휘발성 메모리 장치를 리프레쉬하는데 상기 자원이 이용가능해지도록 상기 자원의 포기를 강제하는 단계;
    상기 기한 전에 상기 휘발성 메모리 장치를 리프레쉬하기 위하여 상기 이용가능한 자원을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 프로세서;
    상기 프로세서와 연결되고, 주기적으로 리프레쉬되어야 하는 복수의 셀을 포함하는 메모리 장치; 및
    상기 프로세서에 의하여 실행되는 경우, 상기 복수의 셀을 리프레쉬하는 소프트웨어 모듈을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  12. 제 11 항에 있어서,
    상기 프로세서를 실행하도록 구성되는 운영 체제를 더 포함하되,
    상기 운영 체제는 상기 소프트웨어 모듈을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  13. 제 11 항에 있어서, 상기 메모리 장치는 프로그램가능한 전도체 랜덤 액세스 메모리(programmable conductor random access memory)를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  14. 제 11 항에 있어서, 상기 복수의 셀 각각은 프로그램가능한 금속화 셀(programmable metallization cell)을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  15. 제 14 항에 있어서, 상기 프로그램가능한 금속화 셀은,
    상부 표면을 가지며, 칼코게나이드-금속 이온 유리(chalcogenide-metal ion glass)를 포함하는 셀 본체; 및
    상기 상부 표면에 배치되며, 서로 이격되어 있는 두 개의 전극
    을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  16. 제 15 항에 있어서, 상기 칼코게나이드-금속 이온 유리는 그 안에 용해되는 IV족 금속을 갖는 게르마늄 셀레나이드를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  17. 제 16 항에 있어서, 상기 칼코게나이드-금속 이온 유리는 Ag/Ge3Se7을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  18. 주기적으로 리프레쉬되어야 하는 복수의 셀을 포함하는 메모리 장치로서,
    상기 복수의 셀은 프로세서에 의하여 수신되는 쓰기 명령 또는 소거 명령에 응답하여 리프레쉬되도록 구성되고,
    상기 메모리 장치는 상기 쓰기 명령 또는 소거 명령과 상이한 리프레쉬 제어 신호를 생성하거나 수신하지 않도록 구성되는 것을 특징으로 하는 메모리 장치.
  19. 제 18 항에 있어서, 상기 메모리 장치는 프로그램가능한 전도체 랜덤 액세스 메모리를 포함하는 것을 특징으로 하는 메모리 장치.
  20. 제 18 항에 있어서, 상기 복수의 셀 각각은 프로그램가능한 금속화 셀인 것을 특징으로 하는 메모리 장치.
  21. 제 20 항에 있어서, 상기 프로그램가능한 금속화 셀은,
    상부 표면을 가지며, 칼코게나이드-금속 이온 유리를 포함하는 셀 본체; 및
    상기 상부 표면에 배치되며, 서로 이격되어 있는 두 개의 전극
    을 포함하는 것을 특징으로 하는 메모리 장치.
  22. 제 21 항에 있어서, 상기 칼코게나이드-금속 이온 유리는 그 안에 용해되는 IV족 금속을 갖는 게르마늄 셀레나이드를 포함하는 것을 특징으로 하는 메모리 장치.
  23. 제 22 항에 있어서, 상기 칼코게나이드-금속 이온 유리는 Ag/Ge3Se7을 포함하는 것을 특징으로 하는 메모리 장치.
KR1020057003454A 2002-08-29 2003-08-28 소프트웨어로 리프레쉬되는 메모리 장치 및 방법 KR100626933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/234,001 2002-08-29
US10/234,001 US7010644B2 (en) 2002-08-29 2002-08-29 Software refreshed memory device and method

Publications (2)

Publication Number Publication Date
KR20050057034A true KR20050057034A (ko) 2005-06-16
KR100626933B1 KR100626933B1 (ko) 2006-09-20

Family

ID=31977345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003454A KR100626933B1 (ko) 2002-08-29 2003-08-28 소프트웨어로 리프레쉬되는 메모리 장치 및 방법

Country Status (9)

Country Link
US (5) US7010644B2 (ko)
EP (2) EP1540657B1 (ko)
JP (1) JP4891544B2 (ko)
KR (1) KR100626933B1 (ko)
CN (1) CN100483546C (ko)
AT (2) ATE517417T1 (ko)
AU (1) AU2003268251A1 (ko)
TW (1) TWI263221B (ko)
WO (1) WO2004021359A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174864B2 (en) 2007-09-21 2012-05-08 Kabushiki Kaisha Toshiba Resistance-changing memory device

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560155B1 (en) * 2001-10-24 2003-05-06 Micron Technology, Inc. System and method for power saving memory refresh for dynamic random access memory devices after an extended interval
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
DE102004018859B3 (de) * 2004-04-19 2005-09-15 Infineon Technologies Ag Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
US8531863B2 (en) * 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell
JP4813264B2 (ja) 2006-06-14 2011-11-09 株式会社日立製作所 ストレージシステム
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
US8042022B2 (en) 2007-03-08 2011-10-18 Micron Technology, Inc. Method, system, and apparatus for distributed decoding during prolonged refresh
US8486552B2 (en) 2008-06-30 2013-07-16 Lg Chem, Ltd. Battery module having cooling manifold with ported screws and method for cooling the battery module
US9759495B2 (en) 2008-06-30 2017-09-12 Lg Chem, Ltd. Battery cell assembly having heat exchanger with serpentine flow path
JP5262402B2 (ja) * 2008-08-04 2013-08-14 富士通株式会社 記憶装置及びデータ保持方法
US7825479B2 (en) * 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
US9755705B2 (en) 2008-08-07 2017-09-05 Qualcomm Incorporated Method and apparatus for supporting multi-user and single-user MIMO in a wireless communication system
US9294160B2 (en) 2008-08-11 2016-03-22 Qualcomm Incorporated Method and apparatus for supporting distributed MIMO in a wireless communication system
US8403030B2 (en) 2009-04-30 2013-03-26 Lg Chem, Ltd. Cooling manifold
US8663829B2 (en) 2009-04-30 2014-03-04 Lg Chem, Ltd. Battery systems, battery modules, and method for cooling a battery module
EP2273365A1 (en) * 2009-06-26 2011-01-12 Thomson Licensing Combined memory and storage device in an apparatus for data processing
US8399118B2 (en) 2009-07-29 2013-03-19 Lg Chem, Ltd. Battery module and method for cooling the battery module
US8399119B2 (en) 2009-08-28 2013-03-19 Lg Chem, Ltd. Battery module and method for cooling the battery module
US9411674B2 (en) * 2010-03-19 2016-08-09 Microsoft Technology Licensing, Llc Providing hardware resources having different reliabilities for use by an application
US8412882B2 (en) 2010-06-18 2013-04-02 Microsoft Corporation Leveraging chip variability
US8662153B2 (en) 2010-10-04 2014-03-04 Lg Chem, Ltd. Battery cell assembly, heat exchanger, and method for manufacturing the heat exchanger
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
US9379420B2 (en) 2012-03-29 2016-06-28 Lg Chem, Ltd. Battery system and method for cooling the battery system
US9105950B2 (en) 2012-03-29 2015-08-11 Lg Chem, Ltd. Battery system having an evaporative cooling member with a plate portion and a method for cooling the battery system
US9605914B2 (en) 2012-03-29 2017-03-28 Lg Chem, Ltd. Battery system and method of assembling the battery system
US8852781B2 (en) 2012-05-19 2014-10-07 Lg Chem, Ltd. Battery cell assembly and method for manufacturing a cooling fin for the battery cell assembly
JP5928585B2 (ja) * 2012-06-07 2016-06-01 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置
US9306199B2 (en) 2012-08-16 2016-04-05 Lg Chem, Ltd. Battery module and method for assembling the battery module
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) * 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9083066B2 (en) 2012-11-27 2015-07-14 Lg Chem, Ltd. Battery system and method for cooling a battery cell assembly
US8852783B2 (en) 2013-02-13 2014-10-07 Lg Chem, Ltd. Battery cell assembly and method for manufacturing the battery cell assembly
US9647292B2 (en) 2013-04-12 2017-05-09 Lg Chem, Ltd. Battery cell assembly and method for manufacturing a cooling fin for the battery cell assembly
US9184424B2 (en) 2013-07-08 2015-11-10 Lg Chem, Ltd. Battery assembly
US9257732B2 (en) 2013-10-22 2016-02-09 Lg Chem, Ltd. Battery cell assembly
US9444124B2 (en) 2014-01-23 2016-09-13 Lg Chem, Ltd. Battery cell assembly and method for coupling a cooling fin to first and second cooling manifolds
US10084218B2 (en) 2014-05-09 2018-09-25 Lg Chem, Ltd. Battery pack and method of assembling the battery pack
US10770762B2 (en) 2014-05-09 2020-09-08 Lg Chem, Ltd. Battery module and method of assembling the battery module
US9484559B2 (en) 2014-10-10 2016-11-01 Lg Chem, Ltd. Battery cell assembly
US9412980B2 (en) 2014-10-17 2016-08-09 Lg Chem, Ltd. Battery cell assembly
US9786894B2 (en) 2014-11-03 2017-10-10 Lg Chem, Ltd. Battery pack
US9627724B2 (en) 2014-12-04 2017-04-18 Lg Chem, Ltd. Battery pack having a cooling plate assembly
JP6180450B2 (ja) * 2015-02-02 2017-08-16 キヤノン株式会社 制御装置、制御装置の制御方法及びプログラム
US9679632B2 (en) * 2015-04-08 2017-06-13 Khalifa University of Science and Technology Volatile memory erasure by the randomization of data stored in memory cells
KR102474937B1 (ko) * 2016-03-21 2022-12-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10622065B2 (en) * 2018-09-12 2020-04-14 Micron Technology, Inc. Dedicated commands for memory operations
US11456033B2 (en) 2018-09-12 2022-09-27 Micron Technology, Inc. Dedicated commands for memory operations
US10777297B2 (en) * 2018-12-10 2020-09-15 Micron Technology, Inc. Age-based refresh of firmware

Family Cites Families (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737A (en) * 1846-09-03 Window-sash fastener
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3622319A (en) 1966-10-20 1971-11-23 Western Electric Co Nonreflecting photomasks and methods of making same
US3868651A (en) 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US3743847A (en) 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter
US4267261A (en) 1971-07-15 1981-05-12 Energy Conversion Devices, Inc. Method for full format imaging
US3961314A (en) 1974-03-05 1976-06-01 Energy Conversion Devices, Inc. Structure and method for producing an image
US3966317A (en) 1974-04-08 1976-06-29 Energy Conversion Devices, Inc. Dry process production of archival microform records from hard copy
US4177474A (en) 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
JPS5565365A (en) 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
DE2901303C2 (de) 1979-01-15 1984-04-19 Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung
US4317169A (en) 1979-02-14 1982-02-23 Honeywell Information Systems Inc. Data processing system having centralized memory refresh
US4312938A (en) 1979-07-06 1982-01-26 Drexler Technology Corporation Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer
US4269935A (en) 1979-07-13 1981-05-26 Ionomet Company, Inc. Process of doping silver image in chalcogenide layer
FR2465269B1 (fr) * 1979-09-12 1985-12-27 Cii Honeywell Bull Selecteur de demandes asynchrones dans un systeme de traitement de l'information
US4316946A (en) 1979-12-03 1982-02-23 Ionomet Company, Inc. Surface sensitized chalcogenide product and process for making and using the same
US4499557A (en) 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4459660A (en) 1981-04-13 1984-07-10 Texas Instruments Incorporated Microcomputer with automatic refresh of on-chip dynamic RAM transparent to CPU
US4405710A (en) 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US4737379A (en) 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
US4545111A (en) 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4608296A (en) 1983-12-06 1986-08-26 Energy Conversion Devices, Inc. Superconducting films and devices exhibiting AC to DC conversion
US4625296A (en) 1984-01-17 1986-11-25 The Perkin-Elmer Corporation Memory refresh circuit with varying system transparency
FR2561414B1 (fr) * 1984-03-16 1986-09-19 Thomson Csf Systeme a microprocesseur et memoire vive dynamique avec rafraichissement par logiciel. application a un enregistreur de perturbations
GB8409022D0 (en) 1984-04-06 1984-05-16 Qmc Ind Res Information holding device
US4795657A (en) 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US4769338A (en) 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4673957A (en) 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4843443A (en) 1984-05-14 1989-06-27 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4670763A (en) 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4668968A (en) 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4678679A (en) 1984-06-25 1987-07-07 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US4664939A (en) 1985-04-01 1987-05-12 Energy Conversion Devices, Inc. Vertical semiconductor processor
US4637895A (en) 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4710899A (en) 1985-06-10 1987-12-01 Energy Conversion Devices, Inc. Data storage medium incorporating a transition metal for increased switching speed
US4671618A (en) 1986-05-22 1987-06-09 Wu Bao Gang Liquid crystalline-plastic material having submillisecond switch times and extended memory
US4766471A (en) 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
US4818717A (en) 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4728406A (en) 1986-08-18 1988-03-01 Energy Conversion Devices, Inc. Method for plasma - coating a semiconductor body
US4809044A (en) 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US4845533A (en) 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4788594A (en) 1986-10-15 1988-11-29 Energy Conversion Devices, Inc. Solid state electronic camera including thin film matrix of photosensors
US4853785A (en) 1986-10-15 1989-08-01 Energy Conversion Devices, Inc. Electronic camera including electronic signal storage cartridge
US4847674A (en) 1987-03-10 1989-07-11 Advanced Micro Devices, Inc. High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4800526A (en) 1987-05-08 1989-01-24 Gaf Corporation Memory element for information storage and retrieval system and associated process
US4775425A (en) 1987-07-27 1988-10-04 Energy Conversion Devices, Inc. P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same
US4891330A (en) 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US5272359A (en) 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
GB8910854D0 (en) 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
JP2913099B2 (ja) * 1989-10-06 1999-06-28 京セラ株式会社 Ｄｒａｍリフレッシュ装置
JP3225531B2 (ja) * 1990-05-15 2001-11-05 セイコーエプソン株式会社 メモリカード
JPH0453086A (ja) * 1990-06-20 1992-02-20 Pfu Ltd リフレッシュ制御方式
US5159661A (en) 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5314772A (en) 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0770731B2 (ja) 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5341328A (en) 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5534711A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5596522A (en) 1991-01-18 1997-01-21 Energy Conversion Devices, Inc. Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5406509A (en) 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5414271A (en) 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5128099A (en) 1991-02-15 1992-07-07 Energy Conversion Devices, Inc. Congruent state changeable optical memory material and device
US5219788A (en) 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5148546A (en) 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells
JPH0512094A (ja) * 1991-07-05 1993-01-22 Shimadzu Corp トランザクシヨン管理装置
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5238862A (en) 1992-03-18 1993-08-24 Micron Technology, Inc. Method of forming a stacked capacitor with striated electrode
US5497140A (en) * 1992-08-12 1996-03-05 Micron Technology, Inc. Electrically powered postage stamp or mailing or shipping label operative with radio frequency (RF) communication
KR940004732A (ko) 1992-08-07 1994-03-15 가나이 쯔또무 패턴 형성 방법 및 패턴 형성에 사용하는 박막 형성 방법
US5350484A (en) 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
US5818749A (en) 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
BE1007902A3 (nl) 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
JP2571018B2 (ja) 1994-05-31 1997-01-16 日本電気株式会社 固体撮像装置の製造方法
US5500532A (en) 1994-08-18 1996-03-19 Arizona Board Of Regents Personal electronic dosimeter
JP2643870B2 (ja) 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
JPH08190796A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法
US5549762A (en) 1995-01-13 1996-08-27 International Rectifier Corporation Photovoltaic generator with dielectric isolation and bonded, insulated wafer layers
US5543737A (en) 1995-02-10 1996-08-06 Energy Conversion Devices, Inc. Logical operation circuit employing two-terminal chalcogenide switches
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
JP3363154B2 (ja) 1995-06-07 2003-01-08 ミクロン テクノロジー、インコーポレイテッド 不揮発性メモリセル内のマルチステート材料と共に使用するスタック／トレンチダイオード
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
US5714768A (en) 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5694054A (en) 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
US5591501A (en) 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5851882A (en) 1996-05-06 1998-12-22 Micron Technology, Inc. ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask
JPH09312094A (ja) * 1996-05-23 1997-12-02 Nec Eng Ltd リフレッシュ制御システム
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JPH09320289A (ja) * 1996-05-30 1997-12-12 Toshiba Corp 半導体不揮発性メモリ
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5846889A (en) 1997-03-14 1998-12-08 The United States Of America As Represented By The Secretary Of The Navy Infrared transparent selenide glasses
US5998066A (en) 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5822265A (en) * 1997-07-29 1998-10-13 Rockwell Semiconductor Systems, Inc. DRAM controller with background refresh
US6418049B1 (en) * 1997-12-04 2002-07-09 Arizona Board Of Regents Programmable sub-surface aggregating metallization structure and method of making same
US6011757A (en) 1998-01-27 2000-01-04 Ovshinsky; Stanford R. Optical recording media having increased erasability
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6388324B2 (en) * 1998-08-31 2002-05-14 Arizona Board Of Regents Self-repairing interconnections for electrical circuits
US6088268A (en) * 1998-09-17 2000-07-11 Atmel Corporation Flash memory array with internal refresh
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
CN1175423C (zh) * 1999-02-11 2004-11-10 亚利桑那州立大学董事会 微电子可编程结构及其形成与编程方法
US6072716A (en) 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
WO2001005139A1 (en) * 1999-07-09 2001-01-18 Koninklijke Philips Electronics N.V. Optical scanning apparatus with switchable resolution
US6914802B2 (en) * 2000-02-11 2005-07-05 Axon Technologies Corporation Microelectronic photonic structure and device and method of forming the same
US6865117B2 (en) 2000-02-11 2005-03-08 Axon Technologies Corporation Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US6396744B1 (en) * 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US6542958B1 (en) * 2000-05-10 2003-04-01 Elan Research Software control of DRAM refresh to reduce power consumption in a data processing system
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) * 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) * 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6563164B2 (en) * 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6404665B1 (en) 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6653193B2 (en) * 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6649928B2 (en) 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6696355B2 (en) * 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6437383B1 (en) 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6531373B2 (en) 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6687427B2 (en) * 2000-12-29 2004-02-03 Intel Corporation Optic switch
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) * 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6511862B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6514805B2 (en) 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6642102B2 (en) 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
EP1428212A4 (en) * 2001-09-01 2008-01-09 Energy Conversion Devices Inc STORING DATA INCREASED IN OPTICAL MEMORY AND RECOVERY SYSTEMS USING BLUE LASERS AND / OR PLASMON LENSES
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
WO2003028098A2 (en) * 2001-09-26 2003-04-03 Axon Technologies Corporation Programmable chip-to-substrate interconnect structure and device and method of forming same
US6690026B2 (en) * 2001-09-28 2004-02-10 Intel Corporation Method of fabricating a three-dimensional array of active media
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6576921B2 (en) * 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6671710B2 (en) 2002-05-10 2003-12-30 Energy Conversion Devices, Inc. Methods of computing with digital multistate phase change materials
US6918382B2 (en) * 2002-08-26 2005-07-19 Energy Conversion Devices, Inc. Hydrogen powered scooter
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174864B2 (en) 2007-09-21 2012-05-08 Kabushiki Kaisha Toshiba Resistance-changing memory device
KR101158991B1 (ko) * 2007-09-21 2012-06-21 가부시끼가이샤 도시바 저항 변화 메모리 장치
US8315082B2 (en) 2007-09-21 2012-11-20 Kabushiki Kaisha Toshiba Resistance-changing memory device

Also Published As

Publication number Publication date
AU2003268251A1 (en) 2004-03-19
TW200416735A (en) 2004-09-01
US20090257299A1 (en) 2009-10-15
US20100262791A1 (en) 2010-10-14
US20060104142A1 (en) 2006-05-18
WO2004021359A2 (en) 2004-03-11
EP1540657A2 (en) 2005-06-15
US7564731B2 (en) 2009-07-21
ATE557398T1 (de) 2012-05-15
WO2004021359A3 (en) 2005-02-24
US20070258308A1 (en) 2007-11-08
CN100483546C (zh) 2009-04-29
US7944768B2 (en) 2011-05-17
TWI263221B (en) 2006-10-01
US7768861B2 (en) 2010-08-03
KR100626933B1 (ko) 2006-09-20
JP4891544B2 (ja) 2012-03-07
US20040044841A1 (en) 2004-03-04
ATE517417T1 (de) 2011-08-15
JP2005537598A (ja) 2005-12-08
CN1689111A (zh) 2005-10-26
US7307908B2 (en) 2007-12-11
US7010644B2 (en) 2006-03-07
EP2293305A1 (en) 2011-03-09
EP2293305B1 (en) 2012-05-09
EP1540657B1 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
KR100626933B1 (ko) 소프트웨어로 리프레쉬되는 메모리 장치 및 방법
US7391643B2 (en) Semiconductor memory device and writing method thereof
JP2020074252A (ja) メモリおよびその動作を含む装置および方法
JP4542744B2 (ja) 受動マトリックス・メモリの読出し動作および書込み動作を実行する方法および前記方法を実行する装置
US20130250657A1 (en) System and Method for Writing Data to an RRAM Cell
US9852090B2 (en) Serial memory device alert of an external host to completion of an internally self-timed operation
KR20060120437A (ko) Ｐｍｃ 메모리 셀 작동 방법, ｃｂｒａｍ 어레이 작동 방법및 ｃｂｒａｍ 메모리 회로
TW201225079A (en) Memory circuits, systems, and modules for performing DRAM refresh operations and methods of operating the same
JP2004185753A (ja) 半導体記憶装置及びメモリセルの記憶データ補正方法
JPH0312395B2 (ko)
KR20100134375A (ko) 리프레쉬 동작을 수행하는 메모리 시스템
US10020052B2 (en) Resistive memory device and memory system including the same
TW201523614A (zh) 序列記憶體裝置通知外部主機內部自計時操作已完成
US20100097874A1 (en) Method and apparatus for performing refreshes
US20020027821A1 (en) Refresh control for semiconductor memory device
US6903990B2 (en) Refresh control for semiconductor memory device
CN112365912A (zh) 一种存储器、神经形态芯片及数据处理方法
US6917553B2 (en) Semiconductor memory device
JP2007004883A (ja) メモリ
US20030043675A1 (en) Memory system
JP2000149550A (ja) 自動リフレッシュ機能付ｄｒａｍ
JPH0478093A (ja) メモリ制御装置
JP2010152949A (ja) メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 14