JP2007004849A - 記憶装置及び記憶装置の駆動方法 - Google Patents

Abstract

【課題】 メモリセルを構成する可変抵抗素子の書き換え可能回数を多くすることができ、寿命を長くすることが可能である記憶装置を提供する。
【解決手段】 ２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子から成るメモリセルを複数有し、可変抵抗素子の特性変動の指標となる評価値を計測する、計測手段を備え、計測手段で計測された評価値が所定の値に達したときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる再初期化過程Ｓ４が行われる記憶装置を構成する。
【選択図】 図３

Description

本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置及び記憶装置の駆動方法に係わる。

従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。

このようなフラッシュメモリを用いた記憶装置においては、書き換えを繰り返すに従い、徐々に特性が劣化していくため、書き換え可能回数が有限となっている（例えば、特許文献１参照。）。

特開２００４−２２０６４４号公報（段落番号［０００２］）

ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。

この可変抵抗素子の膜構成は、例えば、図４の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。

この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ｎ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。

しかしながら、この可変抵抗素子１０５に対して、繰り返してデータの書き換えを行った場合、抵抗値や抵抗変化率といった特性が、図５に示すように変化していく。
即ち、書き換え回数が増えていくに従って、書き込み後の低抵抗状態の抵抗値Ｒ_Ｌが高くなり、消去後の高抵抗状態の抵抗値Ｒ_Ｈが低くなり、これらの抵抗値の比（Ｒ_Ｈ／Ｒ_Ｌ；以下、「抵抗変化率」と呼ぶ）が小さくなっていく。

また、データの書き込みやデータの消去の際には、可変抵抗素子１０５に電圧パルスを印加している。
この電圧パルスの幅（時間）と、抵抗値や抵抗変化率といった特性との関係を、図６及び図７に示す。図６は、初期の状態から、書き込みを１回行った後の低抵抗状態の抵抗値Ｒ_Ｈと、その後消去を１回行った後の高抵抗状態の抵抗値Ｒ_Ｌと、抵抗変化率とを示している。図７は、ある程度繰り返してデータの書き換えを行った後の状態で、同様に、書き込みを行った後の低抵抗状態の抵抗値Ｒ_Ｈと消去を行った後の高抵抗状態の抵抗値Ｒ_Ｌと、抵抗変化率とを示している。

図６及び図７より、電圧パルスの幅を短くした場合、データの書き換えを繰り返すことによる、抵抗変化率の減少が顕著であることがわかる。
これに対して、電圧パルスの幅を充分長くした場合には、抵抗変化率の減少を抑制することができるが、単位時間当たりの書き換え可能な回数が少なくなり、書き換え速度が低下することになる。

従って、この可変抵抗素子１０５でも、フラッシュメモリと同様に、書き換え回数が有限となってしまっている。

上述した問題の解決のために、本発明においては、メモリセルを構成する可変抵抗素子の書き換え可能回数を多くすることができ、寿命を長くすることが可能である記憶装置及び記憶装置の駆動方法を提供するものである。

本発明の記憶装置は、２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、可変抵抗素子から成るメモリセルを複数有し、メモリセルに情報を記憶させるものであって、可変抵抗素子の特性変動の指標となる評価値を計測する、計測手段を備え、計測手段で計測された評価値が、所定の値に達したときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程が行われるものである。
本発明の記憶装置の駆動方法は、２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、可変抵抗素子から成るメモリセルを複数有し、メモリセルに情報を記憶させる記憶装置を駆動する際に、可変抵抗素子の特性変動の指標となる評価値を計測し、計測した評価値が、所定の値に達しているときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程を行うものである。

上述の本発明の記憶装置の構成、並びに本発明の記憶装置の駆動方法によれば、可変抵抗素子の特性変動の指標となる評価値を計測していることにより、情報の記録を繰り返し行って可変抵抗素子の特性が変動したことを、検知することができる。
そして、計測した評価値が、所定の値に達しているときには、可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程（再初期化課程）を行うので、変動した可変抵抗素子の特性を回復させて、再び書き換えを行うことができるようになる。
このとき、特性変動の指標となる評価値の所定の値（制限値）を設定することにより、可変抵抗素子から成るメモリセルに対して、書き換え可能回数を超える書き換えが行われないように、記憶装置を管理することが可能になる。

上述の本発明によれば、記憶装置のメモリセルを構成する可変抵抗素子の特性変動を復元して、記憶装置の耐久性を高めることができる。
従って、書き換え可能回数が充分に多く、寿命の長い記憶装置（メモリ）を実現することが可能になる。

本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。即ち、図４に示した可変抵抗素子１０５と同様の膜構成である。

導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ_２Ｏ_３や、ＳｉＯ_２等の絶縁体が挙げられる。

このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。

上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。

可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ_２Ｏ_３膜を膜厚５ｎｍで形成する。

この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。

ところで、この可変抵抗素子５では、繰り返して書き換え動作を実行することによって、図５に示したように、消去後の抵抗値（高抵抗状態の抵抗値）Ｒ_Ｈが低抵抗側にシフトしていくと共に、書き込み後の抵抗値（低抵抗状態の抵抗値）Ｒ_Ｌが高抵抗側にシフトしていくため、これらの抵抗値の比Ｒ_Ｈ／Ｒ_Ｌ（以下、「抵抗変化率」と呼ぶ）が減少していく。

また、書き込み時や消去時に印加する電圧パルスを短くすると、図６及び図７に示したように、書き換え動作を繰り返すことによる、抵抗値及び抵抗変化率の変動が顕著になる。

この抵抗値及び抵抗変化率の変動は、可変抵抗素子５に対して、再初期化を行うことにより、ある程度回復させることができる。
即ち、再初期化過程として、可変抵抗素子５が特性変動したメモリセルに対して、通常のデータの書き込み時間より長い時間の書き込みパルス（書き込み電圧のパルス）を印加し、しかる後に、データの消去時間より長い時間の消去パルス（消去電圧のパルス）をメモリセルに印加する。
このように再初期化を行うことにより、変動した特性を、ある程度回復させることができる。

なお、再初期化に必要なパルス幅は、書き込み・消去ともに、おおよそ１μ秒〜１秒である。
通常の書き込み・消去においては、パルス電圧の幅が１ｎ秒〜１００ｎ秒である。
従って、再初期化においては、書き込み・消去の場合の１０倍以上のパルス幅とする。
より好ましくは、再初期化の際の電圧パルスの幅を、１００ｍ秒以上として、書き込み・消去の電圧パルスとの差を充分に大きくする。

図１の可変抵抗素子５において、再初期化後に回復した周波数特性（可変抵抗素子５に印加する電圧のパルス幅と、抵抗値及び抵抗変化率との関係）を、図２に示す。
図２より、図６に示した初期の周波数特性と、ほぼ同じ程度まで、周波数特性が回復していることがわかる。

再初期化後の書き換え可能回数は、再初期化前の書き換え可能回数よりも若干少なくなる。このため、再初期化を無限に実行することはできないが、再初期化が不可能になるまでは、何度も再初期化を行って特性を回復することが可能である。

なお、特性を回復する効果はやや劣るが、データの消去時間より長い時間の消去パルス（消去電圧のパルス）のみを、可変抵抗素子５に印加するだけでも、再初期化を行うことが可能である。

続いて、本発明の一実施の形態として、図１に示した可変抵抗素子５を用いてメモリセルを構成した記憶装置（メモリ）に対して、特性変動を監視して、再初期化を行うように駆動する方法を説明する。

本実施の形態では、記憶装置（メモリ）が、メモリセルの書き込みの度に更新される書き込み回数表を備えた構成とする。
このような書き込み回数表を備えることにより、メモリセルを構成する可変抵抗素子５への書き込みの回数を計測することができ、可変抵抗素子５の書き換え可能回数（書きこみ回数と消去回数との和の上限に相当する）に対応して、書き込み回数を制限するように管理することが可能になる。

書き込み回数表の具体的な構成は、特に限定されるものではない。
従来公知のカウンター等の演算回路を使用して、書き込み回数表を構成することができる。

本実施の形態では、図３に示すフローチャートに従い、以下のようにして、記憶装置のメモリセルを構成する可変抵抗素子５に対して、再初期化を行う。

まず、ステップＳ１において、データの書き込みを行う。即ち、書き込み電圧のパルスを印加して、可変抵抗素子５を高抵抗状態から低抵抗状態に変化させる。
次に、ステップＳ２において、書き込み回数表の更新を行う。即ち、書き込み回数表中の回数の値Ｎを１増やす（Ｎ→Ｎ＋１）。

次に、ステップＳ３において、更新した書き込み回数と、書き込み回数の制限値とを比較する。
制限値を超えていない場合（書き込み回数≦制限値；Ｆａｌｓｅ）には、ステップＳ１に戻り、次回のデータの書き込みを行うことが可能である。
一方、制限値を超えている場合（書き込み回数＞制限値；Ｔｒｕｅ）には、ステップＳ４に進み、再初期化を実行する。即ち、通常の書き込み・消去より長い幅のパルス電圧を印加する。そして、再初期化を実行した後に、ステップＳ１に戻る。再初期化によって特性が復元しているので、次回のデータの書き込みを行うことが可能になる。

このように、予め決められた書き込み回数を超えた場合に、再初期化を行うことにより、書き換え動作を繰り返すことによって変動した特性（抵抗値、抵抗変化率）を復元して、書き換え可能回数を増やすことができる。
即ち、メモリの耐久性を増大させることができる。

なお、再初期化は、記憶装置のアイドル動作時に実行するか、次の電源投入時に実行することが望ましい。
例えば、図３のフローチャートに従って再初期化を行う場合には、ステップＳ３において、制限値を超えていると判断した後に、アイドル動作時又は次の電源投入時に再初期化を実行すればよい。

書き込み回数表は、記憶装置の一部領域（メモリセルアレイの一部のメモリセルや、周辺回路部に設けた記憶回路等）を割り当て保存しても良いし、記憶装置の外部に設けたメモリに保存しても良い。外部に設けたメモリに保存する場合には、メモリと記憶装置との間で、無線又は有線により、信号がやり取りされる。

書き込み回数を集計する単位は、特に限定されず、１つのメモリセルから記憶装置のメモリセルアレイ全体まで、任意の単位が可能である。
例えば、メモリセルの区別なく、メモリセルアレイ全体で書き込み回数を集計して、記録装置に一つの書き込み回数表を持っても良い。
また、例えば、記録装置の一部のブロック内にあるメモリセルを単位として書き込み回数集計し、このブロック毎に書き込み回数表を作成しても良い。
なお、再初期化を効率良く行うために、或いは、駆動回路の複雑化を抑制するために、１つのメモリセル単位で書き込み回数をカウントするよりも、ある程度まとまった数のメモリセルを単位として、書き込み回数を集計することが望ましい。

１つのメモリセルを単位として書き込み回数をカウントする場合には、書き換え可能回数を、そのまま再初期化を行う制限値として使用してもよい。
一方、複数のメモリセルを単位として書き込み回数を集計する場合には、書き込み回数が、メモリセルによって異なることがある。
そのため、再初期化を行う制限値は、（書き換え可能回数）×（１単位のメモリセルの数）から、書き込み回数の差に対応したマージンを見込んだ分だけ、小さくした値とする。
また、制限値は毎回同じ値としてもよいが、再初期化後の書き換え可能回数が減少することを考慮して、再初期化を行った２回目以降のループでは制限値が少しずつ小さくなるように設定してもよい。

上述の本実施の形態によれば、記憶装置に対して書き込み回数表を備えて、書き込みを行う毎に書き込み回数表を更新し、書き込み回数が所定の制限値を超えたときに再初期化を行うように構成したことにより、メモリセルを構成する可変抵抗素子を、繰り返し書き換え動作によって変動した特性から、ほぼ元の特性に復元することができる。

従って、記憶装置（メモリ）のメモリセルの特性変動を復元して、記憶装置（メモリ）の耐久性を増大させることができる。

上述した実施の形態では、書き込み回数表を備えて、書き込み回数を集計したが、書き込み回数表を備える代わりに、その他の指標を用いて特性変動をモニターすることも可能である。以下に、他の指標を用いる場合を列挙する。

例えば、消去回数や、書き換え回数（書き込み回数と消去回数との和）を、指標として用いて、これらの回数が所定の制限値を超えたときに、再初期化を行う。
この場合、回数を計測する回路の構成が、書き込み回数を計測する回路とは若干異なる。

例えば、書き込み後の抵抗値（低抵抗状態の抵抗値）Ｒ_Ｌを指標として用いて、書き込み後の抵抗値が、所定の制限値を超えたときに、再初期化を行う。
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの低抵抗状態の抵抗値Ｒ_Ｌからその最大値を算出し、この最大値を所定の制限値と比較すればよい。

例えば、消去後の抵抗値（高抵抗状態の抵抗値）Ｒ_Ｈを指標として用いて、消去後の抵抗値が、所定の制限値よりも低くなったときに、再初期化を行う。
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの高抵抗状態の抵抗値Ｒ_Ｈからその最小値を算出し、この最小値を所定の制限値と比較すればよい。

また例えば、書き込み後の抵抗値Ｒ_Ｌと消去後の抵抗値Ｒ_Ｈとから、Ｒ_Ｈ／Ｒ_Ｌの比（抵抗変化率）を求め、この比が所定の制限値よりも小さくなったときに、再初期化を行う。
この指標を用いて、複数のメモリセルを単位とする場合には、各メモリセルの高抵抗状態の抵抗値Ｒ_Ｈ及び低抵抗状態の抵抗値Ｒ_Ｌから、Ｒ_Ｈ／Ｒ_Ｌの比の最小値を算出し、この最小値を所定の制限値と比較すればよい。

さらに、上述した指標を、複数種類組み合わせて使用してもよい。

これら抵抗値に関する指標を用いる場合には、書き込み回数表の場合のカウンター等の代わりに、メモリセルの抵抗値を計測して、抵抗値の最大値又は最小値を算出するように、回路等を構成して、計測手段とする。
このような計測手段も、記憶装置の内部の回路として設けてもよく、記憶装置の外部に設けてもよい。

本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。

例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成、等が考えられる。

また、可変抵抗素子としては、前述した、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、書き換え可能回数が有限であり、パルス幅の長い電圧パルスによって特性を回復させる（再初期化する）ことが可能である可変抵抗素子であれば、本発明を適用することが可能である。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。 図１の可変抵抗素子の再初期化後における、電圧パルスの幅と、抵抗値及び抵抗変化率との関係を示す図である。 図１の可変抵抗素子に対して再初期化を行う過程を示すフローチャートである。 可変抵抗素子の膜構成を示す断面図である。 図４の可変抵抗素子の書き換え回数と、抵抗値及び抵抗変化率との関係を示す図である。 図４の可変抵抗素子に印加する電圧パルスの幅と、抵抗値及び抵抗変化率との関係を示す図である。 繰り返し書き換えを行った後の、図４の可変抵抗素子に印加する電圧パルスの幅と、抵抗値及び抵抗変化率との関係を示す図である。

符号の説明

１，２ 電極、３ 導体膜、４ 絶縁体膜、５ 可変抵抗素子

Claims (8)

1. ２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
   前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置であって、
   前記可変抵抗素子の特性変動の指標となる評価値を計測する、計測手段を備え、
   前記計測手段で計測された前記評価値が、所定の値に達したときには、前記可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程が行われる
   ことを特徴とする記憶装置。
2. 前記可変抵抗素子を高抵抗状態から低抵抗状態に変化させる動作を、書き込みと定義したとき、前記評価値として、前記書き込みの回数が計測されることを特徴とする請求項１に記載の記憶装置。
3. 前記評価値として、前記可変抵抗素子の、高抵抗状態の抵抗値、低抵抗状態の抵抗値、低抵抗状態の抵抗値に対する高抵抗状態の抵抗値の比、のいずれかが計測されることを特徴とする請求項１に記載の記憶装置。
4. 複数の前記メモリセルを単位として前記評価値が計測され、前記可変抵抗素子を高抵抗状態から低抵抗状態に変化させる動作を、書き込みと定義したとき、前記評価値として、前記単位内における、前記書き込みの回数の合計が計測されることを特徴とする請求項１に記載の記憶装置。
5. 複数の前記メモリセルを単位として前記評価値が計測され、前記評価値として、前記単位内における、前記可変抵抗素子の、高抵抗状態の抵抗値の最小値、低抵抗状態の抵抗値の最大値、低抵抗状態の抵抗値に対する高抵抗状態の抵抗値の比の最小値、のいずれかが計測されることを特徴とする請求項１に記載の記憶装置。
6. 前記可変抵抗素子が、前記２つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されていることを特徴とする請求項１に記載の記憶装置。
7. 前記金属元素が、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の元素であることを特徴とする請求項６に記載の記憶装置。
8. ２つの電極に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
   前記可変抵抗素子から成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置を駆動する方法であって、
   前記可変抵抗素子の特性変動の指標となる評価値を計測し、
   計測した前記評価値が、所定の値に達しているときには、前記可変抵抗素子に対して、情報を記録する際に印加される電圧パルスよりも幅の長い、電圧パルスを印加して、特性を復元させる過程を行う
   ことを特徴とする記憶装置の駆動方法。

Images