CN102301425A - 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 - Google Patents

电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 Download PDF

Info

Publication number
CN102301425A
CN102301425A CN2011800009655A CN201180000965A CN102301425A CN 102301425 A CN102301425 A CN 102301425A CN 2011800009655 A CN2011800009655 A CN 2011800009655A CN 201180000965 A CN201180000965 A CN 201180000965A CN 102301425 A CN102301425 A CN 102301425A
Authority
CN
China
Prior art keywords
transition metal
metal oxide
potential pulse
cancellation
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800009655A
Other languages
English (en)
Other versions
CN102301425B (zh
Inventor
饭岛光辉
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN102301425A publication Critical patent/CN102301425A/zh
Application granted granted Critical
Publication of CN102301425B publication Critical patent/CN102301425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

提供能够稳定地工作的电阻变化元件的驱动方法以及实施其方法的非易失性存储装置。具有：写入过程，通过提供第一极性的电压脉冲，从而使由含氧率不同的两个金属氧化物层层叠而构成的电阻变化层成为低电阻化；以及消去过程，通过提供与第一极性不同的第二极性的电压脉冲，从而成为高电阻化，在第一次至第N次的写入过程中的电压脉冲的电压值为Vw1、第(N+1)次以后的写入过程中的电压脉冲的电压值为Vw2、第一次至第M次的消去过程中的电压脉冲的脉冲宽度为te1、第(M+1)次以后的消去过程中的电压脉冲的脉冲宽度为te2的情况下，满足|Vw1|＞|Vw2|且te1＞te2，在第M次的消去过程之后，接着执行第(N+1)次的所述写入过程。

Description

电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
技术领域
本发明涉及按照被提供的电脉冲而发生电阻值发生变化的电阻变化元件的驱动方法、初始处理方法、以及执行该方法的非易失性存储装置。
背景技术
近些年，随着电子设备的数字技术的进展，越来越提高了对用于保存图像等的非易失性电阻变化元件的大容量化、写入电力的减少、写入/读出时间的高速化、以及长寿命化等的需求。周知的是，即使以利用了现有的浮动栅的闪存的细微化来对应这样的需求，也存在限度。
作为存在能够满足所述需求的可能性的第一以往技术，提出了利用了钙钛矿材料(例如，Pr(1-x)CaxMnO3[PCMO]、LaSrMnO3[LSMO]、GdBaCoxOy[GBCO]等)的非易失性电阻变化元件的方案(参照专利文献1)。该技术是指，将极性不同的电压脉冲(继续时间短的波状的电压)施加到钙钛矿材料，使其电阻值增大或减少，使变化的电阻值与数据对应起来，从而存储数据。
并且，作为能够利用同一极性的电压脉冲来切换电阻值的第二以往技术，也存在利用了将脉冲宽度不同的电压脉冲施加到过渡金属氧化物(NiO、V2O、ZnO、Nb2O5、TiO2、WO3、或CoO)的膜来该过渡金属氧化物膜的电阻值发生变化这事宜的非易失性电阻变化元件(参照专利文献2)。对于利用了过渡金属氧化物膜的电阻变化元件，也实现了利用了二级管的交叉点型存储器阵列层叠的构成。
(现有技术文献)
(专利文献)
专利文献1：(美国)专利第6204139号说明书
专利文献2：(日本)特开2004-363604号公报
发明概要
发明所解决的技术问题
然而，明确的是，在所述第一以往技术中存在的问题是，不能充分地实现工作的稳定性以及再现性。进而，存在的问题是，对于具有像(Pr0.7Ca0.3MnO3)那样的钙钛矿结构的氧化物结晶，为了其结晶化而通常需要像650℃至850℃那样高的温度，因此，若导入到半导体制造过程中，则导致其他的材料劣化。
并且，在所述第二以往技术中，虽然说明电阻变化工作所需要的初始脉冲施加条件，但是没有提及多次改写数据的反复工作(持久(endurance)工作)时的数据的稳定化。
发明内容
鉴于上述的情况，本发明的主要目的在于提供以低温来能够制造的电阻变化元件的驱动方法，并且能够使电阻变化元件的电阻稳定地发生变化的电阻变化元件的驱动方法、以及执行该方法的非易失性存储装置。
解决技术问题所采用的手段
为了解决所述的问题，本发明涉及的电阻变化元件的驱动方法的实施方案之一，用于驱动电阻变化元件，该电阻变化元件包括按照被提供的电脉冲而电阻值增加以及减少的过渡金属氧化物，所述过渡金属氧化物由第一过渡金属氧化物层和第二过渡金属氧化物层层叠而构成，所述第二过渡金属氧化物层的缺氧度比所述第一过渡金属氧化物层小，所述驱动方法，具有：一次以上的写入过程，通过将写入电压脉冲提供到所述过渡金属氧化物，从而使该过渡金属氧化物从高电阻状态变化为低电阻状态，该写入电压脉冲是第一极性的电压脉冲；以及一次以上的消去过程，通过将消去电压脉冲提供到所述过渡金属氧化物，从而使该过渡金属氧化物从低电阻状态变化为高电阻状态，该消去电压脉冲是与所述第一极性不同的第二极性的电压脉冲，在第一次至第N次(N为1以上)的所述写入过程中的写入电压脉冲的电压值为Vw1、第(N+1)次以后的所述写入过程中的写入电压脉冲的电压值为Vw2的情况下，满足|Vw1|＞|Vw2|，并且，在第一次至第M次(M为1以上)的所述消去过程中的消去电压脉冲的脉冲宽度为te1、第(M+1)次以后的所述消去过程中的消去电压脉冲的脉冲宽度为te2的情况下，满足te1＞te2，在第M次的所述消去过程之后，接着执行第(N+1)次的所述写入过程。
并且，在本发明涉及的电阻变化元件的驱动方法的实施方案之一中，也可以是，进一步，在第一次至第M次的所述消去过程中的消去电压脉冲的电压值为Ve1、第(M+1)次以后的所述消去过程中的消去电压脉冲的电压值为Ve2的情况下，满足|Ve1|＞|Ve2|。
并且，在本发明涉及的电阻变化元件的驱动方法的实施方案之一中，也可以是，进一步，在第一次至第N次的所述写入过程中的写入电压脉冲的脉冲宽度为tw1情况下，满足tw1＜te1。
并且，在本发明涉及的电阻变化元件的驱动方法的实施方案之一中，优选的是，进一步，满足te2×10≤te1。
并且，在本发明涉及的电阻变化元件的驱动方法的实施方案之一中，优选的是，进一步，满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|。
并且，在本发明涉及的电阻变化元件的驱动方法的实施方案之一中，优选的是，所述第二过渡金属氧化物的电阻值，比所述第一过渡金属氧化物的电阻值大。
并且，在本发明涉及的电阻变化元件的驱动方法的实施方案之一中，优选的是，构成所述第一过渡金属氧化物的第一过渡金属，与构成所述第二过渡金属氧化物的第二过渡金属相互不同，所述第二过渡金属的标准电极电位比所述第一过渡金属的标准电极电位低。
并且，在本发明涉及的电阻变化元件的驱动方法的实施方案之一中，优选的是，所述第一氧化物由具有以TaOx(0.8≤x≤1.9)来表示的组成的钽氧化物构成，所述第二过渡金属氧化物由具有以TaOy(2.1≤y＜2.5)来表示的组成的钽氧化物构成。
并且，本发明涉及的非易失性存储装置的实施方案之一，包括第一电极、第二电极、电阻变化元件、以及驱动部，所述电阻变化元件，介于所述第一电极与所述第二电极之间，且具备按照被提供到两个电极间的电脉冲而电阻值增加以及减少的过渡金属氧化物，所述过渡金属氧化物由第一过渡金属氧化物层和第二过渡金属氧化物层层叠而构成，所述第二过渡金属氧化物层的缺氧度比所述第一过渡金属氧化物层小，所述驱动部，执行以下的过程：写入过程，通过将写入电压脉冲提供到所述第一电极与所述第二电极之间，从而使所述过渡金属氧化物从高电阻状态变化为低电阻状态，该写入电压脉冲是第一极性的电压脉冲；以及消去过程，通过将消去电压脉冲提供到所述第一电极与所述第二电极之间，从而使所述过渡金属氧化物从低电阻状态变化为高电阻状态，该消去电压脉冲是与所述第一极性不同的第二极性的电压脉冲，在第一次至第N次(N为1以上)的所述写入过程中的写入电压脉冲的电压值为Vw1、第(N+1)次以后的所述写入过程中的写入电压脉冲的电压值为Vw2的情况下，满足|Vw1|＞|Vw2|，并且，在第一次至第M次(M为1以上)的所述消去过程中的消去电压脉冲的脉冲宽度为te1、第(M+1)次以后的所述消去过程中的消去电压脉冲的脉冲宽度为te2的情况下，满足te1＞te2，在第M次的所述消去过程之后，接着执行第(N+1)次的所述写入过程。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，也可以是，进一步，在第一次至第M次的所述消去过程中的消去电压脉冲的电压值为Ve1、第(M+1)次以后的所述消去过程中的消去电压脉冲的电压值为Ve2的情况下，满足|Ve1|＞|Ve2|。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，也可以是，进一步，在第一次至第N次的所述写入过程中的写入电压脉冲的脉冲宽度为tw1情况下，满足tw1＜te1。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，优选的是，进一步，满足te2×10≤te1。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，优选的是，进一步，满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，优选的是，所述第二过渡金属氧化物的电阻值，比所述第一过渡金属氧化物的电阻值大。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，优选的是，构成所述第一过渡金属氧化物的第一过渡金属，与构成所述第二过渡金属氧化物的第二过渡金属相互不同，所述第二过渡金属的标准电极电位比所述第一过渡金属的标准电极电位低。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，优选的是，所述第一过渡金属氧化物由具有以TaOx(0.8≤x≤1.9)来表示的组成的钽氧化物构成，所述第二过渡金属氧化物由具有以TaOy(2.1≤y＜2.5)来表示的组成的钽氧化物构成。
并且，在本发明涉及的非易失性存储装置的实施方案之一中，优选的是，还包括与所述第一电极或所述第二电极电连接的电流控制元件。该电流控制元件可以是选择晶体管，也可以是二极管。
并且，本发明涉及的阻变化元件的初始处理方法的实施方案之一，用于对电阻变化元件进行初始处理，该电阻变化元件包括按照被提供的电脉冲而电阻值增加以及减少的过渡金属氧化物，所述过渡金属氧化物由第一过渡金属氧化物层和第二过渡金属氧化物层层叠而构成，所述第二过渡金属氧化物层的含缺氧率比所述第一过渡金属氧化物层高，在写入过程中，通过将写入电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从高电阻状态变化为低电阻状态，该写入电压脉冲是第一极性且电压值为Vw2的电压脉冲；在所述写入过程之后，在消去过程中，通过将消去电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从低电阻状态变化为高电阻状态，该消去电压脉冲是与所述第一极性不同的第二极性且脉冲宽度为te2的电压脉冲，在通过反复进行所述写入过程和所述消去过程，从而进行向所述电阻变化元件的数据的写入和消去的情况下，所述初始处理方法，包括：一次以上的初始写入过程，通过将所述第一极性且满足|Vw1|＞|Vw2|的电压值Vw1的电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从高电阻状态变化为低电阻状态；以及一次以上的初始消去过程，在所述写入过程之后，通过将所述第二极性且满足te1＞te2的脉冲宽度te1的电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从低电阻状态变化为高电阻状态，在最后的所述初始消去过程之后，接着执行最初的所述写入过程。
发明效果
根据本发明涉及的电阻变化元件的驱动方法，能够使电阻变化元件稳定地发生电阻变化。并且，根据实施该驱动方法的本发明的非易失性存储装置，能够实现能够稳定地工作的存储装置。
附图说明
图1是示出本发明的实施例1涉及的电阻变化元件的构成的一个例子的模式图。
图2是示出本发明的实施例1涉及的电阻变化元件的驱动方法的顺序的流程图。
图3是示出电阻变化层的电阻状态的变化的一个例子的图表。
图4是示出使本发明的实施例1涉及的电阻变化元件工作的电路的构成的一个例子以及将数据写入到该电阻变化元件时的工作例的图。
图5是示出本发明的实施例1涉及的将数据写入到电阻变化元件时以及消去时的电阻变化层的电阻值的变化的图。
图6是示出本发明的实施例1涉及的使电阻变化元件工作的电路的构成的一个例子以及读出写入到该电阻变化元件的数据时的工作例的图。
图7是示出读出数据时在包括本发明的实施例1涉及的电阻变化元件的电路流动的电流的电流值和电阻变化层的电阻值的关系的图。
图8A是示出一边依次使本发明的实施例1涉及的电阻变化元件发生电压值的变化一边提供多个电压脉冲时的电阻变化层3的电阻值的变化的滞后(hysteresis)特性的图表。
图8B是示出改变电阻变化层的厚度来制造的其他的电阻变化元件的滞后特性的图表。
图9是示出|Ve1|＞|Ve2|时的持久特性的好坏的检查结果的图表。
图10是示出|Ve1|≤|Ve2|时的持久特性的好坏的检查结果的图表。
图11是示出第一写入电压脉冲的电压值和第二写入电压脉冲的电压值相同即-2.0V、且第一消去电压脉冲的电压值和第二消去电压脉冲的电压值相同即+2.5V时的比较例1的电阻变化元件包括的电阻变化层的电阻状态的变化的图表。
图12是示出第一写入电压脉冲的电压值和第二写入电压脉冲的电压值相同即-2.5V、且第一消去电压脉冲的电压值和第二消去电压脉冲的电压值相同即+3.5V时的比较例2的电阻变化元件包括的电阻变化层的电阻状态的变化的图表。
图13A是示出提供到电阻变化元件的电压脉冲的波形的一个例子的模式图。
图13B是示出提供到电阻变化元件的电压脉冲的波形的一个例子的模式图。
图13C是示出提供到电阻变化元件的电压脉冲的波形的一个例子的模式图。
图13D是示出提供到电阻变化元件的电压脉冲的波形的一个例子的模式图。
图14A是示出提供图13A所示的电压脉冲时的电阻变化元件的电阻值的变化的一个例子的图表。
图14B是示出提供图13B所示的电压脉冲时的电阻变化元件的电阻值的变化的一个例子的图表。
图14C是示出提供图13C所示的电压脉冲时的电阻变化元件的电阻值的变化的一个例子的图表。
图14D是示出提供图13D所示的电压脉冲时的电阻变化元件的电阻值的变化的一个例子的图表。
图15A是说明图14A所示的电阻值的分布的图。
图15B是说明图14B所示的电阻值的分布的图。
图15C是说明图14C所示的电阻值的分布的图。
图15D是说明图14D所示的电阻值的分布的图。
图16A是说明电阻值的分布的一个例子的图。
图16B是说明电阻值的分布的一个例子的图。
图16C是说明电阻值的分布的一个例子的图。
图16D是说明电阻值的分布的一个例子的图。
图16E是说明电阻值的分布的一个例子的图。
图17是示出提供到电阻变化元件的电压脉冲的波形的一个例子的模式图。
图18A是说明电阻值的分布的一个例子的图。
图18B是说明电阻值的分布的一个例子的图。
图18C是说明电阻值的分布的一个例子的图。
图18D是说明电阻值的分布的一个例子的图。
图19是示出本发明的实施例2涉及的非易失性存储装置的构成的一个例子的方框图。
图20是示出本发明的实施例3涉及的非易失性存储装置的构成的一个例子的方框图。
具体实施方式
以下，参照附图说明本发明的具体实施方式。
(实施例1)
[电阻变化元件的构成]
首先，说明本发明的实施例1的电阻变化元件的构成。
图1是示出本发明的实施例1的电阻变化元件的构成的一个例子的模式图。如图1所示，本实施例的电阻变化元件10包括衬底1、被形成在衬底1上的下部电极2、被形成在下部电极2上的电阻变化层3、以及被形成在电阻变化层3上的上部电极4。下部电极2以及上部电极4，与电阻变化层3电连接。
例如，衬底1由硅衬底构成。并且，例如，利用Au(金)、Pt(白金)、Ir(铱)、以及Cu(铜)之中的一个或多个材料，来构成上部电极4。
电阻变化层3，由第一过渡金属氧化物层3a和第二过渡金属氧化物层3b层叠而构成。在本实施例中，由第一钽氧化物层3a和第二钽氧化物层3b层叠而构成，以作为其一个例子。在此，第二钽氧化物层3b的含氧率，比第一钽氧化物层3a的含氧率高。换而言之，第二钽氧化物层3b的缺氧度，比第一钽氧化物层3a的缺氧度少。缺氧度是指，在各个过渡金属氧化物中，针对构成其化学量论组成的氧化物的氧的量，缺乏了氧的比例。例如，在过渡金属是钽(Ta)的情况下，由于化学量论上的氧化物的组成为Ta2O5，因此能够表示为TaO2.5。TaO2.5的缺氧度为0％。例如，TaO1.5的组成的缺氧型的钽氧化物的缺氧度成为，缺氧度＝(2.5-1.5)/2.5＝40％。并且，Ta2O5的含氧率成为，在总原子数中占有的氧原子的比率(O/(Ta+O))，即71.4％。因此，缺氧型的钽氧化物的含氧率比0大，比71.4％小。
在第一钽氧化物层3a的组成为TaOx时，x为0.8以上且1.9以下的情况下，并且，在第二钽氧化物层3b的组成为TaOy时，y为2.1以上且不足2.5的情况下，能够使电阻变化层3的电阻值稳定地发生变化。因此，优选的是，x以及y在上述的范围内。
若电阻变化层3的厚度在1μm以下，则可确认电阻值的变化，优选的是，电阻变化层3的厚度在200nm以下。这是因为，在成型过程中使用光刻(lithography)时容易加工，而且，能够降低使电阻变化层3的电阻值发生变化所需要的电压脉冲的电压值。另一方面，从进一步确实避免电压脉冲施加时的击穿(绝缘破坏)的观点来看，优选的是，电阻变化层3的厚度至少在5nm以上。
并且，对于第二钽氧化物层3b的厚度，若过大，则导致初始电阻值过高等的问题，并且，若过小，则导致不能得到稳定的电阻变化的问题，因此，优选的是，在1nm以上且8nm以下左右。
在使如上构成的电阻变化元件10工作的情况下，下部电极2以及上部电极4，与电源5的不同端子电连接。该电源5被构成为，作为用于驱动电阻变化元件10的电脉冲施加装置来发挥功能，在下部电极2与上部电极4之间能够施加规定的极性、电压以及时间幅度的电脉冲(电压脉冲)。
而且，以下设想，被施加到电极间的电压脉冲的电压，由下部电极2为基准的上部电极4的电位确定。
[电阻变化元件的制造方法]
接着，说明电阻变化元件10的制造方法。
首先，在衬底1上，通过溅射法来形成厚度为0.2μm的下部电极2。然后，通过在氩气以及氧气中对Ta靶材进行溅射的所谓反应溅射法，在下部电极2上形成钽氧化物层。在此，通过改变氧气对氩气的流量比，从而能够容易调整钽氧化物层中的含氧率。而且，对于衬底温度，不需要特别加热，而可以是室温。
其次，通过将如上形成的钽氧化物层的最表面氧化，从而将其表面改质。据此，在钽氧化物层的表面形成，含氧率比该钽氧化物层的没有被氧化的区域(第一区域)高的区域(第二区域)。这样的第一区域以及第二区域分别相当于第一钽氧化物层3a以及第二钽氧化物层3b，由如上形成的第一钽氧化物层3a以及第二钽氧化物层3b构成电阻变化层3。
其次，在如上形成的电阻变化层3上，通过溅射法来形成厚度为0.2μm的上部电极4，从而能够得到电阻变化元件10。
而且，以掩模(mask)以及光刻来能够调整下部电极2以及上部电极4和电阻变化层3的大小以及形状。在本实施例中，上部电极4以及电阻变化层3的大小为0.5μm×0.5μm(面积为0.25μm2)，下部电极2与电阻变化层3接触的部分的大小也为0.5μm×0.5μm(面积为0.25μm2)。
并且，在本实施例中，第一钽氧化物层3a的组成为TaOx(x＝1.54)，第二钽氧化物层3b的组成为TaOy(y＝2.47)。而且，对于本发明的实施例中的氧化物层的组成分析，都利用卢瑟福背散射法(RBS)。进而，电阻变化层3的厚度为30nm，第一钽氧化物层3a的厚度为22nm，第二钽氧化物层3b的厚度为8nm。
而且，虽然在本实施例中，说明x＝1.54，y＝2.47的情况，但是，不仅限于此，若x的范围是0.8≤x≤1.9，y的范围是2.1≤y＜2.5，则能够实现与本实施例中的电阻变化特性同样稳定的电阻变化。
[电阻变化元件的工作]
接着，说明通过上述的制造方法而得到的电阻变化元件10的工作。
以下，将电阻变化层3的电阻值为规定的高的值(例如，20000Ω)的情况称为高电阻状态，将同样为规定的低的值(例如，700Ω)的情况称为低电阻状态。
利用电源5，将负极性的(即，以下部电极2为基准，上部电极4为负电压的)电压脉冲、且振幅比写入阈值电压大的写入电压脉冲，施加到下部电极2和上部电极4之间，从而电阻变化层3的电阻值减少，电阻变化层3从高电阻状态变化为低电阻状态。以下，将其称为写入过程。
另一方面，利用电源5，将正极性的(即，以下部电极2为基准，上部电极4为正电压的)电压脉冲、且振幅比消去阈值电压大的消去电压脉冲，施加到下部电极2和上部电极4之间，从而电阻变化层3的电阻值增加，电阻变化层3从低电阻状态变化为高电阻状态。以下，将其称为消去过程。
而且，在电阻变化层3处于低电阻状态的情况下，即使与写入电压脉冲相同的极性的负极性的电压脉冲被施加到下部电极2和上部电极4之间，电阻变化层3也不发生变化，依然处于低电阻状态。同样，在电阻变化层3处于高电阻状态的情况下，即使与消去电压脉冲相同的极性的正极性的电压脉冲被施加到下部电极2和上部电极4之间，电阻变化层3也不发生变化，依然处于高电阻状态。
通过反复进行所述的写入过程和消去过程，从而电阻变化元件10工作。而且，也会有进行连续执行写入过程或消去过程的所谓覆盖写(overwrite)的情况。
在本实施例中，在紧在制造电阻变化元件10后第一次至第N次(N为1以上)的写入过程(以下，称为“第一写入过程”)中的写入电压脉冲(以下，称为“第一写入电压脉冲”)的电压值为Vw1、第(N+1)次以后的写入过程(以下，称为“第二写入过程”)中的写入电压脉冲(以下，称为“第二写入电压脉冲”)的电压值为Vw2的情况下，满足|Vw1|＞|Vw2|。
并且，在紧在制造电阻变化元件10后第一次至第M次(M为1以上)的消去过程(以下，称为“第一消去过程”)中的消去电压脉冲(以下，称为“第一消去电压脉冲”)的电压值为Ve1、第(M+1)次以后的消去过程(以下，称为“第二消去过程”)中的消去电压脉冲(以下，称为“第二消去电压脉冲”)的电压值为Ve2的情况下，满足|Ve1|＞|Ve2|。
写入就进行覆盖写的情况下，即，在所述第一写入过程发生多次的情况下，上述的N为2以上。同样，在所述第一消去过程发生多次的情况下，上述的M为2以上。
并且，也会有不进行覆盖写而反复并交替地多次执行第一写入过程和第一消去过程的情况，此时，N以及M也为2以上。
如此，N以及M为1以上的值，但是，被设定为，即使N以及M为1以上的任何值，也在第一消去过程之后，接着执行第二写入过程。也就是说，被设定为，总是在第一写入过程与第二写入过程之间存在第一消去过程，而第一写入过程与第二写入过程不连续。这是因为，在不是第一消去过程之后接着执行第二写入过程，而是第一写入过程之后接着执行第二写入过程的情况下(第一写入过程与第二写入过程连续的情况下)，不易实现稳定的电阻变化。
如图2表示上述的本发明的实施例1的电阻变化元件10的驱动方法的流程图。首先，根据电压值Vw1的电压脉冲执行第一写入过程(S101)。此时，电阻变化层3，从初始状态的高电阻状态(HR)变化为低电阻状态(LR)。其次，根据电压值Ve1的电压脉冲执行第一消去过程(S102)。此时，电阻变化层3，从低电阻状态变化为高电阻状态。
然后，执行反复进行第二写入过程和第二消去过程的步骤S103。具体而言，反复进行根据电压值Vw2的电压脉冲的第二写入过程(S103A)和根据电压值Ve2的电压脉冲的第二消去过程(S103B)。在此，在执行步骤S103A的情况下，电阻变化层3从高电阻状态变化为低电阻状态，在执行步骤S103B的情况下，电阻变化层3从低电阻状态变化为高电阻状态。
而且，如上所述，在上述的N以及M的任一方或双方为2以上的情况下，反复执行步骤S101以及步骤S102的任一方或双方。
本发明，虽然不限定执行图2的流程图所示的工作的具体状况，但是，可以举出这样的一个例子：在电阻变化元件的出货前，在工厂内执行步骤S101以及步骤S102，以作为对制造后的电阻变化元件的初始处理；步骤S103被执行，以用于用户实际使用电阻变化元件(写入、消去数据)。
如在后面进行详细说明，通过针对处于制造后的初始电阻状态的电阻变化元件，执行步骤S101以及步骤S102，从而能够实现电阻变化元件的稳定的工作以及良好的持久特性。因此，通过针对电阻变化元件，在出货前执行步骤S101以及步骤S102，并确认发生了所希望的电阻状态的变化，从而能够一并完成产品的好坏判断和提高工作特性的处理。
图3是示出电阻变化层3的电阻状态的变化的一个例子的图表。该例子中，第一写入电压脉冲的电压值Vw1为-3.0V，第二写入电压脉冲的电压值Vw2为-2.0V。并且，第一消去电压脉冲的电压值Ve1为+4.0V，第二消去电压脉冲的电压值Ve2为+2.5V。而且，在任何情况下，脉冲宽度均为100ns。并且，第一写入过程以及第一消去过程分别执行一次。
参照图3得知，电阻变化层3的电阻状态的变化稳定。如此，将电压脉冲施加到两个电极间，以满足|Vw1|＞|Vw2|且|Ve1|＞|Ve2|，从而能够使电阻变化元件10稳定工作。而且，在本实施例中，也满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|的条件。可以认为，这一点也贡献于电阻变化元件10的稳定工作。
接着，说明电阻变化元件10被使用为存储器、且进行1位数据的写入以及读出处理的情况。而且，以下，电阻变化层3处于低电阻状态的情况与“1”相对应，处于高电阻状态的情况与“0”相对应。
图4是示出本发明的实施例1的使电阻变化元件10工作的电路的构成的一个例子以及向电阻变化元件10写入数据时的工作例的图。如图4所示，该电路包括电阻变化元件10、第一端子11以及第二端子12。电阻变化元件10的上部电极4与第一端子11电连接，下部电极2与第二端子12电连接。
图5是示出本发明的实施例1的将数据写入到电阻变化元件10时(写入过程)以及消去时(消去过程)的电阻变化层3的电阻值的变化的图。而且，在写入过程以及消去过程中，如图4所示，第二端子12被接地(GND)，电压脉冲被提供到第一端子11。电压脉冲是，以下部电极2以及接地点为基准来确定的。
在电阻变化元件10处于初始状态的情况(电阻变化层3的电阻值为初始电阻值的情况)下，若负极性的第一写入电压脉冲(电压值Vw1)被提供到第一端子11，则如图5所示，电阻变化层3的电阻值从初始电阻值开始减少，电阻变化层3成为低电阻状态Ra。据此，表示“1”的1位数据被写入。接着，若正极性的第一消去电压脉冲(电压值Ve1)被提供到第一端子11，则电阻变化层3从低电阻状态Ra变化为高电阻状态Rb。据此，表示“0”的1位数据被写入。
然后，在电阻变化层3处于高电阻状态Rb的情况下，若负极性的第二写入电压脉冲(电压值Vw2)被提供到第一端子11，则电阻变化层3从高电阻状态Rb变化为低电阻状态Ra。另一方面，在电阻变化层3处于低电阻状态Ra的情况下，若正极性的第二消去电压脉冲(电压值Ve2)被提供到第一端子11，则电阻变化层3从低电阻状态Ra变化为高电阻状态Rb。
在该电路中，如上所述，也将电压脉冲提供到第一端子11，以满足|Vw1|＞|Vw2|且|Ve1|＞|Ve2|，从而能够使电阻变化元件10作为稳定工作的存储器来发挥功能。
图6是示出本发明的实施例1的使电阻变化元件10工作的电路的构成的一个例子以及读出写入到电阻变化元件10的数据时的工作例的图。如图6所示，在进行数据的读出的情况下，第二端子12被接地(GND)，读出电压被提供到第一端子11。该读出电压是，以下部电极2以及接地点为基准来确定的。通常，读出电压被设定为写入阈值电压以及消去阈值电压的振幅以下的电压，以使被写入的数据不会被改写。
图7是示出读出数据时在包括本发明的实施例1的电阻变化元件10的电路流动的电流的电流值和电阻变化层3的电阻值的关系的图。若读出电压被提供到第一端子11，则与电阻变化层3的电阻值相对应的电流在电路流动。也就是说，如图7所示，在电阻变化层3处于低电阻状态Ra的情况下，电流值Ia的电流在电路流动，在处于高电阻状态Rb的情况下，电流值Ib的电流在电路流动。
如图6所示，在第二端子12被接地、且例如+0.4V的读出电压被提供到第一端子11的情况下，通过检测在第一端子11与第二端子12之间流动的电流的电流值，从而判别电阻变化层3处于高电阻状态还是低电阻状态。具体而言，若检测出的电流值为Ia，则判别为电阻变化层3处于低电阻状态Ra。根据其结果得知，被写入到电阻变化元件10的数据为“1”。另一方面，若检测出的电流值为Ib，则判别为电阻变化层3处于高电阻状态Rb。根据其结果得知，被写入到电阻变化元件10的数据为“0”。如此，进行被写入到电阻变化元件10的数据的读出。
本实施例的电阻变化元件10，即使遮断电源，也电阻值不会发生变化。因此，通过利用该电阻变化元件10，从而能够实现非易失性存储装置。
图8A是示出一边依次使本发明的实施例1的电阻变化元件10发生电压值的变化一边提供多个电压脉冲时的电阻变化层3的电阻值的变化的滞后特性的图表。图8A的横轴所示的电压表示，以第二端子12为基准来施加到第一端子11的电压值。在用于测定的电阻变化元件10中，电阻变化层3的厚度为30nm，第一钽氧化物层3a的厚度为22nm，第二钽氧化物层3b的厚度为8nm。对于第一钽氧化物层3a的组成，若将钽氧化物记载为TaOx，则成为x＝1.54，对于第二钽氧化物层3b的组成，若将钽氧化物记载为TaOy，则成为y＝2.47。
如图8A所示，在电压脉冲的电压值0至-3.0V左右的期间，电阻变化层3的电阻值一直维持初始电阻值，在成为-3.0V左右的阈值电压VL1时急剧减少。然后，在电压脉冲的电压值经由-3.0V左右至-3.5V左右的最低电压而达到+3.5V的期间，电阻变化层3的电阻值维持低的状态，在成为+3.5V左右的阈值电压VH1时表示上升的前兆，进而，经由+4.0V左右的最高电压而成为+3.3V左右时，电阻变化层3的电阻值急剧上升。接着，在电压脉冲的电压值+3.3V左右至0V的期间，电阻变化层3的电阻值维持高的状态。到此为止是，图8A中表示为“第一周期”的点的轨迹。
接着，在电压脉冲的电压值0V至-1.0V左右的期间，电阻变化层3的电阻值维持高的状态，在成为-1.0V左右的阈值电压VL2时急剧减少。然后，在电压脉冲的电压值经由-1.0V左右至-1.5V左右的最低电压而达到+1.7V左右的期间，电阻变化层3的电阻值维持低的状态，在成为+1.7V左右的阈值电压VH2时急剧上升。接着，在经由+1.7V左右至+2.0V左右的最高电压而达到0V的期间，电阻变化层3的电阻值维持高的状态。到此为止是，图8A中表示为“第二周期”的点的轨迹。
进而，在电压脉冲的电压值0至-0.7V左右的期间，电阻变化层3的电阻值维持高的状态，在成为-0.7V左右的阈值电压VL3时急剧减少。然后，在电压脉冲的电压值经由-0.7V左右至-1.5V左右的最低电压而达到+1.7V左右的期间，电阻变化层3的电阻值维持低的状态，在成为+1.7V左右的阈值电压VH3时急剧上升。接着，在经由+1.7V左右至+2.0V左右的最高电压而达到0V的期间，电阻变化层3的电阻值维持高的状态。到此为止是，图8A中表示为“第三周期”的点的轨迹。而且，表示为“第四周期”的点的轨迹，也与该“第三周期”的情况相同。
进而，利用改变电阻变化元件10的电阻变化层的厚度而制造的其他的电阻变化元件来进行了同样的实验。其他的电阻变化元件中，电阻变化层3的厚度为50nm，第一钽氧化物层3a的厚度为45nm，第二钽氧化物层3b的厚度为5nm。对于第一钽氧化物层3a的组成，若将钽氧化物记载为TaOx，则成为x＝1.54，对于第二钽氧化物层3b的组成，若将钽氧化物记载为TaOy，则成为y＝2.47。
图8B是示出上述的其他的电阻变化元件的滞后特性的图表。与图8A所示的电阻变化元件10的特性相比，虽然各个阈值电压的值不同，但是出现形状相似的图表所示的特性。
发明人员，根据包含图8A以及图8B的结果的多个实验的结果，发现了电阻变化元件的滞后特性一般具有下列的性质。
(i)在第n(n为1以上)周期中，电阻变化层成为低电阻状态的阈值电压VLn的绝对值，在电阻变化层处于初始电阻状态的第一周期中成为最大，在第二周期以后成为小。
(ii)在各个周期中，电阻变化层成为高电阻状态的阈值电压VHn的绝对值，与在该周期中为了使电阻变化层成为低电阻状态而施加的负极性的电压脉冲的最低电压的绝对值相比，相同或大。
而且，在图8A中，虽然在第一周期的阈值电压VH1出现电阻变化层的电阻值上升的前兆，但是不立刻成为高电阻状态。根据后面的考察得知，这样的动作与被串联插入于实验电路的保护电阻有关。通过按照电阻变化层的厚度适当地选择保护电阻的值，从而得到如图8B的图表所示的滞后特性。
根据以上的结果得知，例如，按照图8A的滞后特性，将第一写入电压脉冲的电压值Vw1设定为比-3.0V左右的阈值电压VL1低的-3.5V，将第一消去电压脉冲的电压值Ve1的绝对值设定为比Vw1的绝对值大的+4.0V左右，从而能够执行第一写入过程以及第一消去过程。
并且，由于成为|VL1|＞|VL2|以及|VH1|＞|VH2|，因此，若考虑满足|Vw1|＞|Vw2|以及|Ve1|＞|Ve2|，则适当的是，将第二写入电压脉冲的电压值Vw2设定为-0.7V至-2.5V左右的范围内，将第二消去电压脉冲的电压值Ve2设定为+1.7V至+3.5V左右的范围内。因此，如上参照图2说明，在本实施例中，Vw1以及Vw2分别为-3.0V以及-2.0V，Ve1以及Ve2分别为+4.0V以及+2.5V。
接着，说明各个电压脉冲的电压值的大小关系影响到电阻变化元件的持久特性的情况。
图9是示出|Ve1|＞|Ve2|时的持久特性的好坏的检查结果的图表。并且，图10是示出|Ve1|≤|Ve2|时的持久特性的好坏的检查结果的图表。而且，在此，将稳定的电阻变化反复了100次的情况，设为持久特性良好(○)，将与所述不同的情况，设为持久特性不良(×)。利用的电压脉冲的脉冲宽度均为100ns。
如图9所示，在|Ve1|＞|Ve2|成立、且|Vw1|＞|Vw2|成立的情况下，持久特性良好。对此，如图9以及图10所示，|Ve1|＞|Ve2|以及|Vw1|＞|Vw2|之中的至少一方不成立的情况下，持久特性不良。
在本实施例的电阻变化元件10的驱动方法中，|Ve1|＞|Ve2|以及|Vw1|＞|Vw2|均成立。因此，根据上述的实验结果得知，通过本实施例的驱动方法，能够得到电阻变化元件10的良好的持久特性。
[比较例1]
以下，说明比较例1的电阻变化元件的驱动方法。而且，对于以该比较例1的驱动方法来驱动的电阻变化元件的构成，由于与上述的电阻变化元件10同样，因此省略说明。
图11是示出第一写入电压脉冲的电压值Vw1和第二写入电压脉冲的电压值Vw2相同即-2.0V、且第一消去电压脉冲的电压值Ve1和第二消去电压脉冲的电压值Ve2相同即+2.5V时的比较例1的电阻变化元件包括的电阻变化层的电阻状态的变化的图表。而且，在哪种情况下，脉冲宽度均为100ns。
如图11所示，在比较例1中，电阻变化层的电阻值依然为初始电阻值，而不发生电阻状态的变化。因此，在该比较例1的驱动方法中，不能将电阻变化元件作为存储器来利用。
[比较例2]
接着，说明比较例2的电阻变化元件的驱动方法。而且，对于以该比较例2的驱动方法来驱动的电阻变化元件的构成，由于与上述的电阻变化元件10同样，因此也省略说明。
图12是示出第一写入电压脉冲的电压值Vw1和第二写入电压脉冲的电压值Vw2相同即-3.0V、且第一消去电压脉冲的电压值Ve1和第二消去电压脉冲的电压值Ve2相同即+4.0V时的比较例2的电阻变化元件包括的电阻变化层的电阻状态的变化的图表。而且，在哪种情况下，脉冲宽度均为100ns。
如图12所示，在比较例2中，到脉冲数为10左右为止，电阻变化层的电阻状态发生变化，但是，以后会有低电阻状态中的电阻值与高电阻状态中的电阻值之间的差明显小的情况，在脉冲数为90以后，持续该差小的状况。
根据这样的比较例1以及2得知，在|Vw1|＝|Vw2|以及|Ve1|＝|Ve2|成立的驱动方法中，不能稳定地驱动电阻变化元件。对此，在本实施例的电阻变化元件10的驱动方法中，如图3所示，能够得到稳定的工作。
如上所述，根据满足|Vw1|＞|Vw2|以及|Ve1|＞|Ve2|的驱动方法，向电阻变化元件10提供良好的持久特性，但是，在多次反复第二写入过程和第二消去过程时，会有各个第二写入过程和第二消去过程之后电阻变化元件10可取的电阻值发生不均匀性的情况。
发明人员，为了研究这样的电阻值的不均匀性的减少方案，而改变第一写入电压脉冲的脉冲宽度tw1和第一消去电压脉冲的脉冲宽度te1，来进行了几种实验。其结果为，发现了这样的内容：为了减少上述的电阻值的不均匀性，而使第一消去电压脉冲的脉冲宽度te1比第一写入电压脉冲的脉冲宽度tw1大是有效的，优选的是，第一消去电压脉冲的脉冲宽度te1为第一写入电压脉冲的脉冲宽度tw1的10倍以上。
以下，说明实验的内容，并且，说明根据实验的结果得到的、用于实现进一步稳定的持久特性的电阻变化元件的驱动方法。
在实验中，首先，将脉冲宽度tw1和脉冲宽度te1的组合不同的第一写入电压脉冲以及第一消去电压脉冲提供到四个电阻变化元件的每一个，分别进行一次第一写入过程和第一消去过程后，交替进行至少400周期的第二写入过程和第二消去过程，测定各个周期的第二写入过程后的低电阻状态LR中的电阻值、和第二消去过程后的高电阻状态HR中的电阻值。
图13A至图13D是示出施加到各个电阻变化元件的第一写入电压脉冲、第一消去电压脉冲、第二写入电压脉冲、第二消去电压脉冲的波形的模式图。
具体而言，在图13A中，tw1和te1均为小的100ns；在图13B中，tw1为100ns，te1为比其大的10μs；在图13C中，tw1为1ms，te1为比其小的100ns；在图13D中，tw1和te1均为大的1ms。
而且，在哪种情况下，对于tw1以及te1以外的条件，都利用上述的实施例中说明的适当的条件。也就是说，第一写入电压脉冲的电压值Vw1为-3.0V，第一消去电压脉冲的电压值Ve1为+4.0V。并且，第二写入电压脉冲的电压值Vw2为-2.0V，脉冲宽度为100ns，第二消去电压脉冲的电压值Ve2为+2.5V，脉冲宽度为100ns。
在实验中试图，向各个电阻变化元件分别施加一次第一写入电压脉冲以及第一消去电压脉冲，接着，交替施加至少四百次第二写入电压脉冲以及第二消去电压脉冲，从而使电阻状态发生变化。
图14A至图14D分别是示出将图13A至图13D所示的波形的电压脉冲施加到电阻变化元件时的电阻变化元件的电阻值的变化的一个例子的图表。在此，各个电阻值是指：测定施加不使电阻变化元件的电阻状态发生变化的低的读出电压(具体而言0.4V)而在电阻变化元件流动的电流，并根据测定的电流来算出的值。
在te1比tw1大的情况下(图14B)的高电阻状态HR中的电阻值的不均匀性，比在tw1和te1均为小的情况下(图14A)的不均匀性小。在te1比tw1小的情况下(图14C)，在第二消去过程中电阻值完全不上升，电阻变化元件完全不发挥作为存储器的功能。并且，在tw1和te1均为大的情况下(图14D)，在第二消去过程中的电阻值的上升量小，高电阻状态HR的电阻值与低电阻状态LR的电阻值之间的差小。
图15A至图15D分别是说明图14A至图14D所示的电阻值的分布的图，也是对第二写入过程后的低电阻状态LR中测定的各个电流值和其标准偏差值所表示的坐标、以及第二消去过程后的高电阻状态HR中测定的各个电流值和其标准偏差值所表示的坐标进行绘图的分布图。
在tw1和te1均为小的情况下(图15A)，高电阻状态HR中的电流值的分布宽度为24μA(2μA至26μA)，对此，在te1比tw1大的情况下(图15B)，该分布宽度变窄为9μA(3μA至12μA)。但是，在tw1和te1均为大的情况下(图15D)，该分布宽度仅变窄为16μA。该分布宽度是电阻值的不均匀性，该分布宽度越窄，就越意味着电阻值的再现性良好(反复精度高)。
并且，在tw1和te1均为小的情况下(图15A)，高电阻状态HR中的电流值的最大值、与低电阻状态LR中的电流值的最小值之间的差为10μA，对此，在te1比tw1大的情况下(图15B)，该差扩大为20μA。但是，在tw1和te1均为大的情况下(图15D)，该差变窄为7μA。该差是电阻状态的识别窗口，该差越大，就越意味着容易识别电阻状态。
根据这样的实验的结果得知，为了使电阻变化元件的高电阻状态HR中的电阻值的分布宽度缩短，且使高电阻状态HR的电阻值与低电阻状态LR的电阻值之间的差扩大，而使第一消去电压脉冲的脉冲宽度te1比第一写入电压脉冲的脉冲宽度tw1大的驱动方法是有效的。通过利用这样的驱动方法，能够抑制电阻变化元件的电阻值(尤其高电阻状态HR中的电阻值)的不均匀性，能够实现电阻变化元件的进一步稳定的持久特性。
发明人员，进而，为了检查第一消去电压脉冲的脉冲宽度te1对第一写入电压脉冲的脉冲宽度tw1的适当的范围，在将第一写入电压脉冲的脉冲宽度tw1固定为100ns，且将第一消去电压脉冲的脉冲宽度te1设为tw1的1倍(100ns)、10倍(1μs)、100倍(10μs)、10000倍(1ms)、1000000倍(100ms)的情况下，分别测定了第二写入过程后的低电阻状态LR中的电流值、以及第二消去过程后的高电阻状态HR中的电流值。
图16A至图16E是说明所述的各个情况下的电阻值的分布的图，也是以与图15A至图15C同样的记载来表示第二写入过程后的低电阻状态LR中测定的电流值、以及第二消去过程后的高电阻状态HR中测定的电流值的分布图。而且，为了便于比较，在图16A、图16C，分别再次表示图15A、图15B。
如图16A至图16E所示，在将第一消去电压脉冲的脉冲宽度te1设为tw1的10倍(1μs)的情况下(图16B)，第二消去过程后的高电阻状态HR中的电流值的分布宽度为12μA(3μA至15μA)，即使将te1进一步变大，也该分布宽度没有明显缩短。
并且，在将第一消去电压脉冲的脉冲宽度te1设为tw1的10倍(1μs)的情况下(图16B)，高电阻状态HR中的电流值的最大值、与低电阻状态LR中的电流值的最小值之间的差为19μA，即使将te1进一步变大，也该差没有明显扩大。
根据这样的实验的结果得知，通过利用第一消去电压脉冲的脉冲宽度te1为第一写入电压脉冲的脉冲宽度tw1的10倍以上的驱动方法，从而能够抑制电阻变化元件的电阻值(尤其高电阻状态HR中的电阻值)的不均匀性，能够实现电阻变化元件的进一步稳定的持久特性。
发明人员，为了导出有效于减少电阻变化元件的电阻值的不均匀性的其他的驱动条件，而改变第一消去电压脉冲的脉冲宽度te1对第二消去电压脉冲的脉冲宽度te2的大小，来进行了几种实验。根据其结果得知，通过将第一消去电压脉冲的脉冲宽度te1设为第二消去电压脉冲的脉冲宽度te2以上，也能够实现良好的持久特性。
进而，根据该实验得知，存在这样的脉冲宽度的条件：即使第一消去电压脉冲的电压值Ve1的绝对值与第二消去电压脉冲的电压值Ve2的绝对值相同，也能够得到良好的持久特性。
以下，说明实验的内容，并且，说明根据实验的结果得到的、用于实现进一步稳定的持久特性的电阻变化元件的驱动方法。
与上述的实验同样，利用四个电阻变化元件，进行实验。
图17是示出施加到各个电阻变化元件的第一写入电压脉冲、第一消去电压脉冲、第二写入电压脉冲、第二消去电压脉冲的波形的模式图。
具体而言，将第二消去电压脉冲的脉冲宽度te2固定为100ns，将第一消去电压脉冲的脉冲宽度te1设为te2的1倍(100ns)、10倍(1μs)、100倍(10μs)、10000倍(1ms)的各个不同波形的电压脉冲分别施加到对应的电阻变化元件，测定了第二写入过程后的低电阻状态LR中的电流值、以及第二消去过程后的高电阻状态HR中的电流值。
而且，在哪种情况下，te1以及te2以外的条件均为，第一写入电压脉冲的电压值Vw1为-3.0V，脉冲宽度为100ns，第一消去电压脉冲的电压值Ve1为+2.5V。并且，第二写入电压脉冲的电压值Vw2为-2.0V，脉冲宽度为100ns，第二消去电压脉冲的电压值Ve2为+2.5V。
图18A至图18D是说明将各个波形的电压脉冲施加到电阻变化元件时得到的电阻值的分布的图，也是对第二写入过程后的低电阻状态LR中测定的各个电流值和其标准偏差值所表示的坐标、以及第二消去过程后的高电阻状态HR中测定的各个电流值和其标准偏差值所表示的坐标进行绘图的分布图。
如图18B至图18D所示，在哪种情况下，高电阻状态HR中的电流值的分布的上限都被抑制为仅15μA左右，并且，高电阻状态HR中的电流值的最大值、与低电阻状态LR中的电流值的最小值之间的差(即，用于识别电阻状态的窗口)都被确保为23μA(图18B)至19μA(图18D)那样宽，但是，图18A为，高电阻状态HR中的电流值的最大值超过低电阻状态LR中的电流值的最小值的分布的下限，没有窗口的状态。
根据这样的实验的结果得知，为了使电阻变化元件的高电阻状态HR中的电阻值的分布宽度缩短，且使高电阻状态HR的电阻值与低电阻状态LR的电阻值之间的差扩大，而使第一消去电压脉冲的脉冲宽度te1比第一写入电压脉冲的脉冲宽度tw1大的驱动方法是有效的。通过利用这样的驱动方法，能够抑制电阻变化元件的电阻值(尤其高电阻状态HR中的电阻值)的不均匀性，能够实现电阻变化元件的进一步稳定的持久特性。
(实施例2)
实施例2是包括实施例1中说明的电阻变化元件的非易失性存储装置。以下，说明该非易失性存储装置的构成以及工作。
[非易失性存储装置的构成]
图19是示出本发明的实施例2的非易失性存储装置的构成的一个例子的方框图。如图19所示，非易失性存储装置200包括具备电阻变化元件的存储器阵列201、地址缓冲器202、控制部203、行解码器204、字线驱动器205、列解码器206、以及位线/板线驱动器207。在此，将控制部203、字线驱动器205、位线/板线驱动器207总称为驱动部208。
如图19所示，存储器阵列201具备：在纵方向延伸的两条字线W201、W202；与该字线W201、W202交叉且在横方向延伸的两条位线B201、B202；与该位线B201、B202一对一地对应而被设置且在横方向延伸的两条板线P201、P202；与字线W201、W202和位线B201、B202的各个交叉点相对应而被设置为矩阵状的四个晶体管T211、T212、T221、T222；以及与该四个晶体管T211、T212、T221、T222一对一地对应而被设置为矩阵状的存储单元MC211、MC212、MC221、MC222。
而且，这些各个构成要素的个数或条数，并不仅限于所述的个数或条数。例如，如上所述，虽然存储器阵列201具备四个存储单元，但是，这是一个例子，也可以被构成为具备五个以上的存储单元。
上述的存储单元MC211、MC212、MC221、MC222，相当于实施例1中参照图4说明的元件。若还参照图4进一步说明存储器阵列201的构成，晶体管T211以及存储单元MC211，被设置在位线B201与板线P201之间，且串联排列，以使晶体管T211的源极与存储单元MC211的第一端子11连接。更具体而言，晶体管T211，在位线B201与存储单元MC211之间，与位线B201以及存储单元MC211连接；存储单元MC211，在晶体管T211与板线P201之间，与晶体管T211以及板线P201连接。并且，晶体管T211的栅极与字线W201连接。
而且，对于其他的三个晶体管T212、T221、T222以及被配置为与这些晶体管T212、T221、T222串联的三个存储单元MC212、MC221、MC222的连接状态，由于与晶体管T211以及存储单元MC211的情况同样，因此省略详细说明。
根据以上的构成，若规定的电压(激活电压)，经由字线W201、W202提供到晶体管T211、T212、T221、T222的每一个栅极，则晶体管T211、T212、T221、T222的漏极与源极之间导通。
地址缓冲器202，从外部电路(图中没有示出)接受地址信号ADDRESS，根据该地址信号ADDRESS，将行地址信号ROW输出到行解码器204，并且，将列地址信号COLUMN输出到列解码器206。在此，地址信号ADDRESS是，表示从存储单元MC211、MC212、MC221、MC222中选择的存储单元的地址的信号。并且，行地址信号ROW是，表示地址信号ADDRESS所示的地址中的行的地址的信号；列地址信号COLUMN是，同样表示列的地址的信号。
控制部203，按照从外部电路接受的模式选择信号MODE，选择存储模式、复位模式、以及再生模式之中的任一个模式。
在存储模式中，控制部203，按照从外部电路接受的输入数据Din，将指示“施加存储电压”的控制信号CONT输出到位线/板线驱动器207。
并且，在再生模式的情况下，控制部203，将指示“施加再生电压”的控制信号CONT输出到位线/板线驱动器207。在该再生模式中，控制部203，进一步，接受从位线/板线驱动器207输出的信号IREAD，将表示与该信号IREAD对应的位值的输出数据Dout输出到外部电路。该信号IREAD是，表示再生模式时在板线P201、P202流动的电流的电流值的信号。
进而，在复位模式中，控制部203，将指示“施加复位电压”的控制信号CONT输出到位线/板线驱动器207。
行解码器204，接受从地址缓冲器202输出的行地址信号ROW，按照该行地址信号ROW，选择两条字线W201、W202之中的任一方。字线驱动器205，根据行解码器204的输出信号，将激活电压施加到由行解码器204选择的字线。
列解码器206，接受从地址缓冲器202输出的列地址信号COLUMN，按照该列地址信号COLUMN，选择两条位线B201、B202之中的任一方，并且，选择两条板线P201、P202之中的任一方。
位线/板线驱动器207，若从控制部203接受指示“施加存储电压”的控制信号CONT，则根据列解码器206的输出信号，将存储电压VWRITE施加到由列解码器206选择的位线，并且，使同样选择的板线成为接地状态。
并且，位线/板线驱动器207，若从控制部203接受指示“施加再生电压”的控制信号CONT，则根据列解码器206的输出信号，将再生电压VREAD施加到由列解码器206选择的位线，并且，使同样选择的板线成为接地状态。然后，位线/板线驱动器207，将表示在该板线流动的电流的电流值的信号IREAD输出到控制部203。
并且，位线/板线驱动器207，若从控制部203接受指示“施加复位电压”的控制信号CONT，则根据列解码器206的输出信号，将复位电压VRESET施加到由列解码器206选择的位线，并且，使同样选择的板线成为接地状态。
在此，为了实现实施例1说明的驱动方法，例如，在第一写入过程中，存储电压VWRITE的电压值被设定为-3.5V，例如，在第二写入过程中，存储电压VWRITE的电压值被设定为-2.5V，其脉冲宽度被设定为100ns。并且，例如，再生电压VREAD的电压值被设定为+0.4V设定。进而，例如，在第一消去过程中，复位电压VRESET的电压值被设定为+4.0V，在第二消去过程中，复位电压VRESET的电压值被设定为+2.5V，在第一消去过程中，其脉冲宽度被设定为10μs，在第二消去过程中，其脉冲宽度被设定为100ns。而且，第一消去过程中的脉冲宽度，被设定为比第一写入过程中的脉冲宽度大，优选的是，被设定为第一写入过程中的脉冲宽度的10倍以上。
并且，在其他的适当的驱动条件中，例如，在第一写入过程中，存储电压VWRITE的电压值被设定为-3.0V，在第二写入过程中，存储电压VWRITE的电压值被设定为-2.0V，其脉冲宽度被设定为100ns。并且，例如，再生电压VREAD的电压值被设定为+0.4V。进而，例如，在第一消去过程中，复位电压VRESET的电压值被设定为+2.5V，在第二消去过程中，复位电压VRESET的电压值被设定为+2.5V，在第一消去过程中，其脉冲宽度被设定为10μs，在第二消去过程中，其脉冲宽度被设定为100ns。而且，第一消去过程中的脉冲宽度，被设定为比第二消去过程中的脉冲宽度大，优选的是，被设定为第二消去过程中的脉冲宽度的10倍以上。
这样的电压值以及脉冲宽度不同的多个电压脉冲是，例如，利用以多种脉冲宽度来能够生成多种电压的电压发生电路(图中省略示出)来生成的。对于决定以哪种脉冲宽度来生成哪种电压值的电压脉冲的方法的一个例子，在以下的工作例中进行详细说明。
[非易失性存储装置的工作]
以下，对于如上构成的非易失性存储装置200的工作例，划分为上述的存储模式(将输入数据Din写入到存储单元的模式)、复位模式(将写入到存储单元的数据复位的模式)、以及再生模式(将写入到存储单元的数据作为输出数据Dout来输出(再生)的模式)的各个模式来进行说明。在此，在存储模式中执行上述的第一写入过程以及第二写入过程，在复位模式中执行第一消去过程以及第二消去过程。
而且，为了便于说明而设想，模式选择信号MODE中包含，指定在存储模式中执行上述的第一写入过程以及第二写入过程之中的哪一方、且指定在复位模式中执行上述的第一消去过程以及第二消去过程之中的哪一方的信息。也就是说，控制部203，通过模式选择信号MODE，由外部电路指定要执行第一写入过程、第二写入过程、第一消去过程、以及第二消去过程之中的哪一个。
并且设想，地址信号ADDRESS是，表示存储单元MC211的地址的信号。
〔存储模式〕
控制部203，从外部电路接受输入数据Din。在此，控制部203，在该输入数据Din为“1”的情况下，将表示“施加存储电压”的控制信号CONT输出到位线/板线驱动器207。另一方面，控制部203，在输入数据Din为“0”的情况下，不输出控制信号CONT。
在表示“施加存储电压”的控制信号CONT中包含信息，该信息表示按照模式选择信号MODE的指定，要将上述的第一写入电压脉冲以及第二写入电压脉冲之中的哪一方施加到存储单元。
位线/板线驱动器207，若从控制部203接受表示“施加存储电压”的控制信号CONT，则将存储电压VWRITE施加到由列解码器206选择的位线B201。并且，位线/板线驱动器207，使由列解码器206选择的板线P201成为接地状态。
此时，激活电压由字线驱动器205施加到由行解码器204选择的字线W201。因此，晶体管T211的漏极与源极之间处于导通状态。
因此，在第一写入过程中，电压值为-3.5V且脉冲宽度为100ns的第一写入电压脉冲被施加到存储单元MC211，以作为存储电压VWRITE。并且，在第二写入过程中，电压值为-2.5V且脉冲宽度为100ns的第二写入电压脉冲被施加到存储单元MC211，以作为存储电压VWRITE。据此，存储单元MC211从高电阻状态变化为低电阻状态。另一方面，由于写入电压脉冲不被施加到存储单元MC221、MC222，且激活电压不被施加到与存储单元MC212串联连接的晶体管T212的栅极，因此存储单元MC212、MC221、MC222的电阻状态不发生变化。
如上所述，能够仅使存储单元MC211变化为低电阻状态，据此，表示与低电阻状态相对应的“1”的1位数据被写入到存储单元MC211(1位数据被存储)。
而且，若向存储单元MC211的写入完成，则新的地址信号ADDRESS被输入到地址缓冲器202，针对存储单元MC211以外的存储单元，反复进行上述的非易失性存储装置200的存储模式中的工作。
〔再生模式〕
控制部203，将指示“施加再生电压”的控制信号CONT输出到位线/板线驱动器207。
位线/板线驱动器207，若从控制部203接受指示“施加再生电压”的控制信号CONT，则将再生电压VREAD施加到由列解码器206选择的位线B201。并且，位线/板线驱动器207，使由列解码器206选择的板线P201成为接地状态。
此时，激活电压由字线驱动器205施加到由行解码器204选择的字线W201。因此，晶体管T211的漏极与源极之间处于导通状态。
因此，作为再生电压VREAD的+0.4V的电压，被施加到存储单元MC211。据此，表示与存储单元MC211的电阻值相对应的电流值的电流，经由存储单元MC212，流入到板线P201。
而其，由于再生电压不被施加到存储单元MC221、MC222，且激活电压不被施加到串联连接于存储单元MC212的晶体管T212的栅极，因此所述电流在存储单元MC212、MC221、MC222不流动。
接着，位线/板线驱动器207，测定在板线P201流动的电流的电流值，将表示其测定值的信号IREAD输出到控制部203。
控制部203，将与该信号IREAD所示的电流值相对应的输出数据Dout输出到外部。例如，在信号IREAD所示的电流值相当于存储单元MC211为低电阻状态时流动的电流的电流值的情况下，控制部203，输出表示“1”的输出数据Dout。
如上所述，与存储单元MC211的电阻值相对应的电流仅在存储单元MC211流动，该电流流出到板线P201。据此，表示“1”的1位数据从存储单元MC211中被读出(1位数据被再生)。
而且，若从存储单元MC211的读出完成，则新的地址信号ADDRESS被输入到地址缓冲器202，针对存储单元MC211以外的存储单元，反复进行上述的非易失性存储装置200的再生模式中的工作。
〔复位模式〕
控制部203，将表示“施加复位电压”的控制信号CONT输出到位线/板线驱动器207。
在表示“施加复位电压”的控制信号CONT中包含信息，该信息表示按照模式选择信号MODE的指定，要将上述的第一消去电压脉冲以及第二消去电压脉冲之中的哪一方施加到存储单元。如上所述，第一消去电压脉冲的脉冲宽度，比第一写入电压脉冲的脉冲宽度大，优选的是10倍以上。
位线/板线驱动器207，若从控制部203接受表示“施加复位电压”的控制信号CONT，则将复位电压VRESET施加到由列解码器206选择的位线B201。并且，位线/板线驱动器207，使由列解码器206选择的板线P201成为接地状态。
此时，激活电压由字线驱动器205施加到由行解码器204选择的字线W201。因此，晶体管T211的漏极与源极之间处于导通状态。
因此，在第一消去过程中，电压值为+4.0V且脉冲宽度为10μs的第一消去电压脉冲被施加到存储单元MC211，以作为复位电压VRESET。并且，在第二消去过程中，电压值为+2.5V且脉冲宽度为100ns的第二消去电压脉冲被施加到存储单元MC211，以作为复位电压VRESET。据此，存储单元MC211从低电阻状态变化为高电阻状态。另一方面，由于消去电压脉冲不被施加到存储单元MC221、MC222，且激活电压不被施加到串联连接于存储单元MC212的晶体管T212的栅极，因此存储单元MC212、MC221、MC222的电阻状态不发生变化。
如上所述，能够仅使存储单元MC211变化为高电阻状态。据此，存储单元MC211所存储的表示与低电阻状态相对应的“1”的1位数据，被复位为与高电阻状态相对应的“0”。
而且，若存储单元MC211的复位完成，则新的地址信号ADDRESS被输入到地址缓冲器202，针对存储单元MC211以外的存储单元，反复进行上述的非易失性存储装置200的复位模式中的工作。
如上所述，非易失性存储装置200，在存储模式中，使第一写入电压脉冲的电压值的绝对值比第二写入电压脉冲的电压值的绝对值大。并且，在复位模式中，使第一消去电压脉冲的电压值的绝对值比第二消去电压脉冲的电压值的绝对值，且使第一消去电压脉冲的脉冲宽度比第一写入电压脉冲的脉冲宽度大。据此，能够实现稳定的工作以及良好的持久特性。
并且，作为其他的构成，非易失性存储装置也可以，针对所有的存储单元，自律执行作为初始处理的第一写入过程以及第一消去过程。
在这样的非易失性存储装置中也可以，例如，在控制部中增加表示是否已初始处理的标志寄存器、以及能够依次指定所有的存储单元的地址计数器(图中省略示出)。
控制部，针对由地址计数器依次指定的所有的存储单元，第一写入过程以及第一消去过程的执行结束后，将标志寄存器的值更新为已初始处理，然后，按照来自外部电路的存取，执行第二写入过程以及第二消去过程。
(实施例3)
实施例3是包括实施例1中说明的电阻变化元件的交叉点型的非易失性存储装置。在此，交叉点型的非易失性存储装置是，将激活层介于字线与位线的交点(立体交叉点)的方式的存储装置。
以下，说明该实施例3的非易失性存储装置的构成以及工作。
[非易失性存储装置的构成]
图20是示出本发明的实施例3的非易失性存储装置的构成的一个例子的方框图。如图20所示，交叉点型的非易失性存储装置100包括具备电阻变化元件的存储器阵列101、地址缓冲器102、控制部103、行解码器104、字线驱动器105、列解码器106、以及位线驱动器107。在此，将控制部103、字线驱动器105、位线驱动器107总称为驱动部108。
如图20所示，存储器阵列101具备：被形成为相互平行且在纵方向延伸的多个字线W101、W102、W103、…；以及与这些字线W101、W102、W103、…交叉的、被形成为相互平行且在横方向延伸的多个位线B101、B102、B103、…。在此，字线W101、W102、W103、…被形成在平行于衬底(图中没有示出)的主面的第一平面内，位线B101、B102、B103、…被形成在位于第一平面的上方且实际上平行于第一平面的第二平面内。因此，字线W101、W102、W103、…与位线B101、B102、B103、…立体交叉，并与其立体交叉点相对应而设置有多个存储单元MC111、MC112、MC113、MC121、MC122、MC123、MC131、MC132、MC133、…(以下，表示为“存储单元MC111、MC112、…”)。
各个存储单元MC具备串联连接的电阻变化元件、以及例如由双向二极管构成的电流控制元件D111、D112、D113、D121、D122、D123、D131、D132、D133、…，该电阻变化元件与位线B101、B102、B103、…连接，电流控制元件与电阻变化元件以及字线W101、W102、W103、…连接。而且，作为该电阻变化元件，能够利用实施例1的电阻变化元件10。
地址缓冲器102，从外部电路(图中没有示出)接受地址信号ADDRESS，根据该地址信号ADDRESS，将行地址信号ROW输出到行解码器104，并且，将列地址信号COLUMN输出到列解码器106。在此，地址信号ADDRESS是，表示从存储单元MC112、MC121、…中选择的存储单元的地址的信号。并且，行地址信号ROW是，表示地址信号ADDRESS所示的地址中的行的地址的信号；列地址信号COLUMN是，同样表示列的地址的信号。
控制部103，按照从外部电路接受的模式选择信号MODE，选择写入模式(符合上述的第一写入过程以及第二写入过程和第一消去过程以及第二消去过程)以及读出模式之中的任一个模式。
在写入模式中，控制部103，按照从外部电路接受的输入数据Din，将写入电压脉冲或消去电压脉冲输出到字线驱动器105。
并且，在读出模式的情况下，控制部103，将读出(再生)电压输出到字线驱动器105。在该读出模式中，控制部103，进一步，接受从字线驱动器105输出的信号IREAD，将表示与该信号IREAD对应的位值的输出数据Dout输出到外部电路。该信号IREAD是，表示读出模式时在字线W101、W102、W103、…流动的电流的电流值的信号。
行解码器104，接受从地址缓冲器102输出的行地址信号ROW，按照该行地址信号ROW，选择字线W101、W102、W103、…之中的任一个。字线驱动器105，根据行解码器104的输出信号，将激活电压施加到由行解码器104选择的字线。
列解码器106，接受从地址缓冲器102输出的列地址信号COLUMN，按照该列地址信号COLUMN，选择位线B101、B102、B103、…之中的任一个。
位线驱动器107，根据列解码器106的输出信号，使由列解码器106选择的位线成为接地状态。
而且，虽然本实施例是单层型的交叉点型存储装置，但也可以是，使存储器阵列层叠而成的层叠型的交叉点型存储装置。
并且，对于电阻变化元件和电流控制元件，也可以交替其位置关系。即，也可以是，字线与电阻变化元件连接，位线与电流控制元件连接。
进而，也可以被构成为，位线以及字线之中的任一方或双方，向电阻变化元件提供电力。即，也可以是，使位线以及字线之中的任一方接地，从另一方向电阻变化元件施加电源电压来提供电力，并且，也可以是，向位线以及字线的双方分别施加与接地电压不同的电源电压，根据这些位线与字线之间设定的规定的电压差向电阻变化元件提供电力。
[非易失性存储装置的工作]
以下，对于如上构成的非易失性存储装置100的工作例，划分为上述的写入模式以及读出模式的各个模式来进行说明。而且，对于位线以及字线的选择方法、以及电压脉冲的施加方法等，由于能够利用周知的方法，因此省略详细说明。
而且，为了便于说明而设想，模式选择信号MODE中包含，指定写入模式符合上述的第一写入过程、第二写入过程、第一消去过程以及第二消去过程之中的哪一个的信息。控制部103，通过模式选择信号MODE，由外部电路指定要执行第一写入过程、第二写入过程、第一消去过程、以及第二消去过程之中的哪一个。
以下，以对存储单元MC122进行写入/读出的情况为例子来进行说明。
〔写入模式〕
在向存储单元MC122写入(存储)表示“1”的1位数据的情况下，由位线驱动器107，位线B102接地，由字线驱动器105，字线W102与控制部103电连接。而且，由控制部103，写入电压脉冲施加到字线W102。
在此，为了实现实施例1说明的驱动方法，例如，按照模式选择信号MODE的指定，在第一写入过程中，写入电压脉冲的电压值被设定为-3.5V，在第二写入过程中，写入电压脉冲的电压值被设定为-2.5V。并且，写入电压脉冲的脉冲宽度，在第一写入过程以及第二写入过程中均被设定为100ns。
并且，在其他的适当的驱动条件中，在第一写入过程中，写入电压脉冲的电压值被设定为-3.0V，在第二写入过程中，写入电压脉冲的电压值被设定为-2.0V，脉冲宽度均被设定为100ns。
根据以上的工作，由于写入电压脉冲被施加到存储单元MC122的电阻变化元件，因此存储单元MC122的电阻变化元件成为与“1”相对应的低电阻状态。
另一方面，在向存储单元MC122写入(存储)表示“0”的1位数据的情况下，由位线驱动器107，位线B102接地，由字线驱动器105，字线W102与控制部103电连接。而且，由控制部103，消去电压脉冲施加到字线W102。
在此，为了实现实施例1说明的驱动方法，例如，按照模式选择信号MODE的指定，在第一消去过程中，消去电压脉冲的电压值被设定为+4.0V，在第二消去过程中，消去电压脉冲的电压值被设定为+2.5V。并且，在第一消去过程中，消去电压脉冲的脉冲宽度被设定为10μs，在第二消去过程中，消去电压脉冲的脉冲宽度被设定为100ns。而且，第一消去过程中的消去电压脉冲的脉冲宽度，被设定为比第一写入过程中的写入电压脉冲的脉冲宽度大，优选的是，被设定为第一写入过程中的写入电压脉冲的脉冲宽度的10倍以上。
并且，在其他的适当的驱动条件中，在第一消去过程中，消去电压脉冲的电压值设定为+2.5V，在第二消去过程中，消去电压脉冲的电压值设定为+2.5V。并且，在第一消去过程中，消去电压脉冲的脉冲宽度被设定为10μs，在第二消去过程中，消去电压脉冲的脉冲宽度被设定为100ns。而且，第一消去过程中的消去电压脉冲的脉冲宽度，被设定为比第二消去过程中的消去电压脉冲的脉冲宽度大，优选的是，被设定为第二消去过程中的消去电压脉冲的脉冲宽度的10倍以上。
根据以上的工作，由于写入电压脉冲被施加到存储单元MC122的电阻变化元件，因此存储单元MC122的电阻变化层成为与“0”相对应的高电阻状态。
〔读出方式〕
在读出写入在存储单元MC122的数据的情况下，由位线驱动器107，位线B102接地，由字线驱动器105，字线W102与控制部103电连接。而且，由控制部103，读出电压脉冲施加到字线W102。在此，读出电压的电压值被设定为+0.4V。
在读出电压脉冲施加到存储单元MC122的情况下，具有与存储单元MC122的电阻变化层的电阻值相对应的电流值的电流，在位线B102与字线W102之间流动。控制部103，检测该电流的电流值，根据该电流值和读出电压，检测存储单元MC122的电阻状态。
若存储单元MC122的电阻变化层为低电阻状态，则得知写入在存储单元MC122的数据为“1”。另一方面，若为高电阻状态，则得知写入在存储单元MC122的数据为“0”。
如上所述，非易失性存储装置100，在写入模式中，使第一写入电压脉冲的电压值的绝对值比第二写入电压脉冲的电压值的绝对值大，且使第一消去电压脉冲的电压值的绝对值比第二消去电压脉冲的电压值的绝对值大。据此，能够实现稳定的工作以及良好的持久特性。
而且，在本实施例的非易失性存储装置中，与对所述的实施例的非易失性存储装置进行的说明同样，也可以针对所有的存储单元，自律执行作为初始处理的第一写入过程以及第一消去过程。
(其他的实施例)
在所述的实施例中说明的电阻变化元件的驱动方法、以及实现这样的驱动方法的非易失性存储装置中，也很少有第二写入过程或第二消去过程中写入失败(即，电阻变化层不变化为所希望的电阻状态)的情况。这样的写入的失败是，在施加电压脉冲后执行检验过程来被检测的，该检验过程是指，检验电阻变化元件是否成为所希望的电阻状态(例如，若第二写入过程后，则检验是否成为低电阻状态)。
虽然省略详细说明，但是，根据其他的实验的结果得知，在检测出这样的失败的情况下，通过依次执行施加与所述的第一写入过程中的第一写入电压脉冲相同的条件的恢复写入电压脉冲的恢复写入过程、以及施加与所述的第一消去过程中的第一消去电压脉冲相同的条件的恢复消去电压脉冲的恢复消去过程，从而能够恢复良好的电阻变化特性。
在此，恢复写入电压脉冲以及恢复消去电压脉冲的条件是指，具体而言，在恢复写入电压脉冲的电压值为Vw3、脉冲宽度为tw3、恢复消去电压脉冲的电压值为Ve3、脉冲宽度为te3、第二写入电压脉冲的电压值为Vw2、第二恢复消去电压脉冲的电压值为Ve2的情况下，|Vw3|＞|Vw2|，|Ve3|＞|Ve2|，且tw3＜te3。
因此，本发明也包含：在第二写入过程以及第二消去过程之中的至少一方，失败变化为所希望的电阻状态的情况下，依次进行利用了满足上述的条件的恢复写入电压脉冲的恢复写入过程、以及利用了满足上述的条件的恢复消去电压脉冲的恢复消去过程的电阻变化元件的驱动方法；以及执行这样的驱动方法的非易失性存储装置。
并且，虽然在上述的各个实施例中，电阻变化层由钽氧化物的层叠结构构成，但是，本发明不仅限于此，由缺氧型的过渡金属氧化物的层叠结构构成即可。例如，也可以是，铪(Hf)氧化物的层叠结构或锆(Zr)氧化物的层叠结构等。
在采用铪氧化物的层叠结构的情况下，若第一铪氧化物的组成为HfOx，第二铪氧化物的组成作为HfOy，则优选的是，第一铪氧化物以及第二铪氧化物均针对化学量论组成为缺氧型的组成，x在0.9以上且1.6以下左右，y在1.89以上且1.97以下左右。并且，优选的是，第二铪氧化物的膜厚为3至4nm。
在采用锆氧化物的层叠结构的情况下，若第一锆氧化物的组成为ZrOx，第二锆氧化物的组成作为ZrOy，则优选的是，第一锆氧化物以及第二锆氧化物均针对化学量论组成为缺氧型的组成，x在0.9以上且1.4以下左右，y在1.8以上2且以下左右。并且，优选的是，第二锆氧化物的膜厚为1至5nm。
上述的缺氧型铪氧化物以及缺氧型锆氧化物是，通过与上述的实施例中说明的缺氧型钽氧化物同样的制造方法来能够制作的。
并且，对于构成电阻变化层的过渡金属，能够利用钛(Ti)，铌(Nb)，钨(W)等，以作为其他的材料。由于过渡金属能够处于多个氧化状态，因此通过氧化还原反应能够实现不同的电阻状态。
进而，在图1中可以，在由层叠结构构成的电阻变化层3中，对构成第一过渡金属氧化物层3a的第一过渡金属、和构成第二过渡金属氧化物层3b的第二过渡金属，利用不同的材料。在此情况下，优选的是，第二过渡金属氧化物层3b的缺氧度比第一过渡金属氧化物层3a小，即电阻高。
根据这样的构成，在电阻变化时被施加到上部电极4和下部电极2间的电压，更多的电压被分配到第二过渡金属氧化物层3b，能够进一步容易产生在第二过渡金属氧化物层3b中发生的氧化还原反应。
并且，对第一过渡金属和第二过渡金属利用相互不同的材料的情况下，优选的是，第二过渡金属的标准电极电位比第一过渡金属的标准电极电位小。例如，对第一过渡金属氧化物层3a利用缺氧型的钽氧化物，对第二过渡金属氧化物层3b利用TiO2，从而能够得到稳定的电阻变化工作。钛(标准电极电位＝-1.63eV)是，与钽(标准电极电位＝-0.6eV)相比标准电极电位低的材料。
标准电极电位，其值越大，就越表示不易氧化的特性。在第二过渡金属氧化物层3b配置，与第一过渡金属氧化物层3a相比标准电极电位小的金属的氧化物，从而在第二过渡金属氧化物层3b中进一步容易发生氧化还原反应。
也可以认为，在上述的各个材料的层叠结构的电阻变化膜中的电阻变化现象都是，在电阻高的第二过渡金属氧化物层3b中被形成的微小的细丝中产生氧化还原反应而其电阻值发生变化，从而发生的。
并且，上部电极4，由例如白金(Pt)、铱(Ir)等的与构成第二过渡金属氧化物层3b的过渡金属以及下部电极2相比标准电极电位更高的材料构成。根据这样的构成，在上部电极4与第二过渡金属氧化物层3b的界面近旁的第二过渡金属氧化物层3b中，选择性地发生氧化还原反应，能够得到稳定的电阻变化现象。
而且，过渡金属氧化物的组成是，通过利用俄歇电子能谱分析法(AES：Auger Electron Spectroscopy)、X射线光电子谱法(XPS：X-rayPhotoelectron Spectroscopy)、或卢瑟福背散射分析(RBS：RutherfordBackscattering Spectrometry)等来能够分析的，但是，能够最准确地分析组成的绝对值的方法是RBS法。对于上述的铪氧化物以及锆氧化物，也利用RBS法来进行了各个过渡金属氧化物的组成分析。
工业利用性
本发明的电阻变化元件的驱动方法以及非易失性存储装置是，作为用于个人电脑或移动电话等各种电子设备的电阻变化元件的驱动方法以及存储装置等有用的。
符号说明
1衬底
2下部电极
3电阻变化层
3a第一过渡金属氧化物层(第一钽氧化物层)
3b第二过渡金属氧化物层(第二钽氧化物层)
4上部电极
5电源
10电阻变化元件
11第一端子
12第二端子
100非易失性存储装置
101存储器阵列
102地址缓冲器
103控制部
104行解码器
105字线驱动器
106列解码器
107位线驱动器
108驱动部
W101、W102、W103字线
B101、B102、B103位线
MC111、MC112、MC113、MC121、MC122、MC123、MC131、MC132、MC133存储单元
D111、D112、D113、D121、D122、D123、D131、D132、D133电流控制元件
200非易失性存储装置
201存储器阵列
202地址缓冲器
203控制部
204行解码器
205字线驱动器
206列解码器
207位线/板线驱动器
208驱动部
W201、W202字线
B201、B202位线
P201、P202板线
MC211、MC212、MC221、MC222存储单元
T211、T212、T221、T222晶体管

Claims (20)

1.一种电阻变化元件的驱动方法，用于驱动电阻变化元件，该电阻变化元件包括按照被提供的电脉冲而电阻值增加以及减少的过渡金属氧化物，
所述过渡金属氧化物由第一过渡金属氧化物层和第二过渡金属氧化物层层叠而构成，所述第二过渡金属氧化物层的缺氧度比所述第一过渡金属氧化物层小，
所述驱动方法，具有：
一次以上的写入过程，通过将写入电压脉冲提供到所述过渡金属氧化物，从而使该过渡金属氧化物从高电阻状态变化为低电阻状态，该写入电压脉冲是第一极性的电压脉冲；以及
一次以上的消去过程，通过将消去电压脉冲提供到所述过渡金属氧化物，从而使该过渡金属氧化物从低电阻状态变化为高电阻状态，该消去电压脉冲是与所述第一极性不同的第二极性的电压脉冲，
在第一次至第N次的所述写入过程中的写入电压脉冲的电压值为Vw1、第(N+1)次以后的所述写入过程中的写入电压脉冲的电压值为Vw2的情况下，满足|Vw1|＞|Vw2|，并且，在第一次至第M次的所述消去过程中的消去电压脉冲的脉冲宽度为te1、第(M+1)次以后的所述消去过程中的消去电压脉冲的脉冲宽度为te2的情况下，满足te1＞te2，其中，N为1以上，M为1以上，
在第M次的所述消去过程之后，接着执行第(N+1)次的所述写入过程。
2.如权利要求1所述的电阻变化元件的驱动方法，
进一步，在第一次至第M次的所述消去过程中的消去电压脉冲的电压值为Ve1、第(M+1)次以后的所述消去过程中的消去电压脉冲的电压值为Ve2的情况下，满足|Ve1|＞|Ve2|。
3.如权利要求1或权利要求2所述的电阻变化元件的驱动方法，
进一步，在第一次至第N次的所述写入过程中的写入电压脉冲的脉冲宽度为tw1的情况下，满足tw1＜te1。
4.如权利要求1至权利要求3的任一项所述的电阻变化元件的驱动方法，
进一步，满足te2×10≤te1。
5.如权利要求1至权利要求4的任一项所述的电阻变化元件的驱动方法，
进一步，满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|。
6.如权利要求1至权利要求5的任一项所述的电阻变化元件的驱动方法，
所述第二过渡金属氧化物的电阻值，比所述第一过渡金属氧化物的电阻值大。
7.如权利要求1至权利要求6的任一项所述的电阻变化元件的驱动方法，
构成所述第一过渡金属氧化物的第一过渡金属，与构成所述第二过渡金属氧化物的第二过渡金属相互不同，所述第二过渡金属的标准电极电位比所述第一过渡金属的标准电极电位低。
8.如权利要求1至权利要求6的任一项所述的电阻变化元件的驱动方法，
所述第一过渡金属氧化物由具有以TaOx来表示的组成的钽氧化物构成，其中，0.8≤x≤1.9，
所述第二过渡金属氧化物由具有以TaOy来表示的组成的钽氧化物构成，其中，2.1≤y＜2.5。
9.一种非易失性存储装置，包括第一电极、第二电极、电阻变化元件、以及驱动部，所述电阻变化元件，介于所述第一电极与所述第二电极之间，且具备按照被提供到两个电极间的电脉冲而电阻值增加以及减少的过渡金属氧化物，
所述过渡金属氧化物由第一过渡金属氧化物层和第二过渡金属氧化物层层叠而构成，所述第二过渡金属氧化物层的缺氧度比所述第一过渡金属氧化物层小，
所述驱动部，执行以下的过程：
写入过程，通过将写入电压脉冲提供到所述第一电极与所述第二电极之间，从而使所述过渡金属氧化物从高电阻状态变化为低电阻状态，该写入电压脉冲是第一极性的电压脉冲；以及
消去过程，通过将消去电压脉冲提供到所述第一电极与所述第二电极之间，从而使所述过渡金属氧化物从低电阻状态变化为高电阻状态，该消去电压脉冲是与所述第一极性不同的第二极性的电压脉冲，
在第一次至第N次的所述写入过程中的写入电压脉冲的电压值为Vw1、第(N+1)次以后的所述写入过程中的写入电压脉冲的电压值为Vw2的情况下，满足|Vw1|＞|Vw2|，并且，在第一次至第M次的所述消去过程中的消去电压脉冲的脉冲宽度为te1、第(M+1)次以后的所述消去过程中的消去电压脉冲的脉冲宽度为te2的情况下，满足te1＞te2，其中，N为1以上，M为1以上，
在第M次的所述消去过程之后，接着执行第(N+1)次的所述写入过程。
10.如权利要求9所述的非易失性存储装置，
进一步，在第一次至第M次的所述消去过程中的消去电压脉冲的电压值为Ve1、第(M+1)次以后的所述消去过程中的消去电压脉冲的电压值为Ve2的情况下，满足|Ve1|＞|Ve2|。
11.如权利要求9或权利要求10所述的非易失性存储装置，
进一步，在第一次至第N次的所述写入过程中的写入电压脉冲的脉冲宽度为tw1的情况下，满足tw1＜te1。
12.如权利要求9至权利要求11的任一项所述的非易失性存储装置，
进一步，满足te2×10≤te1。
13.如权利要求9至权利要求12的任一项所述的非易失性存储装置，
进一步，满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|。
14.如权利要求9至权利要求13的任一项所述的非易失性存储装置，
所述第二过渡金属氧化物的电阻值，比所述第一过渡金属氧化物的电阻值大。
15.如权利要求9至权利要求14的任一项所述的非易失性存储装置，
构成所述第一过渡金属氧化物的第一过渡金属，与构成所述第二过渡金属氧化物的第二过渡金属相互不同，所述第二过渡金属的标准电极电位比所述第一过渡金属的标准电极电位低。
16.如权利要求9至权利要求14的任一项所述的非易失性存储装置，
所述第一过渡金属氧化物由具有以TaOx来表示的组成的钽氧化物构成，其中，0.8≤x≤1.9，
所述第二过渡金属氧化物由具有以TaOy来表示的组成的钽氧化物构成，其中，2.1≤y＜2.5。
17.如权利要求9至权利要求16的任一项所述的非易失性存储装置，
还包括与所述第一电极或所述第二电极电连接的电流控制元件。
18.如权利要求17所述的非易失性存储装置，
所述电流控制元件是选择晶体管。
19.如权利要求17所述的非易失性存储装置，
所述电流控制元件是二极管。
20.一种电阻变化元件的初始处理方法，用于对电阻变化元件进行初始处理，该电阻变化元件包括按照被提供的电脉冲而电阻值增加以及减少的过渡金属氧化物，
所述过渡金属氧化物由第一过渡金属氧化物层和第二过渡金属氧化物层层叠而构成，所述第二过渡金属氧化物层的缺氧度比所述第一过渡金属氧化物层小，
在写入过程中，通过将写入电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从高电阻状态变化为低电阻状态，该写入电压脉冲是第一极性且电压值为Vw2的电压脉冲；
在所述写入过程之后，在消去过程中，通过将消去电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从低电阻状态变化为高电阻状态，该消去电压脉冲是与所述第一极性不同的第二极性且脉冲宽度为te2的电压脉冲，
在通过反复进行所述写入过程和所述消去过程，从而进行向所述电阻变化元件的数据的写入和消去的情况下，
所述初始处理方法，包括：
一次以上的初始写入过程，通过将所述第一极性且满足|Vw1|＞|Vw2|的电压值Vw1的电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从高电阻状态变化为低电阻状态；以及
一次以上的初始消去过程，在所述初始写入过程之后，通过将所述第二极性且满足te1＞te2的脉冲宽度te1的电压脉冲提供到所述过渡金属氧化物，从而使所述过渡金属氧化物从低电阻状态变化为高电阻状态，
在最后的所述初始消去过程之后，接着执行最初的所述写入过程。
CN2011800009655A 2010-02-02 2011-02-01 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 Active CN102301425B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP021661/2010 2010-02-02
JP2010021661 2010-02-02
PCT/JP2011/000545 WO2011096194A1 (ja) 2010-02-02 2011-02-01 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN102301425A true CN102301425A (zh) 2011-12-28
CN102301425B CN102301425B (zh) 2013-10-30

Family

ID=44355212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800009655A Active CN102301425B (zh) 2010-02-02 2011-02-01 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置

Country Status (4)

Country Link
US (2) US8432721B2 (zh)
JP (1) JP4778125B1 (zh)
CN (1) CN102301425B (zh)
WO (1) WO2011096194A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227282A (zh) * 2012-01-30 2013-07-31 夏普株式会社 可变阻抗元件以及非易失性半导体存储装置
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
WO2010038442A1 (ja) * 2008-09-30 2010-04-08 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
WO2012124314A1 (ja) * 2011-03-14 2012-09-20 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US8942025B2 (en) * 2011-08-10 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method
JP6180700B2 (ja) * 2011-09-09 2017-08-16 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP5312709B1 (ja) * 2011-12-13 2013-10-09 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
US9202565B2 (en) * 2012-03-23 2015-12-01 Panasonic Intellectual Property Management Co., Ltd. Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device
JP5689570B2 (ja) * 2013-02-01 2015-03-25 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
JP5689569B2 (ja) * 2013-02-01 2015-03-25 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置
TWI774436B (zh) * 2016-09-21 2022-08-11 中國大陸商合肥睿科微電子有限公司 用於初始化電阻式記憶體裝置之技術
US10354729B1 (en) * 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
US11244720B2 (en) * 2020-01-09 2022-02-08 Kookmin University Industry Academy Cooperation Foundation Electronic device and operating method of electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894751A (zh) * 2003-12-18 2007-01-10 松下电器产业株式会社 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
JP2007004849A (ja) * 2005-06-21 2007-01-11 Sony Corp 記憶装置及び記憶装置の駆動方法
JP2007004873A (ja) * 2005-06-22 2007-01-11 Sony Corp 記憶装置の初期化方法
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US7767993B2 (en) * 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
US7460224B2 (en) 2005-12-19 2008-12-02 Opto Trace Technologies, Inc. Arrays of nano structures for surface-enhanced Raman scattering
US7242469B2 (en) 2003-05-27 2007-07-10 Opto Trace Technologies, Inc. Applications of Raman scattering probes
US7384792B1 (en) 2003-05-27 2008-06-10 Opto Trace Technologies, Inc. Method of fabricating nano-structured surface and configuration of surface enhanced light scattering probe
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP2006222072A (ja) * 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 非水電解質二次電池
JP4742824B2 (ja) 2005-11-10 2011-08-10 ソニー株式会社 記憶装置の初期化方法
JP4816088B2 (ja) 2006-01-11 2011-11-16 ソニー株式会社 記憶装置の初期化方法
JP4203506B2 (ja) * 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
JP2009164580A (ja) * 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングＮｉＯ層を含むメモリ素子の製造方法、およびそのデバイス
US8134194B2 (en) * 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
WO2009145308A1 (ja) * 2008-05-30 2009-12-03 日本電気株式会社 半導体装置、素子再生回路および素子再生方法
WO2010038442A1 (ja) 2008-09-30 2010-04-08 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
CN102047422B (zh) * 2009-03-25 2013-04-24 松下电器产业株式会社 电阻变化元件的驱动方法以及非易失性存储装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894751A (zh) * 2003-12-18 2007-01-10 松下电器产业株式会社 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
JP2007004849A (ja) * 2005-06-21 2007-01-11 Sony Corp 記憶装置及び記憶装置の駆動方法
JP2007004873A (ja) * 2005-06-22 2007-01-11 Sony Corp 記憶装置の初期化方法
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227282A (zh) * 2012-01-30 2013-07-31 夏普株式会社 可变阻抗元件以及非易失性半导体存储装置
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
CN102301425B (zh) 2013-10-30
US8432721B2 (en) 2013-04-30
US20130163308A1 (en) 2013-06-27
JP4778125B1 (ja) 2011-09-21
US8599602B2 (en) 2013-12-03
WO2011096194A1 (ja) 2011-08-11
US20110299322A1 (en) 2011-12-08
JPWO2011096194A1 (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
CN101878507B (zh) 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
CN101952893B (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
JP5049483B2 (ja) 電気素子，メモリ装置，および半導体集積回路
JP4252624B2 (ja) 抵抗変化型記憶装置
CN102822901B (zh) 电阻变化型非易失性元件的写入方法及存储装置
JP5283805B1 (ja) 抵抗変化型不揮発性記憶装置、および抵抗変化型不揮発性記憶装置のアクセス方法
JP5049491B2 (ja) 電気素子，メモリ装置，および半導体集積回路
JP4383523B2 (ja) 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
CN103052991B (zh) 电阻变化型非易失性存储元件的写入方法
WO2013080499A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
JP2014038675A (ja) 記憶装置および駆動方法
CN101351888B (zh) 电元件、存储装置、和半导体集成电路
CN100505266C (zh) 电元件、存储装置和半导体集成电路
JP2007109875A (ja) 記憶素子，メモリ装置，半導体集積回路
CN103339681A (zh) 电阻变化元件的驱动方法和非易失性存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200609

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.